CN1945824A - 具有改良金属布线的半导体器件 - Google Patents

具有改良金属布线的半导体器件 Download PDF

Info

Publication number
CN1945824A
CN1945824A CNA200610142115XA CN200610142115A CN1945824A CN 1945824 A CN1945824 A CN 1945824A CN A200610142115X A CNA200610142115X A CN A200610142115XA CN 200610142115 A CN200610142115 A CN 200610142115A CN 1945824 A CN1945824 A CN 1945824A
Authority
CN
China
Prior art keywords
film
barrier metal
semiconductor device
metal film
embolism
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200610142115XA
Other languages
English (en)
Other versions
CN100481433C (zh
Inventor
齐藤和美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1945824A publication Critical patent/CN1945824A/zh
Application granted granted Critical
Publication of CN100481433C publication Critical patent/CN100481433C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件，包括：半导体衬底、层间绝缘膜、钨膜、第一阻挡金属膜、第二阻挡金属膜以及金属布线膜。层间绝缘膜形成在半导体衬底上，并且具有开口。钨膜被嵌入在开口中。第一阻挡金属膜形成在钨膜上，并且不包括Ti膜。第二阻挡金属膜形成在第一阻挡金属膜上，并且是含Ti的膜。金属布线膜形成在第二阻挡金属膜上。

Description

具有改良金属布线的半导体器件
技术领域
本发明涉及具有金属布线的半导体器件。
背景技术
作为制造半导体器件的常规方法，存在图1和2所示的方法。
在该制造方法中，首先如图1所示，在半导体衬底201上的层间介质膜(层间绝缘膜)202中形成开口202a。Ti(钛)膜204、TiN(氮化钛)膜206和W(钨)膜被嵌入在开口202a中。然后，进行回蚀(etch-back)工艺或CMP(化学机械抛光)工艺，从而在开口202a中保留这些膜并形成W(钨)栓塞208。
接着，形成Ti膜210和TiN膜212作为阻挡金属，以便覆盖层间介质膜202、Ti膜204、TiN膜206和W栓塞208的全部。然后，依次在TiN膜212上形成Al(铝)布线214、Ti膜216和TiN膜218。接着，如图2所示，进行干法刻蚀工艺，由此部分地去除这些膜并形成Al布线214。这样，由于阻挡金属具有Ti膜210和TiN膜212的层叠结构，可以改善在TiN膜212的表面上形成的布线层的迁移电阻特性，还可以改善布线层的粘合性。
可是，在上述工艺中，当形成Al布线时，在与W栓塞208接触的Ti膜210中可能会引入由侧蚀造成的损伤部分222。该损伤部分222导致W栓塞208和Ti膜210之间的接触电阻增加，从而降低了它们之间的电气连接性。
日本未决公开专利申请JP-P2004-39879A公开了一种解决该问题的技术。其中，W栓塞被形成在层间介质膜中，使得W栓塞的上表面高于该层间介质膜的表面。然后，依次形成作为阻挡金属的Ti膜和TiN膜，使其覆盖层间介质膜和W栓塞。然后，通过CMP工艺只去除W栓塞上的阻挡金属(TiN膜/Ti膜)。
日本未决公开专利申请JP-P2004-14763A公开了一种半导体器件，其中在W栓塞的表面和层间介质膜的表面上形成单层TiN膜。
可是，我们现在已经发现上述申请中公开的常规技术在以下几点还有改善的空间。
首先，JP-P2004-39879A中的方法需要以极好的控制性来形成优质的W栓塞，还需要只去除W栓塞上的阻挡金属。为此，很难得到高的重复性和极好的控制性。另外，仍然存在当形成Al布线时与W栓塞接触的Ti膜的侧面在刻蚀工艺中被刻蚀的情况。因而，W栓塞和Ti膜之间的接触电阻增加，这降低了电气连接性。而且，需要用于去除W栓塞上形成的阻挡金属等的工艺，这增加了制造工艺的数量和制造成本。
其次，JP-P2004-14763A中公开的半导体器件中，在TiN膜的表面上形成的布线层的膜形成特性被降低，这会降低产量。特别是在布线层为Al布线层的情况下，膜形成特性的降低是很严重的。
这样，在具有W膜的半导体器件中，希望半导体器件可以使用简单的方法来防止阻挡金属膜的侧蚀，并改善W膜和阻挡金属膜间的电气连接性。此外，还希望半导体器件能改善布线层的膜形成特性。
发明内容
为了实现本发明的一个方面，提供一种半导体器件，包括：半导体衬底；形成在半导体衬底上的并且具有开口的层间绝缘膜；嵌入在开口中的钨膜；形成在钨膜上的并且不包括Ti膜的第一阻挡金属膜；形成在第一阻挡金属膜上的并且是含Ti的膜的第二阻挡金属膜；以及形成在第二阻挡金属膜上的金属布线膜。
根据本发明，W膜(W栓塞)与由不包括Ti膜的膜构成的第一阻挡金属膜接触。因而，在形成金属布线膜的刻蚀工艺中，在第一阻挡金属膜110中决不会产生由侧蚀造成的损伤部分。从而，稳定了W膜(W栓塞)和第一阻挡金属膜之间的电气连接性，这改善了产品的产量。
附图说明
结合附图，本发明的上述和其它目的、优点和特点从以下描述更加明显，其中：
图1和2是用图解方法示出了制造半导体器件的常规方法的剖面图；
图3和4是用图解方法示出了制造根据本发明的半导体器件的方法的剖面图；以及
图5是用图解方法示出了根据本发明的另一半导体器件的剖面图。
具体实施方式
现在参考说明性的实施例在此描述本发明。本领域技术人员将认识到通过本发明的讲解能实现多种可选实施例，并且本发明不局限于为了说明的目的而示出的实施例。
将在下面参考附图描述根据本发明的半导体器件的实施例。这里，在所有附图中，相似的组件采用相似的标号，并且适当地省略它们描述。
如图4所示，本实施例中的半导体器件包括：半导体衬底101、层间介质膜(层间绝缘膜)102、W膜(W栓塞108)、第一阻挡金属膜110、第二阻挡金属膜111、和金属布线膜116。层间介质膜102形成于半导体衬底101上，并且具有开口102a。W膜(W栓塞108)被嵌入在开口102a中。第一阻挡金属膜110形成在W栓塞108的表面上。第二阻挡金属膜111形成在第一阻挡金属膜膜110的表面上。金属布线膜116形成在第二阻挡金属膜111的表面上。Ti膜104和TiN膜106层叠在开口102a的内壁和W栓塞108的外表面之间。顺便提及，在半导体衬底101的表面上可以形成下层布线(未示出)和/或电气元件(未示出)。
第一阻挡金属膜110形成在与W栓塞108接触的一侧。第一阻挡金属膜110是不包括Ti膜的膜。优选地，第一阻挡金属膜是含金属的膜，其不包括Ti膜。过渡金属更优选地作为含金属的膜中的金属。金属氮化物膜可以用作第一阻挡金属膜。例如，可列举TiN膜、WN膜、TaN膜等。第一阻挡金属膜110的膜厚度在大约100nm和10nm之间的范围内。通过使用其中第一阻挡金属膜110由TiN膜制成的例子来说明本实施例。
第二阻挡金属膜111由含Ti的材料构成，例如可以是从诸如Ti膜、TiN膜、TiW膜等中选择的单层或多层。第二阻挡金属膜111的厚度在大约150nm和10nm之间。通过使用Ti膜112和TiN膜114依次层叠而成的第二阻挡金属膜111的层叠膜来解释该实施例。
而且，金属布线膜116由Al膜或W膜组成。在该实施例中，其形成在TiN膜114的表面上。
接着，下面参考图3和4，对该实施例中的半导体器件的制造方法进行描述。
首先，在半导体衬底101上形成层间介质膜102。接着，通过使用普通光刻技术，在层间介质膜102的预定位置上形成开口102a。然后，依次层叠Ti膜104和TiN膜106，以便覆盖该开口102a的内壁和层间介质膜102的上表面。此外，形成W膜，使其嵌入到TiN膜106的内壁中。这些膜通过使用普通溅射方法或CVD方法来形成。
接着，通过使用诸如回蚀方法或CMP方法等，去除开口102a外面的Ti膜104、TiN膜106和W膜。那么，这些膜只保留在开口102a内部，并且形成了W栓塞108。
然后，使用普通溅射方法或CVD方法来依次层叠第一阻挡金属膜110，以及作为第二阻挡金属膜111的Ti膜112和TiN膜114，使其覆盖层间介质膜102、Ti膜104、TiN膜106和W栓塞108的全部。
然后，如图3所示，在TiN膜114的表面上依次形成金属布线膜116、Ti膜118和TiN膜120。
接着，使用普通干法刻蚀方法来选择性地去除TiN膜120、Ti膜118、金属布线膜116、第二阻挡金属膜111(TiN膜114和Ti膜112)和第一阻挡金属膜110，从而形成金属布线(金属布线层)121。这样，形成图4所示的半导体器件。
该实施例的效果将在下面进行描述。
该实施例中的半导体器件具有阻挡金属膜，该阻挡金属膜由以下构成：不包括Ti膜的第一阻挡金属膜110；和第二阻挡金属膜111，其是在第一阻挡金属膜110上形成的含Ti的膜。因而，可以稳定W膜(W栓塞108)和阻挡金属膜之间电气连接性，并且可以进一步改善布线层的膜形成特性。
在JP-P2004-39879A的半导体器件中，在层间介质膜的表面上形成的阻挡金属层通常形成为TiN膜/Ti膜的双层结构。在该常规半导体器件中，在用于形成布线的干法刻蚀工艺中，存在与W膜接触的Ti膜的侧面被刻蚀的情况。在该情况中，W栓塞和Ti膜之间的接触电阻增大，这降低了电气连接性。
此外，在JP-P2004-14763A的半导体器件中，在W栓塞表面上形成的单层TiN膜的表面上形成布线层。在该常规半导体器件中，布线层的膜形成特性降低，这减小了产量。
相反，在本实施例中，W膜(W栓塞108)与由不包括Ti膜的膜构成的第一阻挡金属膜110接触。因此，在形成金属布线膜116时的刻蚀工艺中，在第一阻挡金属膜110中决不会形成由侧蚀导致的损伤部分。从而，稳定了W膜(W栓塞108)和第一阻挡金属膜110之间的电气连接性，这改善了产品的产量。
此外，该实施例中的阻挡金属膜具有层叠结构：不包括Ti膜的第一阻挡金属膜110；和第二阻挡金属膜111，其是含Ti的膜。因此，消除W膜(W栓塞108)和层间介质膜102的影响是可能的。此外，使用作为含Ti的膜的第二阻挡金属膜111可以改善布线层的膜形成特性。因而，半导体器件产品的产量得到改善。
而且，该实施例中的第一阻挡金属膜110可以由金属氮化物膜构成，并且可以进一步由TiN膜构成。
因此，在用于形成布线的干法刻蚀工艺时，抑制了第一阻挡金属膜110被侧蚀。因而，尤其抑制了W栓塞108和第一阻挡金属膜110之间的电气连接性的降低。
该实施例中的第二阻挡金属膜111可以具有Ti膜112和TiN膜114依次层叠的层叠膜。
因此，布线层的膜形成特性能够被进一步改善，这进一步提高了产品的产量。当金属布线膜116使用Al布线或W布线时，能够更优选地得到这种效果。
此外，在该实施例中，金属布线膜116可以使用Al布线。该情况尤其改善了Al布线的膜形成特性。
常规半导体器件的阻挡金属层具有双层结构，其中Ti膜210和TiN膜212通常依次层叠。在Al布线214形成在该阻挡金属层上的情况中，存在Al布线214的膜形成特性降低的情况。在JP-P2004-14763A的半导体器件中这种趋势尤其严重。
可以列举Al布线214的膜形成特性的降低，具体地是由Al取向(orientation)性的下降造成的迁移电阻特性的降低。影响该迁移电阻特性的Al取向性受作为基底的TiN膜212的表面状态(surfacesituation)的影响。此外，该TiN膜212的表面状态进一步受作为其基底的Ti膜210、层间介质膜202和W栓塞208的影响。因而，在阻挡金属层由单层TiN膜构成的JP-P2004-14763A的半导体器件中，迁移电阻特性尤其降低。
相反地，根据该实施例，W栓塞108和第二阻挡金属膜111之间存在第一阻挡金属膜110。因而，能够消除W膜(W栓塞108)和层间介质膜102对Al布线的影响，从而使得Al取向性出色，这因此改善了金属布线膜116的膜形成特性。因此，改善了金属布线膜116的迁移电阻特性，并且得到了稳定的电气特性，从而提高了产品的产量。
此外，在该实施例中，金属布线膜116可以被用作W布线。在这种情况下，尤其改善了W布线的膜形成特性，诸如W布线和第二阻挡金属膜111之间的粘合性的改善。
如上所述，参考附图描述了本发明的实施例。可是，这只是本发明的示范，还可以采用除了上述的构造之外的各种构造。
例如，在第一阻挡金属膜110和第二阻挡金属膜111之间可以有如图5所示的多个不同的阻挡金属膜122。
根据本发明，提供一种半导体器件，其中可以使用简单的方法来稳定W膜和阻挡金属膜之间的电气连接性，并进一步改善布线层的膜形成特性。
显然，本发明不局限于上述实施例，只要不背离本发明的范围和精神，可以对其修改和变化。

Claims (10)

1.一种半导体器件，包括：
半导体衬底；
层间绝缘膜，其形成在所述半导体衬底上，并且具有开口；
钨膜，其嵌入在所述开口中；
第一阻挡金属膜，其形成在所述钨膜上，并且不包括Ti膜；
第二阻挡金属膜，其形成在所述第一阻挡金属膜上，并且是含Ti的膜；以及
金属布线膜，其形成在所述第二阻挡金属膜上。
2.根据权利要求1的半导体器件，其中所述第一阻挡金属膜包括金属氮化物膜。
3.根据权利要求2的半导体器件，其中所述第一阻挡金属膜包括氮化钛膜。
4.根据权利要求1至3中的任何一个的半导体器件，其中所述第二阻挡金属膜包括下述层叠膜，在该层叠膜中依次形成有钛膜和氮化钛膜。
5.根据权利要求1的半导体器件，其中所述金属布线包括铝布线。
6.根据权利要求1的半导体器件，其中所述金属布线包括钨布线。
7.根据权利要求1的半导体器件，还包括：
第三层阻挡金属膜，其形成在所述第一阻挡金属膜和所述第二阻挡金属膜之间。
8.一种制造半导体器件的方法，包括：
(a)在半导体衬底上形成具有开口的层间绝缘膜；
(b)在所述开口中嵌入钨膜；
(c)在所述钨膜和所述层间绝缘膜上形成不包括Ti膜的第一阻挡金属膜；
(d)在所述第一阻挡金属膜上形成第二阻挡金属膜，该第二阻挡金属膜是含钛的膜；以及
(e)在所述第二阻挡金属膜上形成金属布线膜；以及
(f)对所述金属布线膜、所述第二阻挡金属膜以及所述第一阻挡金属膜进行刻蚀，以形成金属布线。
9.根据权利要求8的制造半导体器件的方法，其中所述第一阻挡金属膜包括氮化钛膜。
10.根据权利要求8到9的制造半导体器件的方法，其中所述第二阻挡金属膜是下述层叠膜，在该层叠膜中依次形成有钛膜和氮化钛膜。
CNB200610142115XA 2005-10-07 2006-10-08 具有改良金属布线的半导体器件 Expired - Fee Related CN100481433C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005294591A JP4718962B2 (ja) 2005-10-07 2005-10-07 半導体装置
JP2005294591 2005-10-07

Publications (2)

Publication Number Publication Date
CN1945824A true CN1945824A (zh) 2007-04-11
CN100481433C CN100481433C (zh) 2009-04-22

Family

ID=37910418

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610142115XA Expired - Fee Related CN100481433C (zh) 2005-10-07 2006-10-08 具有改良金属布线的半导体器件

Country Status (5)

Country Link
US (1) US8022542B2 (zh)
JP (1) JP4718962B2 (zh)
KR (1) KR100787557B1 (zh)
CN (1) CN100481433C (zh)
TW (1) TWI357127B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5267407B2 (ja) 2009-10-02 2013-08-21 富士通株式会社 増幅回路及び通信装置
JP6595432B2 (ja) * 2016-09-23 2019-10-23 東芝メモリ株式会社 半導体装置およびその製造方法
JP7222375B2 (ja) 2020-03-25 2023-02-15 豊田合成株式会社 樹脂成形品

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69625265T2 (de) 1995-03-28 2003-09-04 Texas Instruments Inc., Dallas Halbleiterstrukturen
JPH10233395A (ja) * 1997-02-19 1998-09-02 Sony Corp 半導体装置の配線およびその製造方法
JPH11354522A (ja) * 1998-06-10 1999-12-24 Sony Corp 半導体装置の製造方法
JP2000114376A (ja) * 1998-10-09 2000-04-21 Oki Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP3353727B2 (ja) 1998-12-21 2002-12-03 日本電気株式会社 半導体装置の配線構造の形成方法
US6099701A (en) * 1999-06-28 2000-08-08 Taiwan Semiconductor Manufacturing Company AlCu electromigration (EM) resistance
JP3471266B2 (ja) 1999-10-22 2003-12-02 松下電器産業株式会社 半導体装置の製造方法および半導体装置
JP3526252B2 (ja) * 1999-12-14 2004-05-10 松下電器産業株式会社 配線構造および配線の製造方法
JP2002217292A (ja) * 2001-01-23 2002-08-02 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
US6686236B2 (en) * 2001-12-21 2004-02-03 Texas Instruments Incorporated Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
KR20030074870A (ko) * 2002-03-14 2003-09-22 동부전자 주식회사 반도체 소자의 금속 배선 형성 방법
JP2003332426A (ja) 2002-05-17 2003-11-21 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP4285946B2 (ja) 2002-06-06 2009-06-24 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004039879A (ja) 2002-07-04 2004-02-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4290421B2 (ja) * 2002-12-27 2009-07-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US7064056B2 (en) 2003-06-13 2006-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer stack to prevent Ti diffusion
JP4228833B2 (ja) * 2003-08-07 2009-02-25 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
KR20070038930A (ko) 2007-04-11
JP2007103824A (ja) 2007-04-19
TW200731462A (en) 2007-08-16
US20070080445A1 (en) 2007-04-12
US8022542B2 (en) 2011-09-20
CN100481433C (zh) 2009-04-22
TWI357127B (en) 2012-01-21
KR100787557B1 (ko) 2007-12-21
JP4718962B2 (ja) 2011-07-06

Similar Documents

Publication Publication Date Title
CN1177365C (zh) 半导体装置及其制造方法
CN101246873B (zh) 集成电路的结构
CN1933124A (zh) 制造半导体器件的方法
CN1909206A (zh) 半导体元件中内连线结构的制造方法
CN1949502A (zh) 半导体装置及集成电路装置
CN1783476A (zh) 集成电路的内连线结构
CN1624917A (zh) 具有高品质因子的电感及其制造方法
CN1992268A (zh) 半导体电容装置
CN1913158A (zh) 半导体器件及其制造方法
CN101030552A (zh) 集成电路的制造方法、金属－绝缘层－金属电容形成方法
CN1599028A (zh) 金属－绝缘体－金属电容器及互连结构
CN1967845A (zh) 半导体器件及其制造方法
CN1925154A (zh) 金属－绝缘－金属结构的电容器、半导体装置及制造方法
CN1828884A (zh) 半导体装置及其制造方法
CN1881558A (zh) 双镶嵌结构、内连结构及其制造方法
CN1707787A (zh) 半导体装置
CN1822329A (zh) 半导体装置及其制造方法
CN101064251A (zh) 半导体结构的形成方法及半导体结构
CN1627477A (zh) 具有金属－绝缘体－金属电容器的半导体器件及制造方法
CN1707788A (zh) 半导体器件及其制造方法
CN1230898C (zh) 改进的器件互连
CN101271880B (zh) 半导体器件及其制造方法
CN1184670C (zh) 半导体装置及其制造方法
CN1945824A (zh) 具有改良金属布线的半导体器件
CN1862818A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090422

Termination date: 20131008