JP6595432B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6595432B2
JP6595432B2 JP2016186045A JP2016186045A JP6595432B2 JP 6595432 B2 JP6595432 B2 JP 6595432B2 JP 2016186045 A JP2016186045 A JP 2016186045A JP 2016186045 A JP2016186045 A JP 2016186045A JP 6595432 B2 JP6595432 B2 JP 6595432B2
Authority
JP
Japan
Prior art keywords
layer
barrier metal
insulating film
semiconductor device
metal element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016186045A
Other languages
English (en)
Other versions
JP2018050009A (ja
Inventor
政幸 北村
敦子 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2016186045A priority Critical patent/JP6595432B2/ja
Priority to US15/449,654 priority patent/US10134673B2/en
Publication of JP2018050009A publication Critical patent/JP2018050009A/ja
Application granted granted Critical
Publication of JP6595432B2 publication Critical patent/JP6595432B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
コンタクトプラグのバリアメタル層は、ＣＶＤ（Chemical Vapor Deposition）により形成されるＴｉ（チタン）層とＴｉＮ（窒化チタン）層とを含むことが多い。この場合、ＴｉＮ層を高温に加熱すると、ＴｉＮ層内の未結合窒素原子がＴｉＮ層から拡散することが問題となる。例えば、窒素原子が基板とＴｉ層との間のＴｉＳｉ２（チタンシリサイド）層に拡散した場合、ＴｉＳｉ２が窒素により分解され、オーミックコンタクトを形成できなくなる。また、プラグ材層としてＷ（タングステン）層を形成する際に発生するフッ素原子が、ＴｉＮ層内の結晶粒界に沿って基板に拡散することや、逆に基板内のシリコン原子が、ＴｉＮ層内の結晶粒界に沿ってＷ層に拡散することも問題となる。前者の拡散は、基板内にボイドが発生する原因となり、後者の拡散は、Ｗ層がＷＳｉ層に変化する原因となる。以上の問題は、コンタクトプラグのコンタクト抵抗を増大させ、半導体装置の歩留まりを低下させる可能性がある。
特開２００６−５４３２６号公報 特開２００９−９４４７７号公報 特許第３２９４０４１号公報 特許第４７１８９６２号公報 特開平１１−２２４９４７号公報
コンタクトプラグのコンタクト抵抗の増大を抑制可能な半導体装置およびその製造方法を提供する。
一の実施形態によれば、半導体装置は、基板と、前記基板上に設けられた絶縁膜とを備える。前記装置はさらに、前記絶縁膜内に設けられたバリアメタル層と、前記絶縁膜内に前記バリアメタル層を介して設けられたプラグ材層とを有し、前記バリアメタル層は少なくとも、第１金属元素と窒素とを含む第１層と、前記第１金属元素と異なる第２金属元素と窒素とを含む第２層とを有する、コンタクトプラグを備える。
第１実施形態の半導体装置の構造を示す断面図である。 第１実施形態の半導体装置の製造方法を示す断面図(1/2)である。 第１実施形態の半導体装置の製造方法を示す断面図(2/2)である。 第１実施形態の比較例の半導体装置の構造を示す断面図である。 シリコンの偏析について説明するための断面図である。 種々の元素の酸化物生成自由エネルギーを示したグラフである。 第１実施形態の半導体装置の構造の第１具体例を示す断面図である。 第１実施形態の半導体装置の構造の第２具体例を示す断面図である。 第２実施形態の半導体装置の構造を示す断面図である。 第３実施形態の半導体装置の構造を示す断面図である。 第４実施形態の半導体装置の構造を示す断面図である。
以下、本発明の実施形態を、図面を参照して説明する。
（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す断面図である。
図１の半導体装置は、基板１と、第１層間絶縁膜２と、シリサイド層３と、第１バリアメタル層４と、第２バリアメタル層５と、プラグ材層６と、配線層７と、第２層間絶縁膜８とを備えている。
基板１の例は、Ｓｉ（シリコン）基板などの半導体基板である。図１は、基板１の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板１の表面に垂直なＺ方向とを示している。本明細書においては、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱う。なお、本実施形態の−Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。
第１層間絶縁膜２は、基板１上に形成されており、基板１上に設けられたトランジスタやキャパシタなどの半導体素子（不図示）を覆っている。符号Ｈは、第１層間絶縁膜２に設けられたコンタクトホールを示している。第１層間絶縁膜２の例は、ＳｉＯ２膜（シリコン酸化膜）や、ＳｉＮ膜（シリコン窒化膜）や、これらを含む積層膜である。
シリサイド層３は、コンタクトホールＨの下部において、基板１の表面に形成されている。シリサイド層３の例は、ＴｉＳｉ２（チタンシリサイド）層である。
符号Ｐは、コンタクトホールＨ内に形成されたコンタクトプラグを示している。コンタクトプラグＰは、第１バリアメタル層４、第２バリアメタル層５、およびプラグ材層６により形成されている。
第１および第２バリアメタル層４、５は、コンタクトホールＨの底面および側面に形成されており、具体的には、基板１の上面にシリサイド層３を介して形成されると共に、第１層間絶縁膜２の側面に形成されている。第１バリアメタル層４の例は、Ｔｉ（チタン）層である。一方、第２バリアメタル層５は、第１バリアメタル層４の表面に形成された第１導電層５ａ、第２導電層５ｂ、および第３導電層５ｃを有している。
第１および第３導電層５ａ、５ｃは、第１金属元素と窒素とを含んでいる。第１金属元素は例えば、チタンであり、第１および第３導電層５ａ、５ｃは例えば、ＴｉＮ（窒化チタン）層である。第１および第３導電層５ａ、５ｃは、第１層の例である。
第２導電層５ｂは、第１金属元素と異なる第２金属元素と窒素とを含んでいる。第２金属元素は例えば、チタンより小さい窒化物生成自由エネルギーを有する金属元素であり、第２導電層５ｂは例えば、第２金属元素を含む金属窒化膜である。第２導電層５ｂは、第２層の例である。
後述するように、第２導電層５ｂ内の窒素原子は、第１および第３導電層５ａ、５ｃ内の未結合窒素原子が拡散したものである。第２金属元素はチタンよりも小さい窒化物生成自由エネルギーを有するため、第１および第３導電層５ａ、５ｃから拡散した窒素原子は第２導電層５ｂ内でトラップされやすい。その結果、第２導電層５ｂは窒素原子を含有している。第２金属元素の例は、Ｔｂ、Ｐｒ、Ｕ、Ｔｃ、Ｐｕ、Ｃｅ、Ｂａ、Ａｌ、Ｈｆ、Ｌｉ、Ｓｒ、Ｂｅ、Ｌａ、Ｎｄ、Ｚｒ、Ｇｄ、Ｓｍ、Ｔｈ、Ｄｙ、Ｌｕ、Ｈｏ、Ｙｂ、Ｔｍ、Ｅｒ、Ｓｃ、Ｙなどである（これらはいずれも元素記号）。
プラグ材層６は、コンタクトホールＨ内に形成されており、具体的には、第１層間絶縁膜２内で基板１上に第１および第２バリアメタル層４、５を介して形成されている。プラグ材層６の例は、Ｗ（タングステン）層である。
配線層７は、第１層間絶縁膜２およびコンタクトプラグＰ上に形成されており、コンタクトプラグＰに電気的に接続された配線Ｌを含んでいる。配線層７の例は、Ａｌ（アルミニウム）層やＣｕ（銅）層である。
第２層間絶縁膜８は、第１層間絶縁膜２上に形成されており、第１層間絶縁膜２上に設けられた配線層７を覆っている。第２層間絶縁膜８の例は、ＳｉＯ２膜や、ＳｉＮ膜や、これらを含む積層膜である。
図２および図３は、第１実施形態の半導体装置の製造方法を示す断面図である。
まず、基板１上に第１層間絶縁膜２を形成し、第１層間絶縁膜２にコンタクトホールＨを形成し、基板１の全面に第１バリアメタル層４を形成する（図２(ａ)）。その結果、コンタクトホールＨの底面および側面に第１バリアメタル層４が形成される。
第１バリアメタル層４は例えば、Ｔｉ層であり、ＴｉＣｌ４（四塩化チタン）ガスを用いてプラズマＣＶＤにより形成される。この際、基板１内のシリコンと第１バリアメタル層４内のチタンが、プラズマＣＶＤ中に生じる熱によりシリサイド反応を起こし、基板１内にシリサイド層３（ＴｉＳｉ２層）が形成される。なお、上記のＴｉＣｌ４ガスは、ＴＤＭＡＴ（ジメチルアミノチタン）ガスなど、チタンを含むその他のガスに置き換えてもよい（以下同様）。
次に、基板１の全面に第１導電層５ａ、第２導電層５ｂ、第３導電層５ｃ、およびプラグ材層６を順々に形成する（図２(ｂ)）。その結果、コンタクトホールＨの底面および側面に第１バリアメタル層４を介して第２バリアメタル層５が形成され、コンタクトホールＨ内に第１および第２バリアメタル層４、５を介してプラグ材層６が埋め込まれる。第１、第２、第３導電層５ａ、５ｂ、５ｃの厚さは、例えばそれぞれ２．５ｎｍ、１．０ｎｍ、２．５ｎｍである。
第１および第３導電層５ａ、５ｃは例えば、ＴｉＮ層であり、ＴｉＣｌ４ガスと窒素を含むガスとを用いてプラズマＣＶＤにより形成される。第２導電層５ｂは例えば、第２金属元素を含む金属膜であり、第２金属元素を含むガスを用いてＣＶＤにより形成される。なお、図２(ｂ)に示す第２導電層５ｂは、このＣＶＤの終了時には窒素をほとんど含まないことに留意されたい。プラグ材層６は例えば、Ｗ層であり、ＷＦ６（六フッ化タングステン）ガスを用いてＣＶＤにより形成される。
次に、基板１の表面をＣＭＰ（Chemical Mechanical Polishing）により平坦化し、第１層間絶縁膜２の表面を露出させる（図３(ａ)）。その結果、コンタクトホールＨ外の第１バリアメタル層４、第２バリアメタル層５、およびプラグ材層６が除去される。
その後、本実施形態では基板１の熱処理が実施され、基板１、第１層間絶縁膜２、シリサイド層３、第１バリアメタル層４、第２バリアメタル層５、およびプラグ材層６が加熱される（図３(ｂ)）。熱処理の例はＲＴＡ（Rapid Thermal Annealing）であり、基板１が例えば１０００℃で加熱される。熱処理は、配線層７や第２層間絶縁膜８の形成前に実施してもよいし、配線層７や第２層間絶縁膜８の形成後に実施してもよい。
この熱処理を実施すると、第１および第３導電層５ａ、５ｃ内の未結合窒素原子が外部に拡散する。この窒素原子がシリサイド層３に拡散すると、シリサイド層３のＴｉＳｉ２がＴｉＮとＳｉＮとに分解され、オーミックコンタクトを形成できなくなる。しかしながら、本実施形態によれば、この窒素原子を第２導電層５ｂ内にトラップすることができ、シリサイド層３への窒素原子の拡散を抑制することができる。その結果、第２導電層５ｂは、第２金属元素と窒素とを含む金属窒化膜に変化する。
また、第１および第３導電層５ａ、５ｃはＴｉＮ層であり、柱状結晶により構成されている。よって、ＷＦ６ガスから生じるフッ素原子は、第１および第３導電層５ａ、５ｃ内の結晶粒界に沿って基板１に拡散する可能性がある。逆に、基板１内のシリコン原子は、第１および第３導電層５ａ、５ｃ内の結晶粒界に沿ってプラグ材層６に拡散する可能性がある。しかしながら、本実施形態では、第１導電層５ａと第３導電層５ｃとの間にＴｉＮ層以外の第２導電層５ｂが形成されているため、結晶粒界間のつながりが第２導電層５ｂにより切断されている。よって、本実施形態によれば、フッ素原子やシリコン原子の拡散を第２導電層５ｂにより抑制することができる。
よって、本実施形態によれば、チタン原子、フッ素原子、シリコン原子などの拡散を抑制することが可能となり、これらの原子の拡散によるコンタクトプラグＰのコンタクト抵抗の増大を抑制することが可能となる。すなわち、本実施形態によれば、コンタクト抵抗の低いコンタクトプラグＰを提供することが可能となる。
その後、本実施形態では基板１上に種々の層間絶縁膜、配線層、プラグ層などが形成される。このようにして、図１に示す半導体装置が製造される。
図４は、第１実施形態の比較例の半導体装置の構造を示す断面図である。
図４(ａ)は、図３(ａ)に対応する工程を示す。ただし、本比較例の第１バリアメタル層５は、第１導電層５ａは有しているが、第２および第３導電層５ｂ、５ｃは有していない。
図４(ｂ)は、図３(ｂ)に対応する工程を示す。本比較例で熱処理を実施すると、第１導電層５ａ内の未結合窒素原子がシリサイド層３に拡散し、シリサイド層３が、ＳｉＮ層９とＴｉＮ層１０とに変化する。さらには、ＷＦ６ガスから生じるフッ素原子が基板１に拡散し、基板１内のシリコン原子がプラグ材層６に拡散する。その結果、コンタクトプラグＰのコンタクト抵抗が増大してしまう。一方、本実施形態によれば、これらの原子の拡散を第２導電層５ｂにより抑制することができる。
なお、本実施形態の第１および第３導電層５ａは、チタン（第１金属元素）および窒素に加えて、チタンよりも小さい窒化物生成自由エネルギーを有する第３元素を含んでいてもよい。このような第３元素の例は、シリコンである。これにより、第２導電層５ｂだけでなく、第１および第３導電層５ａにも窒素原子等の拡散抑制機能を持たせることが可能となる。理由は、シリコン原子が窒素原子をトラップしてＳｉＮに変化することで、窒素原子の拡散を抑制できるからである。
この場合、第１および第３導電層５ａは、ＴｉＮの結晶構造が実質的に壊れない程度の少量のシリコン原子を含有することが望ましい。ＴｉＮの結晶構造は、例えばＸ線回折により検出可能である。例えば、Ｘ線回折等により観測されるＴｉＮ（２００）面の面間隔が０．２０〜０．２２ｎｍの範囲内になるように、第１および第３導電層５ａにシリコン原子を添加することが望ましい。なお、ＴｉＮ（２００）面の面間隔の理論値は０．２１ｎｍである。
一方、本実施形態の第２導電層５ｂをＣＶＤにより形成する際には、第２金属元素に加えて第４元素を含む第２導電層５ｂを形成してもよい。このような第４元素の例は、シリコンである。このシリコンは、次に説明するように、第１および第３導電層５ａ、５ｃに偏析させるために利用することができる。
図５は、シリコンの偏析について説明するための断面図である。
図５(ａ)は、第１または第３導電層５ａ、５ｃの断面を示し、ＴｉＮ層内の結晶粒１１と、結晶粒１１間の粒界１２とを示している。白丸は、第２導電層５ｂから拡散してきたシリコン原子を表す。黒丸は、ＴｉＮ層内の未結合窒素原子を表す。
第２金属元素に加えてシリコンを含む第２導電層５ｂを形成すると、その後、シリコン原子が第２導電層５ｂから第１および第３導電層５ａ、５ｃに拡散し、結晶粒１１間の粒界１２に偏析する。図５(ａ)は、結晶粒１１間の粒界１２に偏析したシリコン原子を示している。
この場合、粒界１２にシリコン原子が存在するため、熱処理の際に窒素原子が粒界１２に沿って拡散しにくくなる。具体的には、窒素原子の拡散速度が低減される。これは、その他の原子の拡散についても同様である。また、粒界１２のシリコン原子が未結合窒素原子をトラップしてＳｉＮに変化することで、窒素原子の拡散を抑制することができる（図５(ｂ)を参照）。
図６は、種々の元素の酸化物生成自由エネルギーを示したグラフである。
図６の横軸は、種々の元素の酸化物の化学式を示しており、図６の縦軸は、種々の元素の酸化物生成自由エネルギーを示している。例えば、Ｓｃ２Ｏ３の欄に示す値は、ＳｃからＳｃ２Ｏ３を生成する際の自由エネルギーを示している。このように、酸化物生成自由エネルギーは、元素の種類により異なる。
これは、本実施形態で説明した窒化物生成自由エネルギーについても同様である。例えば、Ｔｉの窒化物生成自由エネルギーは、ＴｉからＴｉＮを生成する際の自由エネルギーに相当する。窒化物生成自由エネルギーも、元素の種類により異なる。
図７は、第１実施形態の半導体装置の構造の第１具体例を示す断面図である。
図７は、図１に示す構造を有する２つのコンタクトプラグＰ１、Ｐ２および２つの配線Ｌ１、Ｌ２と、平面型のトランジスタＴｒを示している。トランジスタＴｒは、基板１上に形成されたゲート絶縁膜２１と、ゲート絶縁膜２１上に形成されたゲート電極２２と、ゲート電極２２の側面に形成された側壁絶縁膜２３とを有している。ゲート絶縁膜２１の例は、ＳｉＯ２膜やｈｉｇｈ−ｋ膜である。ゲート電極２２の例は、ポリシリコン層やメタル層である。側壁絶縁膜２３の例は、ＳｉＯ２膜やＳｉＮ膜やこれらを含む積層膜である。コンタクトプラグＰ１、Ｐ２はそれぞれ、トランジスタＴｒを挟むように基板１内に設けられたソース領域２４およびドレイン領域２５上に形成されている。
図８は、第１実施形態の半導体装置の構造の第２具体例を示す断面図である。
図８は、図１に示す構造を有する４つのコンタクトプラグＰ１〜Ｐ４を示している。ただし、第１バリアメタル層４、第２バリアメタル層５、およびプラグ材層６の図示は便宜上省略している。また、コンタクトプラグＰ３は、基板１上ではなくトランジスタＴｒのゲート電極２２上に形成されている。トランジスタＴｒの構造は、図７に示すものと同様である。
図８はさらに、３次元メモリとこれに関する構造とを示している。具体的には、図８の半導体装置は、配線層３１と、層間絶縁膜３２と、プラグ層３３と、配線層３４と、層間絶縁膜３５と、プラグ層３６と、配線層３７と、層間絶縁膜３８と、ソース側導電層３９と、絶縁層４１ａ〜４１ｇと、電極層４２ａ〜４２ｆと、絶縁膜４３と、ドレイン側導電層４４と、層間絶縁膜４５と、層間絶縁膜４６と、コンタクトプラグ４７ａ〜４７ｅと、第１メモリ絶縁膜５１と、電荷蓄積層５２と、第２メモリ絶縁膜５３と、チャネル半導体層５４とを示している。
絶縁層４１ａ〜４１ｇおよび電極層４２ａ〜４２ｆは、基板１上に層間絶縁膜２、８、３２、３５、３８を介して交互に積層されている。配線層３１、３４、３７やプラグ層３３、３６は、層間絶縁膜３２、３５、３８により覆われている。ソース側導電層３９は、電極層４２ａ〜４２ｆの下部に形成され、ドレイン側導電層４４は、電極層４２ａ〜４２ｆの上部に絶縁膜４３を介して形成されている。電極層４２ａ〜４２ｆは、３次元メモリの制御電極やワード線として機能する。これらは、層間絶縁膜４５、４６により覆われている。
符号Ｒは、３次元メモリのコンタクト領域を示している。コンタクトプラグ４７ａ〜４７ｅは、コンタクト領域Ｒの層間絶縁膜４５、４６内に形成されており、それぞれ電極層４２ａ〜４２ｅに電気的に接続されている。コンタクトプラグ４７ａ〜４７ｅも、図１に示す構造を有していてもよい。
符号ＭＨ１、ＭＨ２は、絶縁層４１ａ〜４１ｇおよび電極層４２ａ〜４２ｆを貫通するように設けられたメモリホールを示す。第１メモリ絶縁膜５１、電荷蓄積層５２、第２メモリ絶縁膜５３、およびチャネル半導体層５４は、メモリホールＭＨ１、ＭＨ２内に順々に形成されている。チャネル半導体層５４は、配線層８、３１、３４、３７内の配線や、プラグ層３３、３６内のビアプラグや、コンタクトプラグＰ１〜Ｐ４等を介して、基板１やゲート電極２２に電気的に接続されている。
このように、図１に示すコンタクトプラグＰの構造は、種々のトランジスタやメモリを備える半導体装置に適用可能である。
以上のように、本実施形態の第２バリアメタル層５は、チタンなどの第１金属元素と窒素とを含む第１および第３導電層５ａ、５ｃと、第１金属元素と異なる第２金属元素と窒素とを含む第２導電層５ｂとを有している。よって、本実施形態によれば、チタン原子、フッ素原子、シリコン原子などの原子の拡散を第２導電層５ｂにより抑制することが可能となり、コンタクトプラグＰのコンタクト抵抗の増大を抑制することが可能となる。
（第１実施形態の変形例）
なお、図２(ｂ)の工程では、第１および第３導電層５ａ、５ｃを、ＴｉＣｌ４ガスと窒素を含むガスとを用いてプラズマＣＶＤにより形成し、第２導電層５ｂを、ＴｉＣｌ４ガスを用いてプラズマＣＶＤにより形成してもよい。この場合、第１および第３導電層５ａ、５ｃはＴｉＮ層となり、第２導電層５ｂはＴｉ層となるため、図３(ｂ)の熱工程後に、第１から第３導電層５ａ〜５ｃはいずれもＴｉＮ層となる。すなわち、第２バリアメタル層５は、ＴｉＮ層のみを含む層となる。この場合、チタンは第１金属元素の例であり、ＴｉＣｌ４ガスは第１ガスの例であり、窒素を含むガスは第２ガスの例である。これにより、第２金属元素を使用せずに図２(ａ)〜図３(ｂ)の工程を実行することが可能となる。
また、図２(ｂ)の工程では、第１および第３導電層５ａ、５ｃを、ＴｉＣｌ４ガスと窒素を含むガスとを用いてプラズマＣＶＤにより形成し、第２導電層５ｂを、第１導電層５ａの表面を酸化することで形成してもよい。この場合、第１および第３導電層５ａ、５ｃはＴｉＮ層となり、第２導電層５ｂはＴｉＯＸ層またはＴｉＮＯＸ層となり、図３(ｂ)の熱工程後の第２導電層５ｂはＴｉＮＯＸ層となる。この場合、チタンは第１金属元素の例である。これにより、第２金属元素を使用せずに図２(ａ)〜図３(ｂ)の工程を実行することが可能となる。
（第２実施形態）
図９は、第２実施形態の半導体装置の構造を示す断面図である。
本実施形態の第２バリアメタル層５は、第１バリアメタル層４の表面に順々に形成された第１導電層５ａ、第２導電層５ｂ、第３導電層５ｃ、第４導電層５ｄ、および第５導電層５ｅを有している。
第１、第３、および第５導電層５ａ、５ｃは、第１金属元素と窒素とを含んでいる。第２および第４導電層５ｂ、５ｄは、第１金属元素と異なる第２金属元素と窒素とを含んでいる。第１および第２金属元素の例は、上述の通りである。第１、第３、および第５導電層５ａ、５ｃ、５ｅは、第１層の例である。第２および第４導電層５ｂ、５ｄは、第２層の例である。第１〜第５導電層５ａ〜５ｅの厚さは、例えばそれぞれ１．６７ｎｍ、１．００ｎｍ、１．６７ｎｍ、１．００ｎｍ、１．６７ｎｍである。
このように、第２バリアメタル層５は、複数の第１層と複数の第２層とを交互に含んでいてもよい。これにより、本実施形態では、第２層により窒素原子等をトラップする効果や、第２層により窒素原子等の拡散を抑制する効果を高めることが可能となる。
この場合、ある第２層内の第２金属元素と、他の第２層内の第２金属元素は、別の金属元素としてもよい。これにより、本実施形態では、ある第２層に主に窒素原子の拡散抑制機能を付与し、別の第２層に主にフッ素原子の拡散抑制機能を付与するなど、複数の第２層の用途を使い分けることが可能となる。
図９の半導体装置は、図２(ｂ)の工程で第２バリアメタル層５を形成する際に、第１から第５導電層５ａ〜５ｅを形成する工程を順々に行うことで製造可能である。この場合、第４導電層５ｄは、第２導電層５ｂと同様の方法で形成可能であり、第５導電層５ｅは、第１および第３導電層５ａ、５ｃと同様の方法で形成可能である。
なお、第２および第４導電層５ｂ、５ｄの少なくともいずれかは、第１実施形態の変形例で説明した方法で形成してもよい。
（第３実施形態）
図１０は、第３実施形態の半導体装置の構造を示す断面図である。
本実施形態の第２バリアメタル層５は、第１バリアメタル層４の表面に順々に形成された第２導電層５ｂおよび第３導電層５ｃを有しているものの、第１導電層５ａは有していない。このような第２バリアメタル層５は、図２(ｂ)の工程で第１導電層５ａを形成する工程を省略することで形成可能である。このような省略は、第２実施形態にも適用可能である。
本実施形態によれば例えば、第１導電層５ａを形成する工程を省略することにより、半導体装置の製造工程数を減らすことが可能となる。一方、第１および第２実施形態によれば例えば、ＴｉＮ層による第２バリアメタル層５のバリア効果を向上させることが可能となる。
（第４実施形態）
図１１は、第４実施形態の半導体装置の構造を示す断面図である。
本実施形態の第２バリアメタル層５は、第１バリアメタル層４の表面に順々に形成された第１導電層５ａ、第２導電層５ｂ、追加導電層５ｂ’、および第３導電層５ｃを有している。第２導電層５ｂは、第２層内の下部層の例であり、追加導電層５ｂ’、第２層内の上部層の例である。
本実施形態の追加導電層５ｂ’は、図２(ｂ)の工程で第２導電層５ｂの表面を酸化することで形成される。この場合、第１および第３導電層５ａ、５ｃは第１金属元素と窒素とを含み、第２導電層５ｂは図３(ｂ)の熱工程後に第２金属元素と窒素とを含み、追加導電層５ｂ’は図３(ｂ)の熱工程後に第２金属元素と窒素と酸素とを含んでいる。第２導電層５ｂおよび追加導電層５ｂ’内の窒素と酸素はそれぞれ、拡散と酸化に由来する。
本実施形態によれば、第２層を第２導電層５ｂと追加導電層５ｂ’により構成することにより、第２層による種々の原子の拡散抑制効果を向上させることが可能となる。なお、本実施形態の酸化処理は、第２実施形態の第２および第４導電層５ｂ、５ｄに適用してもよい。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
１：基板、２：第１層間絶縁膜、３：シリサイド層、
４：第１バリアメタル層、５：第２バリアメタル層、
５ａ：第１導電層、５ｂ：第２導電層、５ｃ：第３導電層、
５ｄ：第４導電層、５ｅ：第５導電層、６：プラグ材層、
７：配線層、８：第２層間絶縁膜、９：ＳｉＮ層、１０：ＴｉＮ層、
１１：結晶粒、１２：粒界、２１：ゲート絶縁膜、２２：ゲート電極、
２３：側壁絶縁膜、２４：ソース領域、２５：ドレイン領域、
３１：配線層、３２：層間絶縁膜、３３：プラグ層、
３４：配線層、３５：層間絶縁膜、３６：プラグ層、
３７：配線層、３８：層間絶縁膜、３９：ソース側導電層、
４１ａ、４１ｂ、４１ｃ、４１ｄ、４１ｅ、４１ｆ、４１ｇ：絶縁層、
４２ａ、４２ｂ、４２ｃ、４２ｄ、４２ｅ、４２ｆ：電極層、
４３：絶縁膜、４４：ドレイン側導電層、４５：層間絶縁膜、４６：層間絶縁膜、
４７ａ、４７ｂ、４７ｃ、４７ｄ、４７ｅ：コンタクトプラグ、
５１：第１メモリ絶縁膜、５２：電荷蓄積層、
５３：第２メモリ絶縁膜、５４：チャネル半導体層

Claims (10)

  1. 基板と、
    前記基板上に設けられた絶縁膜と、
    前記絶縁膜内に設けられた第１バリアメタル層と、前記絶縁膜内に前記第１バリアメタル層を介して設けられた第２バリアメタル層と、前記絶縁膜内に前記第１バリアメタル層と前記第２バリアメタル層とを介して設けられたプラグ材層とを有し、前記第２バリアメタル層は少なくとも、第１金属元素と窒素とを含む第１層と、前記第１金属元素と異なる第２金属元素と窒素とを含む第２層とを有する、コンタクトプラグと、
    を備える半導体装置。
  2. 前記第１金属元素は、チタンであり、前記第２金属元素は、チタンよりも小さい窒化物生成自由エネルギーを有する金属元素である、請求項１に記載の半導体装置。
  3. 前記第１層はさらに、チタンよりも小さい窒化物生成自由エネルギーを有する第３元素を含む、請求項２に記載の半導体装置。
  4. 前記第１層はさらに、前記第１層内の結晶粒の粒界に偏析した第４元素を含む、請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記第２バリアメタル層は、複数の前記第１層と複数の前記第２層とを交互に有する、請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記第２層は、前記第２金属元素と窒素とを含む下部層と、前記第２金属元素、窒素、および酸素を含む上部層とを有する、請求項１〜５のいずれか１項に記載の半導体装置。
  7. 基板と、
    前記基板上に設けられた絶縁膜と、
    前記絶縁膜内に設けられた第１バリアメタル層と、前記絶縁膜内に前記第１バリアメタル層を介して設けられた第２バリアメタル層と、前記絶縁膜内に前記第１バリアメタル層と前記第２バリアメタル層とを介して設けられたプラグ材層とを有し、前記第２バリアメタル層は少なくとも、第１金属元素と窒素とを含む複数の第１層と、前記第１金属元素、窒素、および酸素を含み、前記複数の第１層の間に設けられた第２層とを有する、コンタクトプラグと、
    を備える半導体装置。
  8. 基板上に絶縁膜を形成し、
    前記絶縁膜にコンタクトホールを形成し、
    前記コンタクトホール内に、第１バリアメタル層と、第１金属元素と窒素とを含む第１層と、前記第１金属元素または前記第１金属元素と異なる第２金属元素を含む第２層とを有する第２バリアメタル層とを形成し、
    前記コンタクトホール内に前記第１バリアメタル層と前記第２バリアメタル層とを介してプラグ材層を形成し、
    前記第１層内の窒素原子が前記第２層に拡散するように熱処理を行う、
    ことを含む半導体装置の製造方法。
  9. 前記第１層は、前記第１金属元素を含む第１ガスと、窒素を含む第２ガスとを用いて形成され、
    前記第２層は、前記第１金属元素を含む前記第１ガスを用いて形成される、
    請求項８に記載の半導体装置の製造方法。
  10. 前記第２層は、前記第１層の表面を酸化することで形成される、請求項８に記載の半導体装置の製造方法。
JP2016186045A 2016-09-23 2016-09-23 半導体装置およびその製造方法 Active JP6595432B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016186045A JP6595432B2 (ja) 2016-09-23 2016-09-23 半導体装置およびその製造方法
US15/449,654 US10134673B2 (en) 2016-09-23 2017-03-03 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016186045A JP6595432B2 (ja) 2016-09-23 2016-09-23 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2018050009A JP2018050009A (ja) 2018-03-29
JP6595432B2 true JP6595432B2 (ja) 2019-10-23

Family

ID=61685717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016186045A Active JP6595432B2 (ja) 2016-09-23 2016-09-23 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US10134673B2 (ja)
JP (1) JP6595432B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102370620B1 (ko) * 2017-07-10 2022-03-04 삼성전자주식회사 반도체 메모리 장치 및 도전체 구조물
US11201227B2 (en) * 2018-04-27 2021-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure with barrier layer and method for forming the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175157A (ja) * 1991-12-24 1993-07-13 Sony Corp チタン系化合物の成膜方法
US5393565A (en) 1992-06-08 1995-02-28 Fujitsu Limited Method for deposition of a refractory metal nitride and method for formation of a conductive film containing a refractory metal nitride
JPH06151815A (ja) * 1992-11-13 1994-05-31 Ricoh Co Ltd 半導体装置とその製造方法
US5599404A (en) * 1992-11-27 1997-02-04 Alger; Donald L. Process for forming nitride protective coatings
JP3294041B2 (ja) 1994-02-21 2002-06-17 株式会社東芝 半導体装置
JP2705621B2 (ja) * 1995-03-17 1998-01-28 日本電気株式会社 半導体装置の製造方法
JPH1131669A (ja) 1997-07-10 1999-02-02 Fujitsu Ltd 半導体装置の製造方法
KR100385946B1 (ko) * 1999-12-08 2003-06-02 삼성전자주식회사 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자
JP3523093B2 (ja) 1997-11-28 2004-04-26 株式会社東芝 半導体装置およびその製造方法
US5985759A (en) * 1998-02-24 1999-11-16 Applied Materials, Inc. Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers
JPH11330001A (ja) * 1998-05-21 1999-11-30 Fujitsu Ltd 半導体装置及びその製造方法
JP3175721B2 (ja) 1999-02-05 2001-06-11 日本電気株式会社 半導体装置の製造方法
JP3974284B2 (ja) * 1999-03-18 2007-09-12 株式会社東芝 半導体装置の製造方法
JP2002176149A (ja) 2000-09-28 2002-06-21 Sharp Corp 半導体記憶素子およびその製造方法
KR100386034B1 (ko) * 2000-12-06 2003-06-02 에이에스엠 마이크로케미스트리 리미티드 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법
JP2005150280A (ja) 2003-11-13 2005-06-09 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
JP2006054326A (ja) 2004-08-12 2006-02-23 Renesas Technology Corp 半導体装置の製造方法及び半導体装置
JP4718962B2 (ja) 2005-10-07 2011-07-06 ルネサスエレクトロニクス株式会社 半導体装置
KR20090036848A (ko) 2007-10-10 2009-04-15 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US7964502B2 (en) * 2008-11-25 2011-06-21 Freescale Semiconductor, Inc. Multilayered through via
JP2012104735A (ja) * 2010-11-12 2012-05-31 Panasonic Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20180090438A1 (en) 2018-03-29
US10134673B2 (en) 2018-11-20
JP2018050009A (ja) 2018-03-29

Similar Documents

Publication Publication Date Title
JP6343256B2 (ja) 半導体装置及びその製造方法
TWI716609B (zh) 形成介電膜的方法以及製造半導體裝置的方法
CN109427900B (zh) 包括沟道图案的半导体器件及其制造方法
US11735637B2 (en) Semiconductor device and method of manufacturing the same
CN107680938B (zh) 半导体装置的制造方法
US9859157B1 (en) Method for forming improved liner layer and semiconductor device including the same
JP4261267B2 (ja) 半導体素子のキャパシタ形成方法
JP2008294260A (ja) 半導体装置とその製造方法並びに積層絶縁膜とその形成方法
JP6595432B2 (ja) 半導体装置およびその製造方法
JP2018049915A (ja) 半導体装置及びその製造方法
JP2015231025A (ja) 半導体装置及びその製造方法
JP2014135311A (ja) 半導体装置
US9018764B2 (en) Semiconductor device having barrier metal layer
CN111554659B (zh) 插塞结构及其制作工艺
TWI574413B (zh) 半導體元件及其製作方法
TWI822350B (zh) 半導體記憶裝置之製造方法
JP2021048173A (ja) 半導体装置およびその製造方法
TWI822361B (zh) 形成閘極堆疊之方法及閘極結構裝置及其形成方法
TWI636491B (zh) 記憶元件及其製造方法
JP2020031151A (ja) 半導体記憶装置およびその製造方法
TWI820775B (zh) 半導體裝置結構及其形成方法
TWI757088B (zh) 半導體裝置、半導體記憶裝置及半導體裝置的製造方法
JP2008288260A (ja) 半導体装置及びその製造方法
KR20070000776A (ko) 반도체 소자의 캐패시터 형성방법
CN106981417A (zh) 一种半导体器件及其制造方法、电子装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170605

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180904

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190926

R150 Certificate of patent or registration of utility model

Ref document number: 6595432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350