JP2012104735A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012104735A
JP2012104735A JP2010253677A JP2010253677A JP2012104735A JP 2012104735 A JP2012104735 A JP 2012104735A JP 2010253677 A JP2010253677 A JP 2010253677A JP 2010253677 A JP2010253677 A JP 2010253677A JP 2012104735 A JP2012104735 A JP 2012104735A
Authority
JP
Japan
Prior art keywords
gate electrode
semiconductor device
film
insulating film
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010253677A
Other languages
English (en)
Inventor
Jun Suzuki
純 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010253677A priority Critical patent/JP2012104735A/ja
Publication of JP2012104735A publication Critical patent/JP2012104735A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ＮＢＴＩを改善することのできるトランジスタ構造を有する半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１０１と、半導体基板１０１の上部に形成されたｎ型ウェル領域１０２と、ｎ型ウェル領域１０２上に形成され、ゲート絶縁膜１０４と、下部ゲート電極１０５、及び下部ゲート電極１０５上に形成された上部ゲート電極１０６を含むゲート電極１２０とを有するｐチャネル型ＭＩＳトランジスタとを備える。下部ゲート電極１０５は、結晶粒界を有する多結晶の金属窒化物で構成されており、当該結晶粒界には金属窒化物を構成する元素とは異なる元素が偏析されている。
【選択図】図１

Description

本明細書に記載された技術は、半導体装置及びその製造方法に関し、詳細には、いわゆるメタルゲート電極を有する半導体装置及びその製造方法に関する。
ＭＯＳ構造を基本とした電界効果型トランジスタの高速化は、ゲート長の縮小、つまり、トランジスタの形状の微細化によって進められてきた。しかし、近年、リソグラフィ技術の進歩が止まりつつある。そのため、トランジスタの形状の微細化によりトランジスタのオン電流を向上させるのではなく、ゲート容量Ｃoxを増大させることによりトランジスタのオン電流を向上させるという技術が進化している。Ｃoxは以下の式（１）で表される。
Ｃoxを増大させるためには、ゲート絶縁膜の比誘電率εγを増大させるか、あるいはゲート絶縁膜の物理膜厚Ｔoxを減少させればよい。そのため、オン電流の向上を目指して、ゲート酸化膜の物理膜厚（酸化膜厚）Ｔoxの極薄化等が試みられている。
Ｃox＝ε0εγ(Ｓ/Ｔox)・・・（１）
ここで、式（１）において、ε0はゲート絶縁膜の真空誘電率であり、Ｓはゲート絶縁膜における厚み方向に対して垂直な断面の面積である。
従来、ＭＯＳトランジスタに形成されるゲート絶縁膜として、一般的にシリコン酸化膜が用いられ、その誘電率は約３．９である。近年、シリコン酸化物よりも高い誘電率を持つ高誘電率材料（high-k材料）をゲート絶縁膜の構成材料に用いて、実際の膜厚（物理膜厚）Ｔoxを厚くしてゲートリーク電流の発生を抑えつつ、εγを向上させることで実効的な膜厚（EOT：Equivalent Oxide Thickness）を薄膜化し、ゲート容量を増加できるｈｉｇｈ−ｋゲート絶縁膜の開発が進んでいる。
ところが、ｈｉｇｈ−ｋ膜はシリコン酸化膜に比べて酸素欠損が多く、リーク電流の低減や信頼性の向上が難しい。そこで、ゲート絶縁膜とシリコン（Ｓｉ）基板との界面にフッ素を導入し、Ｓｉ基板上面のダングリングボンドを終端させることで負バイアス温度不安定性（Negative Bias Temperature Instability；NBTI)を改善し、信頼性を向上させることが提案されている。ここで、ＮＢＴＩとは、ｐチャネル型ＭＯＳトランジスタのオン時にしきい値がシフトしてしまう現象のことを指す。
一方、窒素がＳｉ基板とゲート絶縁膜との界面付近に存在すると、その窒素が固定電荷の発生やＳｉ基板とゲート絶縁膜との界面構造の乱れなどを引き起こし、ＮＢＴＩを劣化させる。そのため、Ｓｉ基板とゲート絶縁膜との界面付近から窒素を離す構造がよいとされている。このように、ｈｉｇｈ−ｋゲート絶縁膜及びＳｉ基板に存在する窒素やフッ素を適切に分布させることで、ＮＢＴＩを改善しうる（特許文献１）。
特開２００８−０７１９７６号公報
X. Garros, 2008 Symposium on VLSI Technology Digest of Technical Papers p68 Guidelines to improve mobility performances and BTI reliability of advanced High-K/Metal gate stacks
しかしながら、ｈｉｇｈ−ｋゲート絶縁膜と金属窒化膜からなるｈｉｇｈ−ｋゲート絶縁膜／メタルゲート電極構造では、ゲート電極からｈｉｇｈ−ｋゲート絶縁膜中、及びＳｉ基板界面へと窒素が拡散し、ＮＢＴＩが劣化する不具合が生じる場合がある。
また、本願発明者は、窒素を含有しない、例えば炭化タンタル（ＴａＣ）をゲート電極材料として用いてＮＢＴＩを改善することも独自に検討したが、ドライエッチングが難しくなること、仕事関数の制御などが難しくなることなどからこの案は現実的ではないと考えられた。
本発明は、上記課題に鑑みてなされたものであり、その目的は、金属窒化物で構成されたメタルゲート電極からゲート絶縁膜へと拡散する窒素の量を低減することでＮＢＴＩの改善を図ることにある。
上記課題を解決するために、本願発明者は、メタルゲート電極を形成するときの条件を詳細に検討し、次に示す知見を得た。
ＮＢＴＩを劣化させる窒素は、窒化チタン（ＴｉＮ）結晶中の窒素ではなく、結晶粒界に存在する窒素である。結晶粒界に存在する窒素は、後工程の熱処理などで容易に脱離し、ｈｉｇｈ−ｋゲート絶縁膜中に拡散する。なお、ｈｉｇｈ−ｋゲート絶縁膜中に窒素を含まない場合であっても、メタルゲート電極から窒素が拡散し、ｈｉｇｈ−ｋゲート絶縁膜、及びＳｉ等からなる半導体基板を窒化させる。
そこで、本願発明者は、メタルゲート電極の結晶粒界での窒素量を抑えるための対策を種々検討し、金属窒化物で構成されたメタルゲート電極の結晶粒界にアルミニウム（Ａｌ）やガリウム（Ｇａ）、インジウム（Ｉｎ）といった１３族元素、リン（Ｐ）やヒ素（Ａｓ）、アンチモン（Ｓｂ）といった１５族元素を偏析させて、結晶粒界の窒素量を低減することで、ＮＢＴＩを改善できることに想到した。
すなわち、本発明の一例に係る半導体装置は、半導体基板と、前記半導体基板の上部に形成されたｎ型ウェル領域と、前記ウェル領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有するｐチャネル型ＭＩＳトランジスタとを備え、前記ゲート電極は、前記ゲート絶縁膜上に形成された第１のゲート電極と、前記第１のゲート電極上に形成された第２のゲート電極とを有し、前記第１のゲート電極は、結晶粒界を有する多結晶の金属窒化物で構成されており、前記結晶粒界には前記金属窒化物を構成する元素とは異なる元素が偏析されている。
この構成によれば、第１のゲート電極の結晶粒界に金属窒化物と異なる元素が偏析されているので、結晶粒界に存在する窒素量を低減することができ、結果としてゲート絶縁膜及びｎ型ウェル領域に拡散する窒素量が低減される。このため、ｐチャネル型ＭＩＳトランジスタにおけるＮＢＴＩを改善することができる。また、第１のゲート電極は金属窒化物で構成されているので、第１のゲート電極が窒素を含まない導電体で構成されている場合に比べて第１のゲート電極を容易に形成可能で、且つゲート電極の仕事関数の制御も容易となっている。
なお、ゲート絶縁膜がいわゆるｈｉｇｈ−ｋ膜（高誘電率膜）を有していてもよい。
また、本発明の他の一例に係る半導体装置は、半導体基板と、前記半導体基板の上部に形成されたｎ型ウェル領域と、前記ウェル領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有するｐチャネル型ＭＩＳトランジスタとを備え、前記ゲート電極は、前記ゲート絶縁膜上に形成された第１のゲート電極と、前記第１のゲート電極上に形成された第２のゲート電極とを有し、前記第１のゲート電極は、結晶粒界を有する多結晶の金属窒化物で構成されており、前記第１のゲート電極のうち、前記ゲート絶縁膜との界面部分における結晶粒の平均粒径は、前記第１のゲート電極のうち、前記第２のゲート電極との界面部分における結晶粒の平均粒径よりも大きい。
この構成によれば、第１のゲート電極において、ゲート絶縁膜との界面部分での単位面積当たりの結晶粒界線の合計長さを第２のゲート電極との界面部分での単位面積当たりの結晶粒界線の合計長さよりも短くできるので、第１のゲート電極の結晶粒界からゲート絶縁膜およびｎ型ウェル領域へと拡散する窒素の量を低減することができる。
本発明の一例に係る半導体装置の製造方法は、Ｔｉソースである第１のソースガスと、Ｎソースである第２のソースガスとを交互に供給するＡＬＤ法を用いて、半導体基板上の絶縁膜上にＴｉＮ膜を形成する工程と、前記ＴｉＮ膜をパターニングして前記ＴｉＮ膜の一部を含むゲート電極を形成する工程とを含む半導体装置の製造方法であって、前記ＴｉＮ膜を形成する工程では、前記第２のソースガスを供給する間にＢ、Ａｌ、Ｇａ、Ｉｎ、Ｐ、Ａｓ、及びＳｂのうちから選ばれた１つの元素のソースガスである第３のソースガスを供給することで、結晶粒界に前記元素が偏析された前記ＴｉＮ膜を形成する。
この方法によれば、ＡＬＤ法によってＴｉＮ膜を形成する工程の各サイクルにおいて、第２のソースガスを供給する間に第３のソースガスを供給するので、第３のソースガスを供給しない場合と同程度の時間で、結晶粒界にＡｌ等の元素を偏析させたＴｉＮ膜を形成することができる。このため、ＴｉＮ膜の成膜後、結晶粒界に存在する窒素量を低減することができ、その後の工程で絶縁膜および半導体基板へと拡散する窒素の量を低減することができる。その結果、ＮＢＴＩが改善されたＭＩＳトランジスタを提供することが可能となる。
本発明の他の一例に係る半導体装置の製造方法は、半導体基板上の絶縁膜上にＴｉＮ膜を形成する工程と、前記ＴｉＮ膜をパターニングして前記ＴｉＮ膜の一部を含むゲート電極を形成する工程とを含む半導体装置の製造方法であって、前記ＴｉＮ膜を形成する工程は、Ｔｉターゲットを配置したチャンバ内に前記半導体基板を置き、１×１０12ａｔｏｍｓ／ｃｍ2以上、１×１０14ａｔｏｍｓ／ｃｍ2以下の面密度でＴｉを前記絶縁膜上に離散的に形成する工程と、前記Ｔｉを核として、Ｔｉソースである第１のソースガスと、Ｎソースである第２のソースガスとを交互に供給するＡＬＤ法を用いて、前記絶縁膜上に（１１１）配向の結晶粒を含むＴｉＮ膜を形成する工程とを含んでいる。
この方法によれば、絶縁膜上ではＴｉを核として平均粒径の大きなＴｉＮ結晶粒を成長させ、上方に向かってＴｉＮの結晶粒の平均粒径を小さくすることができる。このため、ＴｉＮ膜の下端部での単位面積当たりの結晶粒界の合計長さを、上端部での単位面積当たりの結晶粒界の合計長さよりも短くすることができ、ゲート絶縁膜および半導体基板への窒素の拡散量を低減することができる。また、ＴｉＮ膜上にポリシリコン等の導電膜を形成する場合には、導電膜との間の接触抵抗を低減することができる。

本発明の一例に係る半導体装置、およびその製造方法によれば、金属窒化物で構成された第１のゲート電極からゲート絶縁膜および半導体基板へと拡散する窒素量を低減することができ、ＭＩＳトランジスタにおいて、ＮＢＴＩの改善を図ることができる。
本発明の第１の実施形態に係る半導体装置の概略構成を示す断面図である。 メタルゲート電極を形成する前にｈｉｇｈ−ｋゲート絶縁膜中の窒素濃度を変化させた場合の、ＭＩＳトランジスタにおけるＮＢＴＩを評価した結果を示す図である。 ＰＶＤ−ＴｉＮとＡＬＤ−ＴｉＮからの脱窒素量を昇温脱離法（ＴＤＳ）で測定した結果を示す図である。 ＰＶＤ法によって作成されたＴｉＮ膜において、Ａｌ含有量を変化させたときのＸ線解析（ＸＲＤ）の結果を示す図である。 第１の実施形態に係るＡＬＤサイクルを模式的に示す図である。 （ａ）は、図５に示すＡＬＤ法を用いて形成されたＴｉＮ膜の、原子プローブ顕微鏡による平面像を示す図であり、（ｂ）は、（ａ）に示す平面像を模式的に描画した図である。 第１の実施形態に係る方法によって形成された、Ａｌを含有するＴｉＮ膜の深さ方向の組成比を測定した結果を示す図である。 第１の実施形態に係る方法で形成されたＴｉＮ膜の結晶配向性をＸ線解析（ＸＲＤ）によって測定した結果を示す図である。 （ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法を示す断面図である。 第１の実施形態に係るＭＩＳトランジスタと、下部ゲート電極を備えた参考例に係るＭＩＳトランジスタとにおいて、ＮＢＴＩの比較結果を示す図である。 （ａ）は、本発明の第２の実施形態に係る半導体装置において、ＴｉＮからなる下部ゲート電極のゲート絶縁膜との界面近傍部分の平面ＴＥＭ像を示す図であり、（ｂ）は、半導体装置において、下部ゲート電極のポリシリコンからなる上部ゲート電極との界面近傍部分の平面ＴＥＭ像を示す図である。 （ａ）は、第２の実施形態に係る半導体装置において、ＴｉＮからなる下部ゲート電極を模式的に示す図であり、（ｂ）は、下部ゲート電極の上端部（（ａ）に示すXIIb−XIIb線）における結晶構造を示す平面図であり、（ｃ）は、下部ゲート電極の下端部（（ａ）に示すXIIc−XIIc線）における結晶構造を示す平面図である。 第２の実施形態に係るＭＩＳトランジスタと、下部ゲート電極を備えた参考例に係るＭＩＳトランジスタとにおいて、ＮＢＴＩの比較結果を示す図である。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体製造装置及び、それを用いた半導体装置の製造方法について、図面を参照しながら説明する。
図１は、本発明の第１の実施形態に係る半導体装置の概略構成を示す断面図である。同図では、半導体装置がｐチャネル型ＭＩＳトランジスタを有している例を示す。
図１に示すように、本実施形態の半導体装置は、シリコン（Ｓｉ）等からなる半導体基板１０１と、例えばＳＴＩ(Shallow Trench Isolation)法により、半導体基板１０１の上部に形成された素子分離用絶縁膜１０３と、半導体基板１０１の上部にイオン注入等により形成され、素子分離用絶縁膜１０３に囲まれたｎ型ウェル領域１０２と、ｎ型ウェル領域１０２上に形成されたｐチャネル型ＭＩＳトランジスタとを備えている。
ｐチャネル型ＭＩＳトランジスタは、ｎ型ウェル領域１０２上に形成されたゲート絶縁膜１０４と、ゲート絶縁膜１０４上に形成されたゲート電極１２０と、ゲート絶縁膜１０４の側面上及びゲート電極１２０の側面上に形成された絶縁性のサイドウォール１０８と、ｎ型ウェル領域１０２のうちゲート電極１２０及びサイドウォール１０８の両側方に位置する領域に形成されたｐ型拡散層（ソースまたはドレイン領域）１０９と、ｎ型ウェル領域１０２のうちゲート電極１２０の両側方であって、ｐ型拡散層１０９の内側に位置する領域に形成されたｐ型エクステンション層１０７とを備えている。
ゲート絶縁膜１０４は、例えば主にＳｉＯ2で構成され、膜厚が１．０ｎｍ程度の図示しない界面層（ｉnter layerとも呼ばれる)と、界面層上に形成され、ＨｆやＺｒ、Ｔｉなど４族の金属元素の酸化物等で構成された膜厚が１〜３ｎｍ程度の高誘電率膜とで構成されている。ここで、「高誘電率膜（すなわちｈｉｇｈ−ｋ膜）」とは、少なくともシリコン窒化膜よりも誘電率が高い膜のことをいうものとする。
ｐ型拡散層１０９及びｐ型エクステンション層１０７は共にイオン注入により形成され、ｐ型エクステンション層１０７はｐ型拡散層１０９よりも浅くなっている。また、ｐ型エクステンション層１０７の不純物濃度はｐ型拡散層１０９の不純物濃度よりも低くなっている。
ゲート電極１２０は、ゲート絶縁膜１０４上に形成され、多結晶性の金属窒化物で構成されたメタルゲート電極（下部ゲート電極１０５；第１のゲート電極）と、下部ゲート電極１０５上に形成され、ｐ型のポリシリコンまたはｐ型のシリコンゲルマニウム等の導電体で構成された上部ゲート電極１０６（第２のゲート電極）とを有している。下部ゲート電極１０５は、例えば膜厚が１５ｎｍ程度のＴｉＮで主に構成されている。上部ゲート電極１０６の膜厚は例えば１００ｎｍ程度である。
サイドウォール１０８は、シリコン窒化物またはシリコン酸化物などの絶縁体で構成されている。
本実施形態の半導体装置では、下部ゲート電極１０５の結晶粒界にＡｌ、Ｇａ等の１３族元素、またはＰ、Ａｓ、アンチモン（Ｓｂ）などの１５族元素が偏析している点が従来の半導体装置と異なっている。これら元素の偏析量は、下部ゲート電極１０５のうち、ゲート絶縁膜１０４側で多くなっている。また、下部ゲート電極１０５がＴｉＮで構成されている場合、ＴｉＮ結晶粒中では１３族元素又は１５族元素の原子濃度が０．５％以下を示しているのに対し、ＴｉＮの結晶粒界では１３族元素又は１５族元素が原子濃度で５％以上存在していることが原子プローブ（atom probe)による解析評価で確認されている。
なお、上部ゲート電極１０６にはｐ型不純物であるボロン（Ｂ）などが導入されているが、本実施形態では上部ゲート電極１０６に含まれる不純物と下部ゲート電極１０５内で偏析する不純物とは異なっている。
また、下部ゲート電極１０５のうち、ゲート絶縁膜１０４との界面部分でのＡｌ等の原子濃度は、２０％以上５０％以下であり、下部ゲート電極１０５中のＡｌの原子濃度は、下方から上方へ向かって連続的または段階的に減少する。なお、下部ゲート電極１０５中のＡｌの原子濃度とその分布は下部ゲート電極１０５を構成するＴｉＮ膜の成膜終了時と製造工程終了時とでほぼ同じである。
なお、下部ゲート電極１０５を構成する金属窒化物の結晶は、結晶格子の側面が底面の垂線に対して傾いたものが多い方が好ましい。従って、結晶粒界は基板面に対して斜め方向に延びているものが多い。
また、ｐ型拡散層１０９上及びｐ型エクステンション層１０７上と、上部ゲート電極１０６上にはニッケルシリサイド（ＮｉＳｉ）もしくはニッケル白金シリサイド（ＮｉＰｔＳｉ）等で構成されたシリサイド層（図示せず）が形成されていてもよい。あるいは、ｎ型ウェル領域１０２のうちゲート電極１２０の両側方に位置する領域上に、Ｇｅを原子濃度で１０％〜３０％程度含むＳｉＧｅエピタキシャル層（図示せず）で構成されたソース／ドレイン領域が形成されていてもよい。
なお、ｐチャネル型ＭＩＳトランジスタのゲート絶縁膜１０４はプラズマ窒化処理されていてもよいが、できるだけ、半導体基板１０１とゲート絶縁膜１０４との界面に存在する窒素を低減したいので、プラズマ窒化処理は行わない方が好ましい。
本実施形態の半導体装置では、下部ゲート電極１０５の結晶粒界に１３族元素又は１５族元素等を偏析させることで当該結晶粒界での窒素量が効果的に低減されている。そのため、製造工程におけるゲート絶縁膜１０４やｎ型ウェル領域１０２中への窒素の拡散を効果的に抑え、ＮＢＴＩを改善することができる。
また、下部ゲート電極１０５は金属窒化物で構成されているので、下部ゲート電極が窒素を含まない導電体で構成されている場合に比べて下部ゲート電極を容易に形成可能で、且つゲート電極の仕事関数の制御も容易となっている。
なお、下部ゲート電極１０５のうち、上部ゲート電極１０６との界面部分での窒素濃度（原子濃度）が、下部ゲート電極１０５のうち、ゲート絶縁膜１０４との界面部分での窒素濃度よりも高いと好ましい。例えば、ゲート絶縁膜１０４との界面部分での窒素濃度が３０％以下であり、上部ゲート電極１０６との界面部分での窒素濃度が約５０％以下であって、且つゲート絶縁膜１０４との界面部分での窒素濃度より高くてもよい。この場合、下部ゲート電極１０５内で、上方から下方に向かって徐々に（連続的または段階的に）窒素濃度が下がっていくような構造であってもよい。
次に、上述の構成とその製造方法を採用するに至った経緯を、その効果を踏まえて説明する。
−本願発明に係る半導体装置及びその製造方法に想到した経緯−
特許文献１では、ｈｉｇｈ−ｋゲート絶縁膜を用いたトランジスタ構造において、ｈｉｇｈ−ｋゲート絶縁膜中の窒素と水素の原子量の関係、窒素とフッ素の元素比率に注目してＮＢＴＩの改善を図っている。
しかしながら、ｈｉｇｈ−ｋ膜中の窒素含有量は原子濃度で０．１％〜５．０％程度と小さいので、本願発明者は、ｈｉｇｈ−ｋゲート絶縁膜中の窒素がＳｉ基板界面に拡散し、ＮＢＴＩ劣化に寄与する可能性は低いのではないかと考えた。
図２は、メタルゲート電極を形成する前にｈｉｇｈ−ｋゲート絶縁膜中の窒素濃度を変化させた場合の、ＭＩＳトランジスタにおけるＮＢＴＩを評価した結果を示す図である。同図は、ｈｉｇｈ−ｋゲート絶縁膜と、メタルゲート電極とポリシリコン膜とで構成されたゲート電極とを備えた同一構造を有するＭＩＳトランジスタにおいて、ｈｉｇｈ−ｋゲート絶縁膜中の窒素濃度が原子濃度で１．０％の場合と、３．２％の場合と調べた結果である。両方の場合とも、Ｖｇを変化させて３点ずつ測定した。横軸は、ゲート電圧ＶｇをＥＯＴで規格化した値であり、縦軸は、半導体装置を１００時間１００℃で放置した時の、放置前と比べたしきい値Ｖｔの変化量の絶対値である。しきい値Ｖｔが変化することは、ＮＢＴＩの劣化が生じていることを意味する。
図２に示す結果から、窒素濃度が１．０％の場合、３．２％の場合とも、Ｖｇ／ＥＯＴの値が減少するとにつれ、しきい値の変化量は小さくなることが分かった。また、図２から、ｈｉｇｈ−ｋゲート絶縁膜中の窒素濃度を変化させているにもかかわらず、ｈｉｇｈ−ｋゲート絶縁膜中の窒素濃度が３．２％の場合のグラフ（線Ｂ）と１．０％の場合のグラフ（線Ａ）とは互いにほぼ重なっていることが分かった。
これは、ＮＢＴＩがｈｉｇｈ−ｋゲート絶縁膜中の窒素量に依存していないことを示している。従って、メタルゲート電極であるＴｉＮ膜の膜厚を一定としているため、メタルゲート電極からシリコン基板とゲート絶縁膜との界面へと拡散してくる窒素量が同程度であり、結果としてＮＢＴＩ劣化量が同等だったと考えられた。つまり、窒素を主成分とするメタルゲート電極の体積（膜厚や面積）を縮小するか、非特許文献１のように窒素を含まないメタルゲート電極を用いることがＮＢＴＩの劣化を防止あるいは低減する最善策であるとも考えられた。
しかし、例えば、ＴｉＮからなるメタルゲート電極を薄膜化すると、ｐチャネル型ＭＩＳトランジスタでは所望の仕事関数を得られず、ＣＭＯＳ（Complementary MOS）トランジスタに用いる場合に必要となるしきい値を得ることが困難となる。ＴａＣのような窒素を含有しないメタル電極は、ドライエッチングやウェットエッチングが困難であり、微細なトランジスタを高歩留りで量産することが難しい。
非特許文献１によれば、ＰＶＤ法（Physical Vapor Deposition）によって形成されたＴｉＮと、ＡＬＤ法（原子層蒸着堆積；Atomic Layer Deposition）によって形成されたＴｉＮとでは、互いに同じサイズであってもメタルゲート電極として用いた場合のＮＢＴＩ劣化の度合いが異なる。
ＮＢＴＩの劣化はＴｉＮから脱離する窒素によってもたらされると考えられたので、このことを確認するため、本願発明者は、ＰＶＤ法によって形成されたＴｉＮ膜（ＰＶＤ−ＴｉＮ）とＡＬＤ法によって形成されたＴｉＮ膜（ＡＬＤ−ＴｉＮ）のそれぞれからの窒素の脱離量（脱窒素量）を調べた。
図３は、ＰＶＤ−ＴｉＮとＡＬＤ−ＴｉＮからの脱窒素量を昇温脱離法（ＴＤＳ）で測定した結果を示す図である。ここでは、半導体基板上にゲート絶縁膜を挟んでそれぞれのＴｉＮ膜を形成した後、半導体基板を所定の温度に上昇させ、各ＴｉＮ膜からのアンモニア（ＮＨ３）の脱離量を測定した。
この結果、図３に示すように、ＰＶＤ−ＴｉＮからの脱ガス量（すなわち脱窒素量）は、ＡＬＤ−ＴｉＮからの脱ガス量の３倍程度多く、特に基板温度が２００℃〜４００℃の間で脱離量が大きくなっていることが分かった。
ＰＶＤ−ＴｉＮでの脱窒素量が多い理由は、ＰＶＤ−ＴｉＮではＴｉとＮとの結合力がＡＬＤ−ＴｉＮに比べて弱く、ＴｉＮ結晶粒が不完全に形成されており、Ｔｉ−Ｎ結晶粒界に不安定な窒素が豊富に存在するためと考えられた。ここで、結晶粒界に存在する窒素は、外方拡散するだけでなく、ゲート絶縁膜中に拡散し、半導体基板とゲート絶縁膜との界面にまで到達する。従って、ＰＶＤ−ＴｉＮでメタルゲート電極を構成した場合は、窒素の脱離量が大きくなるためにＡＬＤ−ＴｉＮでメタルゲート電極を構成した場合に比べて、ＮＢＴＩ劣化量が多くなったものと考えられた。そこで、本願発明者は、ｈｉｇｈ−ｋ／メタルゲート構造において、窒素含有メタルゲート電極からの窒素の拡散がＮＢＴＩ劣化の主原因であり、メタルゲート電極からの窒素の拡散を抑えることで、ＮＢＴＩ劣化を軽減できると考えた。
本願発明者は、上記の知見を踏まえて種々の検討を行った結果、熱処理工程の前に結晶粒界に窒素以外の元素を偏析させることで結晶粒界における窒素濃度を下げることに想到した。結晶粒界に存在する窒素量を低減すれば、ＮＢＴＩ劣化を軽減することができるものと考えられる。例えば、結晶粒界に偏析させる元素として、ＡｌやＧａなどの１３族元素やＰやＡｓなどの１５族元素を用いれば、ＭＩＳトランジスタの動作に悪影響を与えることなく、ゲート絶縁膜及び半導体基板への窒素の拡散を効果的に抑制できると考えられた。なお、ＰＶＤ装置においてＡｌターゲットとＴｉターゲットとを用いてＮ２雰囲気中で共スパッタリング（co-sputtering）すること等により、Ａｌを含むＴｉＮ膜は容易に形成できる。
また、本願発明者は、ＰＶＤ−ＴｉＮとＡＬＤ−ＴｉＮのいずれがメタルゲート電極の材料としてより好ましいかについて検討を行った。
図４は、ＰＶＤ法によって作成されたＴｉＮ膜において、Ａｌ含有量を変化させたときのＸ線解析（ＸＲＤ）の結果を示す図である。ＴｉＮ膜中のＡｌ含有量は、Ａｌターゲットに対するプラズマパワーを変えることでそれぞれ原子濃度で１０％、２０％、３０％に調節した。
図４に示すように、ＴｉＮ結晶は主に（１１１）、（２００）、（２２０）配向性を示し、それぞれの結晶の回折角は３０度から７０度までの間にある。（１１１）配向は基板面に対して斜めに成長した結晶を示し、（２００）配向、（２２０）配向は半導体基板上に基板面に対して垂直方向に成長した結晶を示す。
ＰＶＤ−ＴｉＮの結晶は、もともと（２００）配向、（２２０）配向が支配的であるが、Ａｌ含有量が小さいと（１１１）配向も少なからず示す。しかし、Ａｌ含有量が増えると、（１１１）配向は小さくなり、代わりに（２００）配向が強度を増す。これは、Ａｌを含有させると、縦方向に成長する結晶が成長しやすくなることを意味する。縦方向に成長する結晶が支配的であると、結晶粒界に沿って直接に窒素が拡散しやすく、Ａｌを結晶粒界に偏析させていてもＮＢＴＩ劣化を十分に改善することは難しい。つまり、Ａｌ含有量を大きくする場合、ＮＢＴＩ劣化を改善するためには、（１１１）配向が支配的なＴｉＮで構成され、結晶粒界にＡｌが偏析しているメタルゲート電極を形成することが望ましいと考えられた。
一方、ＡＬＤ法は、薄膜中の原子配向性の制御に適しており、不純物を偏析させるのにも適している。このため、本願発明者はＡＬＤ法によってメタルゲート電極を形成することとし、適切な条件について検討した。
ＡＬＤ法を用いてＴｉＮ膜を形成する場合、例えば塩化チタン（ＴｉＣｌ4）などのＴｉソースとアンモニア（ＮＨ3）などの窒素ソースを交互に供給しながら、原子層蒸着を繰り返すことで成膜を行う。ＴｉＮの結晶性は、Ｔｉソースや窒素ソースの供給時間や流量、もしくは成膜温度を３５０℃から６００℃まで変化させても、大きな差は生じなかった。
また、ＴｉＮの結晶性は、ＡＬＤ１サイクルあたりの基板表面上の吸着確率に大きく依存し、その吸着確率に大きな影響を及ぼすのは、チャンバ内圧力であることを本願発明者は確認した。ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法やＰＶＤ法でチャンバ圧力を変化させても結晶性が変化できないのは、Ｔｉと窒素とが主として気相反応で結合するためと考えられた。これに対し、ＡＬＤでは、Ｔｉと窒素とが結合する際には表面反応が支配的であるため、結晶性を変調させることが可能であると考えられた。
チャンバ内圧力が高い場合、基板に吸着しようとするＴｉ原子は密な状態で吸着、結合する。密な状態でＡＬＤサイクルを続けると、縦方向へ結合が進み、（２００）面の結晶性が支配的になる。このため、１サイクルあたりの膜厚が増え、膜の堆積速度（デポレート）が高くなる。これに対して、圧力が低い場合、Ｔｉ原子、Ｎ原子は、原子密度が疎な状態で膜の成長面に吸着し、結合する。このため、デポレートは低下する。疎な状態で結合が起こる場合、ＴｉとＮが１対の結合をするだけでなく、原子が吸着した際、例えばＴｉが２つのＮと結合する確率が高くなる。すると、斜め方向の結合が進み、（１１１）面の結晶性が支配的になると考えられる。このため、本願発明者は、原子密度が疎な状態でＴｉＮ膜の成膜を行うこととし、条件を検討した結果、成膜時のチャンバ圧力が０．２Ｔｏｒｒ（２６．６６Ｐａ）以上１Ｔｏｒｒ（１３３．３Ｐａ）以下であれば特に好ましいことが分かった。
このようにして、ＴｉＮ結晶の（１１１）配向性を高めることが可能であるが、このままでは成膜されたＴｉＮ膜の結晶粒界に過剰な窒素が存在してしまう。そのため、図５に示すように、基板が窒素のソースガスであるＮＨ3に曝露する間に、Ａｌソースガスであるトリメチルアルミニウム（ＴＭＡ）にも同時に曝露するようにした。ここで、図５は、本発明の第１の実施形態に係るＴｉＮ膜の形成方法において、ＡＬＤサイクルを模式的に示す図である。
単独で供給されたＮＨ3は結晶粒を形成するＴｉＮ結合を形成するため、ＮＨ3の供給期間中に途中から供給されたＴＭＡは、気相中でＡｌに熱分解される。続いて、ＴＭＡの分解によって生じたＡｌはＴｉＮ結晶粒に取り込まれることなく、ＴｉＮ結晶粒界に偏析する。偏析したＡｌは未結合手を持つため、結晶粒界に存在する不安定な窒素と結合し、これを安定化する。
図５に示すように、Ａｌの供給時間ＴAlはＮの供給時間ＴNより短くしているが、ＴAlを長くする程、結晶粒界に偏析するＡｌ量が増加する。この偏析するＡｌ量を増大させると、ＭＩＳトランジスタの仕事関数（またはしきい値電圧）がシフトしたり、メタルゲート電極が高抵抗化したりするので、検討の結果、ＴAlの長さはＴNの長さの１／１０以上１／３以下であることが特に好ましいことが分かった。
また、成膜初期段階ではＴAlの長さをＴNの長さの例えば１／３程度と長くして、成膜終了段階ではＴAlの長さをＴNの長さの例えば１／１０程度にまで徐々に短くしていけば、さらに望ましいことも分かった。これは、ＭＩＳトランジスタにおいて、ｈｉｇｈ−ｋ層とメタルゲート電極との界面では、ｈｉｇｈ−ｋ層に窒素が拡散しにくいようＡｌ量を増やす必要があり、逆に、メタルゲート電極上部の抵抗（特にポリシリコンからなる導電膜との界面抵抗）は下げる必要があるためである。なお、図５に示すサイクルを繰り返してＴｉＮ膜を形成する方法、あるいは成膜初期段階から成膜終了段階までに徐々にＴNの長さに対するＴAlの長さの割合を減少させる方法を以後「第１の実施形態に係るＴｉＮ膜の形成方法」と呼ぶ。
図６（ａ）は、図５に示すＡＬＤ法を用いて形成されたＴｉＮ膜の、原子プローブ顕微鏡による平面像を示す図であり、（ｂ）は、（ａ）に示す平面像を模式的に描画した図である。図６（ａ）、（ｂ）に示す結果から、多角形状の断面を有する結晶粒（ＴｉＮ結晶粒）１１２にはＴｉが存在し、結晶粒界１１０にはＡｌが偏析していることが確認できた。また、Ａｌの原子濃度は、ＴｉＮ結晶粒１１２中では０．５％以下であるが、結晶粒界１１０では、５％以上５０％以下の範囲であることが分かった。特に、ｈｉｇｈ−ｋゲート絶縁膜とメタルゲート電極との界面（すなわち、界面部全体）では、原子濃度が２０％以上５０％以下程度の高濃度でＡｌが偏析されていることが、原子プローブを用いた解析結果から分かった。
なお、ＮＨ3とＴＭＡとを同時に供給することとしたのは、次のような理由からである。
例えば、ＴｉＣｌ4を供給し、Ａｒで置換し、ＮＨ3を供給した後に、ＴＭＡを供給すると、抵抗率の大きな電極が形成される。これは、Ａｌに加え、ＴＭＡから分離したメチル基がＴｉＮ結晶粒１１２を覆うことで結晶−結晶間に電流が流れにくくなり、抵抗が上昇すると考えられる。
次に、ＴｉＣｌ4を供給した後にＴＭＡ、ＮＨ3の順に曝露すると、Ｔｉの窒化が不十分になり、デポレートが極端に低下し、生産性が低下する。
また、ＴｉＣｌ4を供給した後にＮＨ3を供給し、さらにＴＭＡを曝露しＮＨ3を曝露する方法は、ＡＬＤ法における１サイクルの時間を延ばすことになり、生産性が低下する。
以上のことを考慮して、本願発明者はＮＨ3の供給期間中にＴＭＡを供給することとした。
図７は、図５に示す第１の実施形態に係るＴｉＮ膜の形成方法によって形成された、Ａｌを含有するＴｉＮ膜の深さ方向の組成比を測定した結果を示す図である。ここでは、ＨｆＯ2膜上にＴｉＮ膜を形成した後、酸化を防止するためにタングステン（Ｗ）膜で被覆してなる対象物について、ＲＢＳ（Rutherford Back Scattering)法によって測定した結果を示す。なお、ＴｉＮの成膜初期段階ではＴAlをＴNの約１／３（ＴNに対してＴAlを約３３％）とし、成膜終了段階ではＴAlをＴNの１／１０程度（ＴNに対してＴAlを約１０％）になるよう徐々にＴAlの割合を小さくした。また、ＲＢＳ法では、ＡｌのスペクトルピークとＳｉのスペクトルピークとが重なるため、Ｓｉ基板の影響を受けないようＨｆＯ2膜の膜厚を１０ｎｍとした。
図７に示すように、成膜初期段階ではＴAlをＴNの１／３としたため、ＴｉＮ膜のうちＨｆＯ2膜の近傍ではＡｌの原子濃度（図中◇印）が３０％以上６０％以下に上昇する反面、窒素の原子濃度（図中■印）が３０％以下に減少していた。逆に、成膜終了段階ではＴAlがＴNの１／１０程度になるよう徐々にＴAlの割合を小さくしたので、ＴｉＮ膜のうちＷ膜との界面近傍では窒素の原子濃度が５０％程度まで、Ｔｉの原子濃度（○）が３０％まで増加し、Ａｌの原子濃度は１０％程度まで減少していた。このように、上述の方法でＴｉＮ膜を形成することで、メタルゲート電極中の窒素のｈｉｇｈ−ｋゲート絶縁膜中への拡散を防止または低減でき、上述の成膜方法でＮＢＴＩを効果的に改善できることが確かめられた。
また、図８は、第１の実施形態に係る方法で形成されたＴｉＮ膜の結晶配向性をＸ線解析（ＸＲＤ）によって測定した結果を示す図である。ここでは、結晶粒界にＡｌが原子濃度で１０％含まれたＴｉＮ膜を測定した。
図８を図４と比較すると分かる通り、上述の成膜方法によれば、ＴｉＮの（１１１）配向性を維持したまま、Ａｌを含有させることが可能となることが確認できた。
上述のように、本願発明者はＴｉＮ膜の物性を詳細に調べ、Ａｌ原子を結晶粒界に偏析させることで、ＴｉＮ結晶粒界に存在する不安定な窒素の量を低減し、メタルゲート電極からｈｉｇｈ−ｋゲート絶縁膜へ拡散する窒素量を低減できるＴｉＮ膜の形成方法に独自に想到した。この方法によれば、従来のＴｉＮ膜に比べてＮＢＴＩ劣化を大きく改善することができた。
−第１の実施形態に係る半導体装置の製造方法−
上述のＴｉＮ膜の形成方法を用いた半導体装置の製造方法について説明する。図９（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法を示す断面図である。
まず、図９（ａ）に示すように、例えばシリコンからなる半導体基板１０１の上部に、ＳＴＩ法等によって形成された素子分離用絶縁膜１０３と、イオン注入によって形成され、素子分離用絶縁膜１０３によって囲まれたｎ型ウェル領域１０２とを形成する。次いで、ｎ型ウェル領域１０２上に、ゲート絶縁膜１０４ａと、Ａｌを含むＴｉＮ膜１０５ａ、ポリシリコン等からなる導電膜１０６ａを順次形成する。
ゲート絶縁膜１０４ａは、例えば、水蒸気や一酸化窒素雰囲気で半導体基板１０１の上面を酸化して厚さ１．０ｎｍ程度のシリコン酸化膜を形成した後、ＨｆやＺｒなどの４族元素を主成分とした酸化物、シリケートと称されるＨｆやＺｒとＳｉとを含む酸化物、または、アルミネートと称されるＨｆやＺｒとＡｌとを含む酸化物からなるｈｉｇｈ−ｋ膜を１〜２ｎｍの厚さで形成することで形成される。このｈｉｇｈ−ｋ膜の形成には、ＭＯＣＶＤ法、ＡＬＤ法、またはＰＶＤ法などを用いる。なお、ｈｉｇｈ−ｋ膜の窒化処理は、９００℃以上の高温アニール処理を必要とし、半導体基板１０１とゲート絶縁膜１０４ａとの界面における窒素濃度を上昇させるため、プラズマ窒化処理をしないことが好ましい。
次に、本工程において、ＴｉＮ膜１０５ａを構成した場合の形成方法の一例を図５を参照して説明する。
まず、半導体基板１０１をＡＬＤ装置のチャンバ内に載置した後、チャンバ内にソースガス等を供給する。具体的には、図５に示すように、Ｔｉソースである塩化チタン（ＴｉＣｌ4）などを液状で４０℃程度に保温し、これをＡｒなどの不活性ガスで運ぶことよって気化させたＴｉＣｌ4ガスをチャンバ内に時間ＴTi＝０．０５秒の間供給し、ｈｉｇｈ−ｋ膜（ゲート絶縁膜１０４ａ）上にＴｉを吸着させる。
次に、チャンバ内に充満したＴｉＣｌ4ガスを排出するために、Ａｒを、例えば１０００ｓｃｃｍ（＝ｍＬ／ｓｅｃ；２５℃、１．０×１０3ｈＰａの標準状態、以下同じ）の流量で時間ＴAr1＝０．３秒の間供給する。この後、窒素ソースガスであるＮＨ3を、例えば１０００ｓｃｃｍ（ｍＬ／ｓｅｃ）で時間ＴN＝３秒の間供給することによって、ｈｉｇｈ−ｋ膜上に吸着しているＴｉと結合させる。この時、上述の検討結果の通り、チャンバ圧力は１Ｔｏｒｒ(１３３．３Ｐａ）以下０．２Ｔｏｒｒ（２６．６６Ｐａ）以上に保持されていることが望ましく、０．６Ｔｏｒｒ（７９．９８Ｐａ）以下に制御することで、ＴｉＮ膜の（１１１）配向性を（２００）配向性と同等以上にまで高めることが可能となる。
また、本実施形態では、例えば、このＮＨ3を３秒流す間にＡｌソースガスであるＴＭＡをＮＨ3と同時に供給する。ＮＨ3は熱分解され、副生成物として水素が生じ、ＴＭＡはメタン系ガスを副生成物として生じるが、これらの副生成物は速やかに排気されるため、ＮＨ3とＴＭＡを同時に供給しても副生成物によってパーティクルが生じることはほとんどないない。なお、ウェハ温度は、３００℃以上６００℃以下とすることが望ましい。
次に、ＮＨ3の供給を停止し、チャンバ内に充満しているアンモニアガスを取り除くために、Ａｒを１０００ｓｃｃｍ（ｍＬ／ｓｅｃ）で時間ＴAr2の間流す。以上を１サイクルとして、ＴｉＮ膜の膜厚が所望の値になるまで同様の手順を繰り返す。ただし、本実施形態の方法では、成膜初期段階から成膜終了段階まででＮＨ3の供給時間ＴNに対するＴＭＡの供給時間ＴAlの割合を徐々に変化させている。
具体的に、成膜初期段階では、ＴｉＮ結晶粒界にできるだけＡｌを偏析させるために、ＴNを３秒にして、そのうち１秒間ＴＭＡをＮＨ3と同時に供給する。この場合、例えば、ＮＨ3を１秒間プリパージした後に、ＮＨ3とＴＭＡを同時に１秒間供給し、次いでＮＨ3を１秒間ポストパージするのと同様である。こうすることで、まず、ゲート絶縁膜１０４ａ上（あるいは成長中のＴｉＮ膜上面）に吸着しているＴｉは十分に窒化されており、熱分解されたＡｌは完全に窒素に結合することはできず、未結合手を持った状態で、ＴｉＮ膜の上面に吸着する。さらにＮＨ3をポストパージすることで、ＴＭＡ由来のメチル基をＴｉＮ膜の上面から除去すると同時に、次サイクルでＴｉが吸着しやすいように窒素の未結合手を増やす。
次のサイクル以後、成膜開始直後は１秒だったＴＭＡの供給時間を徐々に減らし、成膜終了時には０〜０．３秒程度まで短縮することで、図７に示すようなＡｌプロファイルを持ったＴｉＮ膜１０５ａを形成する。
次に、ＴｉＮ膜１０５ａ上に形成された自然酸化膜、あるいはＴｉＮ膜１０５ａのうちレジスト塗布・除去により変質した部分を除去するために、フッ酸でＴｉＮ膜１０５ａの表面を洗浄し、ポリシリコンからなる導電膜１０６ａを１００ｎｍの膜厚で形成する。このような、フッ酸によるＴｉＮ膜１０５ａの洗浄工程は必須ではないが、ＴｉＮ膜１０５ａと導電膜との界面に酸化層が存在すると界面抵抗が上昇するので、洗浄を行う方がより好ましい。
ポリシリコンからなる導電膜１０６ａを形成する方法には、シラン（ＳｉＨ4）やジシラン（Ｓｉ2Ｈ6）を用いて５００℃〜５５０℃で非晶質のシリコン膜を形成した後、これに熱処理を加えて多結晶化する方法と、６００℃〜６３０℃でポリシリコン膜を形成する方法とがある。また、シランとゲルマン（ＧｅＨ4）を加えてシリコンゲルマニウムからなる導電膜１０６ａを形成してもよい。
次に、図９（ｂ）に示すように、フォトリソグラフィ技術とエッチング技術とを用いてゲート電極用のレジストパターンを形成する。次いで、このレジストパターンを用いて、ハロゲン系のエッチングガスにより導電膜１０６ａ、ＴｉＮ膜１０５ａを異方性エッチングして、所定の形状を有する上部ゲート電極１０６と下部ゲート電極１０５とをそれぞれ形成する。なお、この下部ゲート電極１０５と上部ゲート電極１０６とを合わせてゲート電極１２０と呼ぶ。このゲート電極１２０のゲート長は例えば３０ｎｍ〜４０ｎｍとする。
続いて、フッ酸系のエッチャントを用いて、ゲート電極１２０を形成する際のドライエッチングで残ったポリマーと、ゲート絶縁膜１０４ａのうちゲート電極１２０の下以外に残膜している不要な部分を除去し、ゲート絶縁膜１０４を形成する。
次に、図９（ｃ）に示すように、６００℃以下の成膜温度で膜厚が５ｎｍ〜１０ｎｍ程度のシリコン窒化膜を形成した後、ハロゲン系のガスを用いた異方性ドライエッチングによってシリコン窒化膜の一部を除去することで、ゲート電極１２０の側面上にシリコン窒化膜（図示せず）を残す。このシリコン窒化膜は、ｐ型エクステンション層１０７を形成するためのオフセットスペーサである。
本工程において、シリコン窒化膜の形成方法としてはＡＬＤ法が最適であり、例えば、ジクロロシラン（ＳｉＨ2Ｃｌ2）とアンモニアを交互に供給することで、５ｎｍ〜１０ｎｍの膜厚で形成する。
次に、ｎ型ウェル領域１０２に、ゲート電極１２０をマスクとしてボロンやインジウム等のｐ型不純物をイオン注入した後、１０００℃以上の熱処理によりイオン種を活性化することにより、ゲート電極１２０の両側にｐ型エクステンション層１０７を形成する。
次に、厚さ５ｎｍ〜１０ｎｍ程度のシリコン酸化膜と、厚さ１０ｎｍ〜３０ｎｍ程度のシリコン窒化膜とを順次積層し、異方性のドライエッチングによりシリコン酸化膜の一部とシリコン窒化膜の一部を除去することで、ゲート電極側壁に２層からなるサイドウォール１０８を形成する。このサイドウォール１０８は、必ずしも２層構造である必要はなく、シリコン酸化膜のみの１層もしくは、シリコン窒化膜の１層のみで構成されていてもよい。
次に、ｎ型ウェル領域１０２に、ゲート電極１２０及びサイドウォール１０８をマスクとしてｐ型不純物であるボロンやインジウムをイオン注入した後、９００℃〜１０５０℃で注入されたイオン種を活性化する。これにより、ゲート電極１２０の両側方であって、ｐ型エクステンション層１０７の外側に位置する領域にｐ型エクステンション層１０７よりも高濃度にｐ型不純物を含むｐ型拡散層１０９を形成する。以上の工程により、図１に示す本実施形態の半導体装置を作製することができる。
本実施形態に係る半導体装置の製造方法によれば、ＴｉＮ膜等の金属窒化膜の成膜時に当該金属窒化膜に含まれる金属とは異なるＡｌ等の元素のソースガスを添加することで、Ａｌ等を金属窒化膜の結晶粒界に偏析させ、結晶粒界における窒素量を低減することができる。このため、金属窒化膜からなる下部ゲート電極からゲート絶縁膜及び半導体基板に拡散する窒素量を効果的に低減することができるので、ＮＢＴＩ劣化が改善されたｐチャネル型ＭＩＳトランジスタを提供することができる。
特に、ＡＬＤ法によりＡｌ等をその結晶粒界に含む金属窒化膜を形成することにより、基板面に対して斜め方向の結晶配向性を高めることができるので、下部ゲート電極からゲート絶縁膜及び半導体基板に拡散する窒素量をより低減できる。上述のように、金属窒化膜の成膜時には、チャンバ圧力を０．２Ｔｏｒｒ（２６．６６Ｐａ）以上１Ｔｏｒｒ（１３３．３Ｐａ）以下とすることが特に好ましい。
また、図５に示すように、ＡＬＤ法によって金属窒化膜を成膜する場合、窒素のソースガスを供給している間にＡｌ等のソースガスを供給することにより、金属窒化膜の結晶粒界に存在する窒素の量を低減することができる。特に、Ａｌ等のソースガスの供給時間の長さが窒素のソースガスの供給時間の長さの１／１０以上１／３以下になっていれば、ＭＩＳトランジスタの仕事関数（またはしきい値電圧）がシフトするのを抑え、下部ゲート電極１０５が高抵抗化するのを防ぐことができるので、好ましい。
なお、以上のような方法により、下部ゲート電極１０５のうちゲート絶縁膜１０４との界面近傍では、原子濃度が２０％以上５０％以下程度の高濃度でＡｌ等が偏析される。
さらに、金属窒化膜の成膜初期段階では窒素のソースガスの供給時間に対するＡｌ等のソースガスの供給時間を長くし、成膜終了段階では窒素のソースガスの供給時間に対するＡｌ等のソースガスの供給時間が短くなるように、Ａｌ等のソースガスの供給時間をサイクルごとに徐々に短くしていくことが好ましい。
これにより、下部ゲート電極１０５のうち、ｈｉｇｈ−ｋ膜を含むゲート絶縁膜１０４との界面部分の結晶粒界におけるＡｌ濃度を上部ゲート電極１０６との界面部分の結晶粒界におけるＡｌ濃度よりも大きくすることができる。このため、ゲート絶縁膜１０４へと拡散する窒素の量を低減しつつ、下部ゲート電極１０５と上部ゲート電極１０６との接触抵抗等の増大を防ぐことができる。
図１０は、本実施形態に係るＭＩＳトランジスタと、下部ゲート電極を備えた参考例に係るＭＩＳトランジスタとにおいて、ＮＢＴＩの比較結果を示す図である。ここで、参考例のＭＩＳトランジスタは、ＡＬＤ−ＴｉＮからなる厚さ１５ｎｍの下部ゲート電極を有し、その他の部分は本実施形態のＭＩＳトランジスタと同様の構成を有する。本実施形態のＭＩＳトランジスタは、Ａｌが下部ゲート電極の結晶粒界に偏析している点が参考例のＭＩＳトランジスタと異なっている。図１０の横軸は、ゲート電圧ＶｇをＥＯＴで規格化した値を表し、縦軸は、半導体装置を１００時間１００℃で放置した時の、放置前と比べたしきい値Ｖｔの変化量の絶対値を表している。
図１０に示すように、Ｖｇ／ＥＯＴが１．０（Ｖ／ｎｍ）の場合、しきい値電圧のシフト量を比較すると、本実施形態のＭＩＳトランジスタ（図中□印）では、参考例に係るＭＩＳトランジスタ（図中◇印）に比べて４１．２％もＮＢＴＩ劣化量が改善していることが分かる。
なお、本実施形態では、ＴＭＡを用いて、Ａｌ原子を偏析させたが、例えば、ＰＨ3をソースガスとして用いてリン原子を偏析させることも可能である。この他に、ＧａやＩｎといった第１３族元素や、Ａｓ、Ｓｂといった第１５族元素等、金属窒化膜を構成する元素とは異なる元素をＴｉＮ等の金属窒化膜の結晶粒界に偏析させても、結晶粒界における窒素量を低減することが可能である。また、これらから選ばれた２種類以上の元素を金属窒化膜の結晶粒界に偏析させてもよい。
なお、本実施形態の半導体装置の製造方法においては下部ゲート電極の材料にＴｉＮを用いる場合の例を説明したが、下部ゲート電極の材料はＴｉＮに限られず、導電性の金属窒化物であればよい。この場合でもＡＬＤ法によってＡｌ等を偏析させつつ、金属窒化物の配向性を制御することが可能である。
また、ＡＬＤ法における各ソースガスや不活性ガスの流量や供給時間は、本発明の趣旨を逸脱しない範囲で変更可能である。
また、半導体装置における各部材の膜厚や構成材料等も適宜変更可能である。例えば、金属窒化膜からなる下部ゲート電極１０５の結晶粒界に偏析させるＡｌ等の原子濃度を下部ゲート電極１０５全体に亘って一定としても、Ａｌを偏析させない場合に比べればゲート絶縁膜１０４への窒素の拡散を低減することができる。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置とその製造方法について、図面を参照しながら説明する。なお、本実施形態の半導体装置の概略構成は、下部ゲート電極１０５の結晶構造を除いて図１に示す第１の実施形態に係る半導体装置と同様である。以下では、金属窒化物からなる下部ゲート電極１０５の形成方法を中心に説明する。
図１１（ａ）は、本実施形態の半導体装置において、ＴｉＮからなる下部ゲート電極１０５のゲート絶縁膜１０４との界面近傍部分の平面ＴＥＭ像を示す図であり、（ｂ）は、下部ゲート電極１０５のポリシリコンからなる上部ゲート電極１０６との界面近傍部分の平面ＴＥＭ像を示す図である。
図１１（ａ）に示す下部ゲート電極１０５のゲート絶縁膜１０４との界面近傍部分のＴｉＮ結晶粒サイズは例えば１０〜２０ｎｍであるのに対して、図１１（ｂ）に示す下部ゲート電極１０５の上部ゲート電極１０６との界面近傍部分のＴｉＮ結晶粒サイズは５ｎｍ以下である。
図１２（ａ）は、本実施形態の半導体装置において、ＴｉＮからなる下部ゲート電極１０５を模式的に示す図であり、（ｂ）は、下部ゲート電極１０５の上端部（（ａ）に示すXIIb−XIIb線）における結晶構造を示す平面図であり、（ｃ）は、下部ゲート電極１０５の下端部（（ａ）に示すXIIc−XIIc線）における結晶構造を示す平面図である。
ＴｉＮからなる下部ゲート電極では、上述のとおりＴｉＮ（１１１）配向性を高められており、下部ゲート電極を構成するＴｉＮの結晶は、結晶格子の側面が底面の垂線に対して傾いたものが多い。従って、結晶粒界は基板面に対して斜め方向に延びているものが多い。
また、第１の実施形態の半導体装置と同様に、下部ゲート電極１０５のうち、上部ゲート電極１０６との界面部分での窒素濃度（原子濃度）が、下部ゲート電極１０５のうち、ゲート絶縁膜１０４との界面部分での窒素濃度よりも高いと好ましい。例えば、ゲート絶縁膜１０４との界面部分での窒素濃度が３０％以下であり、上部ゲート電極１０６との界面部分での窒素濃度が約５０％以下であって、且つゲート絶縁膜１０４との界面部分での窒素濃度より高くてもよい。この場合、下部ゲート電極１０５内で、上方から下方に向かって徐々に（連続的または段階的に）窒素濃度が下がっていくような構造であってもよい。
図１２（ａ）〜（ｃ）に示すように、本実施形態の半導体装置では、下部ゲート電極１０５の結晶粒は、上端部から下端部に向かうにつれて大きくなっている。下部ゲート電極１０５のうち、ゲート絶縁膜１０４との界面近傍部分における平均結晶粒径は、上部ゲート電極１０６との界面近傍部分における平均結晶粒径より大きければ好ましく、上部ゲート電極１０６との界面近傍部分における平均結晶粒径の２倍以上となっていればより好ましい。
図１２（ｂ）と（ｃ）とを比較すると、結晶粒が小さい下部ゲート電極１０５の上部では単位面積あたりに占める結晶粒界線が多く発生し、結晶粒が大きい下部ゲート電極１０５の下部では単位面積に占める結晶粒界線の発生が少ない。
ＴｉＮのような金属窒化物からなる下部ゲート電極１０５では、結晶粒界に不安定な窒素が存在し、その窒素が結晶粒界に沿って、ｈｉｇｈ−ｋ膜を含むゲート絶縁膜１０４中に拡散し、半導体基板を窒化することで、ＮＢＴＩ劣化が起こると考えられている。
ＰＶＤ法で形成されたＴｉＮのように、縦方向に成長するＴｉＮ（２００）結晶が支配的であると、結晶粒界に沿って窒素が拡散するため、基板面に対して斜め方向に成長するＴｉＮ（１１１）結晶を支配的にすることで、窒素拡散を抑制する。さらに、ＴｉＮ膜の深さ方向に対して、徐々に結晶粒が大きくなる構造をとることで、単位面積当たりの結晶粒界線の合計長さを減少させ、ｈｉｇｈ−ｋ膜を有するゲート絶縁膜への窒素の拡散を低減することで、ＮＢＴＩ劣化を改善できる。
図１３は、本実施形態に係るＭＩＳトランジスタと、下部ゲート電極を備えた参考例に係るＭＩＳトランジスタとにおいて、ＮＢＴＩの比較結果を示す図である。ここで、参考例のＭＩＳトランジスタは、ＡＬＤ−ＴｉＮからなる厚さ１５ｎｍの下部ゲート電極を有し、その他の部分は本実施形態のＭＩＳトランジスタと同様の構成を有する。図１３の横軸は、ゲート電圧ＶｇをＥＯＴで規格化した値であり、縦軸は、半導体装置を１００時間１００℃で放置した時の、放置前と比べたしきい値Ｖｔの変化量の絶対値である。
図１３に示すように、Ｖｇ／ＥＯＴが１．０（Ｖ／ｎｍ）の場合、しきい値電圧のシフト量を比較すると、本実施形態のＭＩＳトランジスタ（図中△印）では、参考例に係るＭＩＳトランジスタ（図中◇印）に比べて２４．０％もＮＢＴＩ劣化量が改善したことが分かる。なお、本実施形態のＭＩＳトランジスタでは、Ｖｇ／ＥＯＴが約１．０（Ｖ／ｎｍ）〜約１．４（Ｖ／ｎｍ）程度までの範囲で参考例のＭＩＳトランジスタに比べてＮＢＴＩ劣化量が改善されている。
次に、本実施形態の半導体装置の製造方法について説明する。本実施形態の製造方法は第１の実施形態の製造方法とＴｉＮ膜の形成方法のみ異なっているため、ここではＴｉＮ膜の形成方法を説明する。
ｈｉｇｈ−ｋ膜を含むゲート絶縁膜を形成後、Ｔｉターゲットを配置したスパッタチャンバ内にウェハを挿入した後、１×１０-5Ｐａ程度まで真空引きしてＡｒを１００ｓｃｃｍ（ｍＬ／ｓｅｃ）で流し、チャンバ圧力を０．１Ｐａに制御する。続いて、Ｔｉターゲットを保護しているシールドを開き、プラズマパワー１００〜３００Ｗで放電させる。この時、ウェハは別のシールドで保護されており、ウェハにＴｉが堆積されることはない。放電が安定したところで、ウェハ上のシールドを開け、ウェハにＴｉを離散的に堆積させる。ウェハ温度は常温で、ウェハ回転速度は１００ｒｐｍで、堆積時間は１〜５秒程度である。
堆積されたＴｉの面密度は、原子吸光やＩＣＰ−ＭＳ（Inductively Coupled Plasma Mass Spectrometer）を用いて定量できる。理想的には、１０ｎｍ×１０ｎｍの領域につきＴｉ原子一個が望ましく、計算すると１×１０12ａｔｏｍｓ／ｃｍ2である。しかし、スパッタされたＴｉ原子はクラスター（集団）で堆積されるため、Ｔｉの面密度が１×１０14ａｔｏｍｓ／ｃｍ2程度でも十分、下部ゲート電極の上述した形状は実現できる。すなわち、Ｔｉ原子の面密度は１×１０12ａｔｏｍｓ／ｃｍ2以上、１×１０14ａｔｏｍｓ／ｃｍ2以下であれば好ましい。
次に、スパッタチャンバからウェハを取り出し、ウェハを大気開放した後、ＡＬＤチャンバ内でＴｉＮを成膜する。大気開放した際、Ｔｉ核は酸化されてＴｉＯとなるが、ＡＬＤチャンバ内でウェハを４００℃〜６００℃に保持した状態でＮＨ3を１〜１０秒間供給することで、容易にＴｉＮ核に変化する。この離散的に配置されたＴｉＮ核が結晶核となり、ゲート絶縁膜上と比較して、ＴｉＮ核の付近の成長速度が速くなるので、大きなＴｉＮ結晶が形成される。逆に成膜初期段階で、密集したＴｉＮ核が形成されると、小さな結晶粒を持ったＴｉＮ膜が形成される。
図１２（ａ）に示すように、ＴｉＮ核から成長したＴｉＮ粒は基板面に対して斜め方向に成長する（１１１）配向性を高めているため、必ず凹凸が形成される。この凹部を埋めるようにひとまわり小さな結晶が成長する。このＴｉＮの結晶粒の大きさが５ｎｍ〜１０ｎｍ程度である。さらにＡＬＤサイクルを重ねると、さらにひとまわり小さな結晶粒が形成され、５ｎｍ以下の結晶粒が形成され始める。ＴｉＮの形成サイクルを、ＴｉＮ膜１０５ａ（図９（ａ）参照）の膜厚が所望の値になるまで繰り返す。
なお、ＴｉＮ膜をＡＬＤ法を用いて成長させる際には、第１の実施形態で説明したように、チャンバ内の圧力を０．２Ｔｏｒｒ（２６．６６Ｐａ）以上１Ｔｏｒｒ（１３３．３Ｐａ）以下とすることが特に好ましい。
このように、離散的に配置させたＴｉＮ結晶核上に、斜め方向の結晶成長させることで、ｈｉｇｈ−ｋ膜を有するゲート絶縁膜の近傍でＴｉＮ結晶粒が大きくなる。この方法によれば、単位面積当たりの結晶粒界線の合計長さを短くすることができる。上述のように、窒素は結晶粒界を通ってゲート絶縁膜へと拡散するため、単位面積当たりの結晶粒界線の合計長さを短くすることで、ゲート絶縁膜へ拡散する窒素の量を低減でき、ＮＢＴＩを改善することができる。
また、ポリシリコン等からなる上部ゲート電極と、下部ゲート電極との界面近傍において、ＴｉＮ結晶粒は小さい方がショットキーバリアハイトを低減できるため、界面抵抗を下げることが可能となる。本実施形態の半導体装置では、下部ゲート電極の上端部ではＴｉＮ結晶粒が下端部に比べて小さくなっているので、上部ゲート電極との界面における抵抗を小さくすることができる。
また、ＴｉＮ中へのＳｉの熱拡散が抑制されるので、仕事関数を安定させ、ウェハ面内でＭＩＳトランジスタのしきい値Ｖｔの均一性を向上させることができる。
以上のように、本願発明者は、離散的にＴｉＮ結晶核を形成した上に、ＴｉＮの結晶を基板面に対して斜め方向に成長させることで、ＴｉＮ膜のうちゲート絶縁膜との界面近傍ではＴｉＮ結晶粒を大きく、ポリシリコンからなる導電膜との界面近傍ではＴｉＮ結晶粒を小さくすることに成功した。この結果、縦方向に成長する（２００）配向性が支配的なＴｉＮと比べてＮＢＴＩ劣化を２４％改善することができた。本発明は、この新しい発見に基づいて行われたものであり、従来技術の範疇とは異なる特徴・効果を示す。
なお、上述の説明は実施形態の一例であって、各部材の構造、サイズ、構成部材等は本発明の趣旨を逸脱しない範囲で適宜変更可能である。
また、第２の実施形態に係る半導体装置の下部ゲート電極の結晶粒界にＡｌ等を偏析させてさらに効果的に窒素の拡散を抑えることも可能である。このような半導体装置は、ゲート絶縁膜上にＴｉ原子を離散的に形成した後、第１の実施形態と同様の条件、すなわちＴｉのソースガスとＮのソースガスとを交互に供給し、且つＮのソースガスを供給する間にＡｌ等のソースガスを供給することで作製できる。
本発明に係る半導体装置及び半導体装置の製造方法は、半導体集積回路を用いる種々の電子機器に好ましく用いられる。

１０１ 半導体基板
１０２ ｎ型ウェル領域
１０３ 素子分離用絶縁膜
１０４、１０４ａ ゲート絶縁膜
１０５ 下部ゲート電極
１０５ａ ＴｉＮ膜
１０６ 上部ゲート電極
１０６ａ 導電膜
１０７ ｐ型エクステンション層
１０８ サイドウォール
１０９ ｐ型拡散層
１１０ 結晶粒界
１１２ ＴｉＮ結晶粒
１２０ ゲート電極

Claims (18)

  1. 半導体基板と、
    前記半導体基板の上部に形成されたｎ型ウェル領域と、
    前記ウェル領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有するｐチャネル型ＭＩＳトランジスタとを備え、
    前記ゲート電極は、前記ゲート絶縁膜上に形成された第１のゲート電極と、前記第１のゲート電極上に形成された第２のゲート電極とを有し、
    前記第１のゲート電極は、結晶粒界を有する多結晶の金属窒化物で構成されており、前記結晶粒界には前記金属窒化物を構成する元素とは異なる元素が偏析されている半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１のゲート電極のうち、前記第２のゲート電極との界面部分での窒素濃度は、前記第１のゲート電極のうち、前記ゲート絶縁膜との界面部分での窒素濃度よりも高い半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記第１のゲート電極のうち、前記ゲート絶縁膜との界面部分での窒素濃度は３０％以下であり、前記第１のゲート電極のうち、前記第２のゲート電極との界面部分での窒素濃度は５０％以下であって、前記第１のゲート電極中の窒素濃度は上方から下方へ向かって連続的または段階的に減少する半導体装置。
  4. 請求項１〜３のうちいずれか１つに記載の半導体装置において、
    前記第１のゲート電極のうち、前記ゲート絶縁膜との界面部分での前記異なる元素の濃度は、２０％以上５０％以下であり、前記第１のゲート電極中の前記異なる元素の濃度は、下方から上方へ向かって連続的または段階的に減少する半導体装置。
  5. 請求項１〜４のうちいずれか１つに記載の半導体装置において、
    前記第１のゲート電極の結晶粒界に偏析される前記異なる元素は、第１３族元素及び第１５族元素から選ばれた少なくとも１つの元素である半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記第１のゲート電極の結晶粒界に偏析される異なる元素は、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｐ、Ａｓ、Ｓｂのうちから選ばれた１つの元素である半導体装置。
  7. 請求項１〜６のうちいずれか１つに記載の半導体装置において、
    前記第１のゲート電極は、多結晶のＴｉＮで構成されている半導体装置。
  8. 請求項１〜７のうちいずれか１つに記載の半導体装置において、
    前記ゲート絶縁膜は、金属酸化物で構成された高誘電率膜を有している半導体装置。
  9. 請求項１〜８のうちいずれか１つに記載の半導体装置において、
    前記第２のゲート電極は、ポリシリコンまたはポリシリコンゲルマニウムで構成されている半導体装置。
  10. 請求項１〜９のうちいずれか１つに記載の半導体装置において、
    前記第１のゲート電極のうち、前記ゲート絶縁膜との界面部分における結晶粒の平均粒径は、前記第１のゲート電極のうち、前記第２のゲート電極との界面部分における結晶粒の平均粒径よりも大きい半導体装置。
  11. 半導体基板と、
    前記半導体基板の上部に形成されたｎ型ウェル領域と、
    前記ウェル領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有するｐチャネル型ＭＩＳトランジスタとを備え、
    前記ゲート電極は、前記ゲート絶縁膜上に形成された第１のゲート電極と、前記第１のゲート電極上に形成された第２のゲート電極とを有し、
    前記第１のゲート電極は、結晶粒界を有する多結晶の金属窒化物で構成されており、
    前記第１のゲート電極のうち、前記ゲート絶縁膜との界面部分における結晶粒の平均粒径は、前記第１のゲート電極のうち、前記第２のゲート電極との界面部分における結晶粒の平均粒径よりも大きい半導体装置。
  12. 請求項１１に記載の半導体装置において、
    前記第１のゲート電極のうち、前記第２のゲート電極との界面部分での窒素濃度は、前記第１のゲート電極のうち、前記ゲート絶縁膜との界面部分での窒素濃度よりも高い半導体装置。
  13. 請求項１２に記載の半導体装置において、
    前記第１のゲート電極のうち、前記ゲート絶縁膜との界面部分での窒素濃度は３０％以下であり、前記第１のゲート電極のうち、前記第２のゲート電極との界面部分での窒素濃度は５０％以下であって、前記第１のゲート電極中の窒素濃度は上方から下方へ向かって連続的または段階的に減少する半導体装置。
  14. 請求項１１〜１３のうちいずれか１つに記載の半導体装置において、
    前記第１のゲート電極は、多結晶のＴｉＮで構成されている半導体装置。
  15. 請求項１１〜１４のうちいずれか１つに記載の半導体装置において、
    前記第１のゲート電極のうち、前記ゲート絶縁膜との界面部分における結晶粒の平均粒径は、前記第１のゲート電極のうち、前記第２のゲート電極との界面部分における結晶粒の平均粒径よりも大きい半導体装置。
  16. Ｔｉソースである第１のソースガスと、Ｎソースである第２のソースガスとを交互に供給するＡＬＤ法を用いて、半導体基板上の絶縁膜上にＴｉＮ膜を形成する工程と、前記ＴｉＮ膜をパターニングして前記ＴｉＮ膜の一部を含むゲート電極を形成する工程とを含む半導体装置の製造方法であって、
    前記ＴｉＮ膜を形成する工程では、前記第２のソースガスを供給する間にＢ、Ａｌ、Ｇａ、Ｉｎ、Ｐ、Ａｓ、及びＳｂのうちから選ばれた１つの元素のソースガスである第３のソースガスを供給することで、結晶粒界に前記元素が偏析された前記ＴｉＮ膜を形成する半導体装置の製造方法。
  17. 請求項１６に記載の半導体装置の製造方法において、
    前記ＴｉＮ膜を形成する工程では、前記第１のソースガスの供給と前記第２のソースガスの供給を交互に複数サイクル繰り返し、前記第３のソースガスの供給時間の長さは前記第２のソースガスの供給時間の長さの１／１０以上且つ１／３以下であり、前記ＴｉＮ膜の成膜初期段階での前記第２のソースガスの供給時間の長さに対する前記第３のソースガスの供給時間の長さの割合が、成膜終了段階での前記第２のソースガスの供給時間の長さに対する前記第３のソースガスの供給時間の長さの割合よりも大きくなるように、前記第３のソースガスの供給時間を段階的に短くする半導体装置の製造方法。
  18. 半導体基板上の絶縁膜上にＴｉＮ膜を形成する工程と、前記ＴｉＮ膜をパターニングして前記ＴｉＮ膜の一部を含むゲート電極を形成する工程とを含む半導体装置の製造方法であって、
    前記ＴｉＮ膜を形成する工程は、
    Ｔｉターゲットを配置したチャンバ内に前記半導体基板を置き、１×１０12ａｔｏｍｓ／ｃｍ2以上、１×１０14ａｔｏｍｓ／ｃｍ2以下の面密度でＴｉを前記絶縁膜上に離散的に形成する工程と、
    前記Ｔｉを核として、Ｔｉソースである第１のソースガスと、Ｎソースである第２のソースガスとを交互に供給するＡＬＤ法を用いて、前記絶縁膜上に（１１１）配向の結晶粒を含むＴｉＮ膜を形成する工程とを含んでいる半導体装置の製造方法。
JP2010253677A 2010-11-12 2010-11-12 半導体装置及びその製造方法 Withdrawn JP2012104735A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010253677A JP2012104735A (ja) 2010-11-12 2010-11-12 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010253677A JP2012104735A (ja) 2010-11-12 2010-11-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012104735A true JP2012104735A (ja) 2012-05-31

Family

ID=46394768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010253677A Withdrawn JP2012104735A (ja) 2010-11-12 2010-11-12 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2012104735A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014034748A1 (ja) * 2012-08-29 2014-03-06 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
KR101537946B1 (ko) * 2013-02-28 2015-07-20 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기억 매체 및 기판 처리 장치
JP2018050009A (ja) * 2016-09-23 2018-03-29 東芝メモリ株式会社 半導体装置およびその製造方法
WO2018181025A1 (ja) * 2017-03-29 2018-10-04 京セラ株式会社 サーマルヘッドおよびサーマルプリンタ
JP2019220557A (ja) * 2018-06-19 2019-12-26 株式会社東芝 半導体装置及びその製造方法
CN112234139A (zh) * 2019-07-15 2021-01-15 联华电子股份有限公司 磁阻式随机存取存储器及其制作方法
CN113611735A (zh) * 2021-08-05 2021-11-05 西安电子科技大学 基于soi工艺的堆叠层栅极mos场效应管及制备方法
US11355593B2 (en) 2017-09-29 2022-06-07 Toyoda Gosei Co., Ltd. Semiconductor device
US12133474B2 (en) 2019-07-15 2024-10-29 United Microelectronics Corp. Magnetoresistive random access memory and method of manufacturing the same

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786762B2 (en) 2012-08-29 2017-10-10 Longitude Semiconductor S.A.R.L. Gate electrode of a semiconductor device, and method for producing same
WO2014034748A1 (ja) * 2012-08-29 2014-03-06 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
KR101537946B1 (ko) * 2013-02-28 2015-07-20 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기억 매체 및 기판 처리 장치
US9190281B2 (en) 2013-02-28 2015-11-17 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device
JP2018050009A (ja) * 2016-09-23 2018-03-29 東芝メモリ株式会社 半導体装置およびその製造方法
WO2018181025A1 (ja) * 2017-03-29 2018-10-04 京セラ株式会社 サーマルヘッドおよびサーマルプリンタ
JP6419404B1 (ja) * 2017-03-29 2018-11-07 京セラ株式会社 サーマルヘッドおよびサーマルプリンタ
JP2019069598A (ja) * 2017-03-29 2019-05-09 京セラ株式会社 サーマルヘッドおよびサーマルプリンタ
US11355593B2 (en) 2017-09-29 2022-06-07 Toyoda Gosei Co., Ltd. Semiconductor device
JP2019220557A (ja) * 2018-06-19 2019-12-26 株式会社東芝 半導体装置及びその製造方法
JP7170433B2 (ja) 2018-06-19 2022-11-14 株式会社東芝 半導体装置及びその製造方法
CN112234139A (zh) * 2019-07-15 2021-01-15 联华电子股份有限公司 磁阻式随机存取存储器及其制作方法
CN112234139B (zh) * 2019-07-15 2023-09-29 联华电子股份有限公司 磁阻式随机存取存储器及其制作方法
US11812669B2 (en) 2019-07-15 2023-11-07 United Microelectronics Corp. Magnetoresistive random access memory and method of manufacturing the same
US12133474B2 (en) 2019-07-15 2024-10-29 United Microelectronics Corp. Magnetoresistive random access memory and method of manufacturing the same
CN113611735A (zh) * 2021-08-05 2021-11-05 西安电子科技大学 基于soi工艺的堆叠层栅极mos场效应管及制备方法

Similar Documents

Publication Publication Date Title
JP5285519B2 (ja) 半導体装置及びその製造方法
JP5173582B2 (ja) 半導体装置
JP4647682B2 (ja) 半導体装置及びその製造方法
TWI378505B (en) A new material for contact etch layer to enhance device performance
JP2012104735A (ja) 半導体装置及びその製造方法
JP6218384B2 (ja) タングステンゲート電極を備えた半導体装置の製造方法
US8361852B2 (en) Methods of manufacturing CMOS transistors
TW201810364A (zh) 使用n型摻雜的選擇性磊晶生長以在n型金氧半導體鰭式電晶體中形成非直視性的源極汲極延伸部分
US11114545B2 (en) Cap layer and anneal for gapfill improvement
US10431665B2 (en) Multiple-layer spacers for field-effect transistors
JP2011014689A5 (ja)
CN110504170B (zh) 制作半导体结构的方法
US7816209B2 (en) Method for fabricating semiconductor device
JP4771024B2 (ja) 半導体装置の製造方法
JP5456150B2 (ja) 半導体装置及びその製造方法
JP2009033032A (ja) 半導体装置及び半導体装置の製造方法
TW202013506A (zh) 半導體處理方法
JP2009182264A (ja) 半導体装置およびその製造方法
TWI496221B (zh) 半導體結構與鍺結構
TWI647750B (zh) 半導體元件及其形成方法
WO2004107451A1 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
JP2005064032A (ja) 半導体装置及びその製造方法
JP2008235397A (ja) 半導体装置の製造方法
KR100593752B1 (ko) 불순물들이 제거된 실리콘 질화막을 구비하는 반도체소자의 제조방법
CN105826199A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140204