JP2020031151A - 半導体記憶装置およびその製造方法 - Google Patents

半導体記憶装置およびその製造方法 Download PDF

Info

Publication number
JP2020031151A
JP2020031151A JP2018156392A JP2018156392A JP2020031151A JP 2020031151 A JP2020031151 A JP 2020031151A JP 2018156392 A JP2018156392 A JP 2018156392A JP 2018156392 A JP2018156392 A JP 2018156392A JP 2020031151 A JP2020031151 A JP 2020031151A
Authority
JP
Japan
Prior art keywords
layer
aluminum compound
metal layer
memory device
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018156392A
Other languages
English (en)
Inventor
検世 高橋
Kensei Takahashi
検世 高橋
孝司 浅野
Takashi Asano
孝司 浅野
啓 若月
Satoshi Wakatsuki
啓 若月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2018156392A priority Critical patent/JP2020031151A/ja
Priority to US16/287,454 priority patent/US10978469B2/en
Publication of JP2020031151A publication Critical patent/JP2020031151A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】フッ素のブロック性能を高めることが可能な半導体記憶装置を提供する。【解決手段】一実施形態によれば、半導体記憶装置は、半導体基板と、半導体基板上に設けられた絶縁層と、絶縁層上に設けられたバリアメタル層と、バリアメタル層上に設けられたアルミニウム化合物層と、アルミニウム化合物層上に設けられ、フッ素との化学反応で揮発する物質を含むアモルファス層と、アモルファス層上に設けられた金属層と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体記憶装置およびその製造方法に関する。
半導体記憶装置には、フッ素を含むガスを用いて、金属層を形成する工程がある。この工程では、金属層の下地層に含まれた物質とフッ素との化合物が下地層に残留する場合がある。この場合、その後の熱工程でフッ素がリリースされ、その結果、フッ素の拡散により下地層の絶縁耐性が劣化するおそれがある。
特開２０１７−１６３１０８号公報
本発明の実施形態は、フッ素のブロック性能を高めることが可能な半導体記憶装置およびその製造方法を提供する。
一実施形態に係る半導体記憶装置は、半導体基板と、半導体基板上に設けられた絶縁層と、絶縁層上に設けられたバリアメタル層と、バリアメタル層上に設けられたアルミニウム化合物層と、アルミニウム化合物層上に設けられ、フッ素との化学反応で揮発する物質を含むアモルファス層と、アモルファス層上に設けられた金属層と、を備える。
一実施形態に係る半導体記憶装置の要部の構造を示す断面図である。 第２膜を拡大した断面図である。 バリアメタル層の形成工程を示す断面図である。 アルミニウム化合物層の形成工程を示す断面図である。 アモルファス層の形成工程を示す断面図である。 金属層の形成工程を示す断面図である。
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
図１は、一実施形態に係る半導体記憶装置の要部の構造を示す断面図である。図１に示す半導体記憶装置１は、電極層（ワードライン）が積層された３次元型半導体記憶装置である。具体的には、半導体記憶装置１は、半導体基板１０と、第１膜２０と、第２膜３０と、メモリ膜４０と、を備える。
半導体基板１０は、例えばシリコン基板である。半導体基板１０上には、第１膜２０および第２膜３０が交互に積層されている。なお、本実施形態では、最下層の第１膜２０が、半導体基板１０上に接しているが、半導体基板１０と最下層の第１膜２０との間には、例えばメモリ膜４０を駆動に必要な素子や配線を有する別の層が形成されていてもよい。
第１膜２０は、絶縁層２１およびバルク層２２を有する。絶縁層２１は、例えば酸化シリコン層（ＳｉＯ２）として形成される。バルク層２２は、絶縁層２１を覆い、絶縁層２１よりも高い誘電率を有する。バルク層２２は、例えば酸化アルミニウム層（Ａｌ２Ｏ３）層として形成される。
第２膜３０は、絶縁層２１と交互に積層された窒化シリコン（ＳｉＮ）膜の置換膜として形成される。具体的には、第２膜３０は、バリアメタル層３１と、アルミニウム化合物層３２と、アモルファス層３３と、金属層３４と、を有する。以下、第２膜３０の構造について説明する。
図２は、第２膜３０を拡大した断面図である。図２に示すように、バリアメタル層３１は、バルク層２２上に形成される。バリアメタル層３１は、例えば窒化チタン（ＴｉＮ）層として形成される。バリアメタル層３１によって、金属層３４に含まれた金属、例えばタングステン（Ｗ）が絶縁層２１へ拡散することを回避できる。
アルミニウム化合物層３２は、バリアメタル層３１上に設けられている。アルミニウム化合物層３２は、例えば酸化アルミニウム層または窒化アルミニウム（ＡｌＮ）層として形成される。
バリアメタル層３１が窒化チタン層である場合、窒化チタンの結晶粒子は小さい。そのため、仮にタングステンを含む金属層３４を、バリアメタル層３１上に直接的に形成すると、タングステンの結晶粒子も、窒化チタンの結晶粒子の影響を受けて小粒化する。その結果、金属層３４の電気抵抗が大きくなってしまう。
そこで、本実施形態では、バリアメタル層３１と金属層３４との間にアルミニウム化合物層３２を形成する。アルミニウム化合物層３２は、結晶分断層として機能するので、バリアメタル層３１の結晶粒子の影響を排除することができる。
その一方で、アルミニウムとフッ素とが化学反応すると、揮発しにくいフッ化アルミニウム（ＡｌＦ３）が生成される。そのため、仮にフッ素を含むガスを用いて金属層３４を、アルミニウム化合物層３２上に直接的に形成すると、フッ化アルミニウムがアルミニウム化合物層３２に残留しやすくなる。そのため、アルミニウム化合物層３２の形成後の熱工程でフッ素が拡散してアルミニウム化合物層３２の絶縁耐性が劣化するおそれがある。
そこで、本実施形態では、アルミニウム化合物層３２と金属層３４との間にアモルファス層３３が形成される。アモルファス層３３は、フッ素との化学反応で揮発する物質を含んでいる。この物質は、ホウ素（Ｂ）、窒化ホウ素（ＢＮ）、酸化ホウ素（Ｂ２Ｏ３）、窒化チタン、酸化チタン（ＴｉＯ２）、およびシリコン（Ｓｉ）の少なくとも一つである。
上記に列挙した物質とフッ素との化合物（ＢｘＦｙ、ＴｉｘＮｙ、ＳｉｘＦｙ：ｘ、ｙは整数）の揮発温度は、フッ化アルミニウムの揮発温度よりも低い。換言すると揮発温度が低いフッ化物を生成する物質は、４００℃で１ｍＴｏｒｒ（０．１３３３２２Ｐａ）の蒸気圧を有する物質である。なお、アモルファス層３３も、アルミニウム化合物層３２と同様に、結晶分断層として機能するので、金属層３４の結晶粒子の大きさは、バリアメタル層３１の結晶粒子の大きさに影響されない。
金属層３４は、アモルファス層３３上に設けられている。金属層３４は、メモリ膜４０と電気的に接続される電極層、換言するとワードラインとして機能する。
図１に示すメモリ膜４０は、第１膜２０と第２膜３０とを積層した積層体を貫通するホール内に形成され、金属層３４から入力される種々の信号に基づいて電荷を蓄積又は消去する。メモリ膜４０は、例えば、チャネル層、トンネル絶縁層、電荷ブロック層、電荷蓄積層からなる積層膜として形成される。チャネル層は、例えばポリシリコン層として形成される。電荷ブロック層およびトンネル絶縁層は、例えばシリコン酸化物層として形成される。電荷蓄積膜は、例えばシリコン窒化物層（ＳｉＮ）として形成される。
以下、図３〜図６を参照して、本実施形態に係る半導体記憶装置１の製造方法について説明する。ここでは、第２膜３０の製造方法について詳しく説明する。
まず、図３に示すように、バルク層２２で覆われた絶縁層２１上にバリアメタル層３１を形成する。バリアメタル層３１は、例えばＣＶＤ（Chemical Vapor Deposition）法またはＡＬＤ（Atomic Layer Deposition）法を用いて形成できる。本実施形態では、バリアメタル層３１の厚さｔ１（図２参照）は、約２ｎｍである。
次に、図４に示すように、バリアメタル層３１上にアルミニウム化合物層３２を形成する。アルミニウム化合物層３２は、ＣＶＤ法またはＡＬＤ法を用いて真空状態のチャンバー１００内で形成できる。本実施形態では、チャンバー１００内の圧力は、１０Ｔｏｒｒ（１３３３．２２Ｐａ）よりも小さく、アルミニウム化合物層３２の厚さｔ２（図２参照）は、約１．３〜１．５ｎｍの範囲内である。
次に、図５に示すように、アルミニウム化合物層３２上にアモルファス層３３を形成する。アルミニウム化合物層３２は、ＣＶＤ法またはＡＬＤ法を用いて形成できる。本実施形態では、アモルファス層３３は、アルミニウム化合物層３２と同じチャンバー１００内でアルミニウム化合物層３２に続いて形成される。このとき、チャンバー１００内の酸素濃度は、１ｐｐｍよりも小さい。このように、低酸素濃度のチャンバー１００内でアルミニウム化合物層３２およびアモルファス層３３を連続的に形成することによって、アルミニウム化合物層３２の酸化が抑制される。その結果、アルミニウム化合物層３２の熱耐性を向上できる。
次に、金属層３４を形成する。金属層３４は、ＣＶＤ法またはＡＬＤ法を用いて形成できる。金属層３４は、例えば、タングステン等を含む材料ガスと、水素ガス等の還元ガスによって形成できる。
本実施形態では、図６に示すように、材料ガスには、六フッ化タングステン（ＷＦ６）ガス２００を用いる。例えば、アモルファス層３３がホウ素を含んでいる場合、六フッ化タングステンガス２００を供給すると、フッ化ホウ素（ＢＦ３）２０１が、フッ化物として生成される。
フッ化ホウ素２０１は、揮発しやすいので、アモルファス層３３表面に残留しにくい。また、フッ化ホウ素の揮発に伴って、アモルファス層３３はエッチングされる。そのため、アモルファス層３３の厚さｔ３（図２参照）は、最終的にアルミニウム化合物層３２の厚さｔ２（図２参照）よりも薄くなる。本実施形態では、厚さｔ３は、約１ｎｍである。
以上説明した本実施形態によれば、アモルファス層３３には、フッ素との化学反応で揮発する物質が含まれている。そのため、金属層３４の形成時にフッ素を含む材料ガスを用いても、フッ素が残留しにくくなる。これにより、フッ素のブロック機能を高めることが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１ 半導体記憶装置、１０ 半導体基板、２０ 第１膜、２１ 絶縁層、２２ バルク層、３０第２膜、３１ バリアメタル層、３２ アルミニウム化合物層、３３ アモルファス層、３４ 金属層、１００ チャンバー、２００ 六フッ化タングステンガス

Claims (10)

  1. 半導体基板と、
    前記半導体基板上に設けられた絶縁層と、
    前記絶縁層上に設けられたバリアメタル層と、
    前記バリアメタル層上に設けられたアルミニウム化合物層と、
    前記アルミニウム化合物層上に設けられ、フッ素との化学反応で揮発する物質を含むアモルファス層と、
    前記アモルファス層上に設けられた金属層と、
    を備える半導体記憶装置。
  2. 前記物質が、ホウ素（Ｂ）、窒化ホウ素（ＢＮ）、酸化ホウ素（Ｂ２Ｏ３）、窒化チタン（ＴｉＮ）、酸化チタン（ＴｉＯ２）、およびシリコン（Ｓｉ）の少なくとも一つである、請求項１に記載の半導体記憶装置。
  3. 前記アモルファス層の厚さが、前記アルミニウム化合物層の厚さよりも薄い、請求項１または２に記載の半導体記憶装置。
  4. 前記アルミニウム化合物層が、酸化アルミニウム層（Ａｌ２Ｏ３）または窒化アルミニウム層（ＡｌＮ）である、請求項１乃至３のいずれか１項記載の半導体記憶装置。
  5. 前記絶縁層を含む第１膜と、前記バリアメタル層、前記アルミニウム化合物層、前記アモルファス層、および前記金属層を含む第２膜とが、交互に積層されている、請求項１乃至４のいずれか１項記載の半導体記憶装置。
  6. 前記第１膜が、前記絶縁層を覆い、前記絶縁層よりも高い誘電率を有するバルク層を含む、請求項５に記載の半導体記憶装置。
  7. 半導体基板上に設けられた絶縁層上に、バリアメタル層を形成し、
    前記バリアメタル層上にアルミニウム化合物層を形成し、
    前記アルミニウム化合物層上に、フッ素との化学反応で揮発する物質を含むアモルファス層を形成し、
    前記アモルファス層上に、金属層を形成する、半導体記憶装置の製造方法。
  8. 前記アルミニウム化合物層および前記アモルファス層を、一つのチャンバー内で連続的に形成する、請求項７に記載の半導体記憶装置の製造方法。
  9. フッ素を含む材料ガスを用いて前記金属層を形成する、請求項７または８に記載の半導体記憶装置の製造方法。
  10. 前記材料ガスが、六フッ化タングステン（ＷＦ６）ガスである、請求項９に記載の半導体記憶装置の製造方法。
JP2018156392A 2018-08-23 2018-08-23 半導体記憶装置およびその製造方法 Pending JP2020031151A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018156392A JP2020031151A (ja) 2018-08-23 2018-08-23 半導体記憶装置およびその製造方法
US16/287,454 US10978469B2 (en) 2018-08-23 2019-02-27 Semiconductor storage device having an amorphous layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018156392A JP2020031151A (ja) 2018-08-23 2018-08-23 半導体記憶装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2020031151A true JP2020031151A (ja) 2020-02-27

Family

ID=69583752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018156392A Pending JP2020031151A (ja) 2018-08-23 2018-08-23 半導体記憶装置およびその製造方法

Country Status (2)

Country Link
US (1) US10978469B2 (ja)
JP (1) JP2020031151A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12010845B2 (en) 2020-09-14 2024-06-11 Kioxia Corporation Method for manufacturing semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210126103A1 (en) * 2019-10-29 2021-04-29 Micron Technology, Inc. Apparatus comprising wordlines comprising multiple metal materials, and related methods and electronic systems

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5858643B2 (ja) 1979-08-27 1983-12-26 日本電信電話株式会社 海底光中継器筐体ケ−ブル導入装置
US5914332A (en) * 1995-12-13 1999-06-22 Abbott Laboratories Retroviral protease inhibiting compounds
US6022801A (en) 1998-02-18 2000-02-08 International Business Machines Corporation Method for forming an atomically flat interface for a highly disordered metal-silicon barrier film
US6576526B2 (en) * 2001-07-09 2003-06-10 Chartered Semiconductor Manufacturing Ltd. Darc layer for MIM process integration
JP2003100755A (ja) * 2001-09-27 2003-04-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003142577A (ja) 2001-11-01 2003-05-16 Sony Corp 半導体装置およびその製造方法
KR100591185B1 (ko) * 2004-12-23 2006-06-19 동부일렉트로닉스 주식회사 반도체 소자에서 금속배선의 형성방법 및 그 반도체 소자
JP4664688B2 (ja) * 2005-01-14 2011-04-06 東芝メモリシステムズ株式会社 工業製品の製造方法
JP2009076653A (ja) * 2007-09-20 2009-04-09 Toshiba Corp 半導体装置及びその製造方法
JP5688203B2 (ja) * 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法
KR101773044B1 (ko) 2010-05-24 2017-09-01 삼성전자주식회사 비휘발성 메모리 소자 및 이의 제조 방법과, 이를 포함하는 메모리 모듈 및 시스템
US8455940B2 (en) 2010-05-24 2013-06-04 Samsung Electronics Co., Ltd. Nonvolatile memory device, method of manufacturing the nonvolatile memory device, and memory module and system including the nonvolatile memory device
JP6614612B2 (ja) 2016-03-11 2019-12-04 キオクシア株式会社 不揮発性半導体記憶装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12010845B2 (en) 2020-09-14 2024-06-11 Kioxia Corporation Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20200066750A1 (en) 2020-02-27
US10978469B2 (en) 2021-04-13

Similar Documents

Publication Publication Date Title
US11050020B2 (en) Methods of forming devices including multi-portion liners
US7410913B2 (en) Method of manufacturing silicon rich oxide (SRO) and semiconductor device employing SRO
US9070749B2 (en) Semiconductor device including fluorine-free tungsten barrier layer and method for fabricating the same
JP2008078675A (ja) 高誘電率絶縁膜を有する半導体装置
JP2006161163A (ja) チタン窒化膜形成方法及びそのチタン窒化膜を利用した金属−絶縁体−金属キャパシタの下部電極形成方法
CN112510013A (zh) 半导体装置及其制造方法
JP2019021784A (ja) 半導体記憶装置およびその製造方法
JP2020031151A (ja) 半導体記憶装置およびその製造方法
JP2008166686A (ja) ゲート構造を有する半導体素子及びその製造方法
US11309322B2 (en) Semiconductor memory device
US20040169240A1 (en) Semiconductor device and method of manufacturing semiconductor device
US9728620B2 (en) Semiconductor device having metal gate structure and fabrication method thereof
US8105909B2 (en) Method of fabricating non-volatile memory device
JP6595432B2 (ja) 半導体装置およびその製造方法
JP2014032986A (ja) 半導体装置の製造方法
WO2018123435A1 (ja) 半導体装置およびその製造方法
JP2021048173A (ja) 半導体装置およびその製造方法
KR100481073B1 (ko) 박막 형성 방법과 이를 이용한 게이트 전극 및 트렌지스터 형성 방법
JP2006108493A (ja) 半導体装置の製造方法
KR100703965B1 (ko) 유전체막 장벽층을 구비한 반도체 소자 커패시터의 형성방법 및 이에 의해 제조된 반도체 소자의 커패시터
JP2006161061A (ja) 薄膜の形成方法および半導体装置の製造方法
JP2006156516A (ja) 金属シリケート窒化膜の製造方法および半導体装置の製造方法
KR20240041839A (ko) 반도체 소자의 제조 방법
JP2022050250A (ja) 半導体記憶装置及びその製造方法
JP2010147103A (ja) 半導体装置及びその製造方法