TWI766055B - 半導體裝置與其形成方法 - Google Patents

半導體裝置與其形成方法 Download PDF

Info

Publication number
TWI766055B
TWI766055B TW107122584A TW107122584A TWI766055B TW I766055 B TWI766055 B TW I766055B TW 107122584 A TW107122584 A TW 107122584A TW 107122584 A TW107122584 A TW 107122584A TW I766055 B TWI766055 B TW I766055B
Authority
TW
Taiwan
Prior art keywords
layer
metal
material layer
nitride
semiconductor device
Prior art date
Application number
TW107122584A
Other languages
English (en)
Other versions
TW201906077A (zh
Inventor
林志男
劉定一
范彧達
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201906077A publication Critical patent/TW201906077A/zh
Application granted granted Critical
Publication of TWI766055B publication Critical patent/TWI766055B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半導體裝置包括金屬層，金屬層上的絕緣層，以及金屬層上並位於金屬層與絕緣層之間的多層擴散阻障層。多層擴散阻障層包括含金屬氮化物的第一材料層，與含金屬氧化物的第二材料層。

Description

半導體裝置與其形成方法
本發明實施例關於半導體裝置，更特別關於多層擴散阻障層。
半導體裝置用於多種電子應用中，比如個人電腦、手機、數位相機、與其他電子設備。半導體裝置的製作方法一般為依序沉積絕緣層、介電層、導電層、及/或半導體層於半導體基板上。圖案化多種材料層可形成電路單元與構件於其上。
用於半導體裝置的導電材料，可作為積體電路的電子連線。隨著半導體裝置尺寸縮小，導電材料層與其他材料層之間的擴散會造成介電層、絕緣層、及/或其他層狀物中產生不想要的訊號響應。
本發明一實施例提供之半導體裝置，包括：金屬層；絕緣層，位於金屬層上；以及多層擴散阻障層，位於金屬層上並位於金屬層與絕緣層之間，且多層擴散阻障層包括：第一材料層，包含金屬氮化物；以及第二材料層，包含金屬氧化物。
2、2a:半導體裝置
4、4a、4b:多層擴散阻障層
6:金屬層
8、8a:第一材料層
10、10a:第二材料層
12:蝕刻停止層
14:低介電常數層
20:中間材料層
30:基板
102:第一半導體裝置響應
104:第二半導體裝置響應
106:第三半導體裝置響應
200:方法
圖1係一些實施例中，包含多層擴散阻障層的材料堆疊。
圖2係一些實施例中，圖1之材料堆疊的分子示意圖。
圖3係一些實施例中，多層擴散阻障層的側視圖。
圖4係一些實施例中，多個材料堆疊的多種訊號響應圖。
圖5係一些實施例中，包含多層擴散阻障層的材料堆疊之形成方法。
可以理解的是，下述內容提供的不同實施例或實例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明之多種例子中可重複標號，但這些重複僅用以簡化與清楚說明，不代表不同實施例及/或設置之間具有相同標號之單元之間具有相同的對應關係。
在多種實施例中，揭露包含多層擴散阻障層的半導體裝置。半導體裝置包含金屬層沉積於基板上。多層擴散阻障層形成於金屬層上。多層擴散阻障層包括含有金屬氮化物的第一材料層，以及含有金屬氧化物的第二材料層。在一些實施例中，包含金屬氮氧化物的中間層形成於第一材料層與第二材料層之間。蝕刻停止層與絕緣層(或低介電常數層)可形成於多層擴散阻障層上。
圖1係一些實施例中，包含多層擴散阻障層4的半導體裝置2。半導體裝置2包含底部的金屬層6。金屬層6沉積於 基板30上。基板30可包含任何合適的材料，比如玻璃、矽、或類似物。在一些實施例中，一或多種額外材料(未圖示)沉積於金屬層6與基板30之間。多層擴散阻障層4沉積於金屬層6上。多層擴散阻障層4包含第一材料層8與第二材料層10。第一材料層8與第二材料層10設置以避免金屬層6與一或多個額外材料層之間的金屬分子擴散，其將進一步詳述於下。
在一些實施例中，第一材料層8可為任何合適的材料，其設置以限制材料自金屬層6擴散。舉例來說，第一材料層8可包含金屬氮化物如氮化鎵、氮化鈦、氮化鉭、氮化鋁、及/或任何其他合適的金屬氮化物。第一材料層8的形成方法可為任何合適的沉積製程，比如化學氣相沉積、旋轉塗佈製程、及/或任何其他合適方法。
在一些實施例中，第二材料層10包含金屬氧化物。第二材料層10包含的金屬氧化物，其包含的金屬可與第一材料層8的金屬氮化物之金屬相同。舉例來說，一些實施例的第一材料層8包含氮化鋁，而第二材料層10包含氧化鋁。不過應理解可選擇任何合適的金屬氮化物與金屬氧化物配對，比如氮化鈦與氧化鈦、氮化鉭與氧化鉭、氮化鎵與氧化鎵、及/或任何其他合適的金屬氮化物與金屬氧化物配對。第二材料層10可提供額外阻障，以避免材料自金屬層6擴散。
在一些實施例中，氧化第一材料層8的部份，以產生第二材料層10。第一材料層8的氧化方法可為熱氧化、電漿氧化、及/或其他可接受的氧化製程。舉例來說，在第一材料層8包含氮化鋁的實施例中，可對第一材料層8進行熱氧化製程 或電漿氧化製程，以產生含氧化鋁的第二材料層10。在一些施例中，第二材料層10包含具有六方結構的金屬氧化物，比如氧化鎵、氧化鋁、及/或具有六方結構的其他合適金屬氧化物。
在一些實施例中，第一材料層8與第二材料層10形成緻密的材料層，其設置以限制及/或避免金屬層6擴散至多層擴散阻障層4上的一或多個層狀物。限制及/或避免擴散，可增加金屬層6的導電性。在一些實施例中，金屬的氮氧化物層可沉積於第一材料層8與第二材料層10之間，其將搭配圖2進一步詳述。
在一些實施例中，蝕刻停止層12形成於多層擴散阻障層4上。蝕刻停止層12可包含任何合適材料，比如摻雜氮的碳化矽、摻雜氧的碳化矽、及/或上述之組合。蝕刻停止層12的形成方法可為任何合適方法，比如化學氣相沉積。在一些實施例中，可省略蝕刻停止層12，其將搭配圖2進一步詳述。
在一些實施例中，低介電常數層14(或絕緣層)位於蝕刻停止層12上。低介電常數層14包含低介電常數的絕緣材料，比如介電常數小於或等於約3.0的絕緣材料。低介電常數層14可包含矽、氧、碳、及/或任何其他合適材料。舉例來說，一些實施例的低介電常數層14包含碳氧化矽。低介電常數層14的形成方法可為化學氣相沉積、旋轉塗佈製程、及/或任何其他合適方法。
圖示中的半導體裝置2包含部份的半導體材料堆疊，其可用於半導體製程。在一些實施例中，多層擴散阻障層4及/或蝕刻停止層12設置以避免材料自金屬層6擴散至多層擴 散阻障層4及/或蝕刻停止層12上的一或多個層狀物。舉例來說，此實施例中的多層擴散阻障層4及/或蝕刻停止層12可避免金屬層6擴散至低介電常數層14。不過應理解多層擴散阻障層4及/或蝕刻停止層12可與替代材料層一起使用。
圖2係一實施例中，含有多層擴散阻障層4a的半導體裝置2a，且多層擴散阻障層4a含有中間材料層20於第一材料層8與第二材料層10之間。半導體裝置2a與圖1所示的半導體裝置2類似，且類似說明將不重述於此。在一些實施例中，在形成多層擴散阻障層4a的第一材料層8之後，形成含有金屬氮氧化物的中間材料層20於第一材料層8上。中間材料層20可包含金屬氮氧化物，其包含的金屬可與第一材料層8的金屬氮化物所含的金屬相同。舉例來說，多種實施例的第一材料層8與中間材料層20可包含材料配對如氮化鋁與氮氧化鋁、氮化鎵與氮氧化鎵、氮化鈦與氮氧化鈦、氮化鉭與氮氧化鉭、及/或任何其他合適的材料配對。在一些實施例中，同時形成中間材料層20與第二材料層10。中間材料層20可提供額外的銅擴散阻礙。在一些實施例中，可省略中間材料層20。
在一些實施例中，第二材料層10形成於中間材料層20上。第二材料層10可包含金屬氧化物，其包含的金屬可與第一材料層8與中間材料層20所含的金屬相同。舉例來說，一些實施例的第一材料層8可包含氮化鋁，中間材料層20可包含氮氧化鋁，而第二材料層10可包含氧化鋁。不過應理解可選擇具有其他金屬材料的其他材料組合。第二材料層10可包含具有六方結構的金屬氧化物，比如氧化鋁。
在一些實施例中，多層阻障擴散層4與4a的厚度介於約10Å至約50Å之間。多層擴散阻障層4與4a中每一個別的材料層(如第一材料層8、第二材料層10、與中間材料層20)的厚度介於約1Å至100Å之間。舉例來說，一些實施例包含第一材料層8與第二材料層10，其各自的厚度為多層擴散阻障層之總厚度的一半。舉例來說，多層擴散阻障層4的總厚度為約10Å時，第一材料層8與第二材料層10的厚度各自為約5Å。在另一例中，一實施例包含第一材料層8、中間材料層20、與第二材料層10，則每一層的厚度各自為多層擴散阻障層4a之總厚度的約1/3。雖然此處說明特定實施例，但應理解多層擴散阻障層4與4a的每一層可具有小於多層擴散阻障層4與4a之總厚度的任何合適厚度。
圖3係一些實施例中，包含第一材料層8a(含有氮化鋁)與第二材料層10a(含有六方結構的材料如氧化鋁)的多層擴散阻障層4b之穿透式電子顯微鏡影像。如上所述，多層擴散阻障層4b避免材料自金屬層6擴散至多層擴散阻障層4b上的一或多個層狀物。如前所述，一些實施例的第二材料層10a包含六方結構22。雖然實施例包含的第一材料層8a包含氮化鋁而第二材料層10a包含氧化鋁，但應理解亦可採用金屬氮化物與具有六方結構的金屬氧化物之任何合適組合。
圖4係一些實施例中，含有多種擴散阻障層的多種半導體裝置之響應輪廓。第一半導體裝置響應102為用於半導體裝置的低介電常數層14中的訊號響應，且此半導體裝置只含蝕刻停止層(如前述的蝕刻停止層12)。第二半導體裝置響應104 為用於半導體裝置的低介電常數層14中的訊號響應，且此半導體裝置包含蝕刻停止層12與第一材料層8(如金屬氮化物層)。第三半導體裝置響應106為用於半導體裝置的低介電常數層14中的訊號響應，且此半導體裝置包含蝕刻停止層12與多層擴散阻障層4(包含金屬氮化物層與金屬氧化物層，比如氮化鋁與氧化鋁)。如第5圖所示，含有蝕刻停止層12與多層擴散阻障層4的半導體裝置其銅擴散/響應(如第三半導體裝置響應106)，低於只具有蝕刻停止層12的半導體裝置以及具有蝕刻停止層12與第一材料層8的半導體裝置之銅擴散/響應(如第一半導體裝置響應102與第二半導體裝置響應104)。多層擴散阻障層4實質上減少半導體裝置中，自金屬層6擴散至低介電常數層14的材料。
圖5係一些實施例中，形成半導體裝置之方法200的流程圖。在步驟202中，形成金屬層6於基板30與一或多個起始層上。金屬層6可包含任何合適金屬，比如銅及/或銅合金。金屬層6的形成方法可為任何合適製程，比如化學氣相沉積。
在步驟204中，形成多層擴散阻障層4的第一材料層8於金屬層6上。第一材料層8可包含金屬氮化物，其設置以避免金屬層6的金屬材料擴散。金屬氮化物可包含任何合適氮化物，比如氮化鎵、氮化鈦、氮化鋁、氮化鉭、及/或任何其他合適的金屬氮化物。
在步驟206中，可形成多層擴散阻障層4的中間材料層20於第一材料層8上。中間材料層20包含金屬氮氧化物。在一些實施例中，中間材料層20的金屬與第一材料層8所含的金屬相同。中間材料層20的形成方法可為氧化第一材料層8的 一部份，以形成金屬氮氧化物。在其他實施例中，中間材料層20的形成方法可為任何合適的沉積方法，比如化學氣相沉積。
在步驟208中，形成多層擴散阻障層4的第二材料層10於金屬層6與中間材料層20上。第二材料層10包含金屬氧化物。在一些實施例中，第二材料層10的金屬與第一材料層8及/或中間材料層20所含的金屬相同。第二材料層10的形成方法可為氧化第一材料層8及/或中間材料層10的一部份。舉例來說，一些實施例的第一材料層8包含金屬氮化物。中間材料層20可包含金屬氮氧化物，其形成方法可為氧化第一材料層8的一部份。第二材料層10的形成方法為進一步氧化第一材料層8及/或中間材料層20，以形成金屬氧化物。
在步驟210中，形成蝕刻停止層12於多層擴散阻障層4上。蝕刻停止碀12可包含任何合適材料，比如摻雜氮的碳化矽、摻雜氧的碳化矽、及/或上述之組合。蝕刻停止層12的形成方法可為任何合適方法，比如化學氣相沉積。
在步驟212中，形成低介電常數層14於蝕刻停止層12及/或多層擴散阻障層4上。低介電常數層14可包含矽、氧、碳、及/或任何其他合適材料。低介電常數層14的形成方法可為化學氣相沉積、旋轉塗佈製程、及/或人何其他合適方法。
在多種實施例中，揭露半導體裝置。半導體裝置包括：金屬層；絕緣層，位於金屬層上；以及多層擴散阻障層，位於金屬層上並位於金屬層與絕緣層之間。多層擴散阻障層包括：第一材料層，包含金屬氮化物；以及第二材料層，包含金屬氧化物。
在一些實施例中，上述半導體裝置之第一材料層的金屬氮化物與第二材料層的金屬氧化物包含相同金屬。
在一些實施例中，上述半導體裝置之第二材料層的金屬氧化物其形成方法為氧化第一材料層的金屬氮化物。
在一些實施例中，上述半導體裝置之多層擴散阻障層包括至少一中間層位於第一材料層與第二材料層之間。
在一些實施例中，上述半導體裝置中至少一中間層包含金屬氮氧化物。
在一些實施例中，上述半導體裝置之金屬氮化物包括氮化鎵、氮化鋁、氮化鈦、或氮化鉭，而金屬氧化物包括氧化鎵、氧化鋁、氧化鈦、或氧化鉭。
在一些實施例中，上述半導體裝置之第二材料層的金屬氧化物具有六方結構。
在一些實施例中，上述半導體裝置之多層擴散阻障層的厚度介於約10Å至約50Å之間。
在一些實施例中，上述半導體裝置包括蝕刻停止層於多層擴散阻障層與絕緣層之間。
在一些實施例中，上述半導體裝置之蝕刻停止層包括摻雜氮的碳化矽、摻雜氧的碳化矽、或上述之組合。
在多種實施例中，揭露半導體裝置。半導體裝置包括金屬層；多層擴散阻障層，位於金屬層上；蝕刻停止層，位於多層擴散阻障層上；以及低介電常數層，位於蝕刻停止層上。多層擴散阻障層包括：第一材料層，包含金屬氮化物；中間材料層，包含金屬氮氧化物；以及第二材料層，包含金屬氧 化物。
在一些實施例中，上述半導體裝置之每一金屬氮化物、金屬氮氧化物、與金屬氧化物中的金屬包含相同金屬。
在一些實施例中，上述半導體裝置之中間材料層的形成方法為氧化第一材料層的一部份，而第二材料層的形成方法為氧化中間材料層的一部份。
在一些實施例中，上述半導體裝置之金屬氮化物包括氮化鎵、氮化鋁、氮化鈦、或氮化鉭，金屬氮氧化物包括氮氧化鎵、氮氧化鋁、氮氧化鈦、或氮氧化鉭，而金屬氧化物包括氧化鎵、氧化鋁、氧化鈦、或氧化鉭。
在一些實施例中，上述半導體裝置之第二材料層的金屬氧化物具有六方結構。
在一些實施例中，上述半導體裝置之多層擴散阻障層的厚度實質上介於10Å至50Å之間。
在一些實施例中，上述半導體裝置之蝕刻停止層包括摻雜氮的碳化矽、摻雜氧的碳化矽、或上述之組合。
在多種實施例中，揭露半導體裝置的形成方法。方法包括沉積導電金屬層；形成擴散阻障層於導電金屬層上。擴散阻障層包括沉積於導電金屬層上的金屬氮化物層，以及金屬氮化物層上的金屬氧化物層。沉積絕緣層於擴散阻障層上。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者 亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
應理解此處不需揭露所有優點，所有實施例或例子不需具有特定優點，且其他實施例或例子可提供不同優點。
2a:半導體裝置
4a:多層擴散阻障層
6:金屬層
8:第一材料層
10:第二材料層
14:低介電常數層
20:中間材料層

Claims (10)

  1. 一種半導體裝置，包括：一金屬層；一絕緣層，位於該金屬層上；以及一多層擴散阻障層，位於該金屬層上並位於該金屬層與該絕緣層之間，且該多層擴散阻障層包括：一第一材料層，包含一金屬氮化物；一第二材料層，位於該第一材料層上並包含一金屬氧化物；以及至少一中間層位於該第一材料層與該第二材料層之間，且該至少一中間層包含金屬氮氧化物，且該至少一中間層直接接觸該第一材料層和該第二材料層。
  2. 如請求項1之半導體裝置，其中該金屬氮化物包括氮化鎵、氮化鋁、氮化鈦、或氮化鉭，而金屬氧化物包括氧化鎵、氧化鋁、氧化鈦、或氧化鉭。
  3. 如請求項1或2之半導體裝置，其中該第二材料層的金屬氧化物具有六方結構。
  4. 如請求項1或2之半導體裝置，更包括一蝕刻停止層於該多層擴散阻障層與該絕緣層之間，其中該蝕刻停止層包括摻雜氮的碳化矽、摻雜氧的碳化矽、或上述之組合。
  5. 一種半導體裝置，包括：一金屬層；一多層擴散阻障層，位於該金屬層上，且該多層擴散阻障層包括： 一第一材料層，包含金屬氮化物；一中間材料層，包含金屬氮氧化物；以及一第二材料層，位於該第一材料層上並包含金屬氧化物，其中該中間材料層位於該第一材料層與該第二材料層之間，且該中間材料層直接接觸該第一材料層和該第二材料層；一蝕刻停止層，位於該多層擴散阻障層上；以及一低介電常數層，位於該蝕刻停止層上。
  6. 如請求項5之半導體裝置，其中金屬氮化物、金屬氮氧化物、與金屬氧化物中的金屬包含相同金屬。
  7. 如請求項5或6之半導體裝置，其中金屬氮化物包括氮化鎵、氮化鋁、氮化鈦、或氮化鉭，金屬氮氧化物包括氮氧化鎵、氮氧化鋁、氮氧化鈦、或氮氧化鉭，而金屬氧化物包括氧化鎵、氧化鋁、氧化鈦、或氧化鉭。
  8. 如請求項5或6之半導體裝置，其中該第二材料層的金屬氧化物具有六方結構。
  9. 一種半導體裝置的形成方法，包括：沉積一導電金屬層；形成一擴散阻障層於該導電金屬層上，該擴散阻障層包括沉積於該導電金屬層上的一金屬氮化物層，形成於該金屬氮化物層上的至少一金屬氮氧化物層，以及該至少一金屬氮氧化物層上的一金屬氧化物層，其中該至少一金屬氮氧化物層直接接觸該金屬氮化物層和該金屬氧化物層；以及沉積一絕緣層於該擴散阻障層上。
  10. 如請求項9之半導體裝置的形成方法，其中形成該金屬氧化物層的方法包括氧化該至少一金屬氮氧化物層的一部份。
TW107122584A 2017-06-30 2018-06-29 半導體裝置與其形成方法 TWI766055B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762527138P 2017-06-30 2017-06-30
US62/527,138 2017-06-30
US16/009,925 US10749004B2 (en) 2017-06-30 2018-06-15 Semiconductor device having a multi-layer diffusion barrier
US16/009,925 2018-06-15

Publications (2)

Publication Number Publication Date
TW201906077A TW201906077A (zh) 2019-02-01
TWI766055B true TWI766055B (zh) 2022-06-01

Family

ID=64739227

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107122584A TWI766055B (zh) 2017-06-30 2018-06-29 半導體裝置與其形成方法

Country Status (3)

Country Link
US (3) US10749004B2 (zh)
CN (1) CN109216320B (zh)
TW (1) TWI766055B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10749004B2 (en) 2017-06-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a multi-layer diffusion barrier
CN115701654A (zh) * 2021-08-02 2023-02-10 长鑫存储技术有限公司 半导体结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6773930B2 (en) * 2001-12-31 2004-08-10 Texas Instruments Incorporated Method of forming an FeRAM capacitor having a bottom electrode diffusion barrier
US20060264066A1 (en) * 2005-04-07 2006-11-23 Aviza Technology, Inc. Multilayer multicomponent high-k films and methods for depositing the same
US20070080426A1 (en) * 2005-10-11 2007-04-12 Texas Instruments Incorporated Single lithography-step planar metal-insulator-metal capacitor and resistor
US20100155953A1 (en) * 2008-12-19 2010-06-24 Unity Semiconductor Corporation Conductive oxide electrodes
US20160204190A1 (en) * 2015-01-08 2016-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing copper contamination in metal-insulator-metal (mim) capacitors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246910B (zh) * 2007-02-13 2012-06-06 中芯国际集成电路制造(上海)有限公司 金属-绝缘-金属型电容器及其制作方法
EP2436037B1 (en) * 2009-05-28 2020-04-15 Thin Film Electronics ASA Semiconductor devices on diffusion barrier coated substrates and methods of making the same
CN102955312B (zh) * 2012-11-14 2015-05-20 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105940141A (zh) * 2014-01-30 2016-09-14 山特维克知识产权股份有限公司 氧化铝涂层切削工具
CN106784013A (zh) * 2016-11-29 2017-05-31 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置
US10749004B2 (en) * 2017-06-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a multi-layer diffusion barrier

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6773930B2 (en) * 2001-12-31 2004-08-10 Texas Instruments Incorporated Method of forming an FeRAM capacitor having a bottom electrode diffusion barrier
US20060264066A1 (en) * 2005-04-07 2006-11-23 Aviza Technology, Inc. Multilayer multicomponent high-k films and methods for depositing the same
US20070080426A1 (en) * 2005-10-11 2007-04-12 Texas Instruments Incorporated Single lithography-step planar metal-insulator-metal capacitor and resistor
US20100155953A1 (en) * 2008-12-19 2010-06-24 Unity Semiconductor Corporation Conductive oxide electrodes
US20160204190A1 (en) * 2015-01-08 2016-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing copper contamination in metal-insulator-metal (mim) capacitors

Also Published As

Publication number Publication date
CN109216320A (zh) 2019-01-15
CN109216320B (zh) 2021-10-22
US20220190122A1 (en) 2022-06-16
US10749004B2 (en) 2020-08-18
US20190006474A1 (en) 2019-01-03
US11742393B2 (en) 2023-08-29
US11264467B2 (en) 2022-03-01
TW201906077A (zh) 2019-02-01
US20200365695A1 (en) 2020-11-19

Similar Documents

Publication Publication Date Title
TWI401745B (zh) Semiconductor device and manufacturing method thereof
US8349731B2 (en) Methods for forming copper diffusion barriers for semiconductor interconnect structures
JP2007258457A (ja) 半導体装置およびその製造方法
JP2007329478A (ja) 超小型電子部品構造体、超小型電子部品構造体を製造する方法
JP2013062464A (ja) 半導体装置および半導体装置の製造方法
TWI766055B (zh) 半導體裝置與其形成方法
TW201921508A (zh) 半導體裝置之製造方法
TW559958B (en) Dual-damascene interconnects without an etch stop layer by alternating ILDs
JP2010027874A (ja) 半導体装置とその製造方法
JP2007165395A (ja) 半導体装置およびその製造方法
US6894364B2 (en) Capacitor in an interconnect system and method of manufacturing thereof
JP2008258431A (ja) 半導体装置、およびその製造方法
JP5364765B2 (ja) 半導体装置及び半導体装置の製造方法
JP2008047817A (ja) 半導体装置
JP2006278493A (ja) 半導体装置とその製造方法
KR100613282B1 (ko) 반도체 장치의 캐패시터 및 그의 제조 방법
US10957644B2 (en) Integrated structures with conductive regions having at least one element from group 2 of the periodic table
JP2011138994A (ja) オーディオ用抵抗体の製造方法
KR100504942B1 (ko) 반도체 소자의 캐패시터 제조 방법
JP2010010372A (ja) 電子装置及びその製造方法
JP2007188935A (ja) Ｍｉｍ容量素子およびその製造方法
JP2010050360A (ja) 半導体装置の製造方法
JP2010003894A (ja) 半導体装置の製造方法及び半導体装置
KR100588640B1 (ko) 반도체 소자 제조방법
JP2009054646A (ja) 半導体装置