CN1230878C - 半导体装置及其制备方法 - Google Patents

半导体装置及其制备方法 Download PDF

Info

Publication number
CN1230878C
CN1230878C CNB021181721A CN02118172A CN1230878C CN 1230878 C CN1230878 C CN 1230878C CN B021181721 A CNB021181721 A CN B021181721A CN 02118172 A CN02118172 A CN 02118172A CN 1230878 C CN1230878 C CN 1230878C
Authority
CN
China
Prior art keywords
film
interlayer dielectric
silicon nitride
wiring
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021181721A
Other languages
English (en)
Other versions
CN1383192A (zh
Inventor
上田靖彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ps4 Russport Co ltd
Original Assignee
NEC Electronics Corp
Hitachi Ltd
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, Hitachi Ltd, NEC Corp filed Critical NEC Electronics Corp
Publication of CN1383192A publication Critical patent/CN1383192A/zh
Application granted granted Critical
Publication of CN1230878C publication Critical patent/CN1230878C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种以与布线层自对准的方式简单地形成微型接触孔的方法。在硅基片的表面上形成栅绝缘膜，栅极和保护绝缘层，将掩蔽绝缘膜沉积在整个表面上以覆盖源/漏扩散层。接着，在掩蔽绝缘膜上层压层间绝缘膜。将氮气加入到C5F8和O2的混合气体中，得到的混合气体用等离子体激发，以作为蚀刻气体。使用掩蔽绝缘膜作为蚀刻阻挡者，采用反应性离子蚀刻(RIE)蚀刻层间绝缘膜，以形成接触孔。保护绝缘层优选使用氮化硅膜。掩蔽绝缘层优选氮化硅膜或碳化硅膜。

Description

半导体装置及其制备方法
技术领域
本发明涉及一种半导体装置及其制备方法，更具体而言，涉及一种接触孔的结构，该接触孔在半导体装置的多层布线结构的布线层之间伸展，并涉及一种制备该接触孔结构的方法。
背景技术
半导体装置的高度微型化和集成化的趋势仍然在明显地推进。现在，在实验基础上已经开发和制造出了超高度集成的半导体装置，例如在约0.15μm的空间基础上设计出了逻辑设备，诸如1-吉比特动态随机存取存储器(GbDRAM)的存储设备等。但是，半导体装置中的这种高度微型化使其很难形成在半导体装置的任何结构中都是必要的接触孔。
通常，通过在半导体基片上依次层压由各种材料，例如金属膜，半导体膜，绝缘膜等形成的图案来制备半导体装置。用于半导体装置图形的层压成型包括光刻法，在该方法中放置掩膜以记录下面的图形，该图形是在前面的过程中形成的，并且下一个上面的图形是与下面的图形对准的并是在其上形成的。
在形成微型接触孔时同样需要对准。例如，在包含形成于硅基片表面上的扩散层和一对上布线图(其中的每一个构成MOS晶体管的栅极)的结构中，一定要经过层间绝缘膜形成接触孔，以使接触孔置于栅极的线图之中，并到达扩散层中的预定区域。
在形成上述的接触孔时，日益微小化的尺寸基准使掩膜匹配和对准变得越来越困难。为解决这个问题，已有人提出了自对准接触(SAC)，因为其可消除用于在光掩膜上对准的设计余量。现在认为SAC技术对于形成微型接触孔是绝对必要的，并且这种SAC技术已在实践中应用。
当依赖SAC技术形成接触孔时，主要使用氮化硅(SiN)薄膜作为层间绝缘膜的蚀刻阻挡物。已提出的各种技术用于通过SAC技术形成接触孔，例如已公开的日本专利申请9-050986(JP，09050986，A)。下面，将参照图1A-1C描述在JP，09050986，A中形成接触孔的方法。
首先，如图1A所示，栅绝缘薄膜102形成于硅基片101的表面上，栅极103形成于栅绝缘薄膜102上。这里，栅极103被设计成含有硅化钨(WSi)层和多晶硅层的所谓的钨多面结构。然后，偏置氧化物膜104形成于栅极103上。进一步地，侧壁绝缘膜105形成于栅极103和偏置氧化物薄膜104的侧壁上。这里，偏置氧化物膜104和侧壁绝缘膜105是由SiOx形成的，其中SiOx薄膜是硅基氧化物薄膜。
在LDD(低搀杂的漏极)结构中形成源/漏扩散层106，随后层压SiN蚀刻阻挡膜107和层间绝缘膜108。这里，SiN蚀刻阻挡膜107是用低压(LP)CVD(化学气相沉积)法沉积的约50nm厚的氮化硅薄膜。另一方面，层间绝缘膜108是SiOx膜。
下一步，用光刻法形成抗蚀剂掩膜109，选择性蚀刻层间绝缘膜108以形成接触孔110，如图1B所示。这里，SiN蚀刻阻挡膜107的作用是蚀刻阻挡者，其能完全保护偏置氧化物膜104和侧壁绝缘膜105不受干法蚀刻的影响。
接着，改变在干法蚀刻中使用的蚀刻气体，使SiN蚀刻阻挡膜107被选择性地蚀刻掉。在这种方式中，如图1C所示形成布线111。具体而言，布线111经过接触孔110a连接源/漏扩散层106，其中接触孔是经由层间绝缘膜108和SiN蚀刻阻挡膜107形成的。这里，布线111是众所周知的层压的线层。
随着半导体装置的进一步微型化，SAC技术被更频繁地使用，同时SAC结构也不断微型化。特别地，SAC结构越来越需要通过SAC技术微型化以形成接触孔来连接存储元件中的扩散层和位线，所述存储元件由一个电容器和一个MOS晶体管组成，如在具有存储装置的情况。
下面，将参照图2A-2C描述SAC结构的微型化。
如图2A所示，栅绝缘薄膜202，202a形成于硅基片201的表面上，而栅极203，203a分别形成于栅绝缘膜202，202a上。这里，栅极203，203a是由WSi层和多晶硅层组成的所谓钨多面结构。然后，在栅极203，203a上分别形成保护绝缘层204，204a。这里，保护绝缘层204，204a是氮化硅膜。然后，形成源/漏扩散层205，205a。
接着，如图2B所示，将掩蔽绝缘膜206沉积在整个表面上。该掩蔽绝缘膜206是约30nm厚的氮化硅膜，并被施加到栅极203，203a，保护绝缘层204，204a，和源/漏扩散层205，205a的表面上。图2B中的结构与图1A-1C所示的实例的明显不同在于：在栅极的侧壁上没有形成侧壁绝缘膜。下面，如图2C所示，将层间绝缘膜207层压在掩蔽绝缘膜206上。这里，层间绝缘膜207是氧化硅薄膜，其具有采用化学机械抛光(CMP)法平整的表面。
接着，提供未示出的光致抗蚀剂掩膜，并用作干法蚀刻层间绝缘膜207的蚀刻掩膜。另外，选择性蚀刻一部分下层掩蔽绝缘膜206以形成接触孔208，其延伸到源/漏扩散层205的表面。
接着，虽然没有显示，在接触孔208中形成布线插头，而位线置于其上以连接布线插头。这样就完成了SAC基布线结构。
本发明者从包括其微型化的各个方面，研究了以与平行布置的线路图自对准的方式形成的接触孔，即如上所述的SAC结构。结果，本发明者发现，如图2A-2C所示，在微型化的半导体装置中形成SAC结构的方法将破坏接触孔的绝缘性能。其原因将在下面参照图2A-2C进行讨论。
如图2C所示，在用干法蚀刻形成穿过层间绝缘膜的接触孔208后，保护绝缘层204，204a的角落部分在栅极203，203a上被溅射蚀刻。在接触孔208中涂敷的掩蔽绝缘膜206也被溅射蚀刻。因此，如图2C所示，在接触孔208中形成了被腐蚀的部分209，209a。
通常，对于由氧化硅薄膜制成的干法蚀刻的层间绝缘膜207而言，在干法蚀刻中采用等离子体激发的反应气，以降低对保护绝缘层204，204a和由氮化硅薄膜制成的掩蔽绝缘膜206的蚀刻速度。换言之，选择蚀刻气体以使对氧化硅膜的蚀刻速度/对氮化硅膜的蚀刻速度的比例较大。
这里，本发明者在尝试了各种试验之后发现，在形成如上所述的很小或微型SAC结构时，等离子体激发的气体中的离子促进了在保护绝缘层204，204a的角落部分的溅射。这种溅射效果随着接触孔208的纵横比(即深度与开口直径的比例)变大而变得更加明显。该溅射效果降低了对氧化硅膜的蚀刻速度与对氮化硅膜的蚀刻速度的表观比，得到了如上所述的被腐蚀的部分209，209a。
若有的话，这些被腐蚀的部分209，209a会使栅极203，203a和上述位线间短路。另外，这些部件间的绝缘性质被降低。因此，这会在大规模生产半导体装置时降低生产率。
但是，尝试减少如上所述的被腐蚀的部分将需要具有如图1A-1C所示的侧壁绝缘膜的SAC结构，由此很难实现栅线之间结构的微型化。最终，结构微型化的难点构成诸如存储设备的半导体装置的高度集成和高度密集的大瓶颈。
发明内容
发明概述
本发明的一个目的是提供一种制备方法，该方法在具有布线结构的半导体装置中能够容易地以与布线自对准的方式形成更加微型化的接触孔。
本发明的另一个目的是提供一种半导体装置，其在具有布线结构的半导体装置中具有以与布线自对准的方式形成的微型化接触孔。
本发明的再一个目的是提供一种半导体装置的制备方法，该方法能够易于形成自对准的接触孔，并能增加接触孔的可靠性，所以其能应用于半导体装置的大规模生产中。
根据本发明的第一个方面，这里提供一种半导体装置的制备方法，该方法包括下列步骤：在半导体基片表面上形成的扩散层或下层布线上覆盖氧化物薄膜，以用该氧化物膜形成第一层间绝缘膜；形成按金属膜和第一氮化硅膜这个顺序层压在第一层间绝缘膜上的金属膜和第一氮化硅膜；将第一氮化硅膜和金属膜处理成布线图案，以形成上层布线；在整个表面上沉积第二氮化硅膜，使该第二氮化硅膜施加到被处理成布线图的第一氮化硅膜的顶面和侧面上，以及上层布线的侧面上；形成氧化物膜的第二层间绝缘膜，以覆盖第一层间绝缘膜上的第二氮化硅膜；和在第二层间绝缘膜上形成具有接触孔图形的蚀刻掩膜；采用蚀刻掩膜，通过干法蚀刻穿透第二层间绝缘膜；随后用处理成布线图的第一氮化硅膜和第二氮化硅膜作为蚀刻掩膜，干法蚀刻第一层间绝缘膜，以形成延伸到扩散层或下层布线的接触孔。
根据本发明的第二方面，这里提供一种制备半导体装置的方法，该方法包括下列步骤：形成按金属膜和第一氮化硅膜这个顺序经过绝缘膜层压在半导体基片上的金属膜和第一氮化硅膜；将第一氮化硅膜和金属膜处理成布线图案，以形成布线；在整个表面上沉积第二氮化硅膜，使第二氮化硅膜施加到被处理成布线图的第一氮化硅膜的顶面和侧面上，以及布线的侧面上；形成氧化物膜的第二硅层间绝缘膜，以覆盖第二氮化硅膜；和在第二层间绝缘膜上形成具有接触孔图形的蚀刻掩膜；采用蚀刻掩膜，通过干法蚀刻穿透第二层间绝缘膜；随后用处理成布线图的第一氮化硅膜和第二氮化硅膜作为蚀刻掩膜，干法蚀刻绝缘膜，以形成延伸到半导体基片表面的接触孔。
在前述方法中，在干法蚀刻第二层间绝缘膜或/和干法蚀刻第一层间绝缘膜的至少之一的过程中，优选向碳氟化合物中加入含氮的气体以作为蚀刻气体。优选碳氟化合物是一种或多种选自CF4，CHF3，CH2F2，CH3F，C4F8和C5F8的气体。含氮的气体优选是一种或多种选自氮气，氨气和一氧化二氮的气体。
采用前述技术，有可能减少在层间绝缘膜的干法蚀刻中由聚合物形成的侧壁保护膜，而且有可能减少氮化硅薄膜的溅射效果。因此，即使接触孔具有较高的纵横比，也能得到有利的SAC结构。
根据本发明的第三方面，这里提供一种半导体装置的制备方法，该方法包括下列步骤：在半导体基片表面上形成的扩散层或下层布线上覆盖氧化物薄膜，以用氧化物膜形成第一层间绝缘膜；形成按金属膜和保护绝缘层这个顺序层压在第一层间绝缘膜上的金属膜和保护绝缘层，其中保护绝缘层是由碳化硅或氮化硅制得的；将保护绝缘层和金属膜处理成布线图案，以形成上层布线；在整个表面上沉积碳化硅膜，使碳化硅膜施加到被处理成布线图的保护绝缘层的顶面和侧面上，以及上层布线上；形成氧化物膜的第二层间绝缘膜，以覆盖碳化硅膜；和在第二层间绝缘膜上形成具有接触孔图形的蚀刻掩膜；使用该蚀刻掩膜，通过干法蚀刻穿透第二层间绝缘膜；随后用处理成布线图的保护绝缘层和碳化硅膜作为蚀刻掩膜，干法蚀刻第一层间绝缘膜，以形成延伸到扩散层或下层布线的接触孔。
根据本发明的第四方面，这里提供一种半导体装置的制备方法，该方法包括下列步骤：形成按金属膜和保护绝缘层这个顺序经过绝缘膜层压在半导体基片上的金属膜和保护绝缘层，其中保护绝缘层是由碳化硅或氮化硅制得的；将保护绝缘层和金属膜处理成布线图案，以形成布线；将碳化硅膜沉积到被处理成布线图的保护绝缘层的顶面和侧面上，以及布线的侧面上；形成氧化物膜的第二层间绝缘膜，以覆盖绝缘膜上的碳化硅膜；和在第二层间绝缘膜上形成具有接触孔图形的蚀刻掩膜；使用该蚀刻掩膜，通过干法蚀刻穿透第二层间绝缘膜；随后用处理成布线图的保护绝缘层和碳化硅膜作为蚀刻掩膜，干法蚀刻绝缘膜，以形成延伸到半导体基片表面的接触孔。
在前述方法中，在干法蚀刻第二层间绝缘膜和干法蚀刻第一层间绝缘膜的至少之一的过程中，优选向作为蚀刻气体的碳氟化合物中加入氧气。
采用前述技术，在层间绝缘膜的干法蚀刻中作为蚀刻阻挡者的碳化硅膜的性能大为改善。因此，即使接触孔具有很高的纵横比，也能得到有利的和高质量的SAC结构。
根据本发明的第五个方面，这里提供一种半导体装置的制备方法，该方法包括下列步骤：在半导体基片上以层叠方式沉积氧化硅膜和氮化硅膜；使用氮化硅薄膜作为干法蚀刻氧化硅膜的掩膜，并使用含有碳氟化合物气体和加入到其中的含氮气体的蚀刻气体，选择性干法蚀刻氧化硅膜。在该方法中，优选蚀刻气体中的碳氟化合物为C4F8或C5F8，并优选氮气的加入量为80％(体积)或更高。
根据本发明的第六方面，这里提供一种具有多层布线结构的半导体装置，该结构包括经过绝缘膜安置在半导体基片上的一对导线；在导线的顶面上形成布线结构图形的保护绝缘层，该绝缘层由碳化硅或氮化硅制成；在保护绝缘层的顶面和侧面以及导线的侧面上形成的掩蔽绝缘膜，该绝缘膜由碳化硅制成；为覆盖掩蔽绝缘膜形成的层间绝缘膜；和延伸穿过层间绝缘膜的接触孔，其中掩蔽绝缘膜残留在接触孔的侧面上。
在本发明上述的各个方面中，优选层问绝缘膜包含选自下列的薄膜：氧化硅膜，硅倍半噁烷基绝缘膜，和包括至少一种Si-H键，Si-CH3键和Si-F键的硅石膜。
具体而言，在本发明中，构成半导体装置布线结构的导线是用不同于层间绝缘膜的绝缘材料涂敷的。这里，导线可具有这样的部分，在这部分中导线是彼此平行地放置的，并且在这些导线之间的间隔中具有接触孔。然后，用绝缘材料作为蚀刻阻挡者，以在层间绝缘膜的干法蚀刻中形成用于形成接触孔的SAC结构。如上所述，根据本发明，在光刻胶方法中可省去用于掩膜匹配的边缘区域，并且可在高度可控下形成微型化的SAC结构。这对半导体装置的高度集成或高度密集是非常有利的。另外，根据本发明形成接触孔的方法可很容易地应用到半导体装置的大规模生产技术上。而且，这种形成接触孔的方法在制备半导体装置时可以是简单的，并且可以保证得到高的生产率。当用本发明来制备DRAM(动态随机存取存储器)时，存储器元件的尺寸比使用现有技术时的尺寸降低了很多。随着用于构成存储元件的空间基础变小，这种效果变得更加明显。
参照用于图解本发明实施例的附图，本发明的上述和其它目的、特征和优点在下面的描述中将会变得很清楚。
附图简要说明
图1A-1C所示是按照工艺顺序形成SAC结构的常规方法的截面图；
图2A-2C所示是按照工艺顺序形成微型化SAC结构的常规方法的截面图；
图3A-3C所示是按照工艺顺序形成本发明第一个实施方案的SAC结构的截面图；
图4是反映在用于形成SAC结构的RIE(反应离子蚀刻)方法中蚀刻气体效果的曲线。
图5A-5C所示是按照工艺顺序形成本发明第二个实施方案的SAC结构的截面图；
图6是反映在第二个实施方案中蚀刻阻挡者效果的曲线；和
图7A-7E所示是按照工艺顺序形成本发明第三个实施方案的SAC结构的截面图；
发明详述
下面，将参照图3A-3C描述在本发明第一个实施方案中形成自对准接触(SAC)孔的方法。
如图3A所示，按照与图2A-2C中描述的对应物相似的方式，在硅基片1的表面上形成由氮氧化硅薄膜形成的约4nm厚的栅绝缘膜2，2a，在栅绝缘膜2，2a上分别形成栅极3，3a。这里，栅极3，3a是所谓的包含WSi(硅化钨)层和多晶硅层的钨多面结构，其作为实例的厚度和图形宽度为150nm。然后，分别在栅极3，3a上形成保护绝缘层4，4a。这里，保护绝缘层4，4a是厚度为100nm的第一氮化硅膜。然后，形成源/漏扩散层5，5a。栅极3，3a彼此的间隔是150nm。
然后，如图3B所示，采用热CVD法将掩蔽绝缘膜6沉积在整个表面上。掩蔽绝缘膜6是厚度约30nm的第二氮化硅膜，并且其施加到栅极3，3a，保护绝缘层4，4a和源/漏扩散层5，5a的表面上。
使用硅烷(SiH4)和氨(NH3)的混合气体作为沉积反应气体，在750℃-800℃的沉积温度下进行热CVD方法。特别地，在该CVD过程中，NH3的流速可以高于SiH4气。具体而言，选择高达约100的NH3气流速/SiH4气流速比。在这样大的比例下，掩蔽绝缘膜6共形地施加到栅极3，3a，保护绝缘层4，4a和源/漏扩散层5，5a的表面上。这里，基于热CVD的沉积条件为：可以选择的反应气体的总压力为例如高达1/4-1/2的大气压，即约4×104Pa，结果改善了分级覆盖性，并且在栅极3，3a，保护绝缘层4，4a和源/漏扩散层5，5a的表面上得到厚度基本相同的氮化物薄膜。应该认识到，与沉积氮化硅膜的常规低压CVD法相比，在该实施方案中氮化硅膜的沉积涉及反应过程中极高的总压力。根据迄今为止所作的研究，优选总气压值为1×104Pa-6×104Pa。
如图3C所示，随后将层间绝缘膜7层压在掩蔽绝缘膜6上。这里，层间绝缘膜7是厚度约为700nm的氧化硅膜，其表面是用CMP(化学机械抛光)法平整过的。
然后，采用干法RIE(反应性离子蚀刻)，光刻胶掩膜作为蚀刻掩膜，对层间绝缘膜7进行蚀刻。虽然RIE本身是众所周知的技术，但在该实施方案中，在RIE方法中使用的蚀刻气体的选择是相当关键的。因此，将参照图4描述在RIE方法中的蚀刻条件，图4所示为向形成SAC结构的反应物气体中加入氮气(N2)的效果。在该实施方案中，采用RIE技术，使用两个不同频率下的RF(射频)能量进行干法蚀刻。
具体而言，使用施加于其上的13.56MHz-60MHz频率下的RF能量，和另一个约1MHz的RF能量，用等离子体激发蚀刻气体。
在双频RIE技术中，氮气加入到八氟环戊烯(C5F8)和氧气(O2)的混合气体中以作为蚀刻气体。然后，再将用于激发等离子体的氩气(Ar)加入到得到的混合气体中。这样得到的蚀刻气体对保护绝缘层4，4a或层间绝缘膜7下的掩蔽绝缘层6的蚀刻速度明显降低。换言之，在高度可控下可降低对氮化硅膜(Si3N4)的蚀刻速度与对氧化硅(SiO2)膜的蚀刻速度的比值。
图4的横轴表示加入到C5F8和O2混合气体中的N2比例。在这种情况下，C5F8和O2混合气体的总量保持恒定，而加入的N2比例随着Ar气的量而改变。图4纵轴表示对氮化硅(Si3N4)膜的蚀刻速度与对氧化硅(SiO2)膜的蚀刻速度的比值。从图4可以看出，当横轴上N2气量/蚀刻气体量的值为0.8或更高时，蚀刻速度的比值急剧下降，因此选择比例(selection ratio)急剧增加。换言之，氮化硅膜作为蚀刻阻挡者的性能被明显改善了。当向八氟环丁烷(C4F8)和氧气的混合气体中加入氮气作为蚀刻气体，并向其中再加入氩气时，可发现如图4所示的类似的结果。
虽然目前还没有阐明这种现象的理由，但据认为这种现象的出现是因为向上述的蚀刻气体中加入的氮气限制了保护绝缘层角落部分的溅射，所述保护绝缘层是由氮化硅膜制得的，或是因为防止了激发的等离子体中的氟离子对氮化硅膜的蚀刻。
采用这种方式，在蚀刻层间绝缘膜7的RIE方法中，掩蔽绝缘膜6或保护绝缘层4，4a也很难被蚀刻。
随后，将蚀刻气体由前述的混合气体改变为三氟甲烷(CHF3)和一氧化碳(CO)的混合气体，进行双频RIE，以除去底部上的掩蔽绝缘膜6，使扩散层5的表面暴露出来。因此，如图3C所示，掩蔽绝缘膜6a留在栅极3，3a和保护绝缘层4，4a的侧壁上。在这种情况下，残留的掩蔽绝缘膜6a的厚度约为25nm。采用这种方式，延伸到扩散层5表面的接触孔8是如图3C所示形成的。随后，尽管未示出，在接触孔8中形成插头，并将位线置于其上以连接插头。在这种情况下接触孔8的深度和开口直径分别为700nm和100nm，所以其纵横比约为7。
在该实施方案中，保护绝缘层和掩蔽绝缘膜形成于栅极的周围，其功能是在形成接触孔的RIE方法中作为足够的蚀刻掩膜。因而，SAC结构不被腐蚀，其将以别的方式出现，并且可以以与栅极自对准的方式形成接触孔。
下面，将参照图5A-5C描述本发明第二个实施方案中自对准接触孔的制备方法。在图5A-5C中，与图3A-3C中相同的部件用相同的数字表示。
类似地，在如图5A所示的第二个实施方案中，栅绝缘膜2，2a和栅极3，3a也形成于硅基片1的表面上，保护绝缘层9，9a分别形成于栅极3，3a上。这里，保护绝缘层9，9a是厚度为100nm的第一碳化硅膜。然后，形成源/漏扩散层5，5a。栅极3，3a彼此的间隔为150nm。使用三甲基硅烷(SiH(CH3)3)作为反应气体，采用等离子体CVD法对构成保护绝缘层9，9a的碳化硅膜进行沉积。以这种方式形成的碳化硅膜具有绝缘性质，并且其介电常数等于4.6，该值接近于氧化硅膜的介电常数，其值为4.0。
接着，如图5B所示，采用热CVD法将掩蔽绝缘膜10沉积在整个表面上。掩蔽绝缘膜10是厚度约为30nm的第二碳化硅膜，并且其被施加到栅极3，3a，保护绝缘层9，9a，和源/漏扩散层5，5a的表面上。使用三氯硅烷(SiHCl3)和丙烷(C3H8)的混合气体作为用于沉积的反应气体，在约750℃的沉积温度下进行热CVD法。在前述条件下用热CVD法沉积的掩蔽绝缘膜10，被共形地施加到栅极3，3a，保护绝缘层9，9a和源/漏扩散层5，5a的表面上。这里，碳化硅膜显示出良好的分级覆盖性，并且掩蔽绝缘膜10在栅极3，3a的侧面，保护绝缘层9，9a的侧面和顶面和源/漏扩散层5，5a的表面上具有基本上相同的厚度。
随后，如图5C所示，将层间绝缘膜7层压在掩蔽绝缘膜10上。然后用光刻胶掩膜作为蚀刻掩膜对层间绝缘膜7进行干法蚀刻。在这种情况下，按照与第一实施方案中类似的方式，基于使用双频RF能量的RIE进行干法蚀刻。在第二个实施方案中，在双频RIE中使用作为蚀刻气体的C5F8和O2混合气体激发等离子体，所述混合气体中加入了氩气。与第一实施方案相比，这样的蚀刻气体能进一步降低对保护绝缘层9，9a或对层间绝缘膜7下的掩蔽绝缘膜10的蚀刻速度。换言之，可在高度可控下降低对碳化硅(SiC)膜的蚀刻速度与对氧化硅(SiO2)膜的蚀刻速度的比值。
下面，将参照图6描述前面的对保护绝缘层9，9a或掩蔽绝缘层10的蚀刻速度的降低。图6为涂在栅极周围的绝缘材料的效果曲线图，显示了当氮化硅膜或碳化硅膜在氧化硅膜下层叠，且上面的氧化硅膜是被RIE干法蚀刻过的时候，对氮化硅膜或碳化硅膜作为蚀刻阻挡者的性能的研究结果。图6的纵轴表示被等离子体激发的加入了氩气的C5F8和O2的混合气体干法蚀刻氧化硅膜形成接触孔的蚀刻速度，氧化硅膜的功能是作为层间绝缘膜，随后在相同的蚀刻条件下蚀刻氮化硅膜或碳化硅膜。图6的横轴表示接触孔的深度。这里，对氧化硅膜的蚀刻速度为400nm/min。在该曲线上，接触孔的深度等于0意味着在氮化硅膜或碳化硅膜上没有氧化硅膜。
从图6可以看出，对碳化硅膜的蚀刻速度为25nm/min，所以其作为蚀刻阻挡者的性能高于氮化硅膜，对氮化硅膜的蚀刻速度约为40nm/min。另外，随着接触孔的深度增加，对氮化硅膜的蚀刻速度也变快。相反，随着接触孔深度增加，对碳化硅膜的蚀刻速度变慢。换言之，根据第二个实施方案，随着半导体装置的进一步微型化并且接触孔具有更大的纵横比，降低蚀刻速度的效果变得更加明显。按照这种方式，在蚀刻层间绝缘膜7的RIE方法中可防止掩蔽绝缘膜10或保护绝缘层9，9a被蚀刻。
随后，将蚀刻气体改为CHF3和N2的混合气体进行双频RIE，以除去在接触孔底部的掩蔽绝缘膜10，使扩散层5的表面暴露出来。按照这种方式，如图5C所示，掩蔽绝缘膜10a留在栅极3，3a和保护绝缘层9，9a的侧壁上。这里，残余的掩蔽绝缘膜10a的厚度约为30nm。按照这种方式，如图5C所示，形成延伸到扩散层5表面的接触孔8。随后，尽管未示出，在接触孔8中形成插头，并将位线置于其上以连接插头。在这种情况下，接触孔8的深度和开口直径分别为700nm和90nm，所以其纵横比约为8。
在第二个实施方案中，形成于栅极周围的保护绝缘层和掩蔽绝缘膜是由碳化硅形成的。这种绝缘膜作为蚀刻阻挡者具有极高的性能。其在高度可靠性下能形成具有较大纵横比、与栅极自对准的微型接触孔。
前述的实施方案对SAC基接触孔8的形成已进行了描述，所述接触孔置于一对栅极3，3a之间，平行布置，并延伸到硅基片1的表面上。这里，可以形成掩蔽绝缘膜6，10以覆盖栅绝缘膜2，其留下作为在源/漏扩散层5上的薄绝缘膜。或者，可以除去在源/漏扩散层5上的栅绝缘膜，而形成另外一种薄膜作为绝缘膜。在任何情况下，本发明都能极大地降低掩蔽绝缘膜6，10的厚度。这有利于降低栅极3，3a之间的距离，结果可明显改善集成性。
下面，将参照图7A-7E描述本发明第三个实施方案。在第三个实施方案中，以与布线层例如位线自对准的方式形成接触孔，所述位线是平行布置的。
如图7A所示，采用离子注入或热处理方法在P-导电型的硅基片11的表面上形成N-导电型的扩散层12，12a。然后，形成厚度约为500nm的第一层间绝缘膜13。通过采用等离子体CVD方法沉积氧化硅膜制备第一层间绝缘膜13，随后采用CMP方法平整氧化硅膜。采用CVD方法或溅射方法，将厚度为50nm的钨(W)膜或含有W和氮化钨(WN)的层压膜沉积在平整过的第一层间绝缘膜13上。然后，采用热CVD法形成保护绝缘层。这里，保护绝缘层是厚度为200nm的碳化硅膜。
随后，使用光刻胶掩膜作为蚀刻掩膜，采用RIE技术处理保护绝缘层。在RIE方法中使用的蚀刻气体是被等离子体激发的四氟甲烷(CF4)气体和氮气的混合气体。这里，可以使用氨气(NH3)来代替氮气。可以使用二氟甲烷(CH2F2)，或氟碳化合物气体例如CHF3，C4F8，CH3F来代替CF4气体。
然后用基于ICP(感应耦合等离子体)或微波激发的电子回旋共振(ECR)的等离子体蚀刻装置于法蚀刻金属膜。这种干法蚀刻使用的反应气体含有六氟化硫(SF6)，氮气(N2)和氯气(Cl2)的混合气体，并且该混合气体中加入了CF4气体或C4F8气体。使用这种反应气体可将对碳化硅膜的蚀刻速度与对钨的蚀刻速度的比值降低到约为1/5。
从而，如图7A所示，层叠形成布线图中的第一线路14和保护绝缘层15。这里，作为实例的布线图的图形宽度和图形间距都等于0.2m。
接着，如图7B所示，用热CVD法沉积碳化硅膜，以在第一层间绝缘膜13的表面，第一线路14的侧面和保护绝缘层15的表面上形成厚度约为70nm的掩蔽绝缘膜16。在约750℃的沉积温度下，使用SiHCl3和丙烷(C3H8)的混合气体作为用于沉积的反应气体进行热CVD法。按照与第二实施方案相似的方式，将掩蔽绝缘膜16共形地施加到组成图案的第一线路14，保护绝缘层15和第一层间绝缘膜13上。
然后，采用各向异性的干法蚀刻完全蚀刻或深蚀刻(etch back)掩蔽绝缘膜16。按照这种方式，如图7C所示，在第一线路14和保护绝缘层15的侧壁形成约50nm厚的侧壁绝缘膜17。这里，使用被等离子体激发的NF3和N2的混合气体作为蚀刻气体。当使用这样的蚀刻气体时，可降低对氧化硅膜的蚀刻速度与对碳化硅膜的蚀刻速度的比值，所以可在深蚀刻方法中基本上防止第一层间绝缘膜13的表面被蚀刻。侧壁绝缘膜17的功能是与保护绝缘层15一起作为第一线路14的保护绝缘层。
下面，如图7D所示，形成厚度约700nm的第二层间绝缘膜18。采用CVD法通过沉积氧化硅膜制备第二层间绝缘膜18，随后采用CMP法平整氧化硅膜。然后，采用光刻胶技术形成具有接触孔图形的抗蚀剂掩膜19，接着用抗蚀剂掩膜19作为蚀刻掩膜，干法蚀刻第二层间绝缘膜18和第一层间绝缘膜13。按照这种方式，如图7D所示形成接触孔20，20a，其中接触孔20，20a位于彼此相邻的第一线路14之间的间隔中，其穿透层间绝缘膜13，18并延伸到扩散层12，12a的表面。这里，保护绝缘层15和侧壁绝缘膜17保护第一线路14不被蚀刻。
用于形成接触孔20，20a的干法蚀刻基于RIE技术，该技术使用双频RF能量。这里，使用施加于其上的一个频率为13.56MHz-60MHz的RF能量，另一个约为1MHz的RF能量激发等离子体。在这种双频RIE中，使用被等离子体激发的C5H8，O2和Ar的混合气体作为蚀刻气体。当使用这种蚀刻气体时，可增加对氧化硅膜的蚀刻速度与对碳化硅膜的蚀刻速度的比值，所以在RIE方法中可基本上防止侧壁绝缘膜17或保护绝缘层15被蚀刻。因而，侧壁绝缘膜17在形成接触孔20，20a的RIE方法中还有作为第一层间绝缘膜13的蚀刻掩膜的功能。
在使用氧等离子体通过抛光除去抗蚀剂掩膜14后，得到的结构用稀氟酸(DHF)处理。在该处理过程中，将该结构在DHF浸渍10秒钟以除去含氟有机聚合物或重金属污染物，该污染物是在形成接触孔20，20a时产生的。
下面，如图7E所示，分别在接触孔20，20a中填充接触插头21，21a，所述接触孔是以与第一线路14自对准的方式形成的，其中第一线路14是被保护绝缘层15和侧壁绝缘膜17环绕的。进一步形成用于连接接触插头20，20a的第二线路。这里，接触插头20，20a分别用于连接扩散层12，12a。在这种情况下接触孔20，20a的深度和开口直径分别为1700nm和120nm，所以它们的纵横比约为15。
在第三个实施方案中，在形成接触孔的RIE方法中，使用形成于第一线路14周围的保护绝缘层15和侧壁绝缘膜17作为蚀刻掩膜。由于这个原因，可以以与第一线路14自对准的方式与接触孔形成第一层间绝缘膜13。另外，即使接触孔具有较高的纵横比，也能提供有利的和高质量的SAC结构。
按照前述方式，在多层布线结构中的SAC结构可被进一步微型化，因此可明显改善半导体装置的集成性。
虽然前面的各个实施方案已对布线层进行了描述，所述布线层是由钨膜或含有钨和氮化钨的金属层压膜形成的，但本发明不局限于这些材料。类似地，本发明可应用到这样的布线层上，该布线层是由例如钼(Mo)，钽(Ta)，钛(Ti)等的难熔金属形成的，或应用到诸如铂(Pt)，钌(Ru)等的金属膜上。
而且，对使用氧化硅膜形成层间绝缘膜的前述实施方案进行了描述。但是本发明不局限于用于形成层间绝缘膜的这种特定材料。或者，层间绝缘膜可以由硅倍半噁烷基团制得的绝缘膜形成，或者由包括Si-H键，Si-CH3键和Si-F键中至少一种的硅石薄膜形成。这里，由硅倍半噁烷基制得的绝缘膜是指Si-O基介电薄膜。这种绝缘薄膜可以是低介电薄膜，例如氢硅倍半噁烷，甲基硅倍半噁烷，甲基化的氢硅倍半噁烷，或氟化的硅倍半噁烷，它们属于硅倍半噁烷基团。
再有，层间绝缘膜可以由具有低介电常数的有机绝缘膜形成。这种有机绝缘膜可以包括有机聚硅氨烷，BCB(苯并环丁烷)，聚酰亚胺，等离子体CF聚合物，等离子体CH聚合物，SiLK(R)，Teflon AF(R)，聚对二甲苯N(R)，聚对二甲苯AF4(R)，聚萘N等。
而且，对于保护绝缘层或掩蔽绝缘膜，可以使用氮氧化硅(SiON)膜或氧化铝(Al2O3)膜来代替氮化硅膜。虽然对使用碳化硅膜作为保护膜的第二和第三实施方案进行了描述，但也可以使用氮化硅膜作为保护绝缘层。
对于在用于层间绝缘膜的蚀刻气体中使用的碳氟化合物气体，除了C4F8或C5F8之外，可以使用CF4，CHF3，CH2F2和CH3F。另外，对于含氮的气体，除了氮气外，可以使用氨气或一氧化二氮(N2O)气体。
如图4所示，向C4F8或C5F8和O2的混合气体中加入N2的效果不局限于形成SAC结构。通常，当在蚀刻氧化硅膜的干法蚀刻中使用氮化硅膜作为蚀刻掩膜时，也会得到类似的效果。
虽然已使用特定的术语对本发明的优选实施方案进行了描述，但这种描述仅是用于说明的目的，应该理解，在不脱离后附权利要求的精神或范围的条件下，可进行改变和变化。

Claims (15)

1.一种半导体装置的制备方法，包括下列步骤：
将氧化物膜覆盖在形成于半导体基片表面上的扩散层或下布线上，以用氧化物膜形成第一层间绝缘膜；
形成按照金属膜和第一氮化硅膜这个顺序层压在所述第一层间绝缘膜上的金属膜和第一氮化硅膜；
将所述第一氮化硅膜和所述金属膜处理成布线图案，以形成上层布线；
将第二氮化硅膜沉积在整个表面上，使所述第二氮化硅膜施加到被处理成所述布线图案的所述第一氮化硅膜的顶面和侧面上，以及所述上层布线的侧面；
形成氧化物膜的第二层间绝缘膜，以覆盖所述第一层间绝缘膜上的所述第二氮化硅膜；和
在所述第二层间绝缘膜上形成具有接触孔图案的蚀刻掩膜，使用所述的蚀刻掩膜，通过干法蚀刻穿透所述第二层间绝缘膜，随后用处理成所述布线图案的所述第一氮化硅膜和所述第二氮化硅膜作为蚀刻掩膜，干法蚀刻所述第一层间绝缘膜，以形成延伸到所述扩散层或所述下层布线的接触孔，其中含氮的气体加入到碳氟化合物气体中以作为蚀刻气体。
2.根据权利要求1的方法，其中所述的碳氟化合物气体是一种或多种选自CF4，CHF3，CH2F2，CH3F，C4F8和C5F8的气体。
3.根据权利要求1的方法，其中所述的含氮的气体是一种或多种选自氮气，氨气和一氧化二氮气体的气体。
4.根据权利要求1的方法，其中形成的上层布线是彼此平行布置的。
5.根据权利要求1的方法，其中所述层间绝缘膜包含选自下列的薄膜：氧化硅膜，硅倍半噁烷基绝缘膜，和包括Si-H键，Si-CH3键和Si-F键中的至少一种的硅石膜。
6.一种半导体装置的制备方法，包括下列步骤：
形成按金属膜和第一氮化硅膜这个顺序经过绝缘膜层压在半导体基片上的金属膜和第一氮化硅膜；
将所述第一氮化硅膜和所述金属膜处理成布线图案，以形成布线；
在整个表面上沉积第二氮化硅膜，使所述第二氮化硅膜施加到被处理成所述布线图案的所述第一氮化硅膜的顶面和侧面上，以及所述布线的侧面上，以及形成氧化物膜的第二硅层间绝缘膜，以覆盖所述第二氮化硅膜；和
在所述第二层间绝缘膜上形成具有接触孔图案的蚀刻掩膜，使用所述的蚀刻掩膜，通过干法蚀刻穿透所述第二层间绝缘膜，随后用处理成所述布线图案的所述第一氮化硅膜和所述第二氮化硅膜作为蚀刻掩膜，干法蚀刻所述绝缘膜，以形成延伸到所述半导体基片表面的接触孔，其中含氮的气体加入到碳氟化合物气体中以作为蚀刻气体。
7.根据权利要求6的方法，其中所述的碳氟化合物气体是一种或多种选自CF4，CHF3，CH2F2，CH3F，C4F8和C5F8的气体。
8.根据权利要求6的方法，其中所述的含氮的气体是一种或多种选自氮气，氨气和一氧化二氮气体的气体。
9.根据权利要求6的方法，其中形成的所述布线是彼此平行布置的。
10.一种半导体装置的制备方法，包括下列步骤：
在半导体基片表面上形成的扩散层或下层布线上覆盖氧化物薄膜，以用该氧化物膜形成第一层间绝缘膜；
形成按金属膜和保护绝缘层这个顺序层压在所述第一层间绝缘膜上的金属膜和保护绝缘层，其中保护绝缘层是由碳化硅或氮化硅制得的；
将所述保护绝缘层和所述金属膜处理成布线图案，以形成上层布线；
在整个表面上沉积碳化硅膜，使所述碳化硅膜施加到被处理成所述布线图案的所述保护绝缘层的顶面和侧面上，以及上层布线上，以及形成氧化物膜的第二层间绝缘膜，以覆盖所述的碳化硅膜；和
在所述第二层间绝缘膜上形成具有接触孔图案的蚀刻掩膜，使用所述的蚀刻掩膜，通过干法蚀刻穿透所述第二层间绝缘膜，随后用处理成所述布线图案的所述保护绝缘层和所述碳化硅膜作为蚀刻掩膜，干法蚀刻所述第一层间绝缘膜，以形成延伸到所述扩散层或所述下层布线的接触孔，其中氧气加入到碳氟化合物气体中以作为蚀刻气体。
11.根据权利要求10的方法，其中形成的所述上层布线是彼此平行布置的。
12.一种半导体装置的制备方法，包括下列步骤：
形成按照金属膜和保护绝缘层这个顺序经过绝缘膜层压在半导体基片上的金属膜和保护绝缘层，其中保护绝缘层是由碳化硅或氮化硅制得的；
将所述保护绝缘层和所述金属膜处理成布线图案，以形成布线；
将碳化硅膜沉积到被处理成所述布线图案的所述保护绝缘层的顶面和侧面上，以及所述布线的侧面上；
形成氧化物膜的第二层间绝缘膜，以覆盖所述绝缘膜上的所述碳化硅膜；和
在所述第二层间绝缘膜上形成具有接触孔图案的蚀刻掩膜，使用所述的蚀刻掩膜，通过干法蚀刻穿透所述第二层间绝缘膜，随后用处理成所述布线图案的所述保护绝缘层和所述碳化硅膜作为蚀刻掩膜，干法蚀刻所述绝缘膜，以形成延伸到所述半导体基片表面的接触孔，其中氧气加入到碳氟化合物气体中以作为蚀刻气体。
13.根据权利要求12的方法，其中形成的所述布线是彼此平行布置的。
14.一种具有多层布线结构的半导体装置，包括：
经过绝缘膜安置在半导体基片上的一对导线；
在所述导线的顶面上形成所述导线图形的保护绝缘层，该绝缘层由碳化硅或氮化硅制成；
在所述保护绝缘层的顶面和侧面以及所述导线的侧面上形成的掩蔽绝缘膜，该绝缘膜由碳化硅制成；
为覆盖所述掩蔽绝缘膜而形成的层间绝缘膜；
其中接触孔经过所述的层间绝缘膜延伸，所述的掩蔽绝缘膜保留在所述接触孔的侧面上。
15.根据权利要求14的半导体装置，其中所述的层间绝缘膜包含选自下列的薄膜：氧化硅膜，硅倍半噁烷基绝缘膜，和包括Si-H键，Si-CH3键和Si-F键中的至少一种的硅石膜。
CNB021181721A 2001-04-23 2002-04-23 半导体装置及其制备方法 Expired - Fee Related CN1230878C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001124260 2001-04-23
JP2001124260A JP2002319551A (ja) 2001-04-23 2001-04-23 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1383192A CN1383192A (zh) 2002-12-04
CN1230878C true CN1230878C (zh) 2005-12-07

Family

ID=18973677

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021181721A Expired - Fee Related CN1230878C (zh) 2001-04-23 2002-04-23 半导体装置及其制备方法

Country Status (5)

Country Link
US (1) US6849539B2 (zh)
JP (1) JP2002319551A (zh)
KR (1) KR100630978B1 (zh)
CN (1) CN1230878C (zh)
TW (1) TW565890B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100950201B1 (ko) * 2003-02-27 2010-03-29 매그나칩 반도체 유한회사 반도체소자의 비어홀 형성방법
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
CN1299358C (zh) * 2003-04-02 2007-02-07 联华电子股份有限公司 一种具有双层保护层的镶嵌金属内连线结构及其制造方法
JP2005116546A (ja) * 2003-10-02 2005-04-28 Toshiba Corp 半導体装置およびその製造方法
KR100657083B1 (ko) * 2004-04-07 2006-12-13 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP4215787B2 (ja) 2005-09-15 2009-01-28 エルピーダメモリ株式会社 半導体集積回路装置およびその製造方法
KR100683402B1 (ko) * 2005-11-15 2007-02-15 동부일렉트로닉스 주식회사 반도체 소자의 컨택 홀 형성 방법 및 그 구조
JP2009531835A (ja) * 2006-02-06 2009-09-03 ティーイーエル エピオン インコーポレイテッド 銅相互接続配線、ならびにそれを構成するための方法および機器
US20070210421A1 (en) * 2006-03-13 2007-09-13 Texas Instruments Inc. Semiconductor device fabricated using a carbon-containing film as a contact etch stop layer
US9174791B2 (en) 2007-12-11 2015-11-03 Tokitae Llc Temperature-stabilized storage systems
US8485387B2 (en) * 2008-05-13 2013-07-16 Tokitae Llc Storage container including multi-layer insulation composite material having bandgap material
US9140476B2 (en) 2007-12-11 2015-09-22 Tokitae Llc Temperature-controlled storage systems
US9205969B2 (en) 2007-12-11 2015-12-08 Tokitae Llc Temperature-stabilized storage systems
US20110127273A1 (en) 2007-12-11 2011-06-02 TOKITAE LLC, a limited liability company of the State of Delaware Temperature-stabilized storage systems including storage structures configured for interchangeable storage of modular units
US8215835B2 (en) 2007-12-11 2012-07-10 Tokitae Llc Temperature-stabilized medicinal storage systems
CN101630656B (zh) * 2008-07-15 2012-01-25 中芯国际集成电路制造(上海)有限公司 形成接触孔及双镶嵌结构的方法
US9447995B2 (en) 2010-02-08 2016-09-20 Tokitac LLC Temperature-stabilized storage systems with integral regulated cooling
US9372016B2 (en) 2013-05-31 2016-06-21 Tokitae Llc Temperature-stabilized storage systems with regulated cooling
JP2012054453A (ja) 2010-09-02 2012-03-15 Elpida Memory Inc 半導体装置の製造方法
US8916405B2 (en) * 2011-10-11 2014-12-23 International Business Machines Corporation Light emitting diode (LED) using carbon materials
CN103091747B (zh) * 2011-10-28 2015-11-25 清华大学 一种光栅的制备方法
US9644277B2 (en) 2012-08-14 2017-05-09 Loop Energy Inc. Reactant flow channels for electrolyzer applications
CA2919875C (en) 2012-08-14 2021-08-17 Powerdisc Development Corporation Ltd. Fuel cell flow channels and flow fields
US9564359B2 (en) 2014-07-17 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive structure and method of forming the same
US9659788B2 (en) * 2015-08-31 2017-05-23 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
US9711402B1 (en) * 2016-03-08 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming contact metal
CN109476175B (zh) * 2016-05-06 2021-07-30 奇跃公司 具有用于重定向光的非对称光栅的超表面及其制造方法
CN107799462B (zh) * 2016-09-06 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107993938A (zh) * 2016-10-26 2018-05-04 东莞新科技术研究开发有限公司 半导体的反应离子刻蚀方法
JPWO2021152879A1 (zh) * 2020-01-30 2021-08-05

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0950986A (ja) 1995-05-29 1997-02-18 Sony Corp 接続孔の形成方法
JP3381117B2 (ja) * 1995-05-29 2003-02-24 ソニー株式会社 半導体装置の製造方法
JPH0997902A (ja) * 1995-10-02 1997-04-08 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
US5670404A (en) * 1996-06-21 1997-09-23 Industrial Technology Research Institute Method for making self-aligned bit line contacts on a DRAM circuit having a planarized insulating layer
EP1684342B1 (en) 1996-10-30 2011-06-01 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor memory device
JP4086926B2 (ja) * 1997-01-29 2008-05-14 富士通株式会社 半導体装置及びその製造方法
US6090304A (en) * 1997-08-28 2000-07-18 Lam Research Corporation Methods for selective plasma etch
JPH11186229A (ja) * 1997-12-18 1999-07-09 Toshiba Corp ドライエッチング方法及び半導体装置の製造方法
US6159862A (en) 1997-12-27 2000-12-12 Tokyo Electron Ltd. Semiconductor processing method and system using C5 F8
US6294102B1 (en) 1999-05-05 2001-09-25 International Business Machines Corporation Selective dry etch of a dielectric film
US6251770B1 (en) * 1999-06-30 2001-06-26 Lam Research Corp. Dual-damascene dielectric structures and methods for making the same
JP2001077192A (ja) * 1999-08-31 2001-03-23 Sony Corp 半導体装置およびその製造方法
US6352921B1 (en) * 2000-07-19 2002-03-05 Chartered Semiconductor Manufacturing Ltd. Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization

Also Published As

Publication number Publication date
CN1383192A (zh) 2002-12-04
KR100630978B1 (ko) 2006-10-04
TW565890B (en) 2003-12-11
KR20020082158A (ko) 2002-10-30
US6849539B2 (en) 2005-02-01
US20020155699A1 (en) 2002-10-24
JP2002319551A (ja) 2002-10-31

Similar Documents

Publication Publication Date Title
CN1230878C (zh) 半导体装置及其制备方法
CN100373624C (zh) 半导体存储器装置及其制造方法
US6492256B2 (en) Method for forming an interconnect structure with air gap compatible with unlanded vias
KR20020025717A (ko) 에칭 방법
CN1384539A (zh) 半导体元件的电容器及其制造方法
CN1959953A (zh) 制造半导体器件的方法
CN1614764A (zh) 半导体器件的制造方法
US20080014741A1 (en) Process for improving the reliability of interconnect structures and resulting structure
CN1921114A (zh) 半导体器件及其制造方法
US6514881B1 (en) Hybrid porous low-K dielectrics for integrated circuits
US7202160B2 (en) Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same
US20080020582A1 (en) Method of forming an opening in a semiconductor device and method of manufacturing a semiconductor device using the same
US7179734B2 (en) Method for forming dual damascene pattern
JP4628743B2 (ja) スピンオンガラス組成物及びこれを用いたシリコン酸化膜形成方法
CN1469453A (zh) 电子器件及其制造方法
JP4955314B2 (ja) 多孔性シリコン酸化膜の製造方法
JPH07335753A (ja) 半導体装置及びその製造方法
CN102148216A (zh) 用于互连工艺的半导体结构及其制造方法
US20050142878A1 (en) Method for detecting end-point of chemical mechanical polishing process
US6472312B2 (en) Methods for inhibiting microelectronic damascene processing induced low dielectric constant dielectric layer physical degradation
JPH05121572A (ja) 半導体装置の製造方法
CN1266749C (zh) 半导体器件的制造方法
US7199041B2 (en) Methods for fabricating an interlayer dielectric layer of a semiconductor device
US6346476B1 (en) Method for enhancing line-to-line capacitance uniformity of plasma enhanced chemical vapor deposited (PECVD) inter-metal dielectric (IMD) layers
KR100890049B1 (ko) 반도체 메모리소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: HITACHI CO., LTD.; NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: HITACHI CO., LTD.

Effective date: 20030424

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030424

Address after: Tokyo, Japan

Applicant after: NEC Corp.

Co-applicant after: Hitachi, Ltd.

Co-applicant after: NEC ELECTRONICS Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

Co-applicant before: Hitachi, Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ERBIDA MEMORY CO., LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.; ERBIDA MEMORY CO., LTD.; NEC ELECTRONICS TAIWAN LTD.

Effective date: 20070302

Owner name: NIPPON ELECTRIC CO., LTD.; ERBIDA MEMORY CO., LTD

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.; HITACHI CO., LTD.; NEC ELECTRONICS TAIWAN LTD.

Effective date: 20070302

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070302

Address after: Tokyo, Japan

Patentee after: Elpida Memory, Inc.

Address before: Tokyo, Japan

Co-patentee before: Elpida Memory, Inc.

Patentee before: NEC Corp.

Co-patentee before: NEC ELECTRONICS Corp.

Effective date of registration: 20070302

Address after: Tokyo, Japan

Co-patentee after: Hitachi, Ltd.

Patentee after: NEC Corp.

Co-patentee after: NEC ELECTRONICS Corp.

Address before: Tokyo, Japan

Co-patentee before: Elpida Memory, Inc.

Patentee before: NEC Corp.

Co-patentee before: NEC ELECTRONICS Corp.

ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: ELPIDA MEMORY INC.

Effective date: 20130905

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130905

Address after: Luxemburg Luxemburg

Patentee after: PS4 Russport Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Elpida Memory, Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051207

Termination date: 20150423

EXPY Termination of patent right or utility model