CN101728433A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101728433A
CN101728433A CN200910204677A CN200910204677A CN101728433A CN 101728433 A CN101728433 A CN 101728433A CN 200910204677 A CN200910204677 A CN 200910204677A CN 200910204677 A CN200910204677 A CN 200910204677A CN 101728433 A CN101728433 A CN 101728433A
Authority
CN
China
Prior art keywords
layer
film transistor
film
conductive layer
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910204677A
Other languages
English (en)
Inventor
秋元健吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201610397118.1A priority Critical patent/CN105870200B/zh
Publication of CN101728433A publication Critical patent/CN101728433A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明涉及半导体装置及其制造方法。薄膜晶体管的电子特性和可靠性由于杂质元素到沟道区中的扩散而下降。本发明提供了一种其中铝原子不可能扩散到氧化物半导体层的薄膜晶体管。一种包括包含铟、镓、和锌的氧化物半导体层的薄膜晶体管包括其中堆叠有包括铝作为主要组分的第一导电层和包括高熔点金属材料的第二导电层的源或漏电极层。氧化物半导体层与第二导电层和包括氧化铝作为主要组分的阻挡层接触，由此抑制铝原子到氧化物半导体层的扩散。

Description

半导体装置及其制造方法
技术领域
本发明的实施例涉及具有包括薄膜晶体管(在下文中称为TFT)的电路的半导体装置及其制造方法，在TFT中将氧化物半导体膜用于沟道形成区。例如，本发明涉及上面安装有电光学装置作为组件的电子电器，所述电光学装置以液晶显示板或具有有机发光元件的发光显示装置为代表。应注意的是，本说明书中的半导体装置表示可以通过使用半导体特性工作的所有装置，并且电光学装置、半导体电路、以及电子电器全部包括在所述半导体装置中。
背景技术
最近，已积极开发有源矩阵显示装置(诸如液晶显示装置、发光显示装置、以及电泳显示装置)，在每一种有源矩阵显示装置中在以矩阵设置的每一个显示像素中都提供有薄膜晶体管(TFT)的开关元件。由于在每个像素(或每个点)中提供有开关元件，所以有源矩阵显示装置的有利之处在于与无源矩阵模式相比在像素密度增加的情况下电压驱动低。
用于制造将氧化物半导体薄膜用于沟道形成区的薄膜晶体管(TFT)等并将其应用于电子装置或光学装置的技术已引起注意。作为此类薄膜晶体管的示例，例如，可以给出将ZnO用于氧化物半导体膜的薄膜晶体管和将包括铟、镓、和锌的氧化物用于氧化物半导体膜的薄膜晶体管。在专利文献1、专利文献2等中公开了用于在光透射基板上形成使用氧化物半导体膜的此类薄膜晶体管并将其应用于图像显示装置的开关元件等的技术。
此外，多种导电层被用于使用氧化物半导体的薄膜晶体管的源电极层和漏电极层(在下文中也统称为源或漏电极层)。例如，钛和铂的堆叠膜是已知的金属膜(非专利文献1)，包括铟(In)和锌(Zn)的氧化物是已知的光透射导电膜(非专利文献2)，且氧化铟锡和金的堆叠膜是已知的金属膜和光透射导电膜的堆叠膜(非专利文献3)。
相反，铝膜在导电性和可加工性方面优异且廉价；因此，铝膜被积极应用于半导体元件的布线材料。然而，由于铝原子可能扩散，已知如果简单地使用铝膜作为布线材料，则导致由于铝原子扩散而引起的问题，诸如小丘(hillock)、电迁移、或应力迁移。特别地，半导体元件的制造工艺中的热处理促进铝原子的扩散。
为了抑制铝原子的扩散，已知一种添加杂质的方法和一种堆叠诸如钨或钼等高熔点金属材料的方法。特别地，其中将高熔点金属材料夹在相邻层之间的结构对于使得能够抑制铝原子的扩散有效。包括高熔点金属材料的此类层称为阻挡金属层。
【参考文献】
【专利文献】
【专利文献1】日本公开专利申请No.2007-123861
【专利文献2】日本公开专利申请No.2007-96055
【非专利文献】
【非专利文献1】应用物理快报(Applied Physics Letters)90，262106(2007)
【非专利文献2】应用物理快报91，113505(2007)
【非专利文献3】应用物理快报92，133512(2008)
发明内容
在将包括铟、镓、和锌的氧化物半导体膜用于沟道形成区的薄膜晶体管中，需要高工作速度、相对简单的制造工艺、以及充分的可靠性。然而，薄膜晶体管的电特性和可靠性在某些情况下由于杂质元素到沟道区中的扩散而下降。
在将包括铝作为主要组分的第一导电膜用于源或漏电极层的情况下，如果采用将使用高熔点金属材料形成的第二导电膜夹在第一导电膜与用于形成沟道形成区的半导体层之间的结构，则第二导电膜充当阻挡层。因此，可以防止铝原子扩散到沟道区中的现象。
然而，当对包括铝作为主要组分的第一导电膜和使用高熔点金属材料形成的第二导电膜的堆叠导电膜进行蚀刻以形成源或漏电极层时，包括铝作为主要组分的第一导电层在源或漏电极层的边缘部分处暴露。另外，当在源或漏电极层上堆叠氧化物半导体膜时，在边缘部分处暴露的包括铝作为主要组分的第一导电层直接与氧化物半导体膜接触。此外，形成其中包括铝作为主要组分的第一导电层将沟道区夹在中间的结构，这引起这样的问题，即，铝原子可能从包括铝作为主要组分的第一导电层的边缘部分扩散到包括铟、镓、和锌的氧化物半导体膜中。
通过热处理来改善使用包括铟、镓、和锌的氧化物半导体的半导体元件的薄膜晶体管特性(具体地说，增大导通电流并减少晶体管特性的变化)。因此，优选的是在形成包括铟、镓、和锌的氧化物半导体膜之后执行热处理。然而，热处理促进铝原子从包括铝作为主要组分的第一导电层扩散到氧化物半导体层中的现象。
本发明的实施例的目的是提供一种薄膜晶体管，其中在包括以铝作为主要组分的第一导电层的源或漏电极层上堆叠包括铟、镓、和锌的氧化物半导体膜，并且其中铝原子不可能从第一导电层扩散到氧化物半导体层中。
此外，目的是提供一种薄膜晶体管的制造方法，在所述薄膜晶体管中，在包括以铝作为主要组分的第一导电层的源或漏电极层上堆叠包括铟、镓、和锌的氧化物半导体膜，并且其中铝原子不可能从第一导电层扩散到氧化物半导体层中。
本发明的实施例是提供有阻挡层以防止铝原子从包括铝作为主要组分的第一导电层扩散到包括铟、镓、和锌的氧化物半导体膜的半导体装置及其制造方法。此外，本发明的实施例的方面是半导体装置及其制造方法，在所述半导体装置中，经受氧化处理的包括铝作为主要组分的层和包括铟、镓、和锌的氧化物半导体层在源或漏电极层的边缘部分处相互接触。
具体地说，有意地将出现在导电层的边缘部分处的那部分包括铝作为主要组分的第一导电层氧化，以便形成阻挡层。请注意，阻挡层具有大于0nm且小于或等于5nm的厚度，并包括致密的非水化氧化铝作为主要组分。
本发明的实施例是一种半导体装置，其包括：包括铟、镓、和锌的氧化物半导体层；包括铝作为主要组分的第一导电层；使用高熔点金属材料形成的第二导电层；以及包括氧化铝作为主要组分的阻挡层，其中，所述第二导电层被堆叠在所述第一导电层上，所述阻挡层在所述第一导电层的边缘部分中形成，并且所述氧化物半导体层被设置为与所述第二导电层或所述阻挡层接触。
本发明的另一实施例是一种半导体装置，其包括：栅极绝缘层；设置在所述栅极绝缘层的一侧上的栅电极层；设置在所述栅极绝缘层的另一侧上的氧化物半导体层；以及源电极层和漏电极层，在所述源电极层和漏电极层中的每一个中，在与所述栅极绝缘层接触并包括铝作为主要组分的第一导电层上堆叠使用高熔点金属材料形成的第二导电层，并且所述源电极层和漏电极层中的每一个在第一导电层的边缘部分处提供有包括氧化铝作为主要组分的阻挡层，其中，所述氧化物半导体层与所述第二导电层和所述阻挡层接触。
本发明的又一实施例是一种半导体装置，其包括：源电极层和漏电极层，在所述源电极层和漏电极层中的每一个中，在包括铝作为主要组分的第一导电层上堆叠使用高熔点金属材料形成的第二导电层，并且所述源电极层和漏电极层中的每一个在第一导电层的边缘部分处提供有包括氧化铝作为主要组分的阻挡层；氧化物半导体层，其覆盖所述源电极层和所述漏电极层的末端部分；栅极绝缘层，其覆盖所述氧化物半导体层；以及栅电极层，其与所述源电极层和所述漏电极层的末端部分重叠，其中所述氧化物半导体层和所述栅极绝缘层被插在所述栅电极层与所述源电极层和所述漏电极层之间，其中，所述氧化物半导体层与所述第二导电层和所述阻挡层接触。
此外，在所述半导体装置中，包括氧化铝作为主要组分的阻挡层具有大于0nm且小于或等于5nm的厚度。
此外，本发明的另一实施例是一种制造薄膜晶体管的方法，其包括以下步骤：形成源电极层和漏电极层，在所述源电极层和漏电极层中的每一个中，在包括铝作为主要组分的第一导电层上堆叠使用高熔点金属材料形成的第二导电层；通过对所述源电极层和所述漏电极层的第一导电层的暴露边缘部分执行氧化处理来形成包括氧化铝作为主要组分的阻挡层；以及堆叠包括铟、镓、和锌的氧化物半导体层以使该氧化物半导体层与所述第二导电层和所述阻挡层接触。
根据本发明的实施例，在包括铟、镓、和锌的氧化物半导体层与包括铝作为主要组分的第一导电层之间形成使用高熔点金属材料形成的第二导电层或包括氧化铝作为主要组分的阻挡层；因此，可以防止铝原子扩散到所述氧化物半导体层中。特别地，即使当包括铟、镓、和锌的氧化物半导体层经受热处理时，也可以抑制铝原子到氧化物半导体层的扩散。另外，可以防止包括铟、镓、和锌的氧化物半导体层与包括铝作为主要组分的第一导电层之间引起的电腐蚀(也称为电化学腐蚀)。因此，可以提供包括可靠薄膜晶体管的半导体装置。
附图说明
在附图中：
图1A和1B分别是示出半导体装置的顶视图和截面图；
图2A至2C是示出薄膜晶体管的制造工艺的截面图；
图3A至3C是示出薄膜晶体管的制造工艺的截面图；
图4A和4B分别是示出半导体装置的顶视图和截面图；
图5A至5C是示出薄膜晶体管的制造工艺的截面图；
图6A至6C是示出薄膜晶体管的制造工艺的截面图；
图7是电子纸的截面图；
图8A和8B是示出半导体装置的方框图；
图9示出信号线驱动电路的结构；
图10是示出信号线驱动电路的工作的时序图；
图11是示出信号线驱动电路的工作的时序图；
图12示出移位寄存器的结构；
图13示出图12所示的触发器的连接结构；
图14A-1和14A-2是示出半导体装置的顶视图，而图14B是其截面图；
图15是半导体装置的截面图；
图16是半导体装置中的像素的等效电路图；
图17A至17C示出半导体装置；
图18A和18B分别是示出半导体装置的顶视图和截面图；
图19A和19B示出电子纸的应用模式的示例；
图20是示出电子书阅读器的示例的外视图；
图21A和21B是示出电视装置和数码相框的示例的外视图；
图22A和22B是示出游艺机的示例的外视图；以及
图23是示出蜂窝式电话的示例的外视图。
具体实施方式
将参照附图来描述本发明的实施例。然而，本发明不限于以下说明，并且本领域的技术人员应很容易理解，在不脱离本发明的精神和范围的情况下，可以在方式和细节方面进行各种变更和修改。因此，不应将本发明解释为局限于对以下实施例的说明。请注意，在下述本发明的结构中，共同附图标记在图中自始至终指示相同部分或具有类似功能的部分，并省略其说明。
【实施例1】
在实施例1中，将参照图1A和1B、图2A至2C、和3A至3C来描述薄膜晶体管及其制造工艺。
图1A和1B示出本实施例的薄膜晶体管。图1A是平面图且图1B是沿图1A中的线Q1-Q2截取的截面图。在图1A和1B所示的薄膜晶体管150中，在基板100上形成栅电极层111，并在栅电极层111上形成栅极绝缘膜102。通过在包括铝作为主要组分的第一导电层114a、114b上堆叠使用高熔点金属材料形成的第二导电层115a、115b在栅极绝缘膜102上形成源或漏电极层117a、117b，以使源或漏电极层117a、117b的末端部分与栅电极层111重叠。氧化物半导体层113被形成为与栅电极层111重叠，并与源或漏电极层中的使用高熔点金属材料形成的第二导电层115a、115b和包括氧化铝作为主要组分且位于所述源或漏电极层的边缘部分中的阻挡层116a、116b接触。
氧化物半导体层113与源或漏电极层中的使用高熔点金属材料形成的第二导电层115a、115b和包括氧化铝作为主要组分且位于所述源或漏电极层的边缘部分中的阻挡层116a、116b接触。
在本实施例中，在其中堆叠有包括铝作为主要组分的第一导电层114a、114b和使用高熔点金属材料形成第二导电层115a、115b的源或漏电极层117a、117b的边缘部分中形成包括氧化铝作为主要组分的阻挡层116a、116b。因此，所述氧化物半导体和包括铝作为主要组分的第一导电层相互不直接接触。
在本说明书中，用于氧化物半导体层的氧化物半导体是InMO3(ZnO)m(M＞0)的薄膜，并使用该薄膜作为半导体层来制造薄膜晶体管。请注意，M指示选自Ga、Fe、Ni、Mn、和Co中的一种金属元素或多种金属元素。例如，与M是Ga的情况一样，存在M除Ga之外还包括选自上述金属元素的金属元素的情况，诸如M是Ga和Ni的情况、M是Ga和Fe的情况等。此外，存在某些情况，其中氧化物半导体除作为M的金属元素之外还包括Fe、Ni、任何其它过渡金属元素、或过渡金属元素的氧化物。在本说明书中，还将这种薄膜称为基于In-Ga-Zn-O的非单晶膜。
基于In-Ga-Zn-O的非单晶膜的组成比率根据其成膜条件而改变。这里，将其中在溅射法中使用In2O3、Ga2O3、和ZnO(1∶1∶1)(In、Ga、和Zn的组成比是1∶1∶0.5)的靶且氩气的流速是40sccm的条件称为条件1，并将其中在溅射法中氩气的流速是10sccm且氧的流速是5sccm的条件称为条件2。
用电感耦合等离子体光谱仪(ICP-MS)测量的氧化物半导体膜的典型组成比在条件1的情况下是InGa0.95Zn0.41O3.33，在条件2的情况下是InGa0.94Zn0.40O3.31。
用卢瑟福背向散射光谱仪(RBS)量化的氧化物半导体膜的典型组成比在条件1的情况下是InGa0.93Zn0.44O3.49，在条件2的情况下是InGa0.92Zn0.45O3.86。
由于基于In-Ga-Zn-O的非单晶膜是通过溅射法形成并随后在从200℃至500℃、通常从300℃至400℃(包括端点值)的温度下经受热处理10分钟至100分钟，所以当用X射线衍射(XRD)来分析基于In-Ga-Zn-O的非单晶膜的晶体结构时，观察到非晶结构。
此外，被包括铟、镓、和锌的氧化物半导体层吸收的光的量很小，因此氧化物半导体层不可能被光激发；因此，不需要用栅电极层覆盖沟道形成区以使沟道形成区避光。也就是说，在沟道形成区中可以减小栅电极层和源或漏电极层的重叠面积，从而可以减小寄生电容。
将参照图2A至2C和图3A至3C来描述图1A和1B中的薄膜晶体管150的制造方法。
作为基板100，可以使用以下基板中的任何一个：通过熔融法或漂浮(float)法由钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃等制成的非碱性玻璃基板；陶瓷基板；具有足以经受此制造工艺的工艺温度的耐热性的塑料基板；等。例如，优选地使用包括多于氧化硼(B2O3)的氧化钡(BaO)且具有730℃或更高的应变点的玻璃基板。这是因为玻璃板即使在氧化物半导体层在约700℃的高温下经受热处理时也不翘曲。或者，可以使用在其表面上提供有绝缘膜的诸如不锈钢合金基板等的金属基板。当基板100是母体玻璃(motherglass)时，基板可以具有以下尺寸中的任何一个：第一代(320mm×400mm)、第二代(400mm×500mm)、第三代(550mm×650mm)、第四代(680mm×880mm，或730mm×920mm)、第五代(1000mm×1200mm，或1100mm×1250mm)、第六代(1500mm×1800mm)、第七代(1900mm×2200mm)、第八代(2160mm×2460mm)、第九代(2400mm×2800mm或2450mm×3050mm)、第十代(2950mm×3400mm)等。
可以在基板100上形成绝缘膜作为底膜(base film)。作为底膜，可以通过CVD法、溅射法等使用单层或堆叠层的硅氧化物膜、硅氮化物膜、硅氧氮化物、和/或硅氮氧化物膜来形成绝缘膜。
接下来，形成用于形成包括栅电极层111的栅极布线、电容器布线、和端子部分的导电膜。理想的是使用诸如铝(Al)或铜(Cu)等低电阻导电材料来形成该导电膜；然而，由于铝自身具有诸如低耐热性和易受腐蚀等缺点，所以将其与具有耐热性和导电性的材料组合使用。作为耐热导电材料，可以使用选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、和钪(Sc)的元素、包含所述元素中的任何一种作为其组分的合金、包括所述元素的组合的合金膜、或包含所述元素中的任何一种作为其组分的氮化物。
或者，可以使用透明导电膜；在这种情况下，可以使用氧化铟锡、包含硅或硅氧化物的氧化铟锡、氧化铟锌、氧化锌等作为材料。
用于形成栅电极层111的导电膜被形成为具有从50nm至300nm(包括端点值)的厚度。当用于形成包括栅电极层111的布线层的导电膜的厚度是300nm或以下时，可以避免稍后要形成的半导体膜与布线的连接断开(disconnection)。此外，在用于形成包括栅电极层111的布线层的导电膜具有150nm或更大的厚度的情况下，可以降低栅电极的电阻且可以增大基板的尺寸。
接下来，通过使用本实施例中的第一光掩膜形成的抗蚀剂掩膜来蚀刻在基板上形成的导电膜的不必要部分，从而形成布线和电极(包括栅电极层111的栅极布线、电容器布线、和端子)。这时，执行蚀刻，以使至少在栅电极层111的边缘部分处形成锥形形状。此阶段的截面图在图2A中示出。
然后，形成栅极绝缘膜102。可以用作栅极绝缘膜102的绝缘膜的示例如下：硅氧化物膜、硅氮化物膜、硅氧氮化物膜、硅氮氧化物膜、氧化铝膜、氧化镁膜、氮化铝膜、氧化钇膜、氧化铪膜、和氧化钽膜。
这里，硅氧氮化物膜意指包含氧比氮多，且分别以从55原子％至65原子％、从1原子％至20原子％、从25原子％至35原子％、从0.1原子％至10原子％范围内的浓度包括氧、氮、硅、和氢的膜。此外，硅氮氧化物膜意指包含氮比氧多且分别以从15原子％至30原子％、20原子％至35原子％、25原子％至35原子％、和15原子％至25原子％范围内的浓度包含氧、氮、硅、和氢的膜。
所述栅极绝缘膜可具有单层或者两层或三层的堆叠层。例如，通过使用硅氮化物膜或硅氮氧化物膜形成与基板接触的栅极绝缘膜，增加基板与栅极绝缘膜之间的粘附力，此外，在使用玻璃基板作为基板时可以防止来自基板的杂质扩散到氧化物半导体层113中。此外，可以防止栅电极层111的氧化。也就是说，可以防止膜剥落，因此可以改善稍后完成的薄膜晶体管的电特性。
栅极绝缘膜102的厚度为从50nm至250nm(包括端点值)。优选的是栅极绝缘膜的厚度是50nm或更大，因为栅极绝缘膜可以覆盖包括栅电极层111的布线层的不平度。
这里，通过等离子体CVD法或溅射法来形成具有为100nm的硅氧化物膜作为栅极绝缘膜102。
使用导电膜来形成源或漏电极层，导电膜中堆叠有包括作为低电阻导电材料的铝作为主要组分的第一导电膜和使用高熔点金属材料形成的第二导电膜。所述使用高熔点金属材料形成的第二导电膜在所述第一导电膜与所述氧化物半导体膜之间形成。请注意，虽然在本实施例中源或漏电极层中的每个具有包括第一导电层和第二导电层的双层结构，但如果采用其中包括铝作为主要组分的第一导电层不直接与氧化物半导体层接触的结构，则可以采用两层或更多层的堆叠膜。例如，所述源或漏电极层每个可以具有三层结构，其中包括铝作为主要组分的第一导电层被夹在使用高熔点金属材料形成的第二导电层与第三导电层之间。
对于包括铝作为主要组分的第一导电膜，可以使用纯铝(Al)；但优选的是使用改善耐热性的元素或防止小丘的元素，诸如钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、钪(Sc)、镍、铂、铜、金、银、锰、碳、硅等；包含所述元素中的任何一种作为其主要组分的合金材料；或添加了化合物的铝合金。
作为用于第二导电膜的高熔点金属材料，可以使用选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、和钪(Sc)的元素、包含所述元素中的任何一种作为其组分的合金、包括所述元素的组合的合金膜、或包含所述元素中的任何一种作为其组分的氮化物。
通过溅射法或真空蒸发法来形成用于形成源或漏电极层的导电膜。用于形成源或漏电极层的导电膜的厚度优选地是50nm至500nm(包括端点值)。导电膜的500nm或以下的厚度对于防止稍后要形成的半导体膜与布线的连接断开有效。
接下来，通过使用本实施例中的第二光掩膜在所述导电膜上形成抗蚀剂掩膜。使用该抗蚀剂掩膜选择性地蚀刻导电膜的不必要部分，从而形成源或漏电极层117a、117b，其为使用高熔点金属材料形成的第二导电层115a、115b和包括铝作为主要组分的第一导电层114a、114b的堆叠膜。
通过蚀刻，铝作为主要组分的第一导电层114a、114b出现在源或漏电极层117a、117b的边缘部分处。换言之，由于使用作为包括铝作为主要组分的第一导电膜与第二导电膜的叠层的导电膜来形成源或漏电极层117a、117b，所以包括铝作为主要组分的第一导电膜出现在源或漏电极层117a、117b的边缘部分处，特别是其侧表面部分处。此阶段的截面图在图2B中示出。
接下来，沿着源或漏电极层117a、117b的边缘部分暴露的包括铝作为主要组分的第一导电层经受氧化处理，从而形成包括氧化铝作为主要组分的阻挡层116a、116b。包括氧化铝作为主要组分的阻挡层具有大于0nm且小于或等于4nm的厚度且优选地是非水化氧化物膜。所述非水化氧化物膜是不包含水分的致密膜。即使阻挡层包含水分，有利的是阻挡层包含少量水分以便防止污染杂质进入。请注意，阻挡层的厚度意指沿垂直于阻挡层的表面的方向到与包括铝作为主要组分的第一导电层的分界面的平均长度。此阶段的截面图在图2C中示出。如图2C所示，通过氧化处理形成的阻挡层在某些情况下与第二导电层的边缘部分相比延伸到外侧。在这种情况下，沟道长度是源电极层117a的导电部分与漏电极层117b的导电部分之间的距离。
通过将金属膜氧化来形成非水化氧化物膜。作为氧化方法，可以给出氧等离子体处理、使用紫外线光的臭氧处理、以及使用过氧化氢的处理。可以单独地执行任一种上述处理，或者可以组合地执行上述处理。只要能够形成抑制铝原子扩散的阻挡层，所述处理不限于氧化处理。作为替代处理方法，例如，可以执行氮化处理以形成用于阻挡层的氮化铝。
在氧化处理之后，优选的是在不使源或漏电极层117a、117b暴露于空气的情况下连续地形成氧化物半导体膜。通过连续形成，堆叠层的分界面不被诸如水分、漂浮在空气中的杂质元素、或灰尘等空气成分污染，因此，可以减少薄膜晶体管的特性的变化。
接下来，在源或漏电极层117a、117b上形成氧化物半导体膜。
这里，在0.4Pa的压强和0.5kW的直流(DC)功率下，通过使用直径为8英寸的包括铟、镓、和锌的氧化物半导体靶(In2O3、Ga2O3、和ZnO的组成比是1∶1∶1)在氩或氧气氛下形成氧化物半导体膜，其中基底与靶之间的距离是170mm。请注意，优选地使用脉冲直流(DC)功率，因为可以减少灰尘且厚度分布变得均匀。氧化物半导体膜的厚度被设置为5nm至200nm。在本实施例中，氧化物半导体膜的厚度是100nm。
在包括过量氧的气氛中形成氧化物半导体膜以使其包括大量氧。具体地说，采用氧气氛(或其中氧气的流速高于氩气的流速且氧气与氩气的流速比是1或大于1的条件)作为氧化物半导体膜的膜形成条件。在氧化物半导体膜包括大量氧的情况下，可以降低导电性，此外，可以降低截止电流。因此，可以获得具有高导通/截止比的薄膜晶体管。
然后，通过使用本实施例中的第三光掩膜来形成抗蚀剂掩膜，并蚀刻不必要部分，从而形成包括铟、镓、和锌的氧化物半导体层113。包括铟、镓、和锌的氧化物半导体层113的蚀刻方法可以是干法蚀刻，而不限于湿法蚀刻。
这里，通过使用ITO07N(由Kanto Chemical有限公司生产)用湿法蚀刻去除所述不必要部分，以便形成包括铟、镓、和锌的氧化物半导体层113。
通过上述工艺，可以制造其中将包括铟、镓、和锌的氧化物半导体层113用于沟道形成区的薄膜晶体管150。此阶段的截面图在图3A中示出。
使用包括铟、镓、和锌的氧化物半导体膜的薄膜晶体管优选地在200℃至600℃、通常在300℃至500℃经受热处理。这里，薄膜晶体管在氮气氛下被放进炉中并在350℃下经受热处理1小时。请注意，热处理的气氛不限于氮气氛，而是还可以采用空气气氛或氧气氛。通过此热处理，在包括铟、镓、和锌的氧化物半导体膜中执行原子级的重排列。这里的热处理(包括光亮退火)对于减少抑制载流子迁移的变形(distort)很重要。请注意，热处理的定时不受特别限制，只要在形成氧化物半导体膜之后执行即可，例如，可以在形成像素电极之后执行热处理。
此外，氧化物半导体层113可以经受等离子体处理。通过执行等离子体处理，可以恢复由于蚀刻而引起的对氧化物半导体层113的损坏。等离子体处理优选地在O2或N2O、优选地包括氧的N2气氛、包括氧的He气氛、或包括氧的Ar气氛中执行。或者，可以向上述气氛中添加Cl2或CF4。请注意，优选地在不施加偏压的情况下执行等离子体处理。
接下来，形成覆盖包括铟、镓、和锌的氧化物半导体层113的保护绝缘膜109。可以使用通过溅射法等获得的硅氮化物膜、硅氧化物膜、硅氧氮化物膜等作为保护绝缘膜109。
然后，通过使用本实施例中的第四光掩膜来形成抗蚀剂掩膜，并蚀刻保护绝缘膜109以形成到达漏电极层107b的接触孔125。此阶段的截面图在图3B中示出。
接下来，形成在栅电极层111和源或漏电极层117a、117b之后的第三导电层。在将根据本发明的实施例的半导体装置应用于显示装置的情况下，第三导电层充当显示装置的像素电极、布线、和端子部分。
这里，形成透明导电膜作为第三导电层。通过溅射法、真空蒸发法等沉积氧化铟(In2O3)、氧化铟氧化锡合金(In2O3-SnO2，缩写为ITO)等作为透明导电膜的材料。用基于盐酸的溶液来执行此类材料的蚀刻处理。然而，由于ITO的蚀刻特别可能留下残余物，所以可以使用氧化铟氧化锌合金(In2O3-ZnO)以便改善蚀刻可加工性。
接下来，通过使用本实施例中的第五光掩膜来形成抗蚀剂掩膜，并蚀刻不必要部分以形成第三导电层128。此阶段的截面图在图3C中示出。
通过上述方法，制造根据本发明的实施例的图1A和1B所示的底栅型薄膜晶体管。在本实施例中所形成的薄膜晶体管中，在包括铟、镓、和锌的氧化物半导体层与包括铝作为主要组分的第一导电层之间形成使用高熔点金属材料形成的第二导电层或包括氧化铝作为主要组分的阻挡层；因此，可以防止铝原子扩散到氧化物半导体层中。特别地，即使当包括铟、镓、和锌的氧化物半导体层经受热处理时，也可以抑制铝原子到氧化物半导体层中的扩散。另外，可以防止在包括铟、镓、和锌的氧化物半导体层与包括铝作为主要组分的第一导电层之间引起的电腐蚀(也称为电化学腐蚀)。因此可以提供包括可靠薄膜晶体管的半导体装置。
【实施例2】
在实施例2中，将参照图4A和4B、图5A至5C、和图6A至6C来描述不同于实施例1中的薄膜晶体管及其制造方法。
图4A至4B示出与实施例1不同的实施例。图4A是平面图，而图4B是沿图4A的线Q1-Q2截取的截面图。
在图4A和4B所示的薄膜晶体管151中，在基板100上形成源或漏电极层117a、117b。在源或漏电极层117a、117b中，在包括铝作为主要组分的第一导电层114a、114b上堆叠使用高熔点金属材料形成的第二导电层115a、115b。氧化物半导体层113被形成为与源或漏电极层中的使用高熔点金属材料形成的第二导电层115a、115b和包括氧化铝作为主要组分且位于所述源或漏电极层的边缘部分中的阻挡层116a、116b接触。形成覆盖氧化物半导体113的栅极绝缘膜102，且栅电极层111被形成为与源或漏电极层117a、117b的末端部分重叠，其中栅极绝缘膜102被插在栅电极层111与源或漏电极层117a、117b之间。
在本发明的实施例中，在其中堆叠有包括铝作为主要组分的第一导电层114a、114b和使用高熔点金属材料形成的第二导电层115a、115b的源或漏电极层117a、117b的边缘部分中形成包括氧化铝作为主要组分的阻挡层116a、116b。因此，氧化物半导体层与包括铝作为主要组分的第一导电层相互不直接接触。
将参照图5A至5C和图6A至6C来描述图4A和4B的薄膜晶体管151的制造方法。
在基板上，通过在作为包括作为低电阻导电材料的铝作为主要组分的第一导电膜上堆叠使用高熔点金属材料形成的第二导电膜来形成用于形成源或漏电极层的导电膜。请注意，基板的材料、包括铝作为主要组分的第一导电膜、和使用高熔点金属材料形成的第二导电膜来可以类似于实施例1的那些。
这里，通过溅射法来堆叠第一导电膜和第二导电膜。然后，使用通过使用本实施例中的第一光掩膜形成的抗蚀剂掩膜来蚀刻在基板100上形成的导电膜的不必要部分，从而形成布线和电极(包括源或漏电极层117a、117b的信号线、电容器布线、和端子)。这时，执行蚀刻以便至少在源或漏电极层117a、117b的边缘部分处形成锥形形状。另外，包括铝作为主要组分的第一导电层在这里形成的电极层的边缘部分处暴露。此阶段的截面图在图5A中示出。
接下来，在源或漏电极层117a、117b的边缘部分处暴露的包括铝作为主要组分的第一导电层以类似于实施例1的方式经受氧化处理，从而形成包括氧化铝作为主要组分的阻挡层116a、116b。包括氧化铝作为主要组分的阻挡层具有大于0nm且小于或等于5nm的厚度且优选地是非水化氧化物膜。此阶段的截面图在图5B中示出。
接下来，在源或漏电极层117a、117b上形成氧化物半导体膜。在对包括铝作为主要组分的第一导电层执行氧化处理之后，优选的是在不暴露于空气的情况下连续地形成氧化物半导体膜。通过连续形成，堆叠层的分界面不被诸如水分、漂浮在空气中的杂质元素、或灰尘等空气成分污染，因此，可以减少薄膜晶体管的特性的变化。
这里，以类似于实施例1的方式将包括铟、镓、和锌的氧化物半导体用于氧化物半导体膜，并在包括过量氧的气氛中形成氧化物半导体膜以使其包括大量氧。在氧化物半导体膜包括大量氧的情况下，可以降低截止电流。因此，可以获得具有高导通/截止比的薄膜晶体管。在本实施例中，氧化物半导体膜的厚度是100nm。
接下来，通过使用本实施例中的第二光掩膜来形成抗蚀剂掩膜，并蚀刻不必要部分从而形成包括铟、镓、和锌的氧化物半导体层113。氧化物半导体层113的蚀刻方法可以是干法蚀刻，而不限于湿法蚀刻。
这里，以类似于实施例1的方式通过使用ITO07N(由Kanto Chemical有限公司生产)用湿法蚀刻去除所述不必要部分，以便形成包括铟、镓、和锌的氧化物半导体层113。此阶段的截面图在图5C中示出。
使用包括铟、镓、和锌的氧化物半导体膜的薄膜晶体管优选地在200℃至600℃、通常在300℃至500℃经受热处理。这里，薄膜晶体管在氮气氛下被放进炉中并在350℃下经受热处理1小时。请注意，热处理的气氛不限于氮气氛，而是还可以采用空气气氛或氧气氛。通过此热处理，在包括铟、镓、和锌的氧化物半导体膜中执行原子级的重排列。这里的热处理(包括光亮退火)对于减少抑制载流子迁移的变形很重要。请注意，热处理的定时不受特别限制，只要在形成氧化物半导体膜之后执行即可，例如，可以在形成像素电极之后执行热处理。
在形成栅极绝缘膜前，氧化物半导体层113可以经受等离子体处理。通过执行等离子体处理，可以恢复由于蚀刻而引起的对氧化物半导体层113的损坏。等离子体处理优选地在O2或N2O、优选地包括氧的N2气氛、包括氧的He气氛、或包括氧的Ar气氛中执行。或者，可以向上述气氛中添加Cl2或CF4。请注意，优选地在不施加偏压的情况下执行等离子体处理。
接下来，形成栅极绝缘膜102。类似于实施例1的栅极绝缘膜可以被用于栅极绝缘膜102且可以具有单层或者两层或三层的堆叠层。这里，通过溅射法来形成厚度为100nm的硅氧化物膜作为栅极绝缘膜102。
然后，形成用于栅电极层111的导电膜。可以将类似于实施例1的材料用于导电膜。
接下来，通过使用用本实施例中的第三光掩膜形成的抗蚀剂掩膜来蚀刻导电膜的不必要部分，从而形成栅电极层111。通过上述工艺，可以制造其中将包括铟、镓、和锌的氧化物半导体层113用于沟道形成区的薄膜晶体管151。此阶段的截面图在图6A中示出。
接下来，形成覆盖薄膜晶体管151的保护绝缘膜109。可以使用通过溅射法等获得的硅氮化物膜、硅氧化物膜、硅氧氮化物膜等作为保护绝缘膜109。
然后，使用通过使用本实施例中的第四光掩膜形成的抗蚀剂掩膜来蚀刻保护绝缘膜109和栅极绝缘膜102以形成到达漏电极层107b的接触孔125。此阶段的截面图在图6B中示出。
接下来，形成栅电极层111和源或漏电极层117a、117b之后的第三导电层。在将根据本发明的实施例的半导体装置应用于显示器的情况下，所述第三导电层充当显示装置的像素电极、布线、和端子部分。
这里，形成透明导电膜作为第三导电层。通过溅射法、真空蒸发法等沉积氧化铟(In2O3)、氧化铟氧化锡合金(In2O3-SnO2，缩写为ITO)等作为透明导电膜的材料。用基于盐酸的溶液来执行对此类材料的蚀刻处理。然而，由于ITO的蚀刻特别可能留下残余物，所以可以使用氧化铟氧化锌合金(In2O3-ZnO)以便改善蚀刻可加工性。
然后，使用通过使用本实施例中的第五光掩膜形成的抗蚀剂掩膜来蚀刻不必要部分，以便形成第三导电层128。此阶段的截面图在图6C中示出。
通过上述方法，制造根据本发明的实施例的图4A和4B所示的前向交错(forward-staggered)薄膜晶体管。在本实施例中所形成的薄膜晶体管中，在包括铟、镓、和锌的氧化物半导体层与包括铝作为主要组分的第一导电层之间形成使用高熔点金属材料形成的第二导电层或包括氧化铝作为主要组分的阻挡层；因此，可以防止铝原子扩散到氧化物半导体层中。特别地，即使当包括铟、镓、和锌的氧化物半导体层经受热处理时，也可以抑制铝原子到氧化物半导体层中的扩散。另外，可以防止在包括铟、镓、和锌的氧化物半导体层与包括铝作为主要组分的第一导电层之间引起的电腐蚀(也称为电化学腐蚀)。因此可以提供包括可靠薄膜晶体管的半导体装置。
【实施例3】
在实施例3中，将描述作为显示装置的电子纸的示例，该显示装置是根据本发明实施例的半导体装置的示例。
图7示出有源矩阵电子纸作为应用本发明的实施例的显示装置的示例。可以以类似于实施例1或2的方式来制造所述显示装置中使用的薄膜晶体管581且该薄膜晶体管581具有高可靠性，在铝原子到氧化物半导体层的扩散方面受到抑制。
图7中的电子纸是使用扭转球(twisting ball)显示系统的显示装置的示例。所述扭转球显示系统涉及一种方法，其中将每个为黑白色的球状颗粒用于显示元件且布置在作为电极层的第一电极层与第二电极层之间，并在第一电极层与第二电极层之间产生电位差以控制球状颗粒的取向，以便执行显示。
薄膜晶体管581的源电极层或漏电极层在绝缘层585中形成的开口处与第一电极层587接触，从而使薄膜晶体管581电连接到第一电极层587。在第一电极层587与第二电极层588之间，提供有每个具有黑色区域590a、白色区域590b、和所述区域周围的空腔594的球状颗粒589，空腔594填充有液体。球状颗粒589周围的空间充满诸如树脂等填料(filler)595(见图7)。
此外，作为扭转球的替代，还可以使用电泳元件。使用具有约10μm至200μm的直径的微胶囊(microcapsule)，其中密封有透明液体、带正电的白色微粒、和带负电的黑色微粒。在提供在第一电极层与第二电极层之间的微胶囊中，当由第一电极层和第二电极层施加电场时，白色微粒和黑色微粒移动到相对侧，因此可以显示白色或黑色。使用这种原理的显示元件是电泳显示元件且通常称为电子纸。电泳显示元件具有比液晶显示元件更高的反射率，因此，不需要辅助光，功率消耗低，且可以在微暗的地方识别显示部分。另外，即使当不向显示部分供应功率时，也可以保持曾经显示的图像。因此，即使具有显示功能的半导体装置(可以简称为显示装置或提供有显示装置的半导体装置)远离电波源，也可以存储所显示的图像。
在实施例1或2所描述的薄膜晶体管中，在包括铟、镓、和锌的氧化物半导体层与包括铝作为主要组分的第一导电层之间提供使用高熔点金属材料形成的第二导电层或包括氧化铝作为主要组分的阻挡层以便抑制铝原子到氧化物半导体层的扩散；因此，薄膜晶体管具有高可靠性。上面安装有具有高可靠性的薄膜晶体管的电子纸作为显示元件具有高可靠性。
【实施例4】
在实施例4中，将参照图8A和8B、图9、图10、图11、图12、和图13来描述制造驱动电路的至少一部分和布置在显示装置的同一基板上的像素部分中的薄膜晶体管的示例，所述显示装置是根据本发明实施例的半导体装置的示例。
以类似于实施例1或2的方式形成布置在同一基板上的薄膜晶体管。通过类似于实施例1或2的方法形成的薄膜晶体管是n沟道TFT；因此，在驱动电路之中，在与像素部分的薄膜晶体管相同的基板上形成可以使用该n沟道TFT形成的一个或更多驱动电路的一部分。
图8A示出作为根据本发明实施例的半导体装置的示例的有源矩阵液晶显示装置的方框图的示例。图8A所示的显示装置在基板5300上包括：像素部分5310，其包括提供有显示元件的多个像素；扫描线驱动电路5302，其选择像素；以及信号线驱动电路5303，其控制输入到所选像素的视频信号。
像素部分5301通过多个从信号线驱动电路5303沿列方向延伸的多个信号线S1至Sm(未示出)连接到信号线驱动电路5303，并通过从扫描线驱动电路5302沿行方向延伸的多个扫描线G1至Gn(未示出)连接到扫描线驱动电路5302。像素部分5301包括被布置成矩阵以便对应于信号线S1至Sm和扫描线G1至Gn的多个像素(未示出)。每个像素连接到信号线Sj(信号线S1至Sm之一)和扫描线Gj(扫描线G1至Gn之一)。
另外，可以通过类似于实施例2的方法形成的薄膜晶体管是n沟道TFT，并将参照图9来描述包括该n沟道TFT的信号线驱动电路。
图9所示的信号线驱动电路包括驱动IC 5601、开关组5602_1至5602_M、第一布线5611、第二布线5612、第三布线5613、和布线5621_1至5621_M。开关组5602_1至5602_M中的每一个包括第一薄膜晶体管5603a、第二薄膜晶体管5603b、和第三薄膜晶体管5603c。
驱动IC 5601连接到第一布线5611、第二布线5612、第三布线5613和布线5621_1至5621_M。开关组5602_1至5602_M中的每一个连接到第一布线5611、第二布线5612、和第三布线5613，且开关组5602_1至5602_M分别连接到布线5621_1至5621_M。布线5621_1至5621_M中的每一个经由第一薄膜晶体管5603a、第二薄膜晶体管5603b、和第三薄膜晶体管5603c连接到三个信号线。例如，第J列的布线5621_J(布线5621_1至5621_M之一)经由包括在开关组5602_J中的第一薄膜晶体管5603a、第二薄膜晶体管5603b、和第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、和信号线Sj+1。
信号被输入第一布线5611、第二布线5612、和第三布线5613中的每一个。
请注意，驱动IC 5601优选地在单晶基板上形成。开关组5602_1至5602_M优选地在与像素部分相同的基板上形成。因此，驱动IC 5601与开关组5602_1至5602_M优选地通过FPC等相连。
接下来，将参照图10的时序图来描述图9所示的信号线驱动电路的工作。图10的时序图示出选择第i行的扫描线Gi的情况。第i行的扫描线Gi的选择周期分成第一子选择周期T1、第二子选择周期T2、和第三子选择周期T3。另外，即使当选择另一行的扫描线时，图9所示的信号线驱动电路也以类似于图10的方式工作。
请注意，图10中的时序图示出第J列的布线5621_J经由第一薄膜晶体管5603a、第二薄膜晶体管5603b、和第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、和信号线Sj+1的情况。
图10的时序图示出选择第i行的扫描线Gi的时序、第一薄膜晶体管5603a的导通/截止时序5703a、第二薄膜晶体管5603b的导通/截止时序5703b、第三薄膜晶体管5603c的导通/截止时序5703c、和输入到第J列的布线5621_J的信号5721_J。
在第一子选择周期T1、第二子选择周期T2、和第三子选择周期T3中，向布线5621_1至5621_M输入不同的视频信号。例如，在第一子选择周期T1中输入到布线5621_J的视频信号被输入信号线Sj-1，在第二子选择周期T2中输入到布线5621_J的视频信号被输入信号线Sj，且在第三子选择周期T3中输入到布线5621_J的视频信号被输入信号线Sj+1。另外，在第一子选择周期T1、第二子选择周期T2、和第三子选择周期T3中，由Data_j-1、Data_j、和Data_j+1来表示输入到布线5621_J的视频信号。
如图10所示，在第一子选择周期T1中，第一薄膜晶体管5603a被导通，且第二薄膜晶体管5603b和第三薄膜晶体管5603c被截止。这时，输入到布线5621_J的Data_j-1经由第一薄膜晶体管5603a被输入信号线Sj-1。在第二子选择周期T2中，第二薄膜晶体管5603b被导通，且第一薄膜晶体管5603a和第三薄膜晶体管5603c被截止。这时，输入到布线5621_J的Data_j经由第二薄膜晶体管5603b被输入信号线Sj。在第三子选择周期T3中，第三薄膜晶体管5603c被导通，且第一薄膜晶体管5603a和第二薄膜晶体管5603b被截止。这时，输入到布线5621_J的Data_j+1经由第三薄膜晶体管5603c被输入信号线Sj+1。
如上所述，在图9中的信号线驱动电路中，通过将一个栅极选择周期分成三个，可以在一个栅极选择周期中将视频信号从一个布线5621输入到三个信号线。因此，在图9中的信号线驱动电路中，提供有驱动IC 5601的基板的与提供有像素部分的基板之间的连接的数目可以约为信号线的数目的1/3。连接的数目减少至约为信号线数目的1/3，因此，可以改善图9中的信号线驱动电路的可靠性、成品率等。
请注意，在薄膜晶体管的布置、数目、驱动方法等方面没有特别限制，只要如图9所示将一个栅极选择周期分成多个子选择周期并在各个子选择周期中将视频信号从一个布线输入到多个信号线即可。
例如，当在三个或更多子选择周期中将视频信号从一个布线输入到三个或更多信号线时，只须添加薄膜晶体管和用于控制该薄膜晶体管的布线。请注意，当一个栅极选择周期被分成四个或更多子选择周期时，一个子选择周期变得较短。因此，优选地将一个栅极选择周期分成两个或三个子选择周期。
作为另一示例，如图11中的时序图所示，可以将一个选择周期分成预充电(precharge)周期Tp、第一子选择周期T1、第二子选择周期T2、和第三子选择周期T3。图11中的时序图示出选择第i行的扫描线Gi的时序、第一薄膜晶体管5603a的导通/截止时序5803a、第二薄膜晶体管5603b的导通/截止时序5803b、第三薄膜晶体管5603c的导通/截止时序5803c、和输入到第J列的布线5621_J的信号5821_J。如图11所示，第一薄膜晶体管5603a、第二薄膜晶体管5603b、和第三薄膜晶体管5603c在预充电周期Tp中被导通。这时，被输入到布线5621_J的预充电电压Vp经由第一薄膜晶体管5603a、第二薄膜晶体管5603b、和第三薄膜晶体管5603c被输入信号线Sj-1、信号线Sj、和信号线Sj+1中的每一个。在第一子选择周期T1中，第一薄膜晶体管5603a被导通，且第二薄膜晶体管5603b和第三薄膜晶体管5603c被截止。这时，输入到布线5621_J的Data_j-1经由第一薄膜晶体管5603a被输入信号线Sj-1。在第二子选择周期T2中，第二薄膜晶体管5603b被导通，且第一薄膜晶体管5603a和第三薄膜晶体管5603c被截止。这时，输入到布线5621_J的Data_j经由第二薄膜晶体管5603b被输入信号线Sj。在第三子选择周期T3中，第三薄膜晶体管5603c被导通，且第一薄膜晶体管5603a和第二薄膜晶体管5603b被截止。这时，输入到布线5621_J的Data_j+1经由第三薄膜晶体管5603c被输入信号线Sj+1。
如上所述，在应用图11中的时序图的图9中的信号线驱动电路中，可以以高速度将视频信号写到像素，因为可以通过在子选择周期之前提供预充电周期来对信号线进行预充电。请注意，图11中的与图10的部分类似的部分用共同的附图标记来表示，并将省略对相同的部分和具有类似功能的部分的详细说明。
此外，描述扫描线驱动电路的结构。扫描线驱动电路包括移位寄存器和缓冲器。另外，在某些情况下扫描线驱动电路可以包括电平转换器。在扫描线驱动电路中，当向移位寄存器输入时钟信号(CLK)和起始脉冲信号(SP)时，产生选择信号。生成的选择信号由缓冲器缓冲和放大，且结果得到的信号被提供给相应的扫描线。一个线的像素中的晶体管的栅电极连接到扫描线。此外，由于一个线的像素中的晶体管必须同时导通，所以可以使用能够馈送大电流的缓冲器。
将参照图12和13来描述用于扫描线驱动电路的一部分的移位寄存器的一种模式。
图12示出移位寄存器的电路配置。图12所示的移位寄存器包括诸如触发器5701_1至5701_n等多个触发器。移位寄存器在输入第一时钟信号、第二时钟信号、起始脉冲信号、和复位信号的情况下工作。
将描述图12中的移位寄存器的连接关系。在图12的移位寄存器中的第i级触发器5701_i(触发器5701_1至5701_n之一)中，图13所示的第一布线5501连接到第七布线5717_i-1；图13所示的第二布线5502连接到第七布线5717_i+1；图13所示的第三布线5503连接到第七布线5717_i，且图13所示的第六布线5506连接到第五布线5715。
此外，图13所示的第四布线5504连接到奇数级的触发器中的第二布线5712，并连接到偶数级的触发器的第三布线5713。图13所示的第五布线5505连接到第四布线5714。
请注意，图13所示的第一级触发器5701_1的第一布线5501连接到第一布线5711。此外，图13所示的第n级触发器5701_n的第二布线5502连接到第六布线5716。
请注意，第一布线5711、第二布线5712、第三布线5713、和第六布线5716可以分别称为第一信号线、第二信号线、第三信号线、和第四信号线。第四布线5714和第五布线5715可以分别称为第一电源线和第二电源线。
接下来，图13示出图12所示的触发器的细节。图13所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577、和第八薄膜晶体管5578。第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577、和第八薄膜晶体管5578中的每一个是n沟道晶体管并在栅极-源极电压(Vgs)超过阈值电压(Vth)时导通。
接下来，下面将描述图13所示的触发器的连接结构。
第一薄膜晶体管5571的第一电极(源电极和漏电极中的一个)连接到第四布线5504。第一薄膜晶体管5571的第二电极(源电极和漏电极中的另一个)连接到第三布线5503。
第二薄膜晶体管5572的第一电极连接到第六布线5506。第二薄膜晶体管5572的第二电极连接到第三布线5503。
第三薄膜晶体管5573的第一电极连接到第五布线5505。第三薄膜晶体管5573的第二电极连接到第二薄膜晶体管5572的栅电极。第三薄膜晶体管5573的栅电极连接到第五布线5505。
第四薄膜晶体管5574的第一电极连接到第六布线5506且第四薄膜晶体管5574的第二电极连接到第二薄膜晶体管5572的栅电极。第四薄膜晶体管5574的栅电极连接到第一薄膜晶体管5571的栅电极。
第五薄膜晶体管5575的第一电极连接到第五布线5505。第五薄膜晶体管5575的第二电极连接到第一薄膜晶体管5571的栅电极。第五薄膜晶体管5575的栅电极连接到第一布线5501。
第六薄膜晶体管5576的第一电极连接到第六布线5506。第六薄膜晶体管5576的第二电极连接到第一薄膜晶体管5571的栅电极。第六薄膜晶体管5576的栅电极连接到第二薄膜晶体管5572的栅电极。
第七薄膜晶体管5577的第一电极连接到第六布线5506。第七薄膜晶体管5577的第二电极连接到第一薄膜晶体管5571的栅电极。第七薄膜晶体管5577的栅电极连接到第二布线5502。第八薄膜晶体管5578的第一电极连接到第六布线5506。第八薄膜晶体管5578的第二电极连接到第二薄膜晶体管5572的栅电极。第八薄膜晶体管5578的栅电极连接到第一布线5501。
请注意，连接第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574的栅电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极、和第七薄膜晶体管5577的第二电极的点称为节点5543。连接第二薄膜晶体管5572的栅电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极、和第八薄膜晶体管5578的第二电极的点称为节点5544。
请注意，第一布线5501、第二布线5502、第三布线5503、和第四布线5504可以分别称为第一信号线、第二信号线、第三信号线、和第四信号线。第五布线5505和第六布线5506可以分别称为第一电源线和第二电源线。
另外，可以只使用可通过类似于实施例2的方法形成的n沟道TFT来形成信号线驱动电路和扫描线驱动电路。可通过类似于实施例2的方法形成的n沟道TFT具有高迁移率，并因此可以增加驱动电路的驱动频率。例如，使用可通过类似于实施例2的方法形成n沟道TFT的扫描线驱动电路可以高速工作，并因此可以提高帧频且可以实现黑色图像(black image)的插入。
另外，例如，当扫描线驱动电路中的晶体管的沟道宽度增大或提供了多个扫描线驱动电路时，可以实现较高帧频。当提供多个扫描线驱动电路时，在一侧提供用于驱动偶数扫描线的扫描线驱动电路并在相对侧提供用于驱动奇数扫描线的扫描线驱动电路；因此，可以实现帧频的提高。此外，就显示装置尺寸的增大而言，有利的是信号从多个扫描线驱动电路被输出到同一扫描线。
此外，当制造作为应用本发明实施例的半导体装置的示例的有源矩阵发光显示装置时，在至少一个像素中布置多个薄膜晶体管，并因此优选地布置多个扫描线驱动电路。图8B是示出有源矩阵发光显示装置的示例的方框图。
图8B所示的发光显示装置在基板5400上包括具有提供有显示元件的多个像素的像素部分5401、选择像素的第一扫描线驱动电路5402和第二扫描线驱动电路5404、和控制到所选像素的视频信号输入的信号线驱动电路5403。
当输入到图8B所示的发光显示装置的像素的视频信号是数字信号时，像素通过晶体管的导通/截止切换而发光或不发光。因此，可以使用面积比(area ratio)灰度级法或时间比灰度级法来显示灰度级。面积比灰度级法指的是用来将一个像素分成多个子像素并基于视频信号独立地驱动各子像素以便显示灰度级的驱动方法。此外，时间比灰度级法指的是用来控制像素处于发光状态的周期以便显示灰度级的驱动方法。
由于发光元件的响应速度高于液晶元件等的响应速度，所以发光元件比液晶显示元件更适合于时间比灰度级法。具体地说，在通过时间比灰度级法显示的情况下，一个帧周期被分成多个子帧周期。然后，根据视频信号，像素中的发光元件在每个子帧周期被设置为发光状态或不发光状态。通过将一个帧分成多个子帧周期，可以用视频信号来控制一个帧周期中的像素实际发光的总时间长度，因此可以显示灰度级。
图8B所示的发光显示装置是在一个像素中布置两个开关TFT的情况下的示例，其中第一扫描线驱动电路5402生成被输入充当开关TFT之一的栅极布线的第一扫描线的信号，且第二扫描线驱动电路5404生成被输入到充当另一开关TFT的栅极布线的第二扫描线的信号。然而，一个扫描线驱动电路可以生成被输入到第一扫描线的信号和被输入到第二扫描线的信号两者。另外，例如，存在这样的可能性，即，根据包括在一个像素中的开关TFT的数目，在每个像素中提供用于控制开关元件的工作的多个扫描线。在该情况下，一个扫描线驱动电路可以生成被输入到所述多个扫描线的所有信号，或者多个扫描线驱动电路可以生成被输入到所述多个第一扫描线的信号。
另外，同样在发光显示装置中，在驱动电路之中，可以在与像素部分的薄膜晶体管相同的基板上形成可以使用n沟道TFT形成的一部分驱动电路。或者，可以只使用可以通过类似于实施例2的方法形成的n沟道TFT来形成信号线驱动电路和扫描线驱动电路。
此外，可以将上述驱动电路用于使用电连接到开关元件的元件来驱动电子墨水的电子纸，而不限于液晶显示装置或发光显示装置的应用。电子纸也称为电泳显示装置(电泳显示器)并具有这样的优点，即其具有与普通纸相同级别的可读性，其具有比其它显示装置低的功率消耗，并且可以使其薄且重量轻。
电泳显示器具有各种模式。电泳显示器包含分散在溶剂或溶质中的多个微胶囊，每个微胶囊包含带正电的第一颗粒和带负电的第二颗粒。通过向微胶囊施加电场，使微胶囊中的颗粒沿着彼此相对的方向移动，且只显示集中在一侧的颗粒的颜色。应注意的是，第一颗粒和第二颗粒中的每个包含颜料且在没有电场的情况下不移动。此外，第一颗粒和第二颗粒的颜色相互不同(颜色包括无色或色素缺乏(achroma))。
这样，电泳显示器是利用所谓介电泳效应的显示器，具有高介电常数的物质通过该介电泳效应移动到高电场区域。电泳显示器不需要使用在液晶显示装置中需要的偏光器和对向基板(countersubstrate)，且电泳显示装置的厚度和重量可以是液晶显示装置的厚度和重量的一半。
其中有上述微胶囊分散在溶剂中的溶液称为电子墨水。此电子墨水可以被印刷在玻璃、塑料、布、纸张等的表面上。此外，通过使用包括着色物质(coloring matter)的滤色器或颗粒，也可以进行彩色显示。
另外，如果在有源矩阵基板上适当地将多个上述微胶囊布置为插在两个电极之间，则可以完成有源矩阵显示装置，且可以通过向微胶囊施加电场来执行显示。例如，可以使用可以通过类似于实施例2的方法形成的薄膜晶体管来获得的有源矩阵衬底。
应注意的是微胶囊中的第一颗粒和第二颗粒中的每个可以由选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电材料、电致发光材料、电致变色材料、或磁泳材料的一种材料形成或由任何这些材料的复合材料形成。
在实施例1或2中描述的薄膜晶体管中，在包括铟、镓、和锌的氧化物半导体层与包括铝作为主要组分的第一导电层之间提供使用高熔点金属材料形成的第二导电层或包括氧化铝作为主要组分的阻挡层以便抑制铝原子到氧化物半导体层的扩散；因此，薄膜晶体管具有高可靠性。通过上述工艺，可以制造其中设置有铝原子到氧化物半导体层的扩散受到抑制的可靠薄膜晶体管的高度可靠显示装置。请注意，可以适当地与其它实施例中所描述的任何结构组合地实现本实施例。
【实施例5】
当制造本发明的一个实施例的薄膜晶体管并将其用于像素部分且进一步用于驱动电路时，可以制造具有显示功能的半导体装置(也称为显示装置)。此外，当在与像素部分相同的基板上形成使用本发明的一个实施例的薄膜晶体管的部分或整个驱动电路时，可以获得系统面板(system-on-panel)。
所述显示装置包括显示元件。作为显示元件，可以使用液晶元件(也称为液晶显示元件)或发光元件(也称为发光显示元件)。发光元件的种类包括由电流或电压来控制其亮度的元件，且具体地包括无机电致发光(EL)元件、有机EL元件等。此外，可以使用诸如电子墨水等通过电效应来改变其对比度的显示介质。
另外，显示装置包括其中密封有显示元件的面板，和其中将包括控制器的IC等安装在面板上的模块。本发明的实施例还涉及元件基板(element substrate)，该元件基板对应于在显示装置的制造工艺中完成显示元件之前的一种模式，且该元件基板提供有用于向多个像素中的每一个中的显示元件供应电流的装置。具体地说，所述元件基板可以处于在只形成显示元件的像素电极之后的状态、在形成将成为像素电极的导电膜之后和蚀刻该导电膜以形成像素电极之前的状态、或任何其它状态。
请注意，本说明书中的显示装置意指图像显示装置、显示装置、或光源(包括照明装置)。此外，显示装置还包括以下种类的模块：诸如柔性印刷电路(FPC)、带自动结合(TAB)带、或带载封装(TCP)等连接器与之附着的模块；在尖端处提供有印刷布线板的具有TAB带或TCP的模块；以及其中通过玻璃上晶片(COG)将集成电路(IC)直接安装在显示元件上的模块。
在本实施例中，将参照图14A-1、14A-2和图14B来描述液晶显示板的外观和截面，所述液晶显示板是根据本发明的实施例的半导体装置的一种模式。图14A-1和14A-2是其中用密封剂4005将具有高电特性的薄膜晶体管4010和4011及液晶元件4013密封在第一基板4001与第二基板4006之间的面板的顶视图，在所述薄膜晶体管4010和4011中的每一个中，在包括铟、镓、和锌的氧化物半导体层与包括铝作为主要组分的第一导电层之间提供使用高熔点金属材料形成的第二导电层或包括氧化铝作为主要组分的阻挡层以便抑制铝原子到氧化物半导体层的扩散。图14B是沿图14A-1和14A-2的线M-N截取的截面图。
密封剂4005被设置为围绕设置在第一基板4001上的像素部分4002和扫描线驱动电路4004。第二基板4006被设置在像素部分4002和扫描线驱动电路4004上。因此，像素部分4002和扫描线驱动电路4004通过第一基板4001、密封剂4005、和第二基板4006而与液晶层4008密封在一起。在与第一基板4001上的被密封剂4005围绕的区域不同的区域中安装有在单独制备的基板上使用单晶半导体膜或多晶半导体膜形成的信号线驱动电路4003。
请注意，对单独形成的驱动电路的连接方法没有特别限制，且可以使用COG、引线结合、TAB等。图14A-1示出通过COG来安装信号线驱动电路4003的示例，而图14A-2示出通过TAB来安装信号线驱动电路4003的示例。
在第一基板4001上提供的像素部分4002和扫描线驱动电路4004每个包括多个薄膜晶体管。图14B示出包括在像素部分4002中的薄膜晶体管4010和包括在扫描线驱动电路4004中的薄膜晶体管4011。在薄膜晶体管4010和4011上提供有绝缘层4020和4021。
薄膜晶体管4010和4011中的每一个对应于其中铝原子到氧化物半导体层的扩散受到抑制的可靠薄膜晶体管，且可以使用实施例1和2中所述的任何薄膜晶体管作为薄膜晶体管4010和4011。在本实施例中，薄膜晶体管4010和4011是n沟道薄膜晶体管。
包括在液晶元件4013中的像素电极层4030被电连接到薄膜晶体管4010。在第二基板4006上形成有液晶元件4013的对电极(counter electrode)层4031。像素电极层4030、对电极层4031、和液晶层4008相互重叠的部分对应于液晶元件4013。请注意，像素电极层4030和对电极层4031分别提供有绝缘层4032和绝缘层4033，其中的每一个起到配向膜(alignment film)的作用。液晶层4008被夹在像素电极层4030与对电极层4031之间，其中绝缘层4032和4033插在液晶层4008与像素电极层4030和对电极层4031中间。
请注意，第一基板4001和第二基板4006可以由玻璃、金属(通常为不锈钢)、陶瓷、或塑料制成。作为塑料，可以使用玻璃纤维增强塑料(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸数脂膜。或者，可以使用具有其中将铝箔夹在PVF膜与聚酯膜之间的结构的片材。
附图标记4035表示通过选择性地蚀刻绝缘膜所获得的并被设置为控制像素电极层4030与对电极层4031之间的距离(即单元间隙)的柱形间隔件。或者，可以使用球形间隔件。对电极层4031通过导电颗粒电连接到设置在与薄膜晶体管4010相同的基板上的公共电位线。请注意，所述导电颗粒被包含在密封剂4005中。
或者，可以使用不需要配向膜的显示蓝相(blue phase)的液晶。蓝相是液晶相之一，其刚好在胆甾相在胆甾液晶的温度升高时变成各向同性相之前生成。由于仅仅在窄温度范围内生成蓝相，所以将包含5重量％或以上的手性试剂(chiral agent)的液晶组合物用于液晶层4008以便改善温度范围。包括显示蓝相的液晶和手性试剂的液晶组合物具有10μs至100μs的短响应时间，具有使得不需要配向工艺的光学各向同性，且具有小的视角依赖性。
虽然在本实施例中示出了透射式液晶显示装置的示例，但本发明的实施例还可以应用于反射式液晶显示装置或透反射式(transflective)液晶显示装置。
在本实施例中，示出了液晶显示装置的示例，其中在基板的外表面(在观看者一侧)上提供有偏振板(polarizing plate)，且在基板的内表面上依次提供有用于显示元件的着色层和电极层；然而，可以在基板的内表面上提供偏振板。偏振板和着色层的堆叠结构不限于本实施例所示且可以根据偏振板和着色层的材料或制造步骤的条件适当地设置。此外，可以提供充当黑色矩阵的挡光膜。
在本实施例中，为了降低薄膜晶体管的表面粗糙度和改善薄膜晶体管的可靠性，用充当保护膜或平面化绝缘膜的绝缘层(绝缘层4020和绝缘层4021)覆盖实施例1或2所获得的薄膜晶体管。请注意，提供保护膜是为了防止诸如有机物质、金属物质、或水分等漂浮在空气中的杂质进入，且该保护膜优选是致密膜。可以通过溅射法将保护膜形成为硅氧化物膜、硅氮化物膜、硅氧氮化物膜、硅氮氧化物膜、铝氧化物膜、铝氮化物膜、铝氧氮化物膜、和/或铝氮氧化物膜的单层膜或多层膜。虽然本实施例示出通过溅射法形成保护膜的示例，但本发明不限于这种方法，且可以采用多种方法。
在本实施例中，形成具有多层结构的绝缘层4020作为保护膜。作为绝缘层4020的第一层，通过溅射法形成硅氧化物膜。将硅氧化物膜用作保护膜具有防止用于源或漏电极层的铝膜的小丘的效果。
绝缘层还被形成为保护膜的第二层。在本实施例中，作为绝缘层4020的第二层，通过溅射法形成硅氮化物膜。将硅氮化物膜用作保护膜可以防止诸如钠离子等流动离子进入半导体区，从而抑制TFT的电特性的变化。
在形成保护膜之后，可以对包括铟、镓、和锌的氧化物半导体层进行退火(在300℃至400℃下)。
绝缘层4021被形成为平面化绝缘膜。对于绝缘层4021，可以使用具有耐热性的有机材料，诸如聚酰亚胺、丙烯酸树脂、聚酰亚胺、苯并环丁烯、聚酰胺、或环氧树脂。除此类有机材料之外，还可以使用低介电常数材料(低k材料)、基于硅氧烷的树脂、PSG(磷硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)等。基于硅氧烷的树脂可以包括有机基团(例如烷基或芳基)或氟基作为取代基。所述有机基团可以包括氟基。请注意，可以通过堆叠由这些材料形成的多个绝缘膜来形成绝缘层4021。
请注意，基于硅氧烷的树脂是由作为起始材料并具有Si-O-Si键的硅氧烷材料形成的树脂。
对用于形成绝缘层4021的方法没有特别限制，且可以根据材料通过溅射、SOG、旋涂、浸渍、喷涂、液滴排放(例如喷墨、丝网印刷、或胶版印刷)、刮刀、辊涂机、淋涂机、刮刀涂布机等来形成绝缘层4021。在使用材料溶液来形成绝缘层4021的情况下，可以在烘焙步骤的同时对包括铟、镓、和锌的氧化物半导体层进行退火(在300℃至400℃下)。绝缘层4021的烘焙步骤还充当对包括铟、镓、和锌的氧化物半导体层的退火步骤，由此可以高效地制造半导体装置。
像素电极层4030和对电极层4031可以由光透射导电材料制成，诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锡、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(在下文中称为ITO)、氧化铟锌、或添加了硅氧化物的氧化铟锡。
可以将包含导电高分子(也称为导电聚合物)的导电组合物用于像素电极层4030和对电极层4031。由导电组合物制成的像素电极优选地具有每方块10000欧姆或以下的薄层电阻(sheetresistance)和550nm波长下的70％或以上的透射率。此外，包含在导电组合物中的导电高分子的电阻率优选地是0.1Ω·cm或以下。
作为导电高分子，可以使用所谓的π电子共轭导电聚合物。例如，可以使用聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或它们中的两种或多种的共聚物。
另外，从FPC 4018向单独形成的信号线驱动电路4003及扫描线驱动电路4004或像素部分4002施加多种信号和电位。
在本实施例中，使用与包括在液晶元件4013中的像素电极层4030相同的导电膜来形成连接端子电极4015，并使用与薄膜晶体管4010和4011的源或漏电极层相同的导电膜来形成端子电极4016。
连接端子电极4015通过各向异性导电膜4019电连接到包括在FPC 4018中的端子。
请注意，图14A-1和14A-2及图14B示出其中单独地形成信号线驱动电路4003并将其安装在第一基板4001上的示例；然而，本实施例不限于这种结构。可以单独地形成并随后安装扫描线驱动电路，或者可以只单独地形成并随后安装信号线驱动电路的一部分或扫描线驱动电路的一部分。
图15示出液晶显示模块的示例，其中通过使用用本发明的实施例制造的TFT基板2600来将液晶显示模块形成为半导体装置。
图15示出液晶显示模块的示例，其中用密封剂2602将TFT基板2600与对向基板2601相互结合，并在基板之间提供包括TFT等的像素部分2603、包括液晶层的显示元件2604、和着色层2605以形成显示区。着色层2605是执行彩色显示所必需的。在RGB系统的情况下，为各像素提供对应于红色、绿色、和蓝色的相应着色层。在TFT基板2600和对向基板2601外面提供有偏振板2606和2607及扩散板2613。光源包括冷阴极管2610和反射板2611。电路板2612通过柔性布线板2609连接到TFT基板2600的布线电路部分2608且包括诸如控制电路或电源电路等的外部电路。可以将偏振板和液晶层堆叠，其中延迟板(retardation plate)插在它们中间。
对于液晶显示模块，可以使用TN(扭转向列)模式、IPS(面内切换)模式、FFS(边缘场切换)模式、MVA(多象限垂直配向)模式、PVA(图案垂直配向)模式、ASM(轴对称排列微单元)模式、OCB(光学补偿双折射)模式、FLC(铁电液晶)模式、AFLC(反铁电液晶)模式等。
在实施例1或2所描述的薄膜晶体管中，在包括铟、镓、和锌的氧化物半导体层与包括铝作为主要组分的第一导电层之间设置使用高熔点金属材料形成的第二导电层或包括氧化铝作为主要组分的阻挡层以抑制铝原子到氧化物半导体层的扩散；因此，薄膜晶体管具有高可靠性。通过上述工艺，可以使用高度可靠的薄膜晶体管制造高度可靠的液晶显示板。
可以适当地与其它实施例中所描述的任何结构组合地实现本实施例。
【实施例6】
在本实施例中，将描述发光显示装置的示例作为本发明的一个实施例的半导体装置。作为包括在显示装置中的显示元件，这里描述利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物而分类。通常，将前者称为有机EL元件，并将后者称为无机EL元件。
在有机EL元件中，通过向发光元件施加电压，将电子和空穴从一对电极分别注入包含发光有机化合物的层中，且电流流动。然后，载流子(电子和空穴)被再结合，以便激发发光有机化合物。发光有机化合物从被激发状态返回基态，从而发射光。由于这种机制，发光元件被称为电流激发发光元件。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜无机EL元件。分散型无机EL元件具有其中发光材料的颗粒被分散在粘合剂(binder)中的发光层，且其发光机制是利用施主级(donor level)和受主级(acceptor level)的施主-受主再结合型发光。薄膜无机EL元件具有其中发光层被夹在介电层之间且该介电层被进一步夹在两个电极之间的结构，且其发光机制是利用金属离子的内壳层电子跃迁的局部型发光。请注意，这里用有机EL元件作为发光元件进行说明。
图16示出可以通过数字时间灰度级法来驱动的像素结构的示例，作为应用本发明的实施例的半导体装置的示例。
将描述可以通过数字时间灰度级法来驱动的像素的结构和工作。这里示出其中一个像素包括两个n沟道晶体管的示例，所述n沟道晶体管在沟道形成区中使用实施例1或2所描述的包括铟、镓、和锌的氧化物半导体层。
像素6400包括开光晶体管6401、驱动晶体管6402、发光元件6404、和电容器6403。开关晶体管6401的栅极连接到扫描线6406，开关晶体管6401的第一电极(源电极和漏电极中的一个)连接到信号线6405，且开关晶体管6401的第二电极(源电极和漏电极中的另一个)连接到驱动晶体管6402的栅极。驱动晶体管6402的栅极通过电容器6403连接到电源线6407，驱动晶体管6402的第一电极连接到电源线6407，且驱动晶体管6402的第二电极连接到发光元件6404的第一电极(像素电极)。发光元件6404的第二电极6404对应于公共电极6408。公共电极6408被电连接到设置在同一基板上的公共电位线。
请注意，发光元件6404的第二电极(公共电极6408)被设置为低电源电位。所述低电源电位低于被供应给电源线6407的高电源电位。例如，可以将GND或0V设置为低电源电位。将高电源电位与低电源电位之间的差施加于发光元件6404以使电流在发光元件6404中流动，由此，发光元件6404发光。因此，设置每个电位，以便高电源电位与低电源电位之间的差高于或等于发光元件6404的前向阈值电压。
当使用驱动晶体管6402的栅极电容作为电容器6403的替代物时，可以省略电容器6403。可以在沟道区与栅电极之间形成驱动晶体管6402的栅极电容。
在使用电压输入电压驱动方法的情况下，向驱动晶体管6402的栅极输入视频信号以使驱动晶体管6402完全导通或截止。也就是说，驱动晶体管6402在线性区中工作，因此，比电源线6407的电压高的电压被施加于驱动晶体管6402的栅极。请注意，向信号线6405施加高于或等于(电源线电压+驱动晶体管6402的Vth)的电压。
在使用模拟灰度级法代替数字时间灰度级法的情况下，可以通过以不同的方式输入信号来采用与图16所示相同的像素结构。
在使用模拟灰度级法的情况下，向驱动晶体管6402的栅极施加高于或等于(发光元件6404的前向电压+驱动晶体管6402的Vth)的电压。发光元件6404的前向电压指的是用于获得期望亮度的电压，并至少包括前向阈值电压。通过输入视频信号以允许驱动晶体管6402在饱和区工作，电流可以在发光元件6404中流动。为了允许驱动晶体管6402在饱和区工作，电源线6407的电位高于驱动晶体管6402的栅极电位。由于所述视频信号是模拟信号，所以依照该视频信号的电流在发光元件6404中流动，且可以执行模拟灰度级法。
请注意，像素结构不限于图16所示的结构。例如，图16中的像素还可以包括开关、电阻器、电容器、晶体管、逻辑电路等。
接下来，将参照图17A至17C来描述发光元件的结构。将通过以n沟道驱动TFT为例来描述像素的截面结构。可以按类似于实施例1或2中所述薄膜晶体管的方式来制造用于图17A至17C所示的半导体装置的驱动TFT 7001、7011、和7021，且它们是高度可靠的薄膜晶体管，在其中的每一个中，在包括铟、镓、和锌的氧化物半导体层与包括铝作为主要组分的第一导电层之间提供使用高熔点金属材料形成的第二导电层或包括氧化铝作为主要组分的阻挡层以便抑制铝原子到氧化物半导体层的扩散。
为了提取从发光元件发射的光，需要阳极和阴极中的至少一个发光。在基板上形成薄膜晶体管和发光元件。发光元件可以具有其中通过与基板相对的表面来提取光的顶发射结构；其中通过基板侧的表面来提取光的底发射结构；或通过与基板相对的表面和基板侧的表面来提取光的双重发射结构。本发明的实施例的像素结构可以应用于具有这些发射结构中的任何一种的发光元件。
将参照图17A来描述具有顶发射结构的发光元件。
图17A是在驱动TFT 7001为n型且从发光元件7002向阳极7005侧发射光的情况下的像素的截面图。在图17A中，发光元件7002的阴极7003电连接到驱动TFT 7001，且发光层7004和阳极7005被依次堆叠在阴极7003上。阴极7003可以由多种导电材料制成，只要该材料具有低功函数并反光即可。例如，优选地使用Ca、Al、CaF、MgAg、AlLi等。可以使用单层或堆叠的多个层来形成发光层7004。当使用多个层形成发光层7004时，通过在阴极7003上依次堆叠电子注入层、电子传输层、发光层、空穴传输层、以及空穴注入层来形成发光层7004。并不是所有这些层都需要提供。阳极7005由光透射导电材料制成，所述光透射导电材料诸如包括氧化钨的氧化铟、包括氧化钨的氧化铟锌、包括氧化钛的氧化铟、包括氧化钛的氧化铟锡、氧化铟锡(在下文中称为ITO)、氧化铟锌、或添加了硅氧化物的氧化铟锡。
发光元件7002对应于阴极7003与阳极7005将发光层7004夹在中间的区域。在图17A所示的像素的情况下，如箭头所示，从发光元件7002向阳极7005侧发射光。
接下来，将参照图17B来描述具有底发射结构的发光元件。图17B是在驱动TFT 7011是n型且从发光元件7012向阴极7013侧发射光的情况下的像素的截面图。在图17B中，在电连接到驱动TFT 7011的光透射导电膜7017上形成发光元件7012的阴极7013，并在阴极7013上依次堆叠发光层7014和阳极7015。当阳极7015具有光透射性时，可以形成用于反射或阻挡光的挡光膜7016以覆盖阳极7015。类似于图17A的情况，对于阴极7013，可以使用各种材料，只要该材料是具有低功函数的导电材料即可。请注意，阴极7013被形成为具有可以透射光的厚度(优选地约为5nm至30nm)。例如，可以使用厚度为20nm的铝膜作为阴极7013。类似于图17的情况，可以使用单层或堆叠的多个层来形成发光层7014。阳极7015不需要透射光，但可以如在图17A的情况下一样由光透射导电材料制成。作为挡光膜7016，例如可以使用反射光的金属；然而，其不限于金属膜。例如，还可以使用添加了黑色颜料的树脂。
发光元件7012对应于阴极7013与阳极7015将发光层7014夹在中间的区域。在图17B所示的像素的情况下，如箭头所示，从发光元件7012向阴极7013侧发射光。
接下来，将参照图17C来描述具有双重发射结构的发光元件。在图17C中，在电连接到驱动TFT 7021的光透射导电膜7027上形成发光元件7022的阴极7023，并在阴极7023上依次堆叠发光层7024和阳极7025。类似于图17A的情况，阴极7023可以由多种导电材料制成，只要该材料具有低功函数即可。请注意，阴极7023被形成为具有可以透射光的厚度。例如，可以使用厚度为20nm的Al膜作为阴极7023。与在图17A中类似，可以使用单层或堆叠的多层来形成发光层7024。类似于图17A的情况，阳极7025可以由光透射导电材料制成。
发光元件7022对应于阴极7023、发光层7024、和阳极7025相互堆叠的区域。在图17C所示的像素的情况下，如箭头所示，从发光元件7022向阳极7025侧和阴极7023侧发射光。
虽然这里描述有机EL元件作为发光元件，但还可以提供无机EL元件作为发光元件。
在本实施例中，描述了其中将控制发光元件的驱动的薄膜晶体管(驱动TFT)电连接到发光元件的示例；然而，可以采用其中将用于电流控制的TFT连接在驱动TFT与发光元件之间的结构。
本实施例所描述的半导体装置的结构不限于图17A至17C所示的那些，且可以基于本发明的实施例的技术精神以各种方式进行修改。
接下来，将参照图18A和18B来描述发光显示板(也称为发光板)的外观和截面，该发光显示板是根据本发明实施例的半导体装置的一种模式。图18A是其中用密封剂将具有高电特性的薄膜晶体管和发光元件密封在第一基板与第二基板之间的面板的顶视图，在所述薄膜晶体管中的每一个中，在包括铟、镓、和锌的氧化物半导体层与包括铝作为主要组分的第一导电层之间提供使用高熔点金属材料形成的第二导电层或包括氧化铝作为主要组分的阻挡层以便抑制铝原子到氧化物半导体层的扩散。图18B是沿图18A的线H-I截取的截面图。
密封剂4505被设置为围绕设置在第一基板4501上的像素部分4502、信号线驱动电路4503a和4503b、及扫描线驱动电路4504a和4504b。另外，在像素部分4502、信号线驱动电路4503a和4503b、及扫描线驱动电路4504a和4504b上提供有第二基板4506。因此，像素部分4502、信号线驱动电路4503a和4503b、及扫描线驱动电路4504a和4504b通过第一基板4501、密封剂4505、和第二基板4506而与填料4507密封在一起。优选的是用保护膜(诸如粘合膜或紫外线可固化树脂膜)或具有高气密性和低脱气性的覆盖材料来封装(密封)显示装置，以便显示装置不被暴露于外部空气。
在第一基板4501上形成的像素部分4502、信号线驱动电路4503a和4503b、及扫描线驱动电路4504a和4504b中的每个包括多个薄膜晶体管，且包括在像素部分4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509作为示例在图18B中示出。
薄膜晶体管4509和4510中的每一个是具有高电特性的薄膜晶体管，其中，在包括铟、镓、和锌的氧化物半导体层与包括铝作为主要组分的第一导电层之间提供使用高熔点金属材料形成的第二导电层或包括氧化铝作为主要组分的阻挡层以便抑制铝原子到氧化物半导体层的扩散，且可以使用实施例1或2所描述的任何薄膜晶体管作为薄膜晶体管4509和4510。在本实施例中，薄膜晶体管4509和4510是n沟道薄膜晶体管。
此外，附图标记4511表示发光元件。包括在发光元件4511中的作为像素电极的第一电极层4517电连接到薄膜晶体管4510的源电极层或漏电极层。请注意，发光元件4511的结构不限于本实施例所示的包括第一电极层4517、电致发光层4512、和第二电极层4513的堆叠结构。根据从发光元件4511提取光的方向等，可以适当地改变发光元件4511的结构。
隔离壁4520由有机树脂膜、无机绝缘膜、或有机聚硅氧烷制成。特别优选的是隔离壁4520由光敏材料形成为在第一电极层4517上具有开口，以便将该开口的侧壁形成为具有连续曲率的倾斜表面。
可以使用单层或堆叠的多个层来形成电致发光层4512。
可以在第二电极层4513和隔离壁4520上形成保护膜以便防止氧、氢、水分、二氧化碳进入发光元件4511。作为保护膜，可以形成硅氮化物膜、硅氮氧化物膜、DLC膜等。
从FPC 4518a和4518b向信号线驱动电路4503a和4503b、扫描线驱动电路4504a和4504b、或像素部分4502供应多种信号和电位。
在本实施例中，使用与包括在发光元件4511中的第一电极层4517相同的导电膜形成连接端子电极4515，并使用与包括在薄膜晶体管4509和4510中的源和漏电极层相同的导电膜形成端子电极4516。
连接端子电极4515通过各向异性导电膜4519电连接到FPC 4518a的端子。
沿从发光元件4511提取光的方向定位的第二基板4506需要具有光透射性。在该情况下，使用诸如玻璃板、塑料板、聚酯膜、或丙稀酸树脂膜等光透射材料。
作为填料4507，除诸如氮或氩等惰性气体之外，还可以使用紫外线可固化树脂或热固树脂。例如，可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-乙酸乙烯共聚物)。在本实施例中，将氮气用于填料4507。
如果需要，可以在发光元件的发光表面上适当地提供光学膜，诸如偏振板、圆偏振板(包括椭圆偏振板)、延迟板(四分之一波片或半波片)、或滤色器。此外，偏振板或圆偏振板可以提供有防反射膜。例如，可以执行防眩光处理，由此可以通过表面上的投射和削弱(depression)来使反射光扩散以便减少眩光。
可以在单独制备的基板上安装信号线驱动电路4503a和4503b及扫描线驱动电路4504a和4504b作为使用单晶半导体膜或多晶半导体膜形成的驱动电路。或者，可以仅单独地形成并安装信号线驱动电路或其一部分，或仅扫描线驱动电路或其一部分。本实施例不限于图18A和18B所示的结构。
在实施例1或2所描述的薄膜晶体管中，在包括铟、镓、和锌的氧化物半导体层与包括铝作为主要组分的第一导电层之间提供使用高熔点金属材料形成的第二导电层或包括氧化铝作为主要组分的阻挡层以便抑制铝原子到氧化物半导体层的扩散；因此，薄膜晶体管具有高可靠性。通过安装其中铝原子到氧化物半导体层的扩散受到抑制的可靠薄膜晶体管，可以制造高度可靠的显示装置。可以适当地与其它实施例中所描述的任何结构组合地实现本实施例。
【实施例7】
本发明的一个实施例的显示装置可以应用于电子纸。电子纸可以用于多种领域的电子电器，只要其能够显示数据即可。例如，电子纸可以应用于电子书阅读器(电子书)、海报(poster)、诸如火车等车辆中的广告、或诸如信用卡等各种卡的显示。电子电器的示例在图19A和19B及图20中示出。
图19A示出使用电子纸的海报2631。在广告介质是印刷纸的情况下，用手来替换广告；然而，通过使用应用本发明的实施例的电子纸，可以在短时间内改变广告显示。此外，可以获得没有显示缺陷的稳定图像。请注意，海报可以具有能够无线地发送和接收数据的配置。
图19B示出诸如火车等车辆中的广告2632。在广告介质是印刷纸的情况下，用手来替换广告；然而，通过使用应用本发明的实施例的电子纸，可以在短时间内以较少的人力改变广告显示。此外，可以获得没有显示缺陷的稳定图像。请注意，车辆中的广告可以具有能够无线地发送和接收数据的配置。
图20示出电子书阅读器2700的示例。例如，电子书阅读器2700包括两个壳体，壳体2701和壳体2703。壳体2701和壳体2703与铰链2711组合，以便可以用铰链2711作为轴打开和关闭电子书阅读器2700。用此类结构，电子书阅读器2700可以像纸质书一样工作。
在壳体2701和壳体2703中分别结合了显示部分2705和显示部分2707。显示部分2705和显示部分2707可以显示一个图像或不同图像。在显示部分2705和显示部分2707显示不同图像的情况下，例如，可以在右侧的显示部分(图20中的显示部分2075)上显示文本，且可以在左侧的显示部分(图20中的显示部分2707)上显示图形。
图20示出其中壳体2701提供有操作部分等的示例。例如，壳体2701提供有电源开关2721、操作键2723、扬声器2725等。用操作键2723，可以翻页。请注意，可以在与壳体的显示部分相同的表面上提供键盘、定点装置等。此外，可以在壳体的背面或侧面上提供外部连接端子(耳机端子、USB端子、可以连接到诸如AC适配器和USB线缆等各种线缆的端子)、记录介质插入部分等。此外，电子书阅读器2700可以具有电子词典的功能。
电子书阅读器2700可以具有能够无线地发送和接收数据的配置。通过无线通信，可以从电子书服务器购买并下载期望的书籍数据等。
在实施例1或2所描述的薄膜晶体管中，在包括铟、镓、和锌的氧化物半导体层与包括铝作为主要组分的第一导电层之间提供使用高熔点金属材料形成的第二导电层或包括氧化铝作为主要组分的阻挡层以便抑制铝原子到氧化物半导体层的扩散；因此，薄膜晶体管具有高可靠性。通过安装其中铝原子到氧化物半导体层的扩散受到抑制的可靠薄膜晶体管，可以制造高度可靠的显示装置。
【实施例8】
根据本发明的实施例的半导体装置可以应用于多种电子电器(包括游艺机)。电子电器的示例包括电视机(也称为电视或电视接收机)、计算机等的监视器、诸如数字照相机或数字摄像机的相机、数字相框、蜂窝式电话(也称为移动电话或移动电话机)、便携式游戏机、便携式信息终端、音频再现装置、诸如弹球盘机(pachinko machine)的大型游戏机等。
图21A示出电视机9600的示例。在电视机9600中，在壳体9601中结合了显示部分9603。在显示部分9603上可以显示图像。这里，由底座(stand)9605来支撑壳体9601。
可以通过壳体9601的操作开关或单独的遥控器9610来操作电视机9600。可以由遥控器9610的操作键9609来控制频道和音量，以便可以控制显示在显示部分9603上的图像。此外，遥控器9610可以提供有用于显示从遥控器9610输出的数据的显示部分9607。
请注意，电视机9600提供有接收机、调制解调器等。用接收机，可以接收普通电视广播。此外，当电视机9600经由调制解调器通过有线或无线连接而连接到通信网路时，可以执行单向(从发送机到接收机)或双向(在发送机与接收机之间、在接收机之间等)数据通信。
图21B示出数字相框9700的示例。例如，在数字相框9700中，在壳体9701中结合了显示部分9703。在显示部分9703上可以显示各种图像。例如，显示部分9703可以显示由数字照相机拍摄的图像的数据等以起到普通相框的作用。
请注意，数字相框9700提供有操作部分、外部连接部分(USB端子、可以连接到诸如USB线缆的各种线缆的端子等)、记录介质插入部分等。虽然可以将其设置在与显示部分相同的表面上，但优选地将其设置在数字相框9700的设计的侧面或背面上。例如，在数字相框的记录介质插入部分中插入存储由数字照相机拍摄的图像的数据的存储器，由此可以下载并在显示部分9703上显示图像数据。
数字相框9700可以具有能够无线地发送和接收数据的配置。通过无线通信，可以下载以便显示期望的图像数据。
图22A是包括两个壳体(壳体9881和壳体9891)的便携式游艺机。壳体9881和9891与连接部分9893相连以便打开和关闭。在壳体9881和壳体9891中分别结合了显示部分9882和显示部分9883。另外，图22A中所示的便携式游艺机包括扬声器部分9884、记录介质插入部分9886、LED灯9890、输入装置(操作键9885、连接端子9887、传感器9888(具有测量力、位移、位置、速度、加速度、角速度、旋转频率、距离、光、液体、磁性、温度、化学物质、声音、时间、硬度、电场、电流、电压、电功率、辐射、流速、湿度、梯度、振荡、气味、或红外射线的功能的传感器)或传声器9889)等。显然，所述便携式游艺机的结构不限于上述结构，且可以采用至少提供有根据本发明实施例的半导体装置的其它结构。所述便携式游艺机可以适当地包括其它附件设备。图22A所示的便携式游艺机具有读取存储在记录介质中的程序或数据以将其显示在显示部分上的功能和通过无线通信与另一便携式游艺机共享信息的功能。图22A所示的便携式游艺机可以具有各种功能，而不限于上述功能。
图22B是作为大型游艺机的自动贩卖机9900的示例。在自动贩卖机9900中，在壳体9901中结合了显示部分9903。另外，自动贩卖机9900包括诸如开始操纵杆或停止开关的操作装置、投币孔、扬声器等。显然，自动贩卖机9900的结构不限于上述结构，且可以采用至少提供有根据本发明实施例的半导体装置的其它结构。自动贩卖机9900可以适当地包括其它附件设备。
图23示出蜂窝式电话1000的示例。蜂窝式电话1000提供有结合在壳体1001中的显示部分1002、操作按钮1003、外部连接端口1004、扬声器1005、传声器1006等。
当用手指等触摸图23所示的蜂窝式电话1000的显示部分1002时，可以向移动电话1000中输入数据。此外，可以通过用手指等触摸显示部分1002来执行诸如打电话和编写邮件等操作。
显示部分1002的屏幕模式主要有三种。第一种模式是主要用于显示图像的显示模式。第二种模式是主要用于输入诸如文本的数据的输入模式。第三种模式是其中将显示模式与输入模式这两种模式组合的显示和输入模式。
例如，在打电话或编写邮件的情况下，对显示部分1002选择主要用于输入文本的文本输入模式使得显示在屏幕上的文本可被输入。在该情况下，优选的是在显示部分1002的屏幕的几乎所有区域上显示键盘或数字按钮。
当在蜂窝式电话1000内部提供包括诸如陀螺仪或加速度传感器等用于检测倾斜度的传感器的检测装置时，可以通过确定蜂窝式电话1000的方向(蜂窝式电话1000被水平还是垂直放置以用于风景模式或肖像模式)来自动切换显示部分1002的屏幕上的显示。
通过触摸显示部分1002或操作壳体1001的操作按钮1003来切换屏幕模式。或者，可以根据显示在显示部分1002上的图像的种类来切换屏幕模式。例如，当显示在显示部分上的图像的信号是运动图像数据时，屏幕模式被切换到显示模式。当所述信号是文本数据时，屏幕模式被切换到输入模式。
此外，在输入模式下，当在显示部分1002中的光学传感器检测到信号之后的一定时间段内没有通过触摸显示部分1002来执行输入时，可以控制屏幕模式以使其从输入模式切换到显示模式。
显示部分1002可以起到图像传感器的作用。例如，通过用手掌或手指触摸显示部分1002来获取掌纹、指纹等的图像，由此可以执行个人认证。此外，通过为显示部分提供发射近红外光的背光或感测光源，还可以获取手指血管、手掌血管等的图像。
在实施例1或2所描述的薄膜晶体管中，在包括铟、镓、和锌的氧化物半导体层与包括铝作为主要组分的第一导电层之间提供使用高熔点金属材料形成的第二导电层或包括氧化铝作为主要组分的阻挡层以便抑制铝原子到氧化物半导体层的扩散；因此，薄膜晶体管具有高可靠性。通过安装其中铝原子到氧化物半导体层的扩散受到抑制的可靠薄膜晶体管，可以制造高度可靠的电子电器。
本申请基于2008年10月10日在日本专利局提交的日本专利申请No.2008-264497，在此通过引用而将其全部内容并入本申请。

Claims (16)

1.一种半导体装置，包括：
包括铟、镓、和锌的氧化物半导体层；
包括铝的第一导电层；
在所述第一导电层上的包括高熔点金属材料的第二导电层；以及
包括氧化铝的阻挡层，
其中，所述阻挡层在所述第一导电层的边缘部分中形成，以及
其中，所述氧化物半导体层被设置为与所述第二导电层和所述阻挡层接触。
2.如权利要求1所述的半导体装置，其中，所述包括氧化铝的阻挡层具有大于0nm且小于或等于5nm的厚度。
3.如权利要求1所述的半导体装置，其中，所述高熔点金属材料包括选自由钛、钽、钨、钼、铬、钕、和钪组成的组中的至少一种。
4.如权利要求1所述的半导体装置，其中，所述半导体装置是选自由电子书、电视机、数字相框、便携式游艺机、自动贩卖机、和电话组成的组中的一种。
5.一种半导体装置，包括：
栅极绝缘层；
设置在所述栅极绝缘层的一侧的栅电极层；
设置在所述栅极绝缘层的另一侧的氧化物半导体层；以及
源电极层和漏电极层，其中每个包括与所述栅极绝缘层接触的包括铝的第一导电层、在所述第一导电层上的包括高熔点金属材料的第二导电层、以及在所述第一导电层的边缘部分处的包括氧化铝的阻挡层，
其中，所述氧化物半导体层与所述第二导电层和所述阻挡层接触。
6.如权利要求5所述的半导体装置，其中，所述包括氧化铝的阻挡层具有大于0nm且小于或等于5nm的厚度。
7.如权利要求5所述的半导体装置，其中，所述高熔点金属材料包括选自由钛、钽、钨、钼、铬、钕、和钪组成的组中的至少一种。
8.如权利要求5所述的半导体装置，其中，所述半导体装置是选自由电子书、电视机、数字相框、便携式游艺机、自动贩卖机、和电话组成的组中的一种。
9.一种半导体装置，包括：
源电极层和漏电极层，其中每个包括包含铝的第一导电层、在所述第一导电层上的包括高熔点金属材料的第二导电层、以及在所述第一导电层的边缘部分处的包括氧化铝的阻挡层；
覆盖所述源电极层和漏电极层的末端部分的氧化物半导体层；
覆盖所述氧化物半导体层的栅极绝缘层；以及
栅电极层，其与所述源电极层和漏电极层的所述末端部分重叠，其中所述氧化物半导体层和所述栅极绝缘层插在所述栅电极层与所述源电极层和漏电极层之间，
其中，所述氧化物半导体层与所述第二导电层和所述阻挡层接触。
10.如权利要求9所述的半导体装置，其中，所述包括氧化铝的阻挡层具有大于0nm且小于或等于5nm的厚度。
11.如权利要求9所述的半导体装置，其中，所述高熔点金属材料包括选自由钛、钽、钨、钼、铬、钕、和钪组成的组中的至少一种。
12.如权利要求9所述的半导体装置，其中，所述半导体装置是选自由电子书、电视机、数字相框、便携式游艺机、自动贩卖机、和电话组成的组中的一种。
13.一种薄膜晶体管的制造方法，包括：
形成源电极层和漏电极层，其中每个包括包含铝的第一导电层、和在所述第一导电层上的包括高熔点金属材料的第二导电层；
通过对所述第一导电层的暴露边缘部分执行氧化处理来形成包括氧化铝的阻挡层；以及
堆叠包括铟、镓、和锌的氧化物半导体层以使所述氧化物半导体层与所述第二导电层和所述阻挡层接触。
14.如权利要求13所述的薄膜晶体管制造方法，其中，所述包括氧化铝的阻挡层具有大于0nm且小于或等于5nm的厚度。
15.如权利要求13所述的薄膜晶体管制造方法，其中，所述高熔点金属材料包括选自由钛、钽、钨、钼、铬、钕、和钪组成的组中的至少一种。
16.如权利要求13所述的薄膜晶体管制造方法，其中，所述半薄膜晶体管被结合入选自由电子书、电视机、数字相框、便携式游艺机、自动贩卖机、和电话组成的组中的一种内。
CN200910204677A 2008-10-10 2009-10-10 半导体装置及其制造方法 Pending CN101728433A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610397118.1A CN105870200B (zh) 2008-10-10 2009-10-10 半导体装置及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-264497 2008-10-10
JP2008264497 2008-10-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610397118.1A Division CN105870200B (zh) 2008-10-10 2009-10-10 半导体装置及其制造方法

Publications (1)

Publication Number Publication Date
CN101728433A true CN101728433A (zh) 2010-06-09

Family

ID=42098067

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200910204677A Pending CN101728433A (zh) 2008-10-10 2009-10-10 半导体装置及其制造方法
CN201610397118.1A Active CN105870200B (zh) 2008-10-10 2009-10-10 半导体装置及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610397118.1A Active CN105870200B (zh) 2008-10-10 2009-10-10 半导体装置及其制造方法

Country Status (5)

Country Link
US (3) US8158975B2 (zh)
JP (2) JP5484853B2 (zh)
KR (2) KR101741419B1 (zh)
CN (2) CN101728433A (zh)
TW (1) TWI487119B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752425A (zh) * 2008-11-28 2010-06-23 株式会社半导体能源研究所 半导体装置及其制造方法
CN102645807A (zh) * 2012-04-10 2012-08-22 深超光电（深圳）有限公司 液晶显示面板阵列基板及其制造方法
CN103227188A (zh) * 2012-01-31 2013-07-31 佳能株式会社 发光装置、图像形成装置、显示装置和摄像装置
CN103477441A (zh) * 2011-04-18 2013-12-25 夏普株式会社 薄膜晶体管、显示面板和薄膜晶体管的制造方法
CN103959470A (zh) * 2012-01-17 2014-07-30 松下电器产业株式会社 薄膜晶体管阵列装置以及使用它的el显示装置
CN104241392A (zh) * 2014-07-14 2014-12-24 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN104733542A (zh) * 2015-03-24 2015-06-24 京东方科技集团股份有限公司 薄膜晶体管、薄膜晶体管的制备方法及阵列基板
CN106098559A (zh) * 2016-06-21 2016-11-09 北京大学深圳研究生院 一种底栅共平面型金属氧化物薄膜晶体管的制备方法
CN107170832A (zh) * 2017-06-14 2017-09-15 华南理工大学 一种氧化物薄膜晶体管及其制备方法
CN109478560A (zh) * 2016-07-20 2019-03-15 株式会社理光 场效应晶体管及其制作方法，显示元件，图像显示装置和系统

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5213421B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI589006B (zh) * 2008-11-07 2017-06-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101368392B1 (ko) * 2008-12-12 2014-03-04 엘지디스플레이 주식회사 전기영동 표시소자의 실재 경화장치 및 이를 이용한 전기영동 표시소자 제조방법
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
KR20170143023A (ko) * 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR20120094013A (ko) 2009-11-13 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
WO2011058865A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devi ce
KR20170076818A (ko) * 2009-11-13 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제작 방법 및 트랜지스터
KR101623961B1 (ko) * 2009-12-02 2016-05-26 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101804589B1 (ko) 2009-12-11 2018-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102903758B (zh) * 2009-12-28 2015-06-03 株式会社半导体能源研究所 半导体装置
KR20130055607A (ko) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101540039B1 (ko) * 2010-04-23 2015-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101700882B1 (ko) 2010-05-20 2017-02-01 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터
WO2011145634A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101872927B1 (ko) * 2010-05-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120000499A (ko) * 2010-06-25 2012-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
US20120032172A1 (en) * 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012256012A (ja) * 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
JP5658978B2 (ja) * 2010-11-10 2015-01-28 株式会社ジャパンディスプレイ 薄膜トランジスタ回路基板及びその製造方法
JP5912467B2 (ja) 2010-12-10 2016-04-27 株式会社半導体エネルギー研究所 光電変換回路及び表示装置
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5888990B2 (ja) * 2011-01-12 2016-03-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI552345B (zh) * 2011-01-26 2016-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101909704B1 (ko) * 2011-02-17 2018-10-19 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
JP5429718B2 (ja) 2011-03-08 2014-02-26 合同会社先端配線材料研究所 酸化物半導体用電極、その形成方法
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI541904B (zh) 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8541266B2 (en) 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8901554B2 (en) 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
KR101793048B1 (ko) * 2011-06-28 2017-11-21 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조방법
US9385238B2 (en) 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
KR101890774B1 (ko) * 2011-12-27 2018-08-23 엘지디스플레이 주식회사 유기전계발광 표시장치
TWI450398B (zh) * 2011-12-30 2014-08-21 Hon Hai Prec Ind Co Ltd 薄膜電晶體
US8969867B2 (en) * 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9786793B2 (en) * 2012-03-29 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer including regions with different concentrations of resistance-reducing elements
KR20130117558A (ko) 2012-04-18 2013-10-28 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
KR102069158B1 (ko) * 2012-05-10 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선의 형성 방법, 반도체 장치, 및 반도체 장치의 제작 방법
TWI661553B (zh) 2012-11-16 2019-06-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102148850B1 (ko) * 2013-01-21 2020-08-28 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 장치
US8835236B2 (en) 2013-02-08 2014-09-16 Chunghwa Picture Tubes, Ltd. Oxide semiconductor thin film transistor and method for manufacturing the same
WO2015052991A1 (ja) * 2013-10-09 2015-04-16 シャープ株式会社 半導体装置およびその製造方法
KR102248645B1 (ko) * 2013-12-02 2021-05-04 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
US9960280B2 (en) 2013-12-26 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102166898B1 (ko) 2014-01-10 2020-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102188690B1 (ko) 2014-01-20 2020-12-09 삼성디스플레이 주식회사 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
KR102194823B1 (ko) 2014-03-06 2020-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 기판, 표시 장치 및 박막 트랜지스터 제조 방법
KR102197854B1 (ko) 2014-05-13 2021-01-05 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시기판 및 이의 제조방법
KR102333759B1 (ko) * 2015-01-07 2021-12-01 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
KR102304103B1 (ko) 2015-04-02 2021-09-23 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 액정 표시 장치 및 그 제조 방법
KR102293123B1 (ko) * 2015-04-08 2021-08-24 삼성디스플레이 주식회사 박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법
JP6725335B2 (ja) * 2016-06-20 2020-07-15 株式会社ジャパンディスプレイ 半導体装置
JP2018022879A (ja) 2016-07-20 2018-02-08 株式会社リコー 電界効果型トランジスタ、及びその製造方法、並びに表示素子、画像表示装置、及びシステム
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR102561188B1 (ko) * 2016-09-22 2023-07-28 삼성디스플레이 주식회사 표시장치
US10224382B2 (en) * 2017-07-25 2019-03-05 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for manufacturing an OLED display screen integrated with touch function
JP6960807B2 (ja) * 2017-08-31 2021-11-05 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP2019078862A (ja) * 2017-10-24 2019-05-23 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US10727284B2 (en) * 2018-11-15 2020-07-28 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method of fabricating organic light-emitting diode touch display screen
JPWO2021053450A1 (zh) * 2019-09-20 2021-03-25
CN110828578B (zh) * 2019-10-16 2022-11-08 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法与显示装置
US11444025B2 (en) * 2020-06-18 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor and fabrication method thereof
KR20220010622A (ko) * 2020-07-16 2022-01-26 삼성디스플레이 주식회사 표시 장치
CN114028726B (zh) * 2021-11-09 2024-03-08 固安翌光科技有限公司 一种发光装置及可穿戴光疗仪

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1479145A (zh) * 2002-08-30 2004-03-03 Nec液晶技术株式会社 液晶显示装置的制造方法
CN1523413A (zh) * 2003-02-19 2004-08-25 株式会社日立显示器 显示装置
CN1575509A (zh) * 2001-10-22 2005-02-02 三菱瓦斯化学株式会社 铝/钼层叠膜的蚀刻方法
CN1599079A (zh) * 2003-09-19 2005-03-23 日本电气株式会社 薄膜晶体管衬底和制造方法
CN1778663A (zh) * 2004-11-23 2006-05-31 台湾积体电路制造股份有限公司 防金属与硅层间侧向交互扩散的方法和结构及微机电结构
CN1979840A (zh) * 2005-12-09 2007-06-13 三星Sdi株式会社 平板显示器及其制造方法
WO2007089048A2 (en) * 2006-02-02 2007-08-09 Kochi Industrial Promotion Center Thin film transistor and manufacturing method thereof
US20080164476A1 (en) * 2007-01-09 2008-07-10 Sang Hee Park METHOD OF MANUFACTURING P-TYPE ZnO SEMICONDUCTOR LAYER USING ATOMIC LAYER DEPOSITION AND THIN FILM TRANSISTOR INCLUDING THE P-TYPE ZnO SEMICONDUCTOR LAYER
CN101640220A (zh) * 2008-07-31 2010-02-03 株式会社半导体能源研究所 半导体装置及其制造方法

Family Cites Families (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP3047363B2 (ja) * 1993-02-04 2000-05-29 松下電器産業株式会社 半導体装置およびその製造方法
JP3591061B2 (ja) * 1995-06-13 2004-11-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW486512B (en) * 1999-12-01 2002-05-11 Lg Philips Lcd Co Ltd Method of manufacturing a substrate for electronic device by using etchant and electronic device having the substrate
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4926329B2 (ja) * 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) * 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) * 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
EP1794782A1 (en) * 2004-09-21 2007-06-13 Freescale Semiconductor, Inc. Semiconductor device and method of forming the same
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051993A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
KR100953596B1 (ko) * 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1815530B1 (en) * 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5089037B2 (ja) * 2004-12-03 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870404B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) * 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5103742B2 (ja) * 2006-01-23 2012-12-19 凸版印刷株式会社 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US8900970B2 (en) * 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
TWI304267B (en) * 2006-05-18 2008-12-11 Au Optronics Corp Method for forming tft array substrate
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5365007B2 (ja) * 2007-01-25 2013-12-11 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5171178B2 (ja) * 2007-09-13 2013-03-27 富士フイルム株式会社 イメージセンサ及びその製造方法
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI469354B (zh) * 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
WO2010029859A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2327069A4 (en) * 2008-09-12 2013-03-20 Semiconductor Energy Lab DISPLAY DEVICE
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1575509A (zh) * 2001-10-22 2005-02-02 三菱瓦斯化学株式会社 铝/钼层叠膜的蚀刻方法
CN1479145A (zh) * 2002-08-30 2004-03-03 Nec液晶技术株式会社 液晶显示装置的制造方法
CN1523413A (zh) * 2003-02-19 2004-08-25 株式会社日立显示器 显示装置
CN1599079A (zh) * 2003-09-19 2005-03-23 日本电气株式会社 薄膜晶体管衬底和制造方法
CN1778663A (zh) * 2004-11-23 2006-05-31 台湾积体电路制造股份有限公司 防金属与硅层间侧向交互扩散的方法和结构及微机电结构
CN1979840A (zh) * 2005-12-09 2007-06-13 三星Sdi株式会社 平板显示器及其制造方法
WO2007089048A2 (en) * 2006-02-02 2007-08-09 Kochi Industrial Promotion Center Thin film transistor and manufacturing method thereof
US20080164476A1 (en) * 2007-01-09 2008-07-10 Sang Hee Park METHOD OF MANUFACTURING P-TYPE ZnO SEMICONDUCTOR LAYER USING ATOMIC LAYER DEPOSITION AND THIN FILM TRANSISTOR INCLUDING THE P-TYPE ZnO SEMICONDUCTOR LAYER
CN101640220A (zh) * 2008-07-31 2010-02-03 株式会社半导体能源研究所 半导体装置及其制造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9722054B2 (en) 2008-11-28 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8552434B2 (en) 2008-11-28 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN101752425B (zh) * 2008-11-28 2015-09-23 株式会社半导体能源研究所 半导体装置及其制造方法
CN101752425A (zh) * 2008-11-28 2010-06-23 株式会社半导体能源研究所 半导体装置及其制造方法
US8546182B2 (en) 2008-11-28 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103477441B (zh) * 2011-04-18 2016-05-18 夏普株式会社 薄膜晶体管、显示面板和薄膜晶体管的制造方法
CN103477441A (zh) * 2011-04-18 2013-12-25 夏普株式会社 薄膜晶体管、显示面板和薄膜晶体管的制造方法
CN103959470A (zh) * 2012-01-17 2014-07-30 松下电器产业株式会社 薄膜晶体管阵列装置以及使用它的el显示装置
CN103959470B (zh) * 2012-01-17 2016-08-24 株式会社日本有机雷特显示器 薄膜晶体管阵列装置以及使用它的el显示装置
CN103227188A (zh) * 2012-01-31 2013-07-31 佳能株式会社 发光装置、图像形成装置、显示装置和摄像装置
CN102645807A (zh) * 2012-04-10 2012-08-22 深超光电（深圳）有限公司 液晶显示面板阵列基板及其制造方法
CN102645807B (zh) * 2012-04-10 2015-08-26 深超光电（深圳）有限公司 液晶显示面板阵列基板及其制造方法
CN104241392B (zh) * 2014-07-14 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN104241392A (zh) * 2014-07-14 2014-12-24 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示设备
US9748276B2 (en) 2014-07-14 2017-08-29 Boe Technology Group Co., Ltd. Thin film transistor and method of manufacturing the same, array substrate and display device
CN104733542A (zh) * 2015-03-24 2015-06-24 京东方科技集团股份有限公司 薄膜晶体管、薄膜晶体管的制备方法及阵列基板
US10199510B2 (en) 2015-03-24 2019-02-05 Boe Technology Group Co., Ltd. Thin film transistor, thin film transistor manufacturing method and array substrate
CN106098559A (zh) * 2016-06-21 2016-11-09 北京大学深圳研究生院 一种底栅共平面型金属氧化物薄膜晶体管的制备方法
CN109478560A (zh) * 2016-07-20 2019-03-15 株式会社理光 场效应晶体管及其制作方法，显示元件，图像显示装置和系统
CN109478560B (zh) * 2016-07-20 2022-03-15 株式会社理光 场效应晶体管及其制作方法，显示元件，图像显示装置和系统
CN107170832A (zh) * 2017-06-14 2017-09-15 华南理工大学 一种氧化物薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
JP5484853B2 (ja) 2014-05-07
KR20100040677A (ko) 2010-04-20
KR101741419B1 (ko) 2017-05-30
US8158975B2 (en) 2012-04-17
JP5753601B2 (ja) 2015-07-22
TW201030981A (en) 2010-08-16
US20130045568A1 (en) 2013-02-21
CN105870200B (zh) 2019-03-01
TWI487119B (zh) 2015-06-01
KR101862542B1 (ko) 2018-05-31
US8313980B2 (en) 2012-11-20
CN105870200A (zh) 2016-08-17
JP2010114432A (ja) 2010-05-20
KR20170059944A (ko) 2017-05-31
US20100090217A1 (en) 2010-04-15
JP2014135495A (ja) 2014-07-24
US20120171813A1 (en) 2012-07-05

Similar Documents

Publication Publication Date Title
JP7166319B2 (ja) 表示装置
KR102615835B1 (ko) 반도체 장치 및 그 제작 방법
CN105870200B (zh) 半导体装置及其制造方法
CN101740632B (zh) 半导体装置及其制造方法
CN102150191B (zh) 显示装置
CN102160102B (zh) 显示装置
JP2023130385A (ja) 表示装置
CN103545342B (zh) 半导体装置
CN102160103B (zh) 显示装置
CN101685835B (zh) 半导体装置及其制造方法
CN101740634B (zh) 半导体装置及其制造方法
CN102160105B (zh) 显示装置及其制造方法
KR101722913B1 (ko) 표시 장치
CN101826559B (zh) 半导体装置及其制造方法
CN103022053A (zh) 显示装置、半导体装置及该半导体装置的制造方法
CN101714547A (zh) 显示装置
CN103700704A (zh) 半导体器件
CN101645463A (zh) 半导体装置及其制造方法
CN101814530A (zh) 半导体装置以及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100609