CN107170832A - 一种氧化物薄膜晶体管及其制备方法 - Google Patents

一种氧化物薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN107170832A
CN107170832A CN201710447622.2A CN201710447622A CN107170832A CN 107170832 A CN107170832 A CN 107170832A CN 201710447622 A CN201710447622 A CN 201710447622A CN 107170832 A CN107170832 A CN 107170832A
Authority
CN
China
Prior art keywords
thin film
film transistor
drain electrode
preparation
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710447622.2A
Other languages
English (en)
Inventor
宁洪龙
刘贤哲
姚日晖
李晓庆
张啸尘
吴为敬
徐苗
王磊
彭俊彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201710447622.2A priority Critical patent/CN107170832A/zh
Publication of CN107170832A publication Critical patent/CN107170832A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441Deposition of conductive or insulating materials for electrodes
    • H01L21/443Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Abstract

本发明属于显示器件技术领域,公开了一种氧化物薄膜晶体管及其制备方法。所述制备方法为:在玻璃基板上直流磁控溅射Al:Nd薄膜栅极,然后表面氧化生长栅极绝缘层AlOx:Nd;在栅绝缘层上沉积厚度为5~30nm的STO薄膜有源层,然后在350℃~450℃空气中进行退火处理,最后在STO薄膜上直流磁控溅射制备源/漏电极Mo,并在源/漏电极与有源层之间自生成MoOx中间氧化层,得到得到所述氧化物薄膜晶体管。本发明通过退火处理后,可在源/漏电极与有源层之间自生成MoOx中间氧化层,阻碍电极材料原子向有源层中扩散,实现源/漏电极和有源层之间欧姆接触,并有效地减少工艺步骤,降低成本。

Description

一种氧化物薄膜晶体管及其制备方法
技术领域
本发明属于显示器件技术领域,具体涉及一种氧化物薄膜晶体管及其制备方法。
背景技术
目前平板显示行业迅速发展,正朝着大尺寸,高分辨和高刷新率等方面发展。其中,薄膜晶体管(TFT)是平板显示器的核心部件,直接关系到平板显示器的质量好坏。TFT的有源层材料主要有非晶硅,多晶硅和金属氧化物。非晶硅TFT的迁移率小(≤1cm2/V s),均匀性高,稳定性差;多晶硅TFT迁移率高(≥100cm2/V s),均匀性差;而金属氧化物TFT的迁移率高(≥10cm2/V s),制备工艺简单,沉积工艺温度低,大面积沉积均匀性高,关态电流低,可以满足大尺寸,高分辨和高刷新率等方面的要求。
电极与金属氧化物半导体之间的接触电阻是影响器件性能的关键因数。若源/漏电极与有源层之间的接触电阻很大时,当施加漏极电压时接触电阻将承担很大一部分电压降;同时,在漏电压很低的情况下会造成电流拥堵现象。因此,高器件性能的TFT需要在源/漏电极与有源层之间实现欧姆接触。
对于非晶硅TFT来说,在源/漏电极与非晶硅半导体之间一般需要再增加一层重掺杂的非晶硅(n+a-Si),实现非晶硅TFT的源漏电极与半导体层之间欧姆接触。对于多晶硅TFT来说,通常需要在源/漏电极重掺杂区与本征多晶硅之间插入较轻掺杂区,可以有效地降低界面处的电场强度,进而达到降低漏电流的作用。而对于氧化物TFT来说,通常会选择与半导体的功函数相接近的电极材料如钼(Mo)、铜(Cu)、铝(Al)或者对源漏电极与有源层接触区等离子处理实现欧姆接触。然而,Mo原子容易向有源层中扩散,Cu和Al易抢夺有源层中的氧分别生成氧化亚铜和氧化铝层等现象,影响TFT器件性能。
若源/漏电极通过直流磁控溅射制备,电极材料的原子动能很大,易向有源层中扩散,影响器件性能;若源/漏电极通过蒸镀方式制备,导致电极与有源层之间的黏附力不强,容易脱落。最重要的是:由于电极材料的原子与氧的结合能和有源层中的原子与氧的结合能不同,可能在界面处会发生氧的抢夺,造成成分偏析,影响器件性能。
发明内容
针对现有技术存在的缺点和不足之处,本发明的首要目的在于提供一种氧化物薄膜晶体管的制备方法。
本发明的另一目的在于提供一种通过上述方法制备得到的氧化物薄膜晶体管。
本发明目的通过以下技术方案实现:
一种氧化物薄膜晶体管的制备方法,包括如下制备步骤:
(1)在玻璃基板上直流磁控溅射Al:Nd薄膜作为栅极,然后在Al:Nd薄膜栅极表面氧化生长栅极绝缘层AlOx:Nd;
(2)采用射频磁控溅射在栅绝缘层上沉积氧化物半导体(STO)薄膜,作为有源层,氧化物半导体薄膜厚度为5~30nm;
(3)对步骤(2)所得器件在350℃~450℃空气中进行退火处理;
(4)利用光刻技术在STO薄膜上直流磁控溅射制备源/漏电极Mo,并在源/漏电极与有源层之间自生成MoOx中间氧化层,得到得到所述氧化物薄膜晶体管(STO-TFT)。
优选地,步骤(1)中所述Al:Nd薄膜的厚度为100~300nm;所述栅极绝缘层AlOx:Nd的厚度为200~400nm。
优选地,步骤(1)中所述Al:Nd的掺杂浓度为1~5at%。
优选地,所述的氧化物半导体薄膜的材料为STO-5(SiO2:SnO2=5:95wt%)。
一种氧化物薄膜晶体管,通过上述方法制备得到。
本发明的制备方法及所得到的氧化物薄膜晶体管具有如下优点及有益效果:
(1)本发明不需要额外溅射一层高导过度层,或者通过等离子处理源/漏电极与有源层的接触区,而是通过退火处理后,可在源/漏电极与有源层之间自生成MoOx中间氧化层,阻碍电极材料原子向有源层中扩散,实现TFT的源/漏电极和有源层之间欧姆接触,改善接触特性,并有效地减少工艺步骤,降低成本。
(2)本发明通过退火处理使STO薄膜致密性增高,薄膜表面吸附氧含量增高,使得Mo原子到达STO薄膜表面生成金属氧化物薄层,并发生柯肯达尔效应,阻止Mo原子向STO薄膜内部扩散,从而改善接触特性;
(3)本发明的退火处理温度为350℃~450℃时,STO薄膜表面吸附氧含量高,可生成金属氧化物薄层,改善接触特性。
附图说明
图1为本发明实施例的氧化物薄膜晶体管的结构示意图。
图2、图3和图4分别为实施例步骤(2)所得STO薄膜、步骤(3)中分别经350℃和450℃退火处理后STO薄膜的O 1s谱图。
图5和图6分别为实施例步骤(3)中分别经350℃和450℃退火处理后,不同沟道长度下的总电阻变化图。
图7为实施例分别经350℃和450℃退火处理后,所得STO-TFT的接触电阻在不同VGS下的结果图。
图8为实施例分别经350℃和450℃退火处理后,所得STO-TFT的电流-电压曲线图。
图9为实施例经450℃退火处理后,所得STO-TFT横截面的高分辨透射电镜图及Sn和Mo元素分布图。
图10为实施例经450℃退火处理后,所得STO-TFT横截面的EDS线扫描元素分布图。
图11为实施例经450℃退火处理后,所得STO-TFT的新界面元素鉴定图。
具体实施方式
下面结合实施例及附图对本发明作进一步详细的描述,但本发明的实施方式不限于此。
实施例
本实施例的一种氧化物薄膜晶体管,其结构示意图如图1所示。所述氧化物薄膜晶体管从下至上依次为玻璃基板11、Al:Nd薄膜栅极12、AlOx:Nd栅极绝缘层13、STO薄膜有源层14、中间氧化层15和Mo源/漏电极16。
本实施例的氧化物薄膜晶体管通过如下方法制备:
(1)在玻璃基板上直流磁控溅射300nm的Al:Nd薄膜作为栅极,然后在Al:Nd薄膜栅极表面氧化生长200nm的栅极绝缘层AlOx:Nd;
(2)采用射频磁控溅射在栅绝缘层上沉积氧化物半导体STO-5(SiO2:SnO2=5:95wt%)薄膜,作为STO薄膜有源层,氧化物半导体薄膜厚度为20nm;
(3)对步骤(2)所得器件分别在350℃和450℃空气中进行退火处理;
(4)利用光刻技术(首先利用紫外光通过掩膜版照射到附有一层光刻胶薄膜的Mo膜表面,引起曝光区域的光刻胶发生化学反应;再通过显影技术溶解去除曝光区域的光刻胶,使掩膜版上的图形被复制到光刻胶薄膜上;最后利用刻蚀技术得到图形化源漏电极Mo)在STO薄膜上直流磁控溅射制备源/漏电极Mo,得到所述氧化物薄膜晶体管(STO-TFT)。
本实施例步骤(2)所得STO薄膜、步骤(3)中分别经350℃和450℃退火处理后STO薄膜的O 1s谱图分别如图2、图3和图4所示。
本实施例步骤(3)中分别经350℃和450℃退火处理后,不同沟道长度L(源漏电极之间的距离大小)下的总电阻Rtot分别如图5和图6所示。
图7为本实施例分别经350℃和450℃退火处理后,所得STO-TFT的接触电阻RSD。由图7可见,两者接触电阻相比,在退火温度为450℃下,器件接触电阻明显减小。
图8为本实施例分别经350℃和450℃退火处理后,所得STO-TFT的电流-电压曲线图。由图8可见,在退火温度为450℃下,器件的电流-电压曲线呈直线,表明STO-TFT的源/漏电极与有源层为欧姆接触。在退火温度为350℃下,器件的电流-电压曲线呈非直线,表明STO-TFT的源/漏电极与有源层为非欧姆接触。
图9为本实施例经450℃退火处理后,所得STO-TFT横截面的高分辨透射电镜图及Sn和Mo元素分布图。
图10为本实施例经450℃退火处理后,所得STO-TFT横截面的EDS线扫描元素分布图。
图11为本实施例经450℃退火处理后,所得STO-TFT的新界面元素鉴定图。
从图9、图10、图11中可以发现:在源/漏电极与有源层STO之间存在一层氧化物MoOx,Mo原子并没有向STO薄膜中扩散,而是在STO薄膜上生成一层金属氧化物薄层,同时Sn以离子形式向电极中扩散,改善源漏电极与有源层之间的接触特性。
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受上述实施例的限制,其它的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。

Claims (5)

1.一种氧化物薄膜晶体管的制备方法,其特征在于包括如下制备步骤:
(1)在玻璃基板上直流磁控溅射Al:Nd薄膜作为栅极,然后在Al:Nd薄膜栅极表面氧化生长栅极绝缘层AlOx:Nd;
(2)采用射频磁控溅射在栅绝缘层上沉积氧化物半导体薄膜,作为有源层,氧化物半导体薄膜厚度为5~30nm;
(3)对步骤(2)所得器件在350℃~450℃空气中进行退火处理;
(4)利用掩模制作技术在STO薄膜上直流磁控溅射制备源/漏电极Mo,并在源/漏电极与有源层之间自生成MoOx中间氧化层,得到得到所述氧化物薄膜晶体管。
2.根据权利要求1所述的一种氧化物薄膜晶体管的制备方法,其特征在于:步骤(1)中所述Al:Nd薄膜的厚度为100~300nm;所述栅极绝缘层AlOx:Nd的厚度为200~400nm。
3.根据权利要求1所述的一种氧化物薄膜晶体管的制备方法,其特征在于:步骤(1)中所述Al:Nd的掺杂浓度为1~5at%。
4.根据权利要求1所述的一种氧化物薄膜晶体管的制备方法,其特征在于:所述的氧化物半导体薄膜的材料为STO-5。
5.一种氧化物薄膜晶体管,其特征在于:通过权利要求1~4任一项所述的方法制备得到。
CN201710447622.2A 2017-06-14 2017-06-14 一种氧化物薄膜晶体管及其制备方法 Pending CN107170832A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710447622.2A CN107170832A (zh) 2017-06-14 2017-06-14 一种氧化物薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710447622.2A CN107170832A (zh) 2017-06-14 2017-06-14 一种氧化物薄膜晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN107170832A true CN107170832A (zh) 2017-09-15

Family

ID=59819649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710447622.2A Pending CN107170832A (zh) 2017-06-14 2017-06-14 一种氧化物薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN107170832A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109390411A (zh) * 2018-09-29 2019-02-26 华南理工大学 一种叠层有源层薄膜晶体管及其制备方法
CN109742149A (zh) * 2018-12-14 2019-05-10 华南理工大学 一种双层硅掺杂氧化锡基薄膜晶体管及其制备方法和应用

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305264A (ja) * 1998-04-20 1999-11-05 Mitsubishi Electric Corp 液晶表示装置及びこれに用いられる薄膜トランジスタ並びにその製造方法
CN101728433A (zh) * 2008-10-10 2010-06-09 株式会社半导体能源研究所 半导体装置及其制造方法
CN103000628A (zh) * 2012-12-14 2013-03-27 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
CN103098220A (zh) * 2010-09-30 2013-05-08 株式会社神户制钢所 布线结构以及显示装置
US20130112972A1 (en) * 2010-07-02 2013-05-09 Advanced Interconnect Materials, Llc Thin-film transistor
US20130161630A1 (en) * 2011-05-10 2013-06-27 Panasonic Corporation Thin-film semiconductor device and method for fabricating thin-film semiconductor device
CN105552114A (zh) * 2015-12-14 2016-05-04 华南理工大学 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305264A (ja) * 1998-04-20 1999-11-05 Mitsubishi Electric Corp 液晶表示装置及びこれに用いられる薄膜トランジスタ並びにその製造方法
CN101728433A (zh) * 2008-10-10 2010-06-09 株式会社半导体能源研究所 半导体装置及其制造方法
US20130112972A1 (en) * 2010-07-02 2013-05-09 Advanced Interconnect Materials, Llc Thin-film transistor
CN103098220A (zh) * 2010-09-30 2013-05-08 株式会社神户制钢所 布线结构以及显示装置
US20130161630A1 (en) * 2011-05-10 2013-06-27 Panasonic Corporation Thin-film semiconductor device and method for fabricating thin-film semiconductor device
CN103000628A (zh) * 2012-12-14 2013-03-27 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
CN105552114A (zh) * 2015-12-14 2016-05-04 华南理工大学 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109390411A (zh) * 2018-09-29 2019-02-26 华南理工大学 一种叠层有源层薄膜晶体管及其制备方法
CN109742149A (zh) * 2018-12-14 2019-05-10 华南理工大学 一种双层硅掺杂氧化锡基薄膜晶体管及其制备方法和应用

Similar Documents

Publication Publication Date Title
Lee et al. Top interface engineering of flexible oxide thin‐film transistors by splitting active layer
JP6134230B2 (ja) 薄膜トランジスタおよび表示装置
JP2010183108A (ja) アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
JP2007103918A (ja) アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
KR102605252B1 (ko) 쇼트키 배리어 박막트랜지스터 및 방법
CN107818986A (zh) 半导体装置及其制造方法和显示设备及其制造方法
CN105304500A (zh) N型tft的制作方法
Yin et al. Low leakage current vertical thin-film transistors with InSnO-stabilized ZnO channel
Cho et al. Effect of defect creation and migration on hump characteristics of a-InGaZnO thin film transistors under long-term drain bias stress with light illumination
Wu et al. Amorphous InGaZnO thin film transistors with sputtered silver source/drain and gate electrodes
CN107170832A (zh) 一种氧化物薄膜晶体管及其制备方法
Jeong et al. MOSFET-like behavior of a-InGaZnO thin-film transistors with plasma-exposed source–drain bulk region
Wu et al. Submicrometer p-Type SnO thin-film transistors fabricated by film profile engineering method
TW201405835A (zh) 製造薄膜電晶體的方法
CN105304468B (zh) 一种n2处理的非晶igzo透明氧化物薄膜及其制备方法
Chowdhury et al. Self-aligned IGZO TFTs with boron implanted source/drain regions
Choi et al. Origin of the dry etch damage in the short-channel oxide thin-film transistors for high resolution display application
CN207038530U (zh) 一种氧化物薄膜晶体管
CN104992985A (zh) 薄膜晶体管及其制造方法、阵列基板
JP6394518B2 (ja) 半導体デバイスおよびその製造方法
CN107403832A (zh) 一种高性能薄膜晶体管及其用途
Li et al. Effect of oxygen partial pressure on the performance of homojunction amorphous In-Ga-Zn-O thin-film transistors
Hwang et al. Investigation on the change of the performance of Si-Zn-Sn-O thin film transistors under negative bias temperature stress depending on the channel thickness
CN106571399A (zh) 一种薄膜晶体管及薄膜晶体管的制作方法
CN207517697U (zh) 一种高性能薄膜晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination