CN207517697U - 一种高性能薄膜晶体管 - Google Patents

一种高性能薄膜晶体管 Download PDF

Info

Publication number
CN207517697U
CN207517697U CN201720913631.1U CN201720913631U CN207517697U CN 207517697 U CN207517697 U CN 207517697U CN 201720913631 U CN201720913631 U CN 201720913631U CN 207517697 U CN207517697 U CN 207517697U
Authority
CN
China
Prior art keywords
thin film
film transistor
tft
layer
active layer
Prior art date
Application number
CN201720913631.1U
Other languages
English (en)
Inventor
宁洪龙
胡诗犇
姚日晖
卢宽宽
刘贤哲
郑泽科
章红科
徐苗
王磊
彭俊彪
Original Assignee
华南理工大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 华南理工大学 filed Critical 华南理工大学
Priority to CN201720913631.1U priority Critical patent/CN207517697U/zh
Application granted granted Critical
Publication of CN207517697U publication Critical patent/CN207517697U/zh

Links

Abstract

本实用新型公开了一种高性能薄膜晶体管,其底部是衬底,衬底上设置一栅极,栅极的四周有一绝缘层包覆隔绝,绝缘层之上是有源层,有源层之上是富铟层;该薄膜晶体管的最外层是钝化层,钝化层与富铟层、有源层、绝缘层、衬底围成的区域分别是含铜的源电极和漏电极;在本实用新型的薄膜晶体管中,富铟层提高了载流子浓度和加速载流子的传输,从而提高迁移率;所述的源电极和漏电极含有铜,含铜电极具有低的电阻率,能够有效降低阻抗延迟。本实用新型的薄膜晶体管使用真空法制备,制备方法简单,有利于大规模生产。所制得的薄膜晶体管同时具有高迁移率、高稳定性和低电阻率源/漏电极的优点。

Description

一种高性能薄膜晶体管
技术领域
[0001]本实用新型属于半导体领域,具体涉及一种氧化物半导体薄膜晶体管及其用途。
背景技术
[0002]近年来,氧化物薄膜晶体管因为其高迁移率,均匀性好,低温制备的特点,得到了 广泛的应用。由于面板朝着大尺寸、高分辨率和高分辨率方向发展,对薄膜晶体管(Thin Film Transistors,TFT)的性能提出了更高的要求。显示器件需要更低的阻抗延迟以满足 大尺寸、高刷新率和高分辨率的需求,高导布线正是获得器件低阻抗延迟的最直接方法,因 此使用电阻率较低的铜(1.68X1(T7Q •!!!)来取代传统的铝(2.7X10—•!!!)作为电极材 料成为必然。
[0003]以往的研究表明,铜的扩散会导致电阻增加和器件性能劣化。因此,发展同时具有 低电阻电极和高迁移率的薄膜晶体管是急需解决的问题。
发明内容
[0004] 针对现有技术存在的缺点和不足,本实用新型的目的在于提供一种高迀移率的具 有低电阻电极的薄膜晶体管。
[0005] 本实用新型的目的通过下述技术方案实现:
[0006] 一种薄膜晶体管,其底部是衬底,衬底上设置一栅极,栅极的四周有一绝缘层包覆 隔绝,绝缘层之上是有源层,有源层之上是富铟层;该薄膜晶体管的最外层是钝化层,钝化 层与富铟层、有源层、绝缘层、衬底围成的区域分别是含铜的源电极和漏电极;
[0007] 在本实用新型的薄膜晶体管中,富铟层提高了载流子浓度和加速载流子的传输, 从而提局迁移率;
[0008] 所述的源电极和漏电极含有铜,含铜电极具有低的电阻率,能够有效降低阻抗延 迟;优选地,所述的源电极和漏电极为纯铜制成;所述源电极和漏电极的沟道宽度为0.1-1 OOOwn,长度为0.卜 1 OOOum;
[0009]所述的衬底是玻璃、石英、单晶硅、蓝宝石或塑料;
[0010] 所述的栅极是铝合金薄膜,多晶硅,铜、钼、铬或其合金;
[0011] 所述栅极的厚度为50-10000nm;
[0012] 所述绝缘层的厚度为2-1000nm;
[0013]所述的有源层为具有半导体特性的氧化物薄膜,优选为含有铟的氧化物薄膜,特 别优选为铟镓锌氧化物薄膜;
[0014] 所述有源层的厚度为5-200nm;
[0015] 所述富铟层的厚度为l_20nm;
[0016] 所述的绝缘层和钝化层是氧化铝、氧化硅、氮化硅、氧化铪、氧化锆或氧化钛。
[0017]本实用新型的薄膜晶体管可作为大尺寸、高分辨率、高刷新率的高性能显示器件 的像素开关,由于其具有的高迁移率和低电阻率特性,能够有效降低阵列的阻抗延迟,同时 可以在低驱动电压下工作,降低工作能耗,具有环保节能的优势。
[0018]本实用新型相对于现有技术具有如下的优点及效果:
[0019]本实用新型的薄膜晶体管使用真空法制备,制备方法简单,有利于大规模生产。所 制得的薄膜晶体管同时具有高迁移率、高稳定性和低电阻率源/漏电极的优点。
附图说明
[0020]图1是本实用新型薄膜晶体管的纵向切面图;
[0021]图2是本实用新型薄膜晶体管的高分辨率透射电镜截面图;
[0022]其中,01-衬底,02-栅极,03-绝缘层,04-有源层,05-源电极和漏电极,06-钝化层, 07-富铟层。
[0023]图3是本实用新型薄膜晶体管的输出特性曲线。
[0024]图4是本实用新型薄膜晶体管的转移特性曲线。
具体实施方式
[0025]下面结合实施例及附图对本实用新型作进一步详细的描述,但本实用新型的实施 方式不限于此。
[0026]实施例
[0027] 一种薄膜晶体管,其纵向切面图如图1所示,其底部是衬底01,衬底01上设置一栅 极02,栅极02的四周有一绝缘层03包覆隔绝,绝缘层03之上是有源层04,有源层04之上是富 铟层07;该薄膜晶体管的最外层是钝化层06,钝化层06与富铟层07、有源层04、绝缘层03、衬 底01围成的部分分别是源电极和漏电极05。
[0028] 本实施例的薄膜晶体管通过如下步骤制备:
[0029] (1)在玻璃基底上直流溅射并湿法刻蚀沉积300nm的铝合金薄膜做为底栅极,并湿 法刻蚀使之图形化;
[0030] ⑵使用化学阳极氧化的方法形成一层200ntn的氧化铝栅极绝缘层;
[0031] (3)在室温下通过射频磁控派射25mn的铟镓锌氧化物薄膜作为有源层,通过金属 掩模版使之图形化;然后在450°C空气气氛中退火60分钟;
[0032] ⑷使用直流溅射制备纯铜源电极和漏电极,通过金属掩模版使之图形化,沟道宽 度为625um,长度为560um;
[0033] (5)使用射频磁控溅射沉积一层氧化铝钝化层,在氧化铝和铟镓锌氧化物薄膜之 间形成一层5nm厚的富铟层,在300 °C氩气气氛中退火60分钟,制得薄膜晶体管。
[0034] 本实施例的有源层含有In2〇3,在钝化层的溅射过程中,各种能量粒子如A12〇3、Ar 等会轰击有源层表面,打断In-0键,在有源层表面形成一层富铟层,如图2所示,极大的促进 了电子的传输,迁移率提局。
[0035]本实例所得的薄膜晶体管的输出特性曲线和转移特性曲线分别如图3和图4所示。 根据图3和图4的结果计算出迁移率为152.3cm2/Vs;纯Cu薄膜电阻率为2Xl(T8n •!!!,可作 为低电阻率电极。
[0036]综上所述,本实用新型的薄膜晶体管,采用射频磁控溅射方法沉积钝化层,极大的 提高了器件迁移率,同时钝化层能够保护有源层不受到空气中水氧的影响,提高了器件稳 Kr_ | I . o
[0037] i:述实施織本实麵_働实施城 不受上述 代间化,均应为等效的置换万式,都包含在本实腦型的保护麵之内。

Claims (5)

1. 一种高性能薄膜晶体管,特征在于:其底部是衬底,衬底上设置一栅极,栅极的四周 有一绝缘层包覆隔绝,绝缘层之上是有源层,有源层之上是富铟层;该薄膜晶体管的最外层 是钝化层,钝化层与富铟层、有源层、绝缘层、衬底围成的区域分别是含铜的源电极和漏电 极; 所述源电极和漏电极的沟道宽度为0.1-lOOOwn,长度为0.1-lOOOum。
2.根据权利要求1所述的薄膜晶体管,其特征在于:所述栅极的厚度为50-10000nm。
3. 根据权利要求1所述的薄膜晶体管,其特征在于:所述绝缘层的厚度为2-1000nm。
4. 根据权利要求1所述的薄膜晶体管,其特征在于:所述有源层的厚度为5_200nm。
5. 根据权利要求1所述的薄膜晶体管,其特征在于:所述富铟层的厚度为l-2〇nm。
CN201720913631.1U 2017-07-26 2017-07-26 一种高性能薄膜晶体管 CN207517697U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720913631.1U CN207517697U (zh) 2017-07-26 2017-07-26 一种高性能薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720913631.1U CN207517697U (zh) 2017-07-26 2017-07-26 一种高性能薄膜晶体管

Publications (1)

Publication Number Publication Date
CN207517697U true CN207517697U (zh) 2018-06-19

Family

ID=62531256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720913631.1U CN207517697U (zh) 2017-07-26 2017-07-26 一种高性能薄膜晶体管

Country Status (1)

Country Link
CN (1) CN207517697U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109254238A (zh) * 2018-08-16 2019-01-22 华南师范大学 一种c8-btbt晶体管湿度检测方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109254238A (zh) * 2018-08-16 2019-01-22 华南师范大学 一种c8-btbt晶体管湿度检测方法

Similar Documents

Publication Publication Date Title
JP2016184767A (ja) 半導体装置
JP6002088B2 (ja) 薄膜トランジスタ
Xu et al. A flexible AMOLED display on the PEN substrate driven by oxide thin-film transistors using anodized aluminium oxide as dielectric
Hsieh et al. Amorphous ZnO transparent thin-film transistors fabricated by fully lithographic and etching processes
US10403757B2 (en) Top-gate self-aligned metal oxide semiconductor TFT and method of making the same
Oh et al. Effects of the channel thickness on the structural and electrical characteristics of room-temperature fabricated ZnO thin-film transistors
JP5977569B2 (ja) 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
Kim et al. Low-voltage ZnO thin-film transistors with high-K Bi 1.5 Zn 1.0 Nb 1.5 O 7 gate insulator for transparent and flexible electronics
KR101800852B1 (ko) 반도체 장치
JP6043244B2 (ja) 薄膜トランジスタ
JP5395994B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
KR101035357B1 (ko) 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
Li et al. High-speed dual-gate a-IGZO TFT-based circuits with top-gate offset structure
EP2273540B1 (en) Method for fabricating field-effect transistor
JP5015473B2 (ja) 薄膜トランジスタアレイ及びその製法
Yabuta et al. High-mobility thin-film transistor with amorphous In Ga Zn O 4 channel fabricated by room temperature rf-magnetron sputtering
JP5718072B2 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
CN102157563B (zh) 金属氧化物薄膜晶体管制备方法
JP2012209557A (ja) 非晶質酸化物薄膜トランジスタ及びその製造方法、その薄膜トランジスタを含むディスプレイパネル
TWI497611B (zh) 半導體裝置及其製造方法
Navamathavan et al. Fabrication and characterizations of ZnO thin film transistors prepared by using radio frequency magnetron sputtering
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
TWI525205B (zh) Film forming method
Chung et al. Effect of thickness of ZnO active layer on ZnO-TFT's characteristics
JP2008533693A (ja) 半導体素子及びその製法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant