CN1599079A - 薄膜晶体管衬底和制造方法 - Google Patents

薄膜晶体管衬底和制造方法 Download PDF

Info

Publication number
CN1599079A
CN1599079A CNA2004100593855A CN200410059385A CN1599079A CN 1599079 A CN1599079 A CN 1599079A CN A2004100593855 A CNA2004100593855 A CN A2004100593855A CN 200410059385 A CN200410059385 A CN 200410059385A CN 1599079 A CN1599079 A CN 1599079A
Authority
CN
China
Prior art keywords
film transistor
metal layer
metal level
metal
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100593855A
Other languages
English (en)
Other versions
CN100477273C (zh
Inventor
林健一
岛本浩文
松崎忠弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1599079A publication Critical patent/CN1599079A/zh
Application granted granted Critical
Publication of CN100477273C publication Critical patent/CN100477273C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

一种薄膜晶体管衬底，包括用于将透明像素电极电连接于薄膜晶体管的上电极。该上电极至少包括第一金属层和形成在第一金属层上的第二金属层。第二金属层的反射系数低于第一金属层的且第一金属层具有不被第二金属层叠盖的区域。

Description

薄膜晶体管衬底和制造方法
将2003年9月19日提交的日本专利申请No.JP 2003-328808的包括说明书、附图和摘要的全文公开并入这里以作参考。
技术领域
本发明涉及薄膜晶体管衬底，更为具体地，涉及在其中抑制由光入射引起的发热的薄膜晶体管衬底。本发明还涉及该薄膜晶体管衬底的制造方法。
背景技术
在利用薄膜晶体管的液晶显示器中，为了增加像素的数量，提高电极和布线的小型化。因此，使用主要由低电阻Al构成的金属用于电极材料变得普遍。
然而，当由铟锡氧化物(ITO)制成的像素电极连接于主要由Al构成的金属制成的电极时，会存在不充分的接触。该故障由通过在溅射ITO时的自然氧化或室中的氧化气氛而形成于主要由Al构成的金属制成的电极表面上的绝缘氧化膜引起。
为了在由主要由Al构成的金属制成的电极与由ITO制成的像素电极之间的完全接触，例如，日本专利公开No.JP-A-10-65174(专利文献1)公开了在薄膜晶体管中的主要由Al构成的金属上叠置诸如Ti、W、Mo、Ta和Cr的高熔点金属。这些高熔点金属可以得到与ITO的满意接触，因为即使表面被氧化它们也是导电的。另外，在日本专利公开No.JP-A-9-307113(专利文献2)中公开的薄膜晶体管中，通过将Ti和TiN叠置在主要由Al构成的金属上来获得与ITO的满意接触。
图12是示出常规型薄膜晶体管衬底的剖面图。参考该附图，下面描述常规型薄膜晶体管衬底。
由SiO2膜形成的底部绝缘膜82形成在由玻璃或适合材料制成的透明的底部衬底81上。薄膜晶体管96包括由多晶硅制成的并包括漏区83、沟道区84和源区85的有源层。有源层以岛状形成在底部绝缘膜82上。向漏区83、源区85添加诸如磷的杂质以减小电阻。由SiO2膜形成的栅绝缘膜86形成在有源层上。由金属、金属硅化物或向其添加杂质的多晶硅制成的栅电极87形成在沟道区84之上，栅绝缘膜86在栅电极与沟道区之间。
由SiO2膜或其它适合材料形成的第一绝缘夹层88形成在栅电极87上以便于第一绝缘夹层覆盖整个表面。分别由主要由Al构成的金属或其它适合材料制成的漏电极89和源电极90形成在第一绝缘夹层88上。漏电极89和源电极90经由构成在第一绝缘夹层88和栅绝缘膜86中的接触孔97连接于漏区83和源区85。
由SiO2膜或硅氮化物膜或适合材料形成的第二绝缘夹层91形成在漏电极89和源电极90上以便于第二绝缘夹层覆盖整个表面。上电极92形成在第二绝缘夹层91上以便于上电极覆盖薄膜晶体管96的有源层以防止光入射在薄膜晶体管96的有源层上。上电极92由上高熔点金属层92b和主要包括Al的第二Al金属层92a的叠层构成，其中上高熔点金属层92b由与ITO接触满意的Ti、W、Mo、Ta或Cr制成。上电极92经由构造在第二绝缘夹层91中的接触孔连接于源电极90。
由SiO2膜或硅氮化物膜等形成的第三绝缘夹层93和由丙烯酸树脂制成的平坦化膜94形成在上电极92上以便于第三绝缘夹层93和平坦化膜94覆盖整个表面。由ITO制成的像素电极95形成在平坦化膜94上。像素电极95经由构造在平坦化膜94和第三绝缘夹层93中的接触孔99连接于上电极92的高熔点金属层92b。
图13是示出利用上述常规型薄膜晶体管衬底的液晶显示器的剖面图。形成有多个薄膜晶体管96的薄膜晶体管衬底80以预定间隔键合到相对衬底102上，在相对衬底102上形成由ITO制成的相对电极101。通过用液晶103填充间隔来形成液晶显示器100。在液晶显示器100用于利用高密度光源的液晶投影机的情况中，存在投影的图像中出现不均匀的问题，因为在投影期间产生的热使薄膜晶体管衬底80变形从而导致在像素电极95与相对电极101之间的间隔改变，这使得散射增加。
在用于液晶投影机的液晶显示器100中，通常投影光P从相对衬底102的侧面入射。入射光的部分到达形成在薄膜晶体管衬底80中的上电极92。上电极92的上层包括高熔点金属层92b。层92b的反射系数至多近似于70％，且，与表现出近似90％的反射系数的Al合金相比，较小。因此，高熔点金属层92b吸收部分到达上电极92的光，且结果增加热。
发明内容
本发明的一个目的是通过提供在其中抑制由光入射引起的发热且减小由热引起衬底变形而导致的图像故障的薄膜晶体管衬底来解决这些问题。
本发明的薄膜晶体管衬底包括用于电连接像素电极和薄膜晶体管的上电极。上电极至少包括第一金属层和形成在第一金属层上的第二金属层。第二金属层反射系数低于第一金属层的反射系数且第一金属层具有被第二金属层叠盖的区域。
因此，因为由于第一金属层的暴露区域的反射系数的增加，减小光的吸收数量并减小发热的量，所以减小由热引起的衬底变形而导致的故障。
附图说明
图1是示出根据本发明的薄膜晶体管衬底的第一实施例的剖面图；
图2A-C是示出图1中示出的薄膜晶体管的制造方法的剖面图；
图3是示出根据本发明的薄膜晶体管衬底的第一实施例的变形的剖面图；
图4是示出根据本发明的薄膜晶体管衬底的第二实施例的剖面图；
图5A-D是示出图4中示出的薄膜晶体管衬底的制造方法的剖面图；
图6是示出根据本发明的薄膜晶体管衬底的第二实施例的变形的剖面图；
图7是示出根据本发明的薄膜晶体管衬底的第二实施例的另一变形的剖面图；
图8是示出根据本发明的薄膜晶体管衬底的第三实施例的剖面图；
图9A-C是示出图8中示出的薄膜晶体管衬底的制造方法的剖面图；
图10是示出利用图8中示出的薄膜晶体管衬底的液晶显示器的剖面图；
图11是示出根据本发明的薄膜晶体管衬底的第四实施例的剖面图；
图12是示出常规型薄膜晶体管衬底的剖面图；
图13是示出利用图12中示出的薄膜晶体管衬底的液晶显示器的剖面图。
具体实施方式
图1是示出根据本发明的薄膜晶体管衬底的第一实施例的剖面图。其中相同的数字指示与图12中示出的部件相同的部件，省略说明。
薄膜晶体管衬底10设置有：设置于透明底部衬底81上的薄膜晶体管96、设置于薄膜晶体管96上的像素电极95以及设置在像素电极95与薄膜晶体管96之间的用于电连接像素电极95和薄膜晶体管96的上电极12。光从像素电极95的侧面入射。上电极12设置有主要由Al构成的Al金属层12a和设置在Al金属层12a上的接触像素电极95的高熔点金属层12b。与Al金属层12a相比较，高熔点金属层12b与像素电极95的接触电阻较低，且高熔点金属层具有高电阻率和低反射系数。该薄膜晶体管衬底10的特征在于：存在其中没有高熔点金属层12b设置在Al金属层12a上的区域。
如图1中所示，第二绝缘夹层91设置在薄膜晶体管96与Al金属层12a之间，第三绝缘夹层93设置在高熔点金属层12b与像素电极95之间，接触孔98构造在第二绝缘夹层91中，薄膜晶体管96与Al金属层12a经由接触孔98电连接，接触孔99构造在第三绝缘夹层93中且高熔点金属层12b与像素电极95经由接触孔99电连接。由于上电极12设置在用于防止投影光入射在薄膜晶体管上的位置中，上电极还用作屏蔽膜。
薄膜晶体管96根据输入到栅电极87的信号来开/关，且经由上电极12向像素电极95施加电压。由于上电极12使用具有比层12b低的电阻率和比12b层高的反射系数的Al金属层12a来防止由电阻引起的延迟并防止来自像素电极95侧面的投影光到达薄膜晶体管的有源层。使用高熔点金属层12b减小了与像素电极95的接触电阻。
在图12中示出的现有技术中，高熔点金属层92b设置在Al金属层92a的整个表面上，而在本发明中，高熔点金属层12b设置在部分Al金属层12a上。即，在现有技术中，由于具有较低反射系数的高熔点金属层设置在投影光入射于其上的上电极92的整个侧面上，且因为高熔点金属层92b吸收投影光并发热，导致衬底变形。在本实施例中，由于具有高反射系数的Al金属层12a设置在投影光入射于其上除接触像素电极95的部分之外的上电极12的侧面上，增加反射投影光而减小发热。
图2A-2C是示出第一实施例中的薄膜晶体管衬底的制造方法的剖面图。
首先，如图2A中所示，在透明底部衬底81上通过等离子体CVD或低压CVD淀积大约300nm厚的SiO2膜或其它适合材料的底部绝缘膜82。底部绝缘膜82防止由从透明底部衬底81扩散的金属引起的污染。接着，在底部绝缘膜82上通过等离子体CVD或低压淀积大约10至100nm厚的非晶硅膜。接着，例如通过在非晶硅膜上辐射受激准分子激光束，来结晶非晶硅，来形成多晶硅膜。然后，以岛状构图多晶硅膜并形成薄膜晶体管96的有源层。
接着，在薄膜晶体管96的有源层上通过等离子体CVD或低压CVD淀积大约50至150nm厚的SiO2栅绝缘膜86。接着，在栅绝缘膜86上形成栅电极87。对于栅电极87，使用通过溅射淀积的金属或金属氮化物、通过低压CVD淀积并向其掺入杂质的多晶硅或通过叠置掺入杂质并使用金属的多晶硅而获得的膜。接着，利用栅电极87作掩模通过离子注入或离子掺杂将诸如磷和硼的杂质离子注入薄膜晶体管96的有源层中。其后，通过诸如激光退火或熔炉退火的方法来活化注入的杂质离子，并形成漏区83和源区85。没有注入杂质离子的栅电极87下面的区域成为沟道区84，因为该区域被栅电极87掩盖。
接着，通过等离子体CVD或其它适合方法形成近似400nm厚的SiO2或其它适合材料的SiO2第一绝缘夹层88。其后，位于漏区83和源区85上的等同于部分第一绝缘夹层88和栅绝缘膜86的各区域被选择蚀刻至分别由多晶硅膜形成的漏区83和源85，并制作各接触孔97。接着，通过溅射淀积大约300至大约500nm的主要由Al构成的金属，该金属被处理成预定的形状，并形成漏电极89和源电极90。
接着，如图2B所示，通过等离子体CVD和其它工艺淀积SiO2或硅氮化物或适合材料的第二绝缘夹层91。其后，位于源电极90上的部分第二绝缘夹层91被选择蚀刻至主要由Al构成的金属制成的源电极90并制作接触孔98。
接着，通过溅射淀积大约300至大约500nm的Al金属12a，且随后形成50至200nm厚的高熔点金属层12b。其后，高熔点金属层12b通过光刻被选择蚀刻至Al金属层12a以具有预定形状且在蚀刻掉高熔点金属层12b的区域中暴露Al金属层12a。
高熔点金属层12b可以是Ti、W、Mo、Ta、Cr或Ti、W、Mo、Ta、Cr中的两种或更多的组合的合金的任意一种。在使用Ti、W、Mo、Ta或Ti、W、Mo、Ta中的两种或更多的组合的合金的任意一种的情况下，可以利用诸如SF6、CF4、SF6+O2和CF4+O2的氟化合物或氟化合物和氧气的混合气体通过干法蚀刻来蚀刻高熔点金属层12b。Ti、W、Mo和Ta可以通过上述氟气来蚀刻，然而Al不能通过氟气来蚀刻。因此，通过使用氟气获得足够的对于Al金属层12a的蚀刻选择比。
在Cr用于高熔点金属层12b的情况中，可以利用氯和氧的混合气体通过干法蚀刻来蚀刻高熔点金属层12b。Cr可以被氯和氧的混合气体蚀刻。Al可以被氯气蚀刻，然而，因为通过氯和氧的混合气体在表面上形成氧化物，Al不会被蚀刻。因此，通过使用氯和氧的混合气体来获得充足的对于Al金属层12a的蚀刻选择比。在W、Mo、Ta或Cr、W、Mo、Ta中的两种或更多的组合的合金的任意一种用于高熔点金属层12b的情况中，氯和氧的混合气体仍可以用于蚀刻高熔点金属层12b。
接着，如图2C中所示，通过光刻按照预定形状处理Al金属层12a并完成上电极12。
如图1中示出，通过等离子体CVD或其它工艺淀积SiO2或硅氮化物的第三绝缘夹层93至近似400nm的厚度。随后，通过旋转涂敷例如由丙烯酸树脂制成的平坦化膜94以便于其平均具有1至3μm的厚度。其后，位于高熔点金属层12b上的平坦化膜94和第三绝缘夹层93的部分被选择蚀刻至高熔点金属层12b并制作接触孔99。接着，通过溅射淀积由ITO或其它适合材料制成的50至200nm厚的透明导电薄膜，按照预定形状处理该透明导电薄膜并形成像素电极95。
在第一实施例中，已经描述了具有图1中示出的结构的薄膜晶体管衬底10，然而，本发明不限于该实施例。例如，如在图3中示出的薄膜晶体管衬底20中那样，在透明底部衬底81上还形成屏蔽膜21以防止投影光部分在透明底部衬底81的背面反射且防止入射在薄膜晶体管96的有源层上。如图3中所示，还可以在上电极12的下面形成电容下电极22和电介质膜23。
在第一实施例中，已经描述了在其中像素电极95经由上电极12和源电极90连接于源区85的薄膜晶体管96，然而，像素电极95还可以仅经由源电极90而不经由上电极12连接于源区85。在这种情况中，通过采用与第一实施例中的上电极12的制造方法相似的制造方法来分别同时形成漏电极89和源电极90，即通过基本上与上电极12一样的形成漏电极89和源电极90，获得相似的效果。
在第一实施例中，已经描述了采用多晶硅膜用于有源层的共面型薄膜晶体管，然而，即使使用非晶硅膜用于有源层或用于相反错列的薄膜晶体管中，也获得相似的效果。
图4是根据本发明的薄膜晶体管的第二实施例的剖面图。在第二实施例的薄膜晶体管衬底30中，如果在Al金属层12a上没有高熔点金属层12b的区域中Al金属层12a至透明底部衬底81的距离为h1，而在Al金属层12a上有高熔点金属层12b的区域中Al金属层12a至透明底部衬底81的距离为h2，h1＞h2。
当Al金属层12a和高熔点金属层12b连续形成在具有这种平面差的结构上时，还可以将形成在高熔点金属层12b上的光刻胶膜制作出厚度差。如后面详述，通过距离h1间隔开的Al金属层12a上的高熔点金属层12b上的光刻胶膜通过利用该厚度差来蚀刻光刻胶膜而被除去。如果h1-h2＞300nm，光刻胶膜的厚度差是充足的。
第二实施例具有下述特征，另外还具有第一实施例的特征。上电极12特征在于：在最高的平面上，即在离透明底部衬底81的距离最长的平面上，最上层为Al金属层12a，在构造在平坦化膜94和第三绝缘夹层93中的接触孔99下面的平面上，最上层为高熔点金属层12b且第二层为Al金属层12a。
图5A至5D是示出等效于第二实施例的薄膜晶体管的制造方法的一个实例的剖面图。该制造方法不同于第一实施例中的，特别是在形成上电极12的方法中。
如图5A所示，进行处理以进行到在其中通过与等同于第一实施例的薄膜晶体管衬底的制造方法相似的制造方法连续淀积Al金属层12a和高熔点金属层12b的工艺。然而，在其中形成用于连接像素电极和上电极的接触孔的部分下面不应该形成栅电极87、漏电极89和源电极90以便于获得适当的平面差。
接着，如图5B中所示，涂敷光刻胶，进行曝光和显影，并形成具有相应于Al金属层12a的处理形状的图案的光刻胶膜31a。利用光刻胶膜31a做掩模，蚀刻高熔点金属层12b和Al金属层12a，并按照相同的图案处理高熔点金属层12b和Al金属层12a。在没有栅电极87、漏电极89和源电极90的区域中，平面低。因此，形成在这些电极不存在的区域上的光刻胶膜31a，与形成在这些电极的至少一个存在的区域上的光刻胶膜31a相比较。
接着，通过诸如利用氧或通过向氧气以氧流速的10％或更少添加诸如CF4的氟化合物而获得的气体的等离子体的反应离子蚀刻的干法蚀刻来对光刻胶膜31a施加各向异性蚀刻，并减薄光刻胶膜31a。如图5C中所示，在其中光刻胶膜31a最薄的最高平面的区域中，光刻胶膜31a消失，暴露高熔点金属层12b的表面，而在其中形成用于连接像素电极和上电极12的接触孔的部分中，留下部分光刻胶膜31b。
接着，利用光刻胶膜31b做掩模将暴露的高熔点金属层12b选择蚀刻至Al金属层12a，并暴露Al金属层12a。如图5D中示出，除去光刻胶膜31b并完成上电极12。此时利用与第一实施例中相似的方法进行高熔点金属层12b的蚀刻。
其后，通过相似于第一实施例中的制造方法完成图4中示出的薄膜晶体管衬底30。
如上所述，在第二实施例中，由于Al金属层12a还暴露于上电极12的部分中，所以提高了上电极12的反射系数，与图12中示出的常规型薄膜晶体管衬底相比较，减小了投影光被吸收的数量并减小热发生。
此外，由于通过利用光刻胶膜31a的厚度差的一次光刻形成上电极12，不需要用于形成高熔点金属层12b的光掩模。因此，与在其中需要两次光刻工艺用于高熔点金属层12b的形成和Al金属层12a的形成的第一实施例相比较，简化了制造工艺。
在第二实施例中，通过在形成用于连接像素电极95和上电极12的接触孔99的部分下面不形成栅电极87、漏电极89和源电极90来构成平面差，然而形成平面差不限于该方法。
例如，如在图6中示出的薄膜晶体管衬底40中那样，在用于形成第一绝缘夹层88和栅绝缘膜86中的接触孔97的工艺中，在其中形成用于连接像素电极95和上电极12的接触孔99的部分下面的第一绝缘夹层88和栅绝缘膜86同时被蚀刻并且还构造平面差。该方法还应用于在其中像素电极95经由源电极90连接于源区85的薄膜晶体管，即，在其中源电极90还充当上电极12的晶体管。
在图7中示出的薄膜晶体管衬底50中，在用于在第二绝缘夹层91中形成接触孔98的工艺中，栅电极87上的第二绝缘夹层91同时被蚀刻并且还构成平面差。如上所述，还通过在形成接触孔时同时蚀刻在其中形成用于连接像素电极95和上电极12的接触孔99的部分下面的绝缘膜来构成平面差。
图8是示出根据本发明的薄膜晶体管的第三实施例的剖面图。
在第三实施例的薄膜晶体管衬底60中，在离Al金属层12a端部距离d处不设置高熔点金属层12b，而高熔点金属层12b设置在这些区域之间。当形成Al金属层12a和高熔点金属层12b时，光刻胶膜形成在高熔点金属层12b上，且向光刻胶膜施加各向异性蚀刻，并除去离高熔点金属层12b端部距离d内的光刻胶膜。
期望距离d大约0.3μm＜＝d＜＝大约1μm。如果0.3μm＞d，Al金属层12a上没有高熔点金属层12b的区域短。如果1μm＜d，各向异性蚀刻禁止。
第三实施例的薄膜晶体管衬底60提供，在上电极12中，最上层为在端部附近的Al金属层12a，而在端部附近内侧的区域中最上层为高熔点金属层12b。
接着，将描述制造方法。其基本上与第二实施例中的相同，然而，形成上电极12的方法不同。图9A至9C是示出第三实施例的制造方法中形成上电极12的方法的剖面图。首先，如图9A中所示，与第二实施例中相同的利用光刻胶膜61a作为掩模按照相同的图案处理高熔点金属层12b和Al金属层12a。
如图9B中所示，通过诸如等离子体蚀刻的干法蚀刻来对光刻胶膜61a施加各向异性蚀刻，该等离子体蚀刻利用氧或通过向氧气以氧流速的10％或更少添加诸如CF4的氟化合物而获得的气体的等离子体，在离上电极12的端部大约0.3至大约1μm的范围内暴露高熔点金属层12b的表面，而在内部区域内还留有光刻胶膜61b。其后，如第二实施例中那样蚀刻暴露的高熔点金属层12b，暴露Al金属层12a并完成图19C中示出的上电极。
如上所述，在第三实施例中的制造方法不同于第二实施例的制造方法在于：使用各向异性蚀刻用于处理用于形成最终的高熔点金属层12b的光刻胶膜61a。因此，对于上电极12，Al金属层12a最终暴露在图案端部附近。因此，由于提高了上电极12的反射系数，与图12中示出的常规型薄膜晶体管衬底相比较，减小投影中的发热。
如第二实施例中那样，由于不需要用于形成最终的高熔点金属层12b的光刻工艺，与第一实施例中的相比较，简化了制造工艺。
在第三实施例中，没有对局部留下的高熔点金属层12b进行特殊处理而仅在暴露Al金属层12a的上电极12中的图案的端部附近中进行处理。因此，当第三实施例与其中在光刻工艺中形成高熔点金属层12b的第一实施例和其中制作局部凹陷且高熔点金属层12b留在其中暴露Al金属层12a的部分区域中的平面差减小的第二实施例相比较且考虑到在第三实施例中时，降低提高上电极12的反射系数的效果。
然而，在使用第三实施例的薄膜晶体管衬底用于设置有到图10中示出的相对衬底102的反射膜62的液晶显示器63的情况中，甚至第三实施例的薄膜晶体管产生更大的效果。在这种液晶显示器63中，由于当叠置薄膜晶体管衬底60和相对衬底102时的重合失调等，用于上电极12的位置的反射膜62的位置经常在1μm或更少范围内移位。在那种情况下，由于投影中的入射光仅辐射在上电极12端部附近，甚至在第三实施例的薄膜晶体管衬底60中也获得充足的效果。
在图10中示出的液晶显示器63中，为了防止在其中透射光的开口区域因在薄膜晶体管衬底60与相对衬底102之间的重合失调而减小，有时使反射膜62的宽度B小于上电极12的宽度A。在这种情况下，由于投影的入射光仅辐射上电极12端部附近，甚至在第三实施例的薄膜晶体管衬底60中也获得充足的效果。
图11是示出根据本发明的薄膜晶体管衬底的第四实施例的剖面图。
第四实施例的薄膜晶体管衬底70具有设置在透明底部衬底81上的薄膜晶体管96、设置在薄膜晶体管96之上的像素电极95和设置在像素电极95与薄膜晶体管96之间的用于电连接像素电极95和薄膜晶体管96的作为上电极的源电极71，用于投影机的透射型液晶显示器，且光从像素电极95的侧面投影。源电极71具有Al金属层71a和设置在Al金属层71a上并接触像素电极95的高熔点金属层71b。与Al金属层71a相比较，高熔点金属层71b具有与像素电极95的较低接触电阻和较高的电阻率。第四实施例特征在于：与高熔点金属层71b相比较具有较高反射系数的Al金属层73设置在除接触像素电极95的部分之外的高熔点金属层71b上。第二绝缘夹层91设置在高熔点金属层71b与Al金属层73之间，第三绝缘夹层93设置在高熔点金属层71b与像素电极95之间，在第二和第三绝缘夹层91、93中构造接触孔99，且高熔点金属层71b和像素电极95经由接触孔99电连接。由于Al金属层73设置在用于防止投影光辐射薄膜晶体管96的位置，Al金属层还充当屏蔽膜。
薄膜晶体管96根据输入到栅电极87的信号开/关，并经由源电极71向像素电极95施加电压。对于源电极71，使用具有低电阻率的Al金属层71a来防止诸如由于电阻等引起延迟的问题，且与像素电极95的接触电阻低的高熔点金属层71b设置在Al金属层71a上。此外，在除接触像素电极95部分之外的高熔点金属层72b上，设置具有高反射系数的Al金属层73以反射从像素电极95侧面入射的投影光并防止温度上升。
第四实施例的薄膜晶体管衬底70不同于其它实施例中的那些在于：像素电极95连接源电极71且源电极71、漏电极72和Al金属层73的各叠层结构不同。在第四实施例中，对于源电极71和漏电极72，高熔点金属71b、72b位于最上层而主要由Al构成的Al金属层71a、72a位于第二层。同时，Al金属层73由主要由Al构成的金属制成。形成Al金属层73以便于其覆盖薄膜晶体管96的有源层、漏电极72和除连接于像素电极95的部分之外的源电极71。
如上所述，在第四实施例中，由于形成Al金属层73，与第一实施例一样，由于与图12中示出的常规型薄膜晶体管相比提高了Al金属层73的反射系数，减小投影光的吸收量并抑制发热。
将在漏电极72和源电极71中的最上层的高熔点金属层72b、71b和第二Al金属层72a、71a处理成相同图案。因此，不需要当形成上电极12时在其它实施例中执行的用于将高熔点金属层和Al金属层处理成不同图案的工艺，且于其它实施例相比较，简化了制造工艺。

Claims (23)

1、一种薄膜晶体管衬底，包括：
底部衬底；
底部衬底上的薄膜晶体管；
薄膜晶体管之上的像素电极；
电连接像素电极和薄膜晶体管的第一电极，第一电极包括：
第一金属层和第一金属层上的第二金属层；
其中第二金属层的反射系数低于第一金属层的反射系数，和
其中第一金属层具有不被第二金属层叠盖的区域。
2、根据权利要求1的薄膜晶体管衬底，其中第一金属层连接于薄膜晶体管的电极。
3、根据权利要求1的薄膜晶体管衬底，还包括在底部衬底与薄膜晶体管之间的屏蔽膜。
4、根据权利要求1的薄膜晶体管衬底，还包括在第一电极与薄膜晶体管之间的电容器。
5、根据权利要求4的薄膜晶体管衬底，其中第一金属层为电容器的电容性上电极。
6、根据权利要求1的薄膜晶体管衬底，其中在第一金属层不被第二金属层叠盖的区域中第一金属层至底部衬底的距离h1大于在第二金属层叠盖在第一金属层上的区域中第一金属层至底部衬底的距离h2。
7、根据权利要求6的薄膜晶体管衬底，其中距离h1大于距离h2大约300nm。
8、根据权利要求7的薄膜晶体管衬底，其中距离h1大于距离h2大约500nm。
9、根据权利要求1的薄膜晶体管衬底，其中第二金属层不叠盖在离第一金属层端部距离d内，且其中距离d大于大约0.3μm。
10、根据权利要求9的薄膜晶体管衬底，其中距离d小于大约1μm。
11、根据权利要求1的薄膜晶体管衬底，还包括在第二金属层之上的屏蔽层。
12、根据权利要求11的薄膜晶体管衬底，还包括穿过液晶面对薄膜晶体管衬底的相对衬底且屏蔽层在相对衬底上。
13、根据权利要求1的薄膜晶体管衬底，其中第一金属层由Al或主要由Al构成的合金制成而第二金属层由高熔点金属制成。
14、根据权利要求13的薄膜晶体管衬底，其中高熔点金属是选自由Ti、W、Mo、Ta、Cr和这些金属的两种或更多的合金组成的组中的金属。
15、一种薄膜晶体管衬底，包括：
底部衬底；
底部衬底上的薄膜晶体管；
薄膜晶体管之上的像素电极；
电连接像素电极和薄膜晶体管的第一电极，第一电极包括：第一金属层和第一金属层上的第二金属层，
其中第二金属层的反射系数低于第一金属层的反射系数，和
其中当从平面图观看时第二金属层的面积小于第一金属层的面积。
16、一种制造薄膜晶体管的制造方法，包括下述顺序步骤：
在底部衬底上的薄膜晶体管之上形成第一金属层；
在第一金属层上形成第二金属层；
蚀刻第二金属层，留下不被第二金属层叠盖的第一金属层的区域；
形成具有到第二金属层的接触孔的绝缘膜；
在第一绝缘膜和第二金属层之上形成像素电极；和
通过接触孔和第二金属层将像素电极电连接于第一金属层。
17、权利要求16的制造方法，其中蚀刻步骤包括利用形成在第二金属层上的光刻胶膜做掩模蚀刻第二金属层。
18、根据权利要求16的薄膜晶体管衬底的制造方法，还有形成具有台阶的第二金属层的步骤：
在第一金属层和第二金属层上形成光刻胶膜；
利用光刻胶膜做掩模蚀刻第二金属层和第一金属层；
蚀刻光刻胶膜以留下台阶上的光刻胶膜；和
利用留在台阶上的光刻胶膜做掩模，部分蚀刻第二金属层。
19、权利要求18的制造方法，其中
蚀刻光刻胶膜的步骤包括通过利用氧或氧和氟化合物的混合气体的干法蚀刻来蚀刻。
20、权利要求16的制造方法的方法，还包括下述步骤：
在第一金属层和第二金属层上形成光刻胶膜；
利用光刻胶膜做掩模，蚀刻第二金属层和第一金属层；
通过各向异性蚀刻以离第二金属层端部预定距离除去光刻胶膜；和
利用留在第二金属层上的光刻胶膜做掩模，蚀刻第二金属层。
21、权利要求20的制造方法，其中
蚀刻光刻胶膜的步骤包括通过利用氧或氧和氟化合物的混合气体的干法蚀刻来蚀刻。
22、权利要求16的制造方法，其中：
第一金属层由Al或主要由Al构成的合金制成，而第二金属层由选自由Ti、W、Mo、Ta和这些金属的两种或更多的合金组成的组中的一种金属制成；和
通过利用氟化合物或氟化合物和氧的混合气体的干法蚀刻来蚀刻第二金属层并暴露第一金属层。
23、权利要求16的制造方法，其中：
第一金属层由Al或主要由Al构成的合金制成，而第二金属层由选自由Cr、W、Mo、Ta和这些金属的两种或更多的合金组成的组中的一种金属制成；和
通过利用氯化物和氧的混合气体的干法蚀刻来蚀刻第二金属层并暴露第一金属层。
CNB2004100593855A 2003-09-19 2004-06-18 薄膜晶体管衬底和制造方法 Expired - Fee Related CN100477273C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP328808/2003 2003-09-19
JP2003328808A JP2005092122A (ja) 2003-09-19 2003-09-19 薄膜トランジスタ基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN1599079A true CN1599079A (zh) 2005-03-23
CN100477273C CN100477273C (zh) 2009-04-08

Family

ID=34308833

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100593855A Expired - Fee Related CN100477273C (zh) 2003-09-19 2004-06-18 薄膜晶体管衬底和制造方法

Country Status (3)

Country Link
US (1) US7554162B2 (zh)
JP (1) JP2005092122A (zh)
CN (1) CN100477273C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728433A (zh) * 2008-10-10 2010-06-09 株式会社半导体能源研究所 半导体装置及其制造方法
CN101025536B (zh) * 2006-02-24 2010-09-08 株式会社日立显示器 液晶显示装置
CN102890376A (zh) * 2011-07-21 2013-01-23 精工爱普生株式会社 电光装置、投影型显示装置、电子设备及电光装置的制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI296062B (en) * 2001-12-28 2008-04-21 Sanyo Electric Co Liquid crystal display device
JP3953320B2 (ja) 2001-12-28 2007-08-08 三洋電機株式会社 表示装置及びその製造方法
JP3995476B2 (ja) * 2001-12-28 2007-10-24 三洋電機株式会社 表示装置及びその製造方法
TWI230304B (en) * 2002-03-04 2005-04-01 Sanyo Electric Co Display device with reflecting layer
US8253906B2 (en) 2007-03-27 2012-08-28 Sharp Kabushiki Kaisha Liquid crystal display device and substrate for liquid crystal display device
US8234654B2 (en) * 2008-10-20 2012-07-31 Xerox Corporation Load balancing using distributed printing devices
CN103279237B (zh) 2012-11-23 2016-12-21 上海天马微电子有限公司 一种内嵌式触摸屏及触摸显示装置
KR20150053314A (ko) 2013-11-07 2015-05-18 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
CN107515498B (zh) 2017-09-18 2020-06-05 上海天马微电子有限公司 阵列基板和显示面板
US20200073189A1 (en) * 2018-08-30 2020-03-05 Sharp Kabushiki Kaisha Active matrix substrate, display device, and method for manufacturing active matrix substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4161430A (en) * 1978-12-04 1979-07-17 Burroughs Corporation Method of forming integrated circuit metal interconnect structure employing molybdenum on aluminum
US5061985A (en) * 1988-06-13 1991-10-29 Hitachi, Ltd. Semiconductor integrated circuit device and process for producing the same
JPH07199150A (ja) * 1993-12-28 1995-08-04 Canon Inc 液晶表示装置
US5917563A (en) * 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
JP2850850B2 (ja) 1996-05-16 1999-01-27 日本電気株式会社 半導体装置の製造方法
JP3349356B2 (ja) 1996-08-21 2002-11-25 シャープ株式会社 薄膜トランジスタおよびその製造方法
GB9617885D0 (en) * 1996-08-28 1996-10-09 Philips Electronics Nv Electronic device manufacture
US6016033A (en) * 1997-07-11 2000-01-18 Fed Corporation Electrode structure for high resolution organic light-emitting diode displays and method for making the same
JP3141860B2 (ja) 1998-10-28 2001-03-07 ソニー株式会社 液晶表示装置の製造方法
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101025536B (zh) * 2006-02-24 2010-09-08 株式会社日立显示器 液晶显示装置
CN101728433A (zh) * 2008-10-10 2010-06-09 株式会社半导体能源研究所 半导体装置及其制造方法
CN102890376A (zh) * 2011-07-21 2013-01-23 精工爱普生株式会社 电光装置、投影型显示装置、电子设备及电光装置的制造方法
CN102890376B (zh) * 2011-07-21 2017-03-01 精工爱普生株式会社 电光装置、投影型显示装置、电子设备及电光装置的制造方法

Also Published As

Publication number Publication date
JP2005092122A (ja) 2005-04-07
US20050062042A1 (en) 2005-03-24
CN100477273C (zh) 2009-04-08
US7554162B2 (en) 2009-06-30

Similar Documents

Publication Publication Date Title
TWI396885B (zh) 線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法
CN1897269A (zh) 布线结构、布线形成方法、薄膜晶体管基板及其制造方法
TWI430450B (zh) 設有半導體元件的顯示裝置和其製造方法、及安裝有設有半導體元件的顯示裝置之電子裝置
CN100573884C (zh) 显示器件
CN1222043C (zh) 平板显示器及其制造方法
CN101064345B (zh) 薄膜晶体管及其制造方法
CN1702532A (zh) 薄膜晶体管、具有该晶体管的平板显示器及其制造方法
CN1599079A (zh) 薄膜晶体管衬底和制造方法
CN1761050A (zh) 薄膜晶体管阵列面板及其制造方法
CN1917202A (zh) 布线结构、布线制造方法、薄膜晶体管基板及其制造方法
CN101034685A (zh) 制造双层导线结构的薄膜晶体管显示器阵列的方法
CN1783458A (zh) 制造显示设备的方法和形成图案的方法
CN1897248A (zh) 形成接触孔的方法和利用该方法制造薄膜晶体管板的方法
JPWO2019186808A1 (ja) 有機ｅｌ表示装置及びその製造方法
CN111092054A (zh) 制造显示装置的方法
CN1293625C (zh) 薄膜晶体管阵列基板的制造方法及其结构
CN1740882A (zh) 液晶显示器的阵列基板及其制造方法
CN111937160A (zh) 有机el显示装置及其制造方法
CN1950949A (zh) 具有附加源/漏绝缘层的共面薄膜晶体管
CN1462473A (zh) 一种自动对准光屏蔽层的薄膜晶体管
JP6802887B2 (ja) 有機ｅｌ表示装置及びその製造方法
CN100345310C (zh) 薄膜晶体管及其制作方法
CN1893116A (zh) 薄膜晶体管板及其制造方法
CN1896852A (zh) 液晶显示器的制造方法
CN1811570A (zh) 薄膜晶体管阵列面板、液晶显示器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: GETENA FUND CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20110810

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20110810

Address after: Delaware, USA

Patentee after: Nippon Electric Co.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090408

Termination date: 20130618