TWI430450B - 設有半導體元件的顯示裝置和其製造方法、及安裝有設有半導體元件的顯示裝置之電子裝置 - Google Patents

設有半導體元件的顯示裝置和其製造方法、及安裝有設有半導體元件的顯示裝置之電子裝置 Download PDF

Info

Publication number
TWI430450B
TWI430450B TW094126595A TW94126595A TWI430450B TW I430450 B TWI430450 B TW I430450B TW 094126595 A TW094126595 A TW 094126595A TW 94126595 A TW94126595 A TW 94126595A TW I430450 B TWI430450 B TW I430450B
Authority
TW
Taiwan
Prior art keywords
electrode
display device
insulating film
source
region
Prior art date
Application number
TW094126595A
Other languages
English (en)
Other versions
TW200618306A (en
Inventor
Shinji Maekawa
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200618306A publication Critical patent/TW200618306A/zh
Application granted granted Critical
Publication of TWI430450B publication Critical patent/TWI430450B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

設有半導體元件的顯示裝置和其製造方法、及安裝有設有半導體元件的顯示裝置之電子裝置
說明書中揭示的本發明關於根據直接繪製製程(direct drawing process)以製造設有半導體元件的顯示裝置的方法、由此方法得到的顯示裝置、和安裝有顯示裝置的電子裝置。在本說明書中，半導體元件包括薄膜電晶體。
為了製造用於液晶顯示裝置和電致發光(EL)顯示裝置的非晶矽薄膜電晶體和多晶矽薄膜電晶體，使用多個光罩並重復好幾次微影製程。
在製造薄膜電晶體的地點中，強烈需要減少光罩的數量和省略微影製程。由此，用於使用噴墨技術等通過排放液滴形成佈線圖形和薄膜圖形的直接繪製製程被認為是可替代如參考文獻1(美國專利NO.5132248)和參考文獻2(日本專利公開NO.2003－80694)中所述的微影製程。由於可以使用根據直接繪製製程的方法而不需要微影製程形成圖形，所以可以減少光罩的數量。
同時，公知的是，通過可以使通道寬度(通常記為W)比通道長度(通常記為L)大，也就是W/L更大來增加薄膜電晶體的導通狀態電流利操作速度。換句話說，藉由使得通道寬度更大或者通道長度更短可以增加薄膜電晶體的導通狀態電流和操作速度。
舉例而言，在根據微影製程製造薄膜電晶體的情況中，藉由使用掩罩圖形改變的光罩，可以使得通道寬度W可能更大以及使通道長度L可能更短。然而，在根據通過排放液滴的直接繪製製程製造薄膜電晶體的情況中，仍然不能說是建立了不用複雜的製程而使通道長度更短或者通道寬度更大的方法。
本說明書中揭示的本發明的目的是在製造設有半導體元件的顯示裝置的製程中，藉由使用直接繪製製程以省略微影術並獲得具有高導通狀態電流和高操作速度的半導體元件。
藉由使用噴墨技術等，排放均勻分散在包括沒有被聚集的金屬微粒的預定有機溶液的流體(液體或者漿料)，以繪製兩條直線以形成電極或者佈線。此時，當繪製的兩條直線沒有彼此連接時，這產生了形成兩條直線的每一流體彼此互相排斥的現象。根據發明人的經驗發現了這種現象。
另外，用改善流體濕潤性的試劑塗覆預定區域以及該流體排放到試劑塗覆的區域和試劑沒有塗覆的區域。這種情況產生了排放的流體在塗覆試劑的區域比在沒有塗覆試劑的區域擴散的更多的現象。這是因為在塗覆試劑的區域的流體的濕潤性比在沒有試劑塗覆的區域高。
藉由流體相對於固體表面的接觸角度，以評估濕潤性，接觸角越小，流體的濕潤性越高。在本說明書中，高的濕潤性指的是流體相對於固體表面的接觸表面小於90°的情況。換句話說，在塗覆有試劑的區域中的流體的接觸角小於90°。根據本說明書中公開的本發明，在塗覆試劑的區域中的流體的接觸角小於沒有塗覆試劑的區域中的接觸角就足夠了。
藉由利用這些現象，可以製造通道寬度W更大和通道長度L更短的半導體元件的其中之一的薄膜電晶體。
根據本說明書中揭示的一發明，設有半導體元件的顯示裝置包括形成在基底上的閘極電極或者佈線；形成覆蓋閘極或者佈線上的絕緣膜；形成在絕緣膜上的源極電極和汲極電極；和形成與源極電極、汲極電極和夾在源極電極和汲極電極之間的曲部中的絕緣膜一起接觸的半導體膜，其中藉由在其間插入絕緣膜而使曲部在閘極電極或者佈線上面，以及其中藉由在其間插入曲部而使彼此相鄰的源極電極和汲極電極的每端的其中一端凹陷彎曲，以及另一端凸起彎曲。
根據本說明書中揭示的另一發明，設有半導體元件的顯示裝置包括形成在基底上的閘極電極或者佈線；形成用於覆蓋閘極電極或者佈線的絕緣膜；形成在閘極絕緣膜上的島狀的第一半導體膜；形成在第一半導體膜上由包含n型雜質或者p型雜質的第二半導體膜構成的源極/汲極區；形成在源極/汲極區的範圍中以遮蓋閘極絕緣膜的源極和汲極；以及夾在源極電極和汲極電極之間以及源極/汲極區之間的曲部，其中藉由在其間插入絕緣膜和第一半導體膜，而使曲部在閘極或者佈線上面，其中，藉由在其間插入曲部而使彼此相鄰的源極和汲極的每個端的其中一端凹陷彎曲，且另一端凸起彎曲，以及其中藉由在其間插入曲部而使彼此相鄰的源極/汲極區的每一端與源極電極和汲極電極的每一端具有相同的形狀。
根據本說明書中揭示的另一發明，用於製造設有半導體元件的顯示裝置的方法包括下述步驟：在基底上形成閘極電極或者佈線；形成絕緣膜以覆蓋閘極或者佈線；用有機試劑塗覆至少被部分閘極電極或者佈線疊蓋的絕緣膜表面的區域；藉由液滴排放方法，在塗覆了有機試劑並殘留的區域以及沒有塗覆有機試劑的絕緣膜表面的區域中排放流體，其中在該流體中顆粒尺寸是1nm或更大及為100nm或更小的導電微粒散佈在有機溶劑中；藉由烘烤和硬化該流體，形成源極電極和汲極電極；以及形成與源極電極和汲極電極接觸之半導體膜以及以曲部夾在源極電極和汲極電極之間的絕緣膜，其中沒和有塗覆有機試劑的區域相比，塗覆有機試劑可以改善絕緣膜表面中的流體的濕潤性，以及其中藉由凹陷彎曲而使曲部插入其間以形成彼此相鄰的源極電極和汲極電極的每一端之一，以及藉由凸起彎曲而形成另一端。
根據本說明書中揭示的另一發明，用於製造設有半導體元件的顯示裝置的方法包括下述步驟：在基底上形成閘極電極或者佈線；形成絕緣膜以覆蓋閘極電極或者佈線；在閘極絕緣膜上形成第一半導體膜；在第一半導體膜上形成包含n型雜質或者p型雜質的第二半導體膜；將第一半導體膜和第二半導體膜圖型化成為島狀；用有機試劑塗覆至少被部分閘極電極或者佈線疊蓋的島狀半導體膜表面的區域；藉由液滴排放方法，在閘極絕緣膜表面塗覆了有機試劑並殘留的區域以及沒有塗覆有機試劑的區域排放流體，其中在該流體中顆粒尺寸是1nm或更大的及為100nm或更小的導電微粒散佈在有機溶劑中；藉由烘烤和硬化該流體而形成源極電極和汲極電極；並使用源極電極和汲極電極作為掩罩，藉由乾蝕刻第二半導體膜以形成源極/汲極區，其中和沒有塗覆有機試劑的區域相比，塗覆有機試劑可以改善絕緣膜表面中的流體的濕潤性，其中根據形成源極電極和汲極電極的步驟以及形成源極/汲極區的步驟，形成夾在源極電極和汲極電極之間以及源極/汲極區之間的曲部，其中藉由凹陷彎曲以在其間插入曲部而形成彼此相鄰的源極電極和汲極電極的每一端的其中一端，以及藉由凸起彎曲形成另一端，以及其中藉由在其間插入曲部而使彼此相鄰的源極/汲極區的每一端與源極電極和汲極電極的每一端具有相同的形狀。
根據本說明書中揭示的發明，可以很容易地分別使半導體元件通道寬度W和通道長度L製成更大和更短。根據本說明書中揭示的本發明，可以不用微影製程或者省略微影製程，能夠製造高導通狀態電流和操作速度的半導體元件。
閱讀下面的具體描述和附圖，本發明的這些和其他目的、特徵和優點將變得更加明顯。
下文中描述的實施例模式1到4將解釋薄膜電晶體的製造方法，該薄膜電晶體是半導體元件和所製造的薄膜電晶體。
(實施例模式1)
如圖1A所示，在基底101上形成閘極電極(佈線)102。儘管圖1A示出了凸起的閘極電極(佈線)102的剖面形狀，但是閘極(佈線)102的剖面不局限於凸起的形狀。基底可以是玻璃基底、石英基底或者塑膠基底中的任一種基底。在下文中，藉由從微孔排放流體液滴(下文中，在本說明書中稱作為液滴排放方法)以形成具有預定形狀的圖形的方法的實施例，將稱為用於形成閘極電極(佈線)102的方法。使用噴墨技術的方法是液滴排放方法的典型實施例。在本說明書中，所述的液滴排放方法不必侷限於使用噴墨技術的方法。
舉例而言，從噴墨頭在基底上排放流體(液體或者漿料)以形成預定的形狀，在該流體中，包含顆粒尺寸是大於或等於1nm且小於或等於100nm的微粒且微粒分散在溶劑中。在本實施例中，以直線排放流體。其後，通過對排放的流體烘烤和硬化以形成閘極電極。在固化流體之後，儘管要形成的閘極電極的上表面向下凹陷以及剖面有時變成凹形，但是沒有問題。
為了充分固化流體，超過150℃的烘烤溫度是必需的。然而，在包含在流體中的導電微粒含有作為主要成分的銀的情況中，微粒降低了密度並變成多孔，因此，當烘烤溫度高於300℃時表面處於粗糙的狀態。因此，烘烤溫度必須低於300℃。儘管一個小時的烘烤時間是足夠的，但是只要流體充分固化即可，沒必要將時間限定為一個小時。
對於流體的必要條件是，導電微粒均勻地分散在溶劑中而沒有被聚集。例如，在日本專利公開NO.2002－299833或者日本專利公開NO.2002－324966中描述的導電金屬漿料符合該條件。儘管以包含銀作為主要成分的微粒作為包含在流體中的導電微粒的實施例，但是只要流體在烘烤後可以用作電極或者佈線即可，導電微粒不侷限於銀。例如，還可以使用包含金、銅、金和銀的合金、金和銅的合金、銀和銅的合金或者金、銀和銅的合金中的任何一種作為主要成分的微粒。可替換地，還可以使用包含例如氧化銦錫(ITO)的導電氧化物作為主要成分的微粒。
使用公知的濺射方法或者真空汽相沈積法以用作形成閘極電極(佈線)102的方法。替代地，可以藉由網版印刷法代替液滴排放方法以形成閘極(佈線)102。
然後，如圖1B所示，在閘極電極(佈線)102和基底101上形成閘極絕緣膜103。舉例而言，可以將聚醯亞胺膜用作閘極絕緣膜103。可以通過旋塗法形成聚醯亞胺膜，其是在進行旋塗之後在低於200℃(具體而言在180℃)的溫度下進行烘烤一個小時形成的。還可以使用液滴排放方法代替旋塗方法以形成聚醯亞胺膜。而且，還可以使用例如氧化矽或者氮化矽等其它有機樹脂膜或者無機絕緣膜代替聚醯亞胺膜。
如圖1C所示，用有機試劑塗覆閘極絕緣膜103的表面區域104。區域104是至少被部分閘極電極(佈線)102疊蓋的區域和至少在閘極電極(佈線)102上的閘極絕緣膜103的表面的區域。圖2A表示為了示出閘極電極(佈線)102和區域104的關係的頂視圖。液滴排放方法可以用作塗覆有機試劑的方法。
關於塗覆的有機試劑，較佳地使用室溫下不容易揮發的、沸點高於150℃的高沸點試劑，例如十四烷、癸醇或者辛醇。然而，塗覆有機試劑之後，所期望的是，當烘烤該流體並形成將在下文中描述的源極電極和汲極電極時，事後盡可能地不殘留有機試劑。期望用於塗覆的有機試劑是其沸點低於300℃的一種。另一方面，在塗覆之後迅速乾了的低沸點試劑，例如其沸點低於100℃的丙酮或者乙醇，不適用於本說明書中揭示的本發明。
另外，與包含在用於形成汲極電極和源極電極的流體中的有機溶劑相同的有機溶劑可作為塗覆區域104的有機試劑。因此，確定可以改善流體的濕潤性。
舉例而言，在使用導電微粒分散在十四烷中的流體的情況中，用十四烷塗覆區域104，以及在使用導電微粒分散在癸醇中的流體的情況中，用癸醇塗覆區域104。然而，用於塗覆區域104的有機試劑是能夠改善流體的濕潤性的高沸點試劑就足夠了；因此，有機試劑沒必要必須和流體中所包含的有機溶劑相同。
在塗覆了上述有機試劑之後，藉由再次使用液滴排放方法以排放流體(液體或者漿料)，再度用殘留在區域104中的有機試劑畫出預定的形狀，該流體中包含顆粒尺寸大於或等於1nm且小於或等於100nm的導電微粒且該微粒分散在有機溶劑中。流體使用與形成閘極電極(佈線)102所用的流體相同即可。
圖2B顯示繪製之後的頂視圖。圖2B中的代號201和202分別表示通過烘烤和固化成為源極和汲極的流體。流體201和202分別表示流體排放在塗覆有機試劑並殘留的區域104和有機試劑沒有塗覆的區域。由於在區域104的流體201和202具有比沒有塗覆有機試劑的區域更高的濕潤性，所以流體以沿著閘極絕緣膜103的表面的方向延伸。
流體201和202以向前的方式在區域104中延伸。儘管這導致使得流體201和202彼此更接近，但是由於兩個流體彼此排斥所以流體決不會連接。
下文中，流體201和202在高於150℃的溫度下烘烤預定的時間以便被固化。因此，形成圖1D所示的源極電極和汲極電極105和106。烘烤後，期望的是塗覆到區域104的有機試劑不殘留。
然後，如圖1E所示，形成半導體膜107。例如，用金屬掩罩作為半導體膜107，汽相沈積具有五個苯環線性連接的形狀的p型有機半導體的並五苯。如圖1E所示，形成半導體膜107以與源極電極105和汲極電極106以及源極電極和汲極電極105和106之間的閘極絕緣膜103相接觸。
代替汽相沈積，可以藉由使用液滴排放方法或者網版印刷方法形成並五苯。此外，可以使用另一種有機半導體代替並五苯。藉由習知的CVD方法代替例如並五苯之有機半導體，由矽膜構成半導體膜107。對這種情況中的矽膜的結晶度沒有特別限制。
圖2C是表示源極電極和汲極電極105和106的形狀的頂視圖。用圖2C所示的箭頭表示通道長度L和通道寬度W。在閘極電極(佈線)102上的源極105和汲極106之間夾有曲部(彎曲形狀)。通道長度L對應於彎曲空間的寬度(當寬度不均勻時寬度的平均值)，以及通道寬度W對應於沿著曲部的彎曲空間的長度。
藉由在其間插入曲部(彎曲空間)而使彼此相鄰的源極電極和汲極電極105和106的每端203和204的其中一端呈凹陷彎曲，而一端凸起彎曲。然後，為了跟隨另一端的凹陷曲，另一端會凸起彎曲。
圖3A和3B分別顯示薄膜電晶體的頂視圖的照片。藉由使用玻璃基底作為基底、以液滴排放方法及使用包含含有銀作為主要成分的微粒且該微粒分散在十四烷中的流體中來形成源極電極和汲極電極105和106以及閘極電極102、以120nm厚的聚醯亞胺膜作為閘絕緣膜、以及以50nm厚的並五苯膜作為半導體膜，以形成薄膜電晶體。根據這些照片，可以分辨形成在其上的閘極電極102與源極電極和汲極電極105和106。
圖3A顯示根據本實施例模式形成的薄膜電晶體，其中在形成源極電極和汲極電極105和106之前，藉由使用液滴排放方法在至少被閘極電極102疊蓋的聚醯亞胺膜表面的區域中進行排放十四烷的製程。圖3B是比較實施例，其不同於圖3A之處在於藉由省略對聚醯亞胺膜表面排放十四烷的製程而形成薄膜電晶體。
圖3A所示的薄膜電晶體具有350μm的通道寬度W和50μm的通道長度L(W/L＝350/50)，以及圖3B所示的薄膜電晶體具有100μm的通道寬度W和300μm的通道長度L(W/L＝100/300)。在圖3A所示的薄膜電晶體中，顯然通道長度L較短，通道寬度W較大，因此，薄膜電晶體的導通狀態電流和操作速度都高於圖3B所示的薄膜電晶體的導通狀態電流和操作速度。
圖4表示分別當薄膜電晶體的汲極電壓VD 分別為－3V和－5V時圖3A和3B所示的薄膜電晶體的VG －ID 特性的測量結果，用水平軸代表其閘極電壓VG 以及用垂直軸代表其汲極電流ID 。因為量測使用並五苯於半導體膜的p之通道薄膜晶體，所以汲極電流ID 實際上取負值；如此，用－ID 表示圖4中的垂直軸。
注意VG －3V的範圍，W/L值為350/50的薄膜電晶體的－ID 值大於W/L為100/300的薄膜電晶體的－ID 值。此結果表明前面的薄膜電晶體比後面的薄膜電晶體具有更高的導通狀態電流。
不侷限於本實施例模式，在本說明書中揭示的本發明適用於形成下述薄膜電晶體的情況：使用用於形成通道區的非晶半導體、微晶半導體或者有機半導體以形成具有低遷移率的薄膜電晶體。這是因為使用這些半導體材料的薄膜電晶體通常具有小於或等於5cm2 /Vsec的低遷移率；因此，薄膜電晶體不得不被設計成具有大的W/L值以增加導通狀態電流。不僅在使用上面的半導體的薄膜電晶體的情況中，而且在使用用於形成通道區的多晶矽的薄膜電晶體的情況中，本說明書中揭示的本發明有助於增加薄膜電晶體的導通狀態電流和操作速度。
而且，不侷限於本實施例模式，本說明書中揭示的本發明適用於將本發明應用於例如液晶顯示裝置等顯示裝置的情況中。例如，用有機試劑塗覆閘極絕緣膜以改善流體濕潤性，以致於不跨過閘極電極(佈線)所疊蓋的區域。因此，流體不在沒有被閘極電極疊蓋的有機試劑的區域延伸。因此，藉由固化流體形成的源極電極和汲極電極決不在有機試劑沒有塗覆和沒被閘極電極疊蓋的區域中的寬度發光。因此，可以使薄膜電晶體的通道寬度W更大而不降低孔徑比。這是因為光不能被傳輸並被形成閘極的區域遮擋，因此，即使源極電極和汲極電極僅僅在被形成閘極電極的區域疊蓋的區域中變得更寬，孔徑比仍不受影響。
另外，根據本實施例模式，可以不用微影製程和該製程中所使用的光罩，即可製造薄膜電晶體。
(實施例模式2)
在本實施例模式中，不同於實施例模式1之處在於使用例如矽等半導體膜以代替例如並五苯的有機半導體來作為半導體膜。
如圖5A所示，在玻璃基底、石英基底或者塑膠基底的任一基底501上形成閘極電極(佈線)502。如在實施例模式1中所示般，較佳地使用液滴排放方法作為用於形成閘極電極(佈線)502的方法。當然，可以藉由使用另一方法以形成閘極電極(佈線)502。
然後，形成由矽和氧鍵結形成的骨架結構所構成的薄膜(下文中，在本說明書中稱為耐熱平坦化膜)以作為閘極絕緣膜的第一層503。耐熱平坦化膜具有比有機樹脂膜更高的耐熱性，並藉由旋塗方法等來塗覆和固化矽氧烷基聚合物而得到耐熱平坦化膜，以致於以此遮覆閘極電極(佈線)502和基底501。可以使用液滴排放方法代替旋塗方法以塗覆矽氧烷基聚合物。舉例而言，形成100nm厚的第一層503。另外，還可以藉由CVD方法形成氮化矽膜、氧化矽膜或者氮氧化矽膜以作為第一層503。
此外，以CVD方法在第一層503上形成氮化矽膜作為閘極絕緣膜的第二層504。例如，形成200nm厚的第二層504。用於形成第二層504的方法不侷限於CVD方法，可以用其他的方法形成第二層504。而且第二層504不局限於氮化矽膜，舉例而言，第二層504還可以是氧化矽膜或者氮氧化矽膜。然而，第二層504和第一層503是由不同的材料構成的。注意。閘極絕緣膜可以僅有一層構成，而不是前述方式中的兩層。
如圖5B所示，形成第一半導體膜505。以CVD方法，使用例如矽烷(SiH4 )之源氣體，在閘極絕緣膜的第二層504上形成非晶半導體膜以獲得第一半導體膜505。第一半導體膜505可以是藉由結晶非晶半導體膜所形成的的結晶半導體膜。
將說明用於結晶非晶半導體膜的方法的具體實施例。首先，藉由CVD方法形成非晶矽膜作為非晶半導體膜。之後，用含有例如鎳等促進矽膜結晶的金屬元素的溶液塗覆非晶矽膜，然後在550℃的熔爐中加熱四個小時以進行固相生長。
由於形成的晶體矽膜包含金屬元素，所以進行被稱為吸氣法的處理以去除金屬元素。換句話說，在去除了形成的晶體矽膜的表面上的氧化膜之後，形成至少一層，例如兩層含磷的非晶矽膜，並在熔爐中再加熱；由此，金屬元素從晶體矽膜向含磷的非晶矽膜擴散。加熱條件和用於固相生長的條件相同就足夠了。因此，得到了降低了其金屬元素濃度的晶體矽膜。
除了組合了固相生長和吸氣法的方法之外，可以使用用雷射光束照射非晶矽膜的方法、對非晶半導體膜進行快速熱退火(稱作為RTA)的方法或者這三種方法的任意組合的方法，來結晶非晶半導體膜。
第一半導體膜505還可以是所謂的微晶半導體膜。微晶半導體膜具有非晶結構和晶體結構(包括單晶結構和多晶結構)之間的中間結構並包括具有和晶格畸變一起的短程有序的結晶區。至少在薄膜中的部分區中可以觀察從0.5nm到20nm的結晶區。在微晶半導體膜的情況中，拉曼光譜轉變成小於520cm－ 1 的較低的波數側。以X射線繞射觀察由矽的晶格導致的(111)或者(220)的繞射峰。藉由使用矽化物氣體，例如SiH4 、Si2 H6 、Si2 H2 Cl2 、SiHCl3 、SiCl4 或者SiF4 在沈積溫度在300℃以下進行輝光放電分解(等離子體CVD)形成微晶半導體膜。F2 或者GeF4 可以混合成矽化物氣體。
在第一半導體膜505上形成包含n型雜質(磷或者砷)的第二半導體膜506。第二半導體膜506可以包含p型雜質(硼)代替n型雜質，或者和n型雜質一起。第二半導體膜506的結晶度可以是非晶狀態、微晶狀態或者多晶狀態中的任一種。而且，其中藉由進行吸氣處理擴散金屬元素的含磷矽膜可以用作第二半導體膜506。因此，沒有必要去除其中金屬元素擴散的含磷矽膜。
如圖5C所示，藉由圖型化第一半導體膜505和第二半導體膜506而得到島狀第一半導體膜505a和島狀第二半導體膜506a。藉由習知的微影方法可以進行圖型化以及還可以使用鐳射直接繪製裝置而不用光罩進行進一步圖型化。
然後，使用沸點高於150℃的高沸點試劑，如十四烷、癸醇或者辛醇的有機試劑塗覆以島狀圖型化的第二半導體膜506的表面的區域507。塗覆有有機試劑的區域507是至少被部分閘極電極(佈線)502疊蓋的區域。塗覆到區域507的有機試劑必須是能夠改善後面用於形成源極和汲極的流體的濕潤性。
如圖5D所示，藉由使用和實施例模式1中相同的液滴排放方法形成源極電極和汲極電極508和509。實施例模式1中所示的流體用於要被排放的流體就足夠了。舉例而言，從噴墨頭等排放流體之後，然後在要被固化的預定條件下烘烤該流體，形成包含銀作為主要成分的源極電極和汲極電極508和509，在該流體中包含顆粒尺寸是大於或等於1nm且小於或等於100nm的含銀作為主要成分的微粒並且該微粒分散在十四烷中。
在將流體留在區域507中的條件下，流體排放在區域507中和沒有塗覆有機試劑的閘極絕緣膜的第二層504的表面。排放的流體沿著第二半導體膜506的表面延伸；由此，得到和實施例模式1具有相同形狀的源極電極和汲極電極508和509。換句話說，在閘極電極(佈線)502上的源極電極和汲極電極508和509之間夾有曲部(彎曲空間)。藉由在其間插入彎曲空間而使彼此相鄰的源極電極和汲極電極508和509的每一端的其中一端凹陷彎曲，以及另一端凸起彎曲。然後，為了跟隨一端的凹陷曲部，另一端會凸起彎曲。
如圖5E所示，使用源極電極和汲極電極508和509作為掩罩，藉由蝕刻以島狀圖型化的第二半導體膜506而形成源極/汲極區510和511。在蝕刻的時候，使用能夠各向異性蝕刻的乾蝕刻方法。另外，可以和第二半導體膜506一起部分地蝕刻第一半導體膜505的表面。因此，形成了所謂的通道蝕刻薄膜電晶體。在這種情況中，必須在不曝光閘極絕緣膜的第二層504的表面的條件下進行蝕刻。形成的源極/汲極區510和511與源極和汲極508和509具有相同的曲線形狀。
以和實施例模式1相同的模式，根據包括用有機試劑塗數區域507的製程的本實施例模式而取得的薄膜電晶體具有更短的通道長度L和更大的通道寬度W。
(實施例模式3)
本實施例模式將顯示以雙閘極結構形成實施例模式1所示的薄膜電晶體的實施例。
如圖6A所示，舉例而言，藉由使用液滴排放方法，在玻璃基底、石英基底或者塑膠基底的任一基底601上形成閘極電極(佈線)602和603。
如圖6B所示，舉例而言，藉由旋塗方法，在閘極電極(佈線)602和603以及基底601上形成作為閘極絕緣膜604的聚醯亞胺膜。以和實施例模式1相同的方式，閘極絕緣膜604不侷限於聚醯亞胺膜。
如圖6C所示，舉例而言，藉由使用液滴排放方法，用有機試劑塗覆閘極絕緣膜604的表面中的區域605和606。區域605是至少被部分閘極電極(佈線)602疊蓋的區域，以及區域606是至少被部分閘極電極(佈線)603疊蓋的區域。要被塗覆到區域605和606的有機試劑是實施例模式1中所示的高沸點試劑。
如圖6D所示，藉由液滴排放方法，在閘極絕緣膜604上形成源極電極和汲極電極607、608和609。在閘極絕緣膜604上，在塗覆有機試劑的區域605和606中和沒有塗覆有機試劑的區域中，形成源極電極和汲極電極607、608和609的區域。
如圖6E所示，藉由汽相沈積法、液滴排放方法、或者網版印刷方法，以形成例如並五苯等有機半導體而形成半導體膜610。半導體膜610不局限於有機半導體且可以藉由使用CVD方法形成矽膜。對此情況中的矽膜的結晶度沒有特別限制。形成半導體膜610以和源極電極和汲極607、608和609以及源極電極和汲極電極607和608之間的閘極絕緣膜604和源極電極和汲極電極608和609之間的閘極絕緣膜604一起接觸。
在閘極電極(佈線)602上面的源極電極和汲極電極607和608之間夾有曲部(彎曲空間)。另外，在閘極電極(佈線)603上的源極電極和汲極電極608和609之間夾有曲部(彎曲空間)。藉由在其間插入彎曲空間而使彼此相鄰的源極電極和汲極電極的每一端的其中一端凹陷彎曲，以及另一端凸起彎曲。然後，為了跟隨一端的凹入曲部，另一端會凸起彎曲。
藉由使用本實施例模式中所示的雙閘極結構，可以比實施例模式1中所示的單閘極結構大大降低薄膜電晶體的關閉狀態電流。
(實施例模式4)
本實施例將顯示以雙層閘極結構形成實施例模式2中所示的薄膜電晶體的實施例。
如圖7A所示，舉例而言，藉由使用液滴排放方法，在玻璃基底、石英基底或者塑膠基底的任一基底701上形成閘極電極(佈線)702和703。
然後，舉例而言，藉由旋塗方法等，用矽氧烷為基礎的聚合物塗覆並烘烤由矽和氧鍵形成的骨架結構所構成的薄膜(於下，稱為平坦化膜)作為閘極絕緣膜的第一層704。而且，例如，氮化矽膜形成為閘極絕緣膜的第二層705。以和實施例模式2相同的方式，藉由使用另一絕緣膜，形成第一層704和第二層705。然而，第一層704和第二層703由不同材料構成。閘極絕緣膜可以由僅一層構成，而不是前述方式中的兩層。
舉例而言，如圖7B所示，以CVD方法，在閘極絕緣膜的第二層705上形成非晶矽膜作為第一半導體膜706。第一半導體膜706的晶性不局限於非晶態，還可以是微晶態或者多晶態。舉例而言，在第一半導體膜707上形成含n型雜質的微晶矽膜作為第二半導體膜707。可替換地，第二半導體膜707還可以含p型雜質。另外，第二半導體膜707的晶性不局限於微晶態，可以是非晶態或者多晶態的任意一種。
如圖7C所示，藉由圖型化第一半導體膜706和第二半導體膜707而得到島狀第一半導體膜706a和706b以及島狀第二半導體膜707a和707b。藉由使用鐳射直接繪製裝置，在不使用掩罩的情況下可以圖型化第一半導體膜706和第二半導體膜707。
然後，用有機試劑塗覆島狀第二半導體膜707a和707b的各個表面中的區域708a和708b。區域708a是至少被部分閘極電極(佈線)702疊蓋的區域，以及區域708b是至少被部分閘極電極(佈線)703疊蓋的區域。要塗覆區域708a和708b的有機試劑必須長高沸點試劑，該試劑能夠改善後續用以形成源極電極和汲極電極的流體的濕潤性並且在塗覆之後不會迅速變乾。
如圖7D所示，藉由使用噴墨技術以形成源極電極和汲極電極709、710和711。可以用作被排放的流體係包含顆粒尺寸是大於或等於1nm且小於或等於100nm的含銀作為主要成分的微粒並且該微粒分散在十四烷中。源極電極和汲極電極709、710和711形成在從區域708a和708b上到沒有塗覆有機試劑的閘極絕緣膜的第二層705上的範圍內。
在閘極電極(佈線)702上的源極電極和汲極電極709和710之間夾有曲部(彎曲空間)。而且，在閘極電極(佈線)703上的源極電極和汲極電極710和711之間夾有曲部(彎曲空間)。藉由在其間插入彎曲空間而使彼此相鄰的源極電極和汲極電極的每端的其中一端凹陷彎曲，而另一端凸起彎曲。然後，為了跟隨一端的凹入彎曲，另一端凸起彎曲。
如圖7E所示，使用源極電極和汲極電極709、710和711作為掩罩，藉由蝕刻島狀第二半導體膜707a和707b形成源極/汲極區712、713、714和715。在蝕刻的時候，使用能夠各向異性蝕刻的乾蝕刻方法。形成的源極/汲極區712、713、714和715具有和源極電極和汲極電極709、710和711相同的彎曲形狀。
藉由採用本實施例模式中所示的雙閘極結構，可以比實施例模式2中所示的單閘極結構大大降低薄膜電晶體的關閉狀態電流。
在上述模式中解釋的實施例模式1到4中，形成了底閘極薄膜電晶體。然而，在本說明書中揭示的本發明不局限於底閘極薄膜電晶體，還可以應用於所謂的其中在通道形成區上設置閘極電極的正向交錯薄膜電晶體。
(實施例1)
將根據本說明書中揭示的本發明形成的半導體元件之一的薄膜電晶體應用於不同顯示裝置。舉例而言，以液晶顯示裝置和電致發光(EL)顯示裝置作為應用薄膜電晶體的顯示裝置的實施例；然而，顯示裝置不局限於此，只要顯示裝置是使用薄膜電晶體的顯示裝置即可。
圖8A和8B是電路圖，分別顯示電致發光(EL)顯示裝置的像素部分的實施例。注意，電致發光(EL)顯示裝置的像素部分不局限於這兩個實施例。
圖8A表示一種在每個像素具有兩個薄膜電晶體的像素部分。代號801和802分別表示薄膜電晶體，且發光元件803連接到薄膜電晶體802的源汲極。代號804表示電容器元件。舉例而言，薄膜電晶體801是n通道型，薄膜電晶體802是p通道型。在薄膜電晶體801中，閘極電極連接到掃描線，源極/汲極電極連接到信號線。
圖8B表示在每個像素中具有三個薄膜電晶體的像素部分之型式。代號805、806和807分別表示薄膜電晶體，且發光元件808連接到薄膜電晶體807的源極/汲極。代號809表示電容器元件。例如，薄膜電晶體805是n通道型，薄膜電晶體806是n通道型，薄膜電晶體807是p通道型。在薄膜電晶體805中，閘極連接到掃描線，源極/汲極電極連接到信號線。
本說明書中揭示的本發明可以應用於圖8A和8B分別示出的像素部分的薄膜電晶體。
圖9A、9B和9C分別以剖面圖表示電致發光(EL)顯示裝置的像素部分的實施例。圖9A、9B和9C分別表示根據實施例模式2形成的薄膜電晶體和電連接到玻璃基底、石英基底或者塑膠基底的任一基底上的薄膜電晶體的源極電極/汲極電極的發光元件。
在圖9A中，代號901表示基底；902，薄膜電晶體；903，源極/汲極電極；904，光透射第一電極；905，電致發光層；906，第二電極；和907，絕緣膜。圖9A表示產生的光發射到基底901側(底側)的所謂底發射型。
在圖9B中，代號911表示基底；912，薄膜電晶體；913，源極/汲極電極；914，第一電極；915，電致發光層；916，光透射第二電極；以及917和918，絕緣膜。圖9B表示產生的光發射到基底911的相反側(頂側)的所謂頂發射型。
在圖9C中，代號921表示基底；922，薄膜電晶體；923，源極/汲極電極；924，光透射第一電極；925，電致發光層；926，光傳輸第二電極；以及927，絕緣膜。圖9C表示產生的光發射到基底921的相反側(頂側)和基底921側(底側)的所謂雙發射型。
可以使用氧化銦錫(ITO)、含氧化矽的氧化銦錫或者含氧化鋅和氧化銦的氧化銦鋅(IZO)作為光透射第一電極或者第二電極，其可以用濺射方法或者液滴排放方法形成。
在圖9A、9B和9C分別示出的絕緣膜907、918和927中，分別形成到達第一電極表面的開口。較佳的是，為了改善電致發光層和第二電極的覆蓋範圍，每個開口的剖面具有其曲率半徑連續變化成略圓的形狀。無機絕緣膜例如氧化矽或者氮化矽，有機樹脂膜例如聚醯亞胺或者通過塗覆和烘烤矽氧烷基聚合物得到的前述耐熱平面膜可以用作絕緣膜907、917、918和927。
在圖9A、9B和9C的每個圖中，第一電極和第二電極的其中一個對應於陽極，另一個對應於陰極。當第一電極是陽極且第二電極是陰極時，電洞傳輸層、有機發光層和電子傳輸層依次堆疊在電致發光層905、915和925上。另一方面，當第一電極是陰極且第二電極是陽極時，電子傳輸層、有機發光層和電洞傳輸層依次堆疊在電致發光層905、915和925上。電洞注入層可以設置在陽極和電洞傳輸層之間，且電子注入層可以設置在陰極和電子傳輸層之間。可以使用液滴排放方法、印刷方法或者真空汽相沈積方法中的任一種方法形成有機發光層，以及或者還可以使用高分子量發光材料或者低分子量發光材料。
本說明書中揭示的本發明不僅可以應用於用於電致發光(EL)顯示裝置的像素部分的薄膜電晶體，而且還可以應用在當掃描線驅動電路和信號線驅動電路的每一個與薄膜電晶體一起形成時。用於這些驅動電路的薄膜電晶體需要高速操作。因此，由於根據本說明書揭示的本發明具有長通道寬度W的薄膜電晶體具有高導通狀態電流和高操作速度，所以該薄膜電晶體適用於驅動器的使用。
圖10A、10B和10C是分別表示應用本說明書中揭示的本發明的顯示裝置，例如液晶顯示裝置或者電致發光(EL)顯示裝置的結構的頂視圖。
在圖10A中，其中以矩陣排列多個像素1002的像素部分1001、掃描線輸入端子1003和信號線輸入端子1004形成在基底1000上。從掃描線輸入端子1003延伸的掃描線和從信號線輸入端子1004延伸的信號線彼此相交；因此，以矩陣排列像素1002。每個像素1002配備有開關元件和像素電極。開關元件的典型例子是薄膜電晶體。圖10A例解了這樣的顯示裝置，其中藉由掃描輸入端子1003和信號線輸入端子1004連接到基底外部的驅動電路，控制輸入到掃描線和信號線的信號。然而，還可以使用用於在基底上形成驅動電路的COG方法。
圖10B是在基底1010上形成像素部分1011和掃描線驅動電路1012的實施例。代號1014表示和圖10A相同的信號線輸入端子。另外，圖10C是在基底1020上形成像素部分1021、掃描線驅動電路1022和信號驅動線路1024的實施例。
在圖10B中所示的掃描線驅動電路1012以及在圖10C中分別示出的掃描線驅動電路1022和信號線驅動電路1024的每一個和薄膜電晶體一起形成，其可以和設置在像素部分中薄膜電晶體同時形成。然而，掃描線驅動線路和信號線驅動電路需要高速操作。因此，使用具有比用於通道形成區的非晶半導體膜更高遷移率的微晶半導體膜或者多晶半導體膜的薄膜電晶體必須被選為用於這些電路的薄膜電晶體。
根據本說明書揭示的本發明製造的薄膜電晶體至少可以應用於圖10A、10B和10C所示的像素部分，且還可以應用於圖10B所示的掃描線驅動電路1012和圖10C所示的掃描線驅動電路1022和信號線驅動電路1024。
根據本說明書揭示的本發明製造的薄膜電晶體不僅可以應用於電致發光(EL)顯示裝置，而且至少還可以應用於像素部分以及還應用於液晶顯示裝置的驅動電路。
在該實施例中，圖11表示應用了本說明書揭示的本發明的液晶顯示裝置的一實施例。液晶顯示裝置不局限於圖11所示的實施例。
液晶層1104設置在第一基底1101和第二基底1102之間，用密封劑1100將該基底彼此粘接。像素部分1103形成在第一基底1101中，以及彩色層1105形成在第二基底1102中。在進行色彩顯示中所必需的彩色層1105配備有對應於紅、綠和藍的每種顏色的彩色層，紅、綠和藍的每種顏色對應於RGB方法的情況中的每個像素。偏振片1106和1107分別設置在第一基底1101和第二基底1102的外側。另外，保護膜1116形成在偏振板1107的表面上以緩解來自外部的衝擊。
薄膜電晶體形成在像素部分1103中，可以使用根據本說明書揭示的本發明的薄膜電晶體。
接線板1110經由FPC 1109連接到為第一基底1101提供的連接端子1108。FPC 1109或者連接線配備有驅動電路1111(IC晶片等)，以及接線板1110配備有外部電路1112，例如控制電路或者電源電路。
冷陰極管1113、反射板1114和光膜1115分別是作為光源的背光單元。藉由玻璃框(bezel)1117保持和保護第一基底1101、第二基底1102、光源、接線板1110和FPC 1109。
(實施例2)
本實施例將示出在其上安裝實施例1所述的顯示裝置的電子裝置。於下，將說明顯示裝置安裝在電子裝置上的實施例：電視裝置、例如數位相機等照相機、個人電腦、蜂巢電話裝置等。然而，應用本說明書中揭示的本發明的顯示裝置不局限於顯示裝置安裝在這些電子裝置上的情況。
圖12示出電視裝置的一實施例。代號1201表示殼體；1202，顯示部分；1203，揚聲器；1204，操作部分；以及1205，視頻輸入端子。應用本說明書中公開的本發明的顯示裝置用於顯示部分1202。
圖13A和13B示出數位相機的一實施例。圖13A是示出從正面的數位相機的圖，以及代號1301表示釋放按鈕；1302，主開關；1303，取景窗；1304，頻閃觀測器；1305，透鏡；以及1306，殼體。圖13B是示出從後面的數位相機的圖，以及代號1307表示取景器目鏡；1308，監視器；以及1309和1310，操作按鈕。應用本說明書公開的本發明的顯示裝置用於監視器1308。
本說明書揭示的本發明不僅可以應用於電視裝置和數位相機，而且可以應用於具有顯示部分和監控器的電子裝置。
本發明基於2004年8月20日在日本專利局提交的日本專利申請序列號2004－241119，其全部內容在此引作參考。
101．．．基底
102．．．閘極電極
103．．．閘極絕緣膜
104．．．表面區
105．．．源極電極
106．．．汲極電極
107．．．半導體膜
201．．．流體
202．．．流體
203．．．端
204．．．端
501．．．基底
502．．．閘極電極
503．．．第一層
504．．．第二層
505．．．第一半導體膜
505a．．．島狀第一半導體膜
506．．．第二半導體膜
506a．．．島狀第二半導體膜
507．．．區域
508．．．源極電極
509．．．汲極電極
510．．．源極區
511．．．汲極區
601．．．基底
602．．．閘極電極
603．．．閘極電極
604．．．閘極絕緣膜
605．．．區域
606．．．區域
607．．．源極電極 608．．．汲極電極
609．．．源極電極
610．．．半導體膜
701．．．基底
702．．．閘極電極
703．．．閘極電極
704．．．閘極絕緣膜的第一層
705．．．第二層
706．．．第一半導體膜
706a．．．島狀第一半導體膜
706b．．．島狀第一半導體膜
707．．．第二半導體膜
707a．．．島狀第二半導體膜
707b．．．島狀第二半導體膜
708a．．．區域
708b．．．區域
709．．．源極電極
710．．．汲極電極
711．．．源極電極
712．．．源極/汲極區
713．．．源極/汲極區
714．．．源極/汲極區
715．．．源極/汲極區
801．．．薄膜電晶體
802．．．薄膜電晶體
803．．．發光元件
804．．．電容器元件
805．．．薄膜電晶體
806．．．薄膜電晶體
807．．．薄膜電晶體
808．．．發光元件
809．．．電容器元件
901．．．基底
902．．．薄膜電晶體
903．．．源極/汲極電極
904．．．發光第一電極
905．．．電致發光層
906．．．第二電極
907．．．絕緣膜
911．．．基底
912．．．薄膜電晶體
913．．．源極/汲極電極
914．．．發光第二電極
915．．．電致發光層
916．．．電致發光第二電極
917．．．絕緣膜
918．．．絕緣膜
921．．．基底
922．．．薄膜電晶體
923．．．源極/汲極電極
924．．．發光第一電極
925．．．電致發光層
926．．．電致發光第二電極
927．．．絕緣膜
1000．．．基底
1001．．．像素部分
1002．．．像素
1003．．．掃描線輸入端子
1004．．．信號線輸入端子
1010．．．基底
1011．．．像素部分
1012．．．掃描線驅動電路
1014．．．信號線輸入端子
1020．．．基底
1021．．．像素部分
1022．．．掃描線驅動電路
1024．．．信號線驅動電路
1101．．．第一基底
1102．．．第二基底
1103．．．像素部份
1104．．．液晶層
1105．．．彩色層
1106．．．偏振板
1107．．．偏振板
1108．．．連接端子
1110．．．接線板
1111．．．驅動電路
1112．．．外部電路
1113．．．冷陰極管
1114．．．反射板
1115．．．光膜
1116．．．接線板
1117．．．玻璃框
1201．．．殼體
1202．．．顯示部分
1203．．．揚聲器
1204．．．操作部分
1205．．．視頻輸入端子
1301．．．釋放按鈕
1302．．．主開關
1303．．．取景窗
1304．．．頻閃觀測器
1305．．．透鏡
1306．．．殼體
1307．．．取景器目鏡
1308．．．監視器
1309．．．操作按鈕
1310．．．操作按鈕
在附圖中：圖1A到1E是分別表示根據實施例模式1的薄膜電晶體的製程的剖面圖；圖2A到2C是分別表示根據實施例模式1的薄膜電晶體的製程的頂視圖；圖3A和3B是分別表示根據實施例模式1和比較實施例的薄膜電晶體的頂視圖照片；圖4是顯示根據實施例模式1和比較實施例的薄膜電晶體的VG －ID 特性圖；圖5A到5E是分別表示根據實施例模式2的薄膜電晶體的製程的剖面圖；圖6A到6E是分別表示根據實施例模式3的薄膜電晶體的製程的剖面圖；圖7A到7E是分別表示根據實施例模式4的薄膜電晶體的製程的剖面圖；圖8A和8B是分別表示實施例1中所示的EL顯示裝置的像素部分的電路圖；圖9A到9C是分別表示實施例1中所示的EL顯示裝置的像素部分的剖面圖；圖10A到10C分別表示實施例1中所示的顯示裝置的配置的頂視圖；圖11是表示實施例1中所示的液晶顯示裝置的圖；圖12是表示實施例2中所示的電子裝置的圖；圖13A和13B分別表示實施例2中所示的電子裝置的圖。
101．．．基底
102．．．閘極電極
103．．．閘極絕緣膜
104．．．表面區
105．．．源極電極
106．．．汲極電極
107．．．半導體膜

Claims (28)

  1. 一種顯示裝置，包括：形成在基底上的閘極電極；在該閘極電極上的絕緣膜；形成在該絕緣膜上的源極電極；形成在該絕緣膜上的汲極電極；半導體膜，形成為接觸該源極電極和該汲極電極以及該絕緣膜，該絕緣膜之曲部係夾在該源極電極和該汲極電極之間，其中，該源極電極及該汲極電極延伸於一直線上，其中，與該閘極電極重疊的該源極電極之一部分實質上對稱於該直線，其中，與該閘極電極重疊的該汲極電極之一部分實質上對稱於該直線，其中，藉由在其間插入絕緣膜，該曲部設於該閘極電極上，以及其中，以該曲部插在其間而彼此相鄰的源極電極和汲極電極的側邊緣之一凹陷彎曲，而另一端凸起彎曲。
  2. 一種顯示裝置，包括：形成在基底上的閘極電極；形成在該閘極電極上的絕緣膜；形成在該絕緣膜上的島狀第一半導體膜；在島狀第一半導體膜上且包括含有雜質元素的第二半導體膜的源極區； 在島狀第一半導體膜上且包括第二半導體膜的汲極區；源極電極，形成在該源極區上並延伸到該源極區的側邊緣外以覆蓋該絕緣膜；汲極電極，形成在該汲極區上並延伸到該汲極區的側邊緣外以覆蓋該絕緣膜；以及夾在該源極電極和汲極電極之間以及該源極電極和汲極電極之間的曲部，其中，該源極電極及該汲極電極延伸於一直線上，其中，與該閘極電極重疊的該源極電極之一部分實質上對稱於該直線，其中，與該閘極電極重疊的該汲極電極之一部分實質上對稱於該直線，其中，藉由在其間插入該絕緣膜和島狀第一半導體膜，該曲部設於該閘極電極上，其中，以該曲部插在其間而彼此相對的該源極電極和汲極電極的側邊緣的其中之一凹入彎曲，而另一端凸起彎曲，以及其中，以該曲部插在其間而彼此相對的該源極區和汲極區的每一側邊緣與該源極電極和汲極電極的每一端具有相同的形狀。
  3. 如申請專利範圍第1項的顯示裝置，其中該半導體膜是由有機半導體形成的。
  4. 如申請專利範圍第2項的顯示裝置，其中，該絕 緣膜包括第一層和形成在第一層上由不同於第一層之材料的材料所形成的第二層。
  5. 如申請專利範圍第1項的顯示裝置，其中該曲部是彎曲空間。
  6. 如申請專利範圍第2項的顯示裝置，其中該曲部是彎曲空間。
  7. 如申請專利範圍第2項的顯示裝置，其中該雜質元素是p型雜質元素。
  8. 如申請專利範圍第2項的顯示裝置，其中該雜質元素是n型雜質元素。
  9. 如申請專利範圍第1項的顯示裝置，其中，該顯示裝置被併入選自由電視裝置、照相機、電腦和蜂巢式電話組成的族群中的電子裝置中。
  10. 如申請專利範圍第2項的顯示裝置，其中，該顯示裝置被併入選自由電視裝置、照相機、電腦和蜂巢式電話組成的族群中的電子裝置中。
  11. 一種顯示裝置，包括：形成在基底上的閘極電極；在該閘極電極上的絕緣膜；形成在該絕緣膜上的源極電極；形成在該絕緣膜上的汲極電極；和形成在該源極電極、汲極電極和部分該絕緣膜上的半導體膜，該部分絕緣膜位於該源極電極和該汲極電極之間， 其中，該源極電極及該汲極電極延伸於一直線上，其中，與該閘極電極重疊的該源極電極之一部分實質上對稱於該直線，其中，與該閘極電極重疊的該汲極電極之一部分實質上對稱於該直線，其中，該源極電極和該汲極電極的每一者具有彼此相對的內側邊緣，以及其中，該源極電極和該汲極電極的內側邊緣的其中之一凹入彎曲，而另一內側邊緣凸起彎曲。
  12. 一種顯示裝置，包括：形成在基底上的閘極電極；形成在該閘極電極上的絕緣膜；形成在該絕緣膜上且包括第一半導體的島狀半導體膜；在該島狀半導體膜上且包括含有雜質元素的第二半導體的源極區；在該島狀半導體膜上且包括第二半導體的汲極區；源極電極，形成在該源極區上並延伸到該源極區的外側邊之外以覆蓋該絕緣膜的第一部分；及汲極電極，形成在該汲極區上並延伸到該汲極區的外側邊緣之外以覆蓋該絕緣膜的第二部分；其中，該源極電極及該汲極電極延伸於一直線上，其中，與該閘極電極重疊的該源極電極之一部分實質上對稱於該直線， 其中，與該閘極電極重疊的該汲極電極之一部分實質上對稱於該直線，其中，彼此相對的該源極電極和汲極電極的內側邊緣的其中之一凹陷彎曲，而另一內側邊緣凸起彎曲，其中，和該汲極區的內側邊相對的該源極區的內側邊緣會和該源極電極的內側邊緣相對準，以及其中，該汲極區的內側邊緣和該汲極電極的內側邊緣對準。
  13. 如申請專利範圍第11項的顯示裝置，其中該半導體膜是由有機半導體形成的。
  14. 如申請專利範圍第12項的顯示裝置，其中該絕緣膜包括第一層和形成在第一層上由不同於第一層之材料的材料所形成的第二層。
  15. 如申請專利範圍第12項的顯示裝置，其中該雜質元素是p型雜質元素。
  16. 如申請專利範圍第12項的顯示裝置，其中該雜質元素是n型雜質元素。
  17. 如申請專利範圍第11項的顯示裝置，其中該顯示裝置被併入選自由電視裝置、照相機、電腦和蜂巢式電話組成的族群中的電子裝置中。
  18. 如申請專利範圍第12項的顯示裝置，其中該顯示裝置被併入選自由電視裝置、照相機、電腦和蜂巢式電話組成的族群中的電子裝置中。
  19. 一種製造顯示裝置的方法，包括下述步驟： 在基底上形成閘極電極；在該閘極電極上形成絕緣膜；用有機試劑塗覆至少被部分該閘極電極疊蓋的該絕緣膜的一表面的區域；藉由液滴排放方法，在塗覆該有機試劑並殘留的區域以及沒有塗覆該有機試劑的該絕緣膜的區域中排放流體，其中，在該流體中，顆粒尺寸是大於或等於1nm且小於或等於100nm的導電微粒分散在有機溶劑中；烘烤和固化該流體以形成源極電極和汲極電極；以及形成半導體膜以接觸該源極電極、該汲極電極以及該絕緣膜，該絕緣膜之曲部係夾在該源極電極和該汲極電極之間，其中和沒有塗覆該有機試劑的區域相比，塗覆該有機試劑以便改善絕該緣膜表面中的流體的濕潤性。
  20. 一種製造顯示裝置的方法，包括下述步驟：在基底上形成閘極電極；形成絕緣膜以覆蓋該閘極電極；在該絕緣膜上形成第一半導體膜；在第一半導體膜上形成包含雜質元素的第二半導體膜；圖型化第一半導體膜和第二半導體膜以使每個都成為島狀；用有機試劑塗覆至少被部分該閘極電極疊蓋的該島狀半導體膜的一表面的區域； 藉由液滴排放方法，在塗覆該有機試劑並殘留的區域以及沒有塗覆該有機試劑的區域排放流體，其中，在該流體中，顆粒尺寸是大於或等於1nm且小於或等於100nm的導電微粒分散在有機溶劑中；烘烤和固化該流體以形成源極電極和汲極電極；以及使用該源極電極和該汲極電極作為掩罩，藉由乾蝕刻第二半導體膜以形成源極區和汲極區，其中和沒有塗覆該有機試劑的區域相比，塗覆該有機試劑以改善第二半導體的一表面中的流體的濕潤性。
  21. 如申請專利範圍第19項的製造顯示裝置的方法，其中藉由使用有機半導體以形成該半導體膜。
  22. 如申請專利範圍第20項的製造顯示裝置的方法，其中，該絕緣膜是由第一層和形成在第一層上由不同於第一層之材料的材料所形成的第二層形成的。
  23. 如申請專利範圍第20項的製造顯示裝置的方法，其中該雜質元素是p型雜質元素。
  24. 如申請專利範圍第20項的製造顯示裝置的方法，其中該雜質元素是n型雜質元素。
  25. 如申請專利範圍第19項的製造顯示裝置的方法，其中，藉由凹陷彎曲，以形成在其間插入該曲部而彼此相鄰的該源極電極和汲極電極的每個端的其中之一，以及藉由凸起彎曲而形成另一端。
  26. 如申請專利範圍第20項的製造顯示裝置的方法，其中，根據該形成源極電極和汲極電極以及該形成源 極區和汲極區之步驟，形成夾在該源極和汲極電極之間以及該源極區和汲極區之間的曲部，其中，藉由凹陷彎曲以形成藉由插入在其間的該曲部而彼此相對的該源極電極和汲極電極的側邊緣之一，以及藉由凸起彎曲而形成另一端，其中，在其間插入部分該絕緣膜而與該汲極區的側邊緣相對的該源極區的側邊緣具有與該源極電極的側邊緣相同的形狀，以及其中，該汲極區的側邊緣和該汲極電極的側邊緣具有相同的形狀。
  27. 如申請專利範圍第19項的製造顯示裝置的方法，其中該曲部是彎曲空間。
  28. 如申請專利範圍第26項的製造顯示裝置的方法，其中該曲部是彎曲空間。
TW094126595A 2004-08-20 2005-08-04 設有半導體元件的顯示裝置和其製造方法、及安裝有設有半導體元件的顯示裝置之電子裝置 TWI430450B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004241119A JP4628040B2 (ja) 2004-08-20 2004-08-20 半導体素子を備えた表示装置の製造方法

Publications (2)

Publication Number Publication Date
TW200618306A TW200618306A (en) 2006-06-01
TWI430450B true TWI430450B (zh) 2014-03-11

Family

ID=35908810

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094126595A TWI430450B (zh) 2004-08-20 2005-08-04 設有半導體元件的顯示裝置和其製造方法、及安裝有設有半導體元件的顯示裝置之電子裝置

Country Status (5)

Country Link
US (2) US7759735B2 (zh)
JP (1) JP4628040B2 (zh)
KR (1) KR101191279B1 (zh)
CN (1) CN1755943B (zh)
TW (1) TWI430450B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020182237A1 (en) * 2001-03-22 2002-12-05 The Procter & Gamble Company Skin care compositions containing a sugar amine
US7622338B2 (en) 2004-08-31 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7977253B2 (en) * 2004-08-31 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7470604B2 (en) * 2004-10-08 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7537976B2 (en) * 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
CN101449374B (zh) * 2006-06-08 2011-11-09 国际商业机器公司 高热传导性柔软片及其制造方法
JP4565573B2 (ja) * 2006-09-07 2010-10-20 株式会社フューチャービジョン 液晶表示パネルの製造方法
JP5181587B2 (ja) * 2006-09-29 2013-04-10 大日本印刷株式会社 有機半導体素子およびその製造方法、有機トランジスタアレイ、およびディスプレイ
KR101485926B1 (ko) * 2007-02-02 2015-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치
US8426905B2 (en) * 2007-10-01 2013-04-23 Kovio, Inc. Profile engineered, electrically active thin film devices
US20090090915A1 (en) 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
JP2009119395A (ja) * 2007-11-16 2009-06-04 Dainippon Screen Mfg Co Ltd 塗布システムおよび塗布方法
TWI508282B (zh) * 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5651961B2 (ja) * 2010-02-03 2015-01-14 ソニー株式会社 薄膜トランジスタおよびその製造方法、ならびに電子機器
JP5771417B2 (ja) * 2010-03-26 2015-08-26 株式会社半導体エネルギー研究所 リチウム二次電池の電極の作製方法及びリチウムイオンキャパシタの電極の作製方法
WO2012002236A1 (en) 2010-06-29 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof
CN103299431B (zh) * 2011-01-13 2016-06-15 夏普株式会社 半导体装置
KR101835005B1 (ko) * 2011-04-08 2018-03-07 삼성전자주식회사 반도체소자 및 그 제조방법
KR101947166B1 (ko) * 2012-11-19 2019-02-13 삼성디스플레이 주식회사 기판 및 상기 기판을 포함하는 표시장치
US9425090B2 (en) * 2014-09-19 2016-08-23 Infineon Technologies Austria Ag Method of electrodepositing gold on a copper seed layer to form a gold metallization structure
CN104409509A (zh) * 2014-10-20 2015-03-11 深圳市华星光电技术有限公司 薄膜晶体管
TW202129783A (zh) * 2016-08-24 2021-08-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62247569A (ja) * 1986-04-18 1987-10-28 Matsushita Electric Ind Co Ltd 半導体装置
US5132248A (en) * 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
JPH0820643B2 (ja) 1989-08-29 1996-03-04 シャープ株式会社 アクティブマトリクス表示装置
JPH03159174A (ja) 1989-11-16 1991-07-09 Sanyo Electric Co Ltd 液晶表示装置
JPH06163584A (ja) 1992-11-18 1994-06-10 Nippon Sheet Glass Co Ltd 薄膜トランジスタの製造方法
JPH07333648A (ja) 1994-06-07 1995-12-22 Mitsubishi Electric Corp 液晶表示装置およびその製法
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
US5814834A (en) * 1995-12-04 1998-09-29 Semiconductor Energy Laboratory Co. Thin film semiconductor device
KR100241287B1 (ko) * 1996-09-10 2000-02-01 구본준 액정표시소자 제조방법
JPH10170960A (ja) 1996-12-16 1998-06-26 Casio Comput Co Ltd パターン形成方法
JPH10209463A (ja) 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd 表示装置の配線形成方法、表示装置の製造方法、および表示装置
KR100255592B1 (ko) * 1997-03-19 2000-05-01 구본준 액정 표시 장치 구조 및 그 제조 방법
JPH1056193A (ja) 1997-05-09 1998-02-24 Semiconductor Energy Lab Co Ltd 半導体装置
US6215541B1 (en) * 1997-11-20 2001-04-10 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
JPH11251259A (ja) 1998-03-04 1999-09-17 Seiko Epson Corp 半導体層への不純物の導入方法、および薄膜トランジスタ並びに半導体装置の製造方法
JP4087949B2 (ja) 1998-05-20 2008-05-21 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
US6416583B1 (en) * 1998-06-19 2002-07-09 Tokyo Electron Limited Film forming apparatus and film forming method
EP0984492A3 (en) * 1998-08-31 2000-05-17 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising organic resin and process for producing semiconductor device
KR100439944B1 (ko) * 1998-12-10 2004-11-03 엘지.필립스 엘시디 주식회사 박막트랜지스터형광감지센서,센서박막트랜지스터와그제조방법
US6630274B1 (en) * 1998-12-21 2003-10-07 Seiko Epson Corporation Color filter and manufacturing method therefor
US6573964B1 (en) * 1998-12-25 2003-06-03 Fujitsu Display Technologies Corporation Multidomain vertically aligned liquid crystal display device
US6891236B1 (en) * 1999-01-14 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6426595B1 (en) * 1999-02-08 2002-07-30 Sony Corporation Flat display apparatus
US6265243B1 (en) * 1999-03-29 2001-07-24 Lucent Technologies Inc. Process for fabricating organic circuits
TWI243432B (en) 1999-10-29 2005-11-11 Hitachi Ltd Semiconductor device, method of making the same and liquid crystal display device
TW473800B (en) * 1999-12-28 2002-01-21 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3918412B2 (ja) * 2000-08-10 2007-05-23 ソニー株式会社 薄膜半導体装置及び液晶表示装置とこれらの製造方法
CN1171188C (zh) 2000-10-27 2004-10-13 友达光电股份有限公司 薄膜晶体管平面显示器及其制作方法
WO2002067335A1 (fr) * 2001-02-19 2002-08-29 International Business Machines Corporation Structure de transistor en couches minces, procede de fabrication d'une structure de transistor en couches minces, et dispositif d'affichage utilisant une structure de transistor en couches minces
JP3900248B2 (ja) 2001-03-30 2007-04-04 ハリマ化成株式会社 多層配線板およびその形成方法
JP3774638B2 (ja) 2001-04-24 2006-05-17 ハリマ化成株式会社 インクジェット印刷法を利用する回路パターンの形成方法
US6870180B2 (en) * 2001-06-08 2005-03-22 Lucent Technologies Inc. Organic polarizable gate transistor apparatus and method
JP2003080694A (ja) * 2001-06-26 2003-03-19 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
EP2199437B1 (en) 2001-08-09 2015-07-29 Asahi Kasei Kabushiki Kaisha Use of an organic semiconductor solution to form oriented polyacene crystals on a substrate
JP2003133691A (ja) * 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
EP1306909A1 (en) * 2001-10-24 2003-05-02 Interuniversitair Micro-Elektronica Centrum Ambipolar organic transistors
US6911675B2 (en) * 2001-11-30 2005-06-28 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and manufacturing method thereof
JP2003317945A (ja) 2002-04-19 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、及び電子機器
JP3965562B2 (ja) * 2002-04-22 2007-08-29 セイコーエプソン株式会社 デバイスの製造方法、デバイス、電気光学装置及び電子機器
JP2003318401A (ja) 2002-04-22 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、表示装置、および電子機器
JP2003318193A (ja) 2002-04-22 2003-11-07 Seiko Epson Corp デバイス、その製造方法及び電子装置
KR100640210B1 (ko) * 2002-12-31 2006-10-31 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100938885B1 (ko) 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP4586345B2 (ja) * 2003-09-17 2010-11-24 ソニー株式会社 電界効果型トランジスタ
WO2005048222A1 (en) 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device, method for manufacturing the same, and tv set
WO2005055178A1 (en) 2003-12-02 2005-06-16 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and television apparatus

Also Published As

Publication number Publication date
US20100279449A1 (en) 2010-11-04
CN1755943B (zh) 2010-05-12
TW200618306A (en) 2006-06-01
US8003420B2 (en) 2011-08-23
JP2006060060A (ja) 2006-03-02
KR101191279B1 (ko) 2012-10-16
CN1755943A (zh) 2006-04-05
US7759735B2 (en) 2010-07-20
KR20060050514A (ko) 2006-05-19
JP4628040B2 (ja) 2011-02-09
US20060038174A1 (en) 2006-02-23

Similar Documents

Publication Publication Date Title
TWI430450B (zh) 設有半導體元件的顯示裝置和其製造方法、及安裝有設有半導體元件的顯示裝置之電子裝置
US9201280B2 (en) Semiconductor device
JP5008606B2 (ja) 有機ｅｌ表示装置及びその製造方法
JP5193161B2 (ja) 酸化物薄膜トランジスタの製造方法
JP2022084602A (ja) 表示装置
CN100565909C (zh) 半导体装置、电子装置及半导体装置的制造方法
CN101907807B (zh) 具有氧化物薄膜晶体管的显示器及其制造方法
TWI389216B (zh) 製造場效電晶體的方法
US8322847B2 (en) Liquid droplet ejection system and control program of ejection condition of compositions
KR102416742B1 (ko) 투명 표시 장치
US20160370621A1 (en) Array substrate, manufacturing method thereof and liquid crystal display
CN1638544A (zh) 一种有机电致发光器件及其制造方法
CN1913146A (zh) 薄膜导体及其制造方法
CN101043047A (zh) 显示装置及其制造方法
WO2006030937A1 (en) Semiconductor device
JP4640690B2 (ja) アクティブマトリクス有機ｅｌ表示装置の製造方法
JP4704006B2 (ja) 表示装置及びその作製方法、並びに電子機器
CN1841779A (zh) 薄膜晶体管、薄膜晶体管阵列面板及其制造方法
KR20170089055A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20060132552A (ko) 박막 트랜지스터, 박막 트랜지스터 제조 방법 및디스플레이 디바이스 제조 방법
KR101343501B1 (ko) 폴리실리콘막 형성방법, 이를 이용한 박막 트랜지스터의형성방법 및 유기전계 발광소자 형성방법
JP2005101578A (ja) 薄膜トランジスタ及び薄膜トランジスタの作製方法、並びに表示装置の作製方法
CN103681349A (zh) 形成多晶硅膜的方法、薄膜晶体管和显示装置
CN116056530A (zh) 一种显示面板的制备方法、显示装置
KR100637166B1 (ko) 평판표시장치의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees