JP4087949B2 - 電気光学装置の製造方法及び電気光学装置 - Google Patents
電気光学装置の製造方法及び電気光学装置 Download PDFInfo
- Publication number
- JP4087949B2 JP4087949B2 JP13890698A JP13890698A JP4087949B2 JP 4087949 B2 JP4087949 B2 JP 4087949B2 JP 13890698 A JP13890698 A JP 13890698A JP 13890698 A JP13890698 A JP 13890698A JP 4087949 B2 JP4087949 B2 JP 4087949B2
- Authority
- JP
- Japan
- Prior art keywords
- electro
- pixel
- optical device
- driving circuit
- pitch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶パネル等の電気光学装置を製造する製造方法及び該電気光学装置の技術分野に属し、特に、投影露光装置（以下、適宜“ステッパー”と称す）を用いて大型且つ高詳細なドライバ内蔵型（画素部とドライバ回路とが同一基板に作り込まれている）のアクティブマトリクス駆動方式の液晶パネル等の電気光学装置を製造するのに好適な電気光学装置の製造方法の技術分野及びこのように製造される電気光学装置の技術分野に属する。
【０００２】
【従来の技術】
大規模集積回路（ＬＳＩ）等の半導体装置を製造する方法の技術分野では、一枚の大型ウエーハ上に同一構成の半導体装置をマトリクス状に多数製造する技術が一般的である。この製造中に、半導体膜、金属膜等の各種薄膜をパターニングするためにフォトレジストをマスクを介して露光する露光工程が行われるが、大量生産の際には、微細化及び量産に適した縮小投影露光が通常行われる。即ち、ステッパーと呼ばれる縮小投影露光装置により、拡大寸法のマスク（レチクル）の縮小像をウエーハ上に投影結像し、１チップ〜数チップ分の露光を同時に行い、ウエーハをステップ移動しながら、この露光を繰り返して行うことによりウエーハ全面を露光する。
【０００３】
従来、多数の薄膜トランジスタ（以下、適宜“ＴＦＴ”と称す）を含んで構成されるドライバ内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶パネル等の電気光学装置を製造する場合にも、液晶パネル等が対角１インチ程度の小型なものであれば、上述の半導体装置を製造する場合と同様に、ステッパーによる１回の露光によりマザー基板上において１個以上の液晶パネル等を構成することになる基板部分を同時に露光できる。従って、半導体装置の場合と同様に微細化を図ることができ、また、１枚の大型のマザー基板から複数の液晶パネル等の大量生産を効率良く行うこともできる。この場合には特に、ドライバ部を構成する各駆動回路セル（即ち、駆動回路における信号線を駆動する一単位）に至る配線長さや画面表示領域の各画素部に至る配線長さの差により、各駆動回路セルから出力される駆動電圧の差が発生しないように、更に画面表示領域の周囲の狭い領域にドライバ部がコンパクトに収まるように、画面表示領域における画素ピッチとドライバ部における駆動回路セルのピッチとは同一とされる。そして、画面表示領域に配列された複数の信号線各々の一端には、該信号線を駆動するための駆動回路セルが規則正しく接続される。
【０００４】
このようなステッパーによる投影露光は、投影するために、余り大きな領域を同時に露光する目的には適さない。即ち、同時に露光する領域を大きくするに連れて、露光のスループットが低下し、露光領域内の各点における結像状態や位置合わせも困難となり、露光精度も低下してしまう。このため、実践上は例えば対角１０インチ程度の大型の基板上に画素部とドライバ回路とを有する液晶パネル等を製造する際にステッパーを用いることはない。
【０００５】
他方で、ステッパーを用いた一技術として、大型回路を製造する場合には、１回の露光で大型回路となる領域の一部のみを露光し、複数回の露光により一つの大型回路となる全領域を露光する技術がある。この技術では特に、別々に露光される領域間の境界（以下、“露光境界”と称す）において、配線や素子等が寸断されないように配慮する必要がある。このため露光境界では、両方の露光領域を重ねる（即ち、２重露光する）ことにより、配線や素子等の継目部分を形成するようにしている。なお、このような大型回路の場合には縮小投影だけでなく、等倍投影も用いられることが多い。
【０００６】
従って、この技術を利用して液晶パネルを製造する場合にも、当該液晶パネルが大型であってもドライバ内蔵型でなければ、上述のステッパーを用いた技術により、配線等について緩いデザインルールの下で、多くの継目部分を含むようにしつつ当該液晶パネルを製造できる。即ち、液晶パネルの基板上に複雑な素子を含む周辺回路（ドライバ部）を形成する必要が無いため、継目部分が多少存在しても或いはデザインルールが緩くても、後に外付けドライバ回路をＴＡＢ（テープ・オートメイテッド・ボンディング）等により接続すれば、ステッパーを用いて実践上問題の少ない大型の液晶パネルを製造できる。
【０００７】
【発明が解決しようとする課題】
しかしながら、ドライバ内蔵型の液晶パネル等の電気光学装置の場合には、基板上における画面表示領域の周囲に複雑な回路素子を多数含んで構成されるドライバ部を形成する必要があるため、液晶パネルを大型化すると、前述のステッパーを用いての製造が困難となってしまう。けだし、ステッパーを用いた１回の露光により、大型の液晶パネルを１つ構成する基板部分に対応する領域全体を露光できないため、前述の如き継目部分が複数存在せざるをえないが、このような継目部分を含むように、多数の複雑な駆動回路を構成することは実際上困難だからである。特に、アナログ信号を扱うＴＦＴ、抵抗、容量等の回路素子を含む比較的複雑な駆動回路を作成する場合、継目部分における薄膜部分のバラツキがこれらの回路素子の特性のバラツキとなるため、敢えて、このような大型のドライバ内蔵型の液晶パネルを単純にステッパーを用いて製造すれば、極めて性能の不安定な或いは信頼性に欠けるものとなってしまうという問題点がある。
【０００８】
他方で、ステッパーを使用することなく、大型のドライバ内蔵型の液晶パネル等をアライナー等を使用して１回の露光により製造する場合には、例えば、数μｍ程度が微細化の実践的な意味での限界となってしまい、ステッパーを用いて比較的低コストで実現可能な１μｍ程度或いはそれ以下の微細化を行うことができない。従って、ＴＦＴ等の素子や配線などの微細化により、素子の高速化、配線の低容量化、低消費電力化、高解像度化、装置全体の小型薄型化などを図ることができないという問題点がある。
【０００９】
本発明は上述した問題点に鑑みなされたものであり、駆動回路を内蔵すると共に高性能且つ大型の電気光学装置をステッパーを使用して製造可能である電気光学装置の製造方法及びこの方法により製造される電気光学装置を提供することを課題とする。
【００１０】
【課題を解決するための手段】
本発明の電気光学装置の製造方法は上記課題を解決するために、基板上に、第１方向及び該第１方向に交わる第２方向にマトリクス状に配列されてなる複数の画素部からなる画面表示領域と、該複数の画素部の前記第２方向の配列に対応して前記画面表示領域の周囲に夫々設けられており前記複数の画素部を駆動するための複数の第１方向駆動回路セルとを備えた電気光学装置を製造する電気光学装置の製造方法であって、前記基板上にパターニングされる薄膜を形成する薄膜形成工程と、該薄膜上にフォトレジストを形成するフォトレジスト形成工程と、該フォトレジストが形成された領域を少なくとも前記第１方向に複数分割してなる所定ブロック領域毎に、前記複数の画素部が前記第１方向に所定第１ピッチを持つように且つ前記複数の第１方向駆動回路セルが前記第１方向に前記所定第１ピッチよりも小さい所定第２ピッチを持つように所定パターンのマスクを介して露光用光源により投影露光する投影露光工程と、該投影露光工程により一のブロック領域を露光した後に他のブロック領域を露光すべく前記基板を前記露光用光源に対して相対的に順次移動させる移動工程と、該露光されたフォトレジストを用いて前記薄膜をパターニングすることにより前記複数の画素部及び前記複数の第１方向駆動回路セルを夫々構成する複数の素子を少なくとも部分的に形成する素子形成工程とを含み、前記投影露光工程及び移動工程において、前記画面表示領域内外の境界に、前記複数の画素部と前記複数の第１方向駆動回路セルとを相互に夫々接続する複数の配線を含む配線ピッチ変換部を形成するように露光及び移動し、前記素子形成工程において、前記配線ピッチ変換部を更に形成することを特徴とする。
【００１１】
上記本発明によれば、先ず、薄膜形成工程において、基板上にパターニングされる薄膜が形成され、フォトレジスト形成工程において、該薄膜上にフォトレジストが形成される。ここで、投影露光工程においては、露光領域は、少なくとも第１方向に複数分割されてなる所定ブロック領域に予め分割される。そして、このブロック領域毎に、複数の画素部が第１方向に所定第１ピッチを持つように且つ複数の第１方向駆動回路セルが第１方向に所定第１ピッチよりも小さい所定第２ピッチを持つように、所定パターンのマスクを介して露光用光源による投影露光が行われる。ここで、投影露光工程により一のブロック領域が露光される度に、移動工程により、露光用光源に対して基板が相対的に順次移動され、他のブロック領域が繰り返し露光される。そして、素子形成工程において、エッチング等により、露光されたフォトレジストを用いて薄膜がパターニングされ、複数の画素部及び複数の第１方向駆動回路セルを夫々構成する複数の素子は、少なくとも部分的に形成される。
【００１２】
従って、複数の第１方向駆動回路セルは、各ブロック領域において画素ピッチたる第１ピッチよりも小さい第２ピッチで形成されるため、第１方向駆動回路セルを構成するＴＦＴ、容量、抵抗器等の回路素子を、ブロック領域の境界、即ち露光境界を跨るように形成しなくても配置することができる。この結果、継目部分における薄膜部分のバラツキがこれらの回路素子の特性のバラツキとなって現われる事態を未然に防止でき、性能が安定しており信頼性の高い第１方向駆動回路セルを形成できる。また、本発明のかかる構成によれば、画面表示領域内外の境界に、複数の画素部と複数の第１方向駆動回路セルとを相互に夫々接続する複数の配線を含む配線ピッチ変換部が形成される。従って、画素ピッチと第１方向駆動回路セルのピッチとが相異なっていても、両者間の電気的接続を配線ピッチ変換部によりとることができる。
【００１３】
これに加えて、ブロック領域毎に露光を行うので、例えば、対角１０インチやそれ以上の大型の電気光学装置であっても、ステッパーを用いて当該投影露光を行うことが可能となる。よって、ＴＦＴ等の素子や配線などの微細化により、素子の高速化、配線の低容量化、低消費電力化、高解像度化、装置全体の小型薄型化などを図ることができる。
【００１４】
以上の結果、本発明によれば、ステッパー技術を利用して、複数の第１方向駆動回路セルから構成される駆動回路を内蔵すると共に高性能且つ大型の電気光学装置を比較的効率良く且つ低コストで製造できる。
【００２１】
本発明の電気光学装置の製造方法は、さらに、前記複数の画素部の前記第１方向の配列に対応して前記画面表示領域の周囲に夫々設けられており、前記基板上には前記複数の画素部を駆動するための複数の第２方向駆動回路セルを更に備えており、前記投影露光工程において、前記フォトレジストが形成された領域を前記前記第２方向にも複数分割してなる所定ブロック領域毎に、前記複数の画素部が前記第２方向に所定第３ピッチを持つように且つ前記複数の第２方向駆動回路セルが前記第２方向に前記所定第３ピッチよりも小さい所定第４ピッチを持つように露光することを特徴とする。
【００２２】
本発明のかかる構成によれば、投影露光工程においては、露光領域は、第１方向に加えて第２方向にも複数分割されてなる所定ブロック領域に予め分割される。そして、このブロック領域毎に、複数の画素部が第２方向に所定第３ピッチを持つように且つ複数の第２方向駆動回路セルが第２方向に所定第３ピッチよりも小さい所定第４ピッチを持つように、所定パターンのマスクを介して露光用光源による投影露光が行われる。
【００２３】
従って、複数の第２方向駆動回路セルは、各ブロック領域において画素ピッチたる第３ピッチよりも小さい第４ピッチで形成されるため、各ブロック領域の境界付近には、第２方向駆動回路セルを形成しない領域が発生することになる。このため、第２方向駆動回路セルを構成するＴＦＴ、容量、抵抗器等の回路素子に継目部分を含ませないで済む。この結果、継目部分における薄膜部分のバラツキがこれらの回路素子の特性のバラツキとなって現われる事態を未然に防止でき、性能が安定しており信頼性の高い第２方向駆動回路セルを形成できる。
【００２６】
本発明の電気光学装置の製造方法は、さらに前記投影露光工程により、縮小投影または等倍投影されてなることを特徴とする
本発明のかかる構成によれば、所定のマスクに対応した縮小または等倍の投影を確実に行うことができる。
【００２９】
本発明の電気光学装置の製造方法は、さらに前記素子形成工程において、前記素子として薄膜トランジスタを形成することを特徴とする。
【００３０】
本発明のかかる構成によれば、第１方向駆動回路セルや画素部の素子として、薄膜トランジスタが形成される。従って、基板上に同じ膜構成を有する薄膜トランジスタを用いて駆動回路及び画素部を構成できるので、製造上有利である。
【００３１】
本発明の電気光学装置は、上述の電気光学装置の製造方法により製造されることを特徴とする。
【００３２】
本発明のかかる構成によれば、上述した本発明の製造方法により製造されるため、駆動回路を内蔵した電気光学装置において、大型化を図りつつ性能を高めることが可能となる。
【００３３】
本発明の電気光学装置は、さらに前記複数の画素部は画素スイッチング用の薄膜トランジスタを夫々含み、前記基板上に前記複数の第１方向駆動回路セルから信号線駆動用のドライバ回路が構成されていることを特徴とする。
【００３４】
本発明のかかる構成によれば、信号線駆動用の駆動回路を画素部と同一基板上に形成したアクティブマトリクス駆動方式の液晶装置において、大型化を図りつつ性能を高めることが可能となる。
【００３７】
本発明の電気光学装置は、さらに、前記第１方向駆動回路セルは、前記画面表示領域の対向する二辺に夫々沿って前記画面表示領域の周囲に設けれられており、該二辺の一方の周囲には、前記複数の画素部の前記第２方向の配列のうち奇数番目の配列に対応する前記第１方向駆動回路セルが設けられており、前記二辺の他方の周囲には、前記複数の画素部の前記第２方向の配列のうち偶数番目の配列に対応する前記第１方向駆動回路セルが設けられていることを特徴とする。
【００３８】
本発明のかかる構成によれば、第１方向駆動回路セルは、例えば、画面表示領域の上側の周辺領域及び下側の周辺領域に半分ずつ設けられるので、まとめて一方の辺に沿って設ける場合と比較して第１方向駆動回路セルの形成ピッチを約半分にすることができ、その分余裕を持って当該第１方向駆動回路セルを形成できると共に、画面表示領域の周辺領域をバランス良く有効利用することも可能となる。
【００３９】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【００４０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００４１】
（液晶装置の全体構成）
先ず、本発明の製造方法により製造される電気光学装置の一例として、ＴＦＴアクティブマトリクス駆動型且つドライバ内蔵型の液晶装置の全体構成について図１から図３を参照して説明する。ここに、図１は、液晶装置の回路構成を示すブロック図であり、図２は、液晶装置の平面図であり、図３は、図２のＨ−Ｈ’断面図である。
【００４２】
図１において、液晶装置を構成するＴＦＴアレイ基板１００上の中央に位置する画面表示領域には、Ｘ方向に配列された複数の信号線４１と、Ｙ方向に配列された複数の走査線４２と、画素スイッチング用のＴＦＴ３０及び画素電極４０を夫々含むマトリクス状に配置された画素部とが設けられている。画面表示領域の周囲には、信号線駆動回路１０１及び走査線駆動回路１０２が設けられている。
【００４３】
信号線駆動回路１０１は、各信号線４１に対応して夫々設けられた複数の第１方向駆動回路セルの一例として、ＳＣ−ＤＡＣ回路からなる複数のドライバ回路セル２００を備えており、これらのドライバ回路セル２００に転送信号を順次出力するシフトレジスタ回路１０を更に備えて構成されている。ドライバ回路セル２００は、例えば、６ビット、８ビット等のデジタル画像信号が入力されると、シフトレジスタ回路１０からの転送信号のタイミングに応じてラッチした後、ＳＣ−ＤＡＣ回路により各デジタル画像信号のビット値が示す階調に対応するアナログ画像信号を各信号線４１に供給する。尚、このようなＳＣ−ＤＡＣ回路は、並列接続された複数の容量をＴＦＴ等のスイッチにより選択的に信号線４１に接続することにより基準電圧を用いたチャージシェア或いはチャージポンプによりデジタル画像信号のビット値に応じた電圧を生成するように構成された公知のＤＡＣ回路である。
【００４４】
他方、走査線駆動回路１０１は、走査信号を所定タイミングで走査線４２に供給すように構成されている。
【００４５】
尚、後述のようにドライバ回路セル２００のＸ方向のピッチは、所定ブロック領域毎に画素ピッチよりも小さく設定されている。
【００４６】
図２及び図３において、ＴＦＴアレイ基板１００の上には、液晶５０を封入するためのシール材５２がその縁に沿って設けられており、その内側に並行して、画面表示領域の輪郭を規定する遮光性の周辺見切り５３が設けられている。ＴＦＴアレイ基板１００上におけるシール材５２の外側の領域には、図１に示した信号線駆動回路１０１及び走査線駆動回路１０２が、実装端子、配線等と共に設けられている。尚、後述のように信号線駆動回路１０１を画面表示領域の上下に分割して設けてもよい。
【００４７】
ＴＦＴアレイ基板１００及び対向基板２０間には、シール材５２により液晶５０が封入されている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１００と対向基板２０との間で電気的導通をとるための導通材からなる銀点１０６が設けられている。
【００４８】
（液晶装置の製造方法）
次に以上のような全体構成を有する液晶装置の製造方法を図４から図７を参照して説明する。ここに、図４は、本実施の形態における製造方法の特徴的な工程である投影露光工程におけるステッパーに用いるガラスマスク上のセルの配置図であり、図５は、ステッパーにより図４のガラスマスクを用いた投影露光工程を示す概念図、図６は、図５のステッパーにより図４に対応してマザー基板上に焼き付けられるセルの配置図である。また、図７（ａ）はマザー基板から切り離した１個の液晶装置に対応する１個のＴＦＴアレイ基板におけるセル配置図であり、図７（ｂ）は、図７（ａ）のＴＦＴアレイ基板から構成される液晶装置の平面図である。
【００４９】
以下に、本実施の形態における製造方法を順を追って説明する。
【００５０】
先ず、薄膜形成工程では、ガラス基板、シリコン基板、石英基板等の公知の基板上に直接或いは必要に応じて下地膜としての絶縁膜を介して、画素部や駆動回路のＴＦＴ、容量、抵抗器等の回路素子や配線などに対応する所定パターンにパターニングすべき半導体膜、ポリシリコン膜、金属膜等の薄膜がＣＶＤ（Chemical Vapor Deposition）等の公知技術により形成される。
【００５１】
その後、フォトレジスト塗布工程では、以上のように形成された薄膜上に、ポジ型又はネガ型の公知のフォトレジストが塗布される。
【００５２】
ここで、本実施の形態では特に、縮小投影露光工程において、ステッパーによる一回の露光（ステッパーショット）で露光される露光領域は、Ｘ方向及びＹ方向に複数の所定ブロック領域に予め分割されている。このようなステッパーによる縮小投影露光のために、例えば、図４に示したセル配置を持つガラスマスク（レチクル）３３０が用意される。ガラスマスク３３０は、ソーダガラス、低膨張ガラス、石英ガラス等の公知の材料からなり、その遮光部３３１には、クロムなどの金属膜が形成されている。また、図４には、露光性能保証範囲が、円で示されている。
【００５３】
図４において、ガラスマスク３３０は、マザー基板上で画素部を形成するためのブロック領域ＣＧＳＯを、該画素部を構成する回路素子、配線等に対応する所定パターンで露光するためのマスク領域ＣＧＳＯ’が設けられている。マスク領域ＣＧＳＯ’の上下には、マザー基板上で信号線駆動回路を形成するためのブロック領域ＣＸＴＬ、ＣＸＴＲ、ＣＸＢＬ及びＣＸＢＲを、該信号線駆動回路を構成する回路素子、配線等に対応する所定パターンで露光するためのマスク領域ＣＸＴＬ’、ＣＸＴＲ’、ＣＸＢＬ’及びＣＸＢＲ’が設けられている。マスク領域ＣＧＳＯ’の左右には、マザー基板上で走査線駆動回路を形成するためのブロック領域ＣＹＴＬ、ＣＹＴＲ、ＣＹＢＬ及びＣＹＢＲを、該走査線駆動回路を構成する回路素子、配線等に対応する所定パターンで露光するためのマスク領域ＣＹＴＬ’、ＣＹＴＲ’、ＣＹＢＬ’及びＣＹＢＲ’が設けられている。更に、マザー基板に複数形成されたＴＦＴアレイ基板の各々を該マザー基板から切り離す際に各ＴＦＴアレイ基板から切り離されるマザー基板の周辺部分において、各種のテストパターン、静電破壊防止用パターンなどの付加的配線等を形成するためのブロック領域ＢＴ、ＢＬ、ＢＢ、ＢＲ、ＢＴ、ＢＴＲ、ＢＴＬ、ＢＢＲ、ＢＢＬ、ＢＴＳＬ、ＢＴＳＲ、ＢＢＳＬ及びＢＢＳＲを、該付加的配線等に対応する所定パターンで露光するためのマスク領域ＢＴ’、ＢＬ’、ＢＢ’、ＢＲ’、ＢＴ’、ＢＴＲ’、ＢＴＬ’、ＢＢＲ’、ＢＢＬ’、ＢＴＳＬ’、ＢＴＳＲ’、ＢＢＳＬ’及びＢＢＳＲ’が設けられている。更に、露光時の位置合わせ用マークＲＰＡＭＫが、ガラスマスク３３０の４角に近い露光性能保証範囲に４個設けられている。
【００５４】
以上のように構成されたガラスマスク３３０は、図５に示すようにステッパー３００にセットされる。そして、ガラスマスク３３０には、露光用光源３１０から発せられコリメータレンズ３２０により平行光とされた光が入射される。ステッパー３００では、ガラスマスク３３０の遮光パターンに応じた縮小像を、縮小投影レンズ系３４０を介して、マザー基板１００’上に塗布されたフォトレジスト３５０の上に投影結像する。そして、特に上述した各種のブロック領域毎に露光（ステッパーショット）を行い、マザー基板１００’をステップ移動しながら、この露光を繰り返して行うことによりマザー基板１００’上のフォトレジスト全面を露光する。
【００５５】
本実施の形態では、図４に示したガラスマスク３３０及び図５に示したステッパー３００を用いて縮小投影露光を行い、例えば図６に示すように、一枚のマザー基板１００’には６つのＴＦＴアレイ基板１００が形成される。
【００５６】
更に、図７（ａ）に示すように、各ＴＦＴアレイ基板１００における画面表示領域は、４つのブロック領域ＣＧＳＯに分割されており、４回のステッパーショットにより露光される。また、信号線駆動回路が形成される領域は、４つのブロック領域ＣＸＴＬ、ＣＸＴＲ、ＣＸＢＬ及びＣＸＢＲに分割されており、４回のステッパーショットにより露光される。更にまた、走査線駆動回路が形成される領域は、２つのブロック領域ＣＹＴＬ及びＣＹＢＬに分割されており、２回のステッパーショットにより露光される。そして、各ブロック領域の境界には、後述のように回路素子が形成されることなく配線のみが形成され、各ブロック領域の境界（即ち、露光境界）における各配線の寸断を防止するために、各ブロック領域の境界は２重露光される。
【００５７】
尚、図７（ｂ）に示した例では、走査線駆動回路１０２は、画面表示領域の左側にのみ形成されているが、特に信号線駆動回路１０１ｂ、１０１ｂ’は、画面表示領域の上下に分割して形成されている。より具体的には偶数番目の信号線を駆動するドライバ回路セルが全て下側に配置されており、奇数番目の信号線を駆動するドライバ回路セルが全て上側に配置されている（この構成については、後に詳述する）。但し、信号線駆動回路を上側又は下側のみに形成してもよいし、走査線駆動回路を左右に分割して形成してもよい。
【００５８】
本実施の形態では特に、以上のように構成されたガラスマスク３３０を用いてブロック領域毎に縮小投影露光を行う際に、信号線駆動回路については、図４に示したガラスマスク３３０を介して、信号線毎に設けられた複数のドライバ回路セルがＸ方向に画素ピッチよりも小さい所定ピッチを持つように当該露光が行われる。また、走査線駆動回路については、図４に示したガラスマスク３３０を介して、走査線毎に設けられた複数のドライバ回路セルがＹ方向に画素ピッチよりも小さい所定ピッチを持つように当該露光が行われる。このようにして一のブロック領域における露光が完了する度に、図５において、ステッパー３００によるステップ移動が行われて、露光用光源３１０に対してマザー基板１００’が相対的に移動され、他のブロック領域が繰り返し露光される。この繰り返しにより、図４に示した１枚のガラスマスク３３０を用いて、図６に示したようなブロック毎の露光を順次行うことが可能となる。
【００５９】
そして、素子形成工程においては、ドライエッチング、ウエットエッチング、フォトレジスト除去等により、露光されたフォトレジスト３５０を用いて前述の半導体膜、ポリシリコン膜、金属膜等の薄膜が、形成すべき素子に対応するパターンで、パターニングされる。これにより、複数の画素部及びドライバ回路セルを夫々構成するＴＦＴ、容量、抵抗器等の回路素子が少なくとも部分的に形成される。以上により、例えば、単一層構造を有する抵抗等の回路素子や配線であれば完成し、また積層構造を持つＴＦＴ、容量等の回路素子であれば、必要に応じて層間絶縁膜等やコンタクトホールを形成しつつ、上記薄膜形成工程から素子形成工程までを素子の積層構造に応じて複数回行うことにより、素子が完成する。
【００６０】
以上の結果、本実施の形態によれば、信号線駆動回路を構成する複数のドライバ回路セルは、各ブロック領域ＣＸＴＬ、ＣＸＴＲ等においてＸ方向の画素ピッチよりも小さいピッチで形成される。
【００６１】
すると、図６及び図７（ａ）において、各ブロック領域ＣＸＴＬ、ＣＸＴＲ、ＣＸＢＬ及びＣＸＢＲ各々の内部における境界近傍には、ドライバ回路セルを形成しない領域が発生することになる。好ましくは、ドライバ回路セルを各ブロック領域においてＸ方向についての中央に寄せることにより、各ブロック領域ＣＸＴＬ、ＣＸＴＲ等の各々における左右両側の境界近傍で、ドライバ回路セルを形成しない領域が発生するようにする。
【００６２】
従って、ドライバ回路セルを構成するＴＦＴ、容量、抵抗器等の回路素子を、ブロック領域ＣＸＴＬ、ＣＸＴＲ等の境界、即ち露光境界を跨るように形成する必要が無くなり、これらの回路素子に継目部分を含ませないで済む。ここで一般の場合、露光境界の継目部分には、配線や素子の寸断を防止するための２重露光に起因して、パターン寸法にバラツキが生じるが、本実施の形態の場合、このような継目部分におけるパターン寸法のバラツキがこれらの回路素子の特性のバラツキとなって現われる事態を未然に防止できる。
【００６３】
以上の結果、性能が安定しており信頼性の高いドライバ回路セルから信号線駆動回路を構成できる。
【００６４】
他方、走査線駆動回路を構成する複数のドライバ回路セルは、各ブロック領域ＣＹＴＬ、ＣＹＢＬにおいてＹ方向の画素ピッチよりも小さいピッチで形成される。従って、信号線駆動回路の場合と同様に、各ブロック領域ＣＹＴＬ、ＣＹＴＲの境界近傍には、ドライバ回路セルを形成しない領域が発生するため、ドライバ回路セルを構成するＴＦＴ、容量、抵抗器等の回路素子に継目部分を含ませないで済む。この結果、性能が安定しており信頼性の高いドライバ回路セルから走査線駆動回路を構成できる。
【００６５】
これらに加えて、本実施の形態では、ステッパーを用いてブロック領域毎に露光を行うので、例えば、対角１０インチやそれ以上の大型の電気光学装置であっても、ステッパーを用いて当該縮小投影露光を行うことが可能となる。即ち、ブロック領域の数を増加させれば、マザー基板１００’上で任意の大きさのＴＦＴアレイ基板１００を露光することも可能となるし、また、マザー基板１００’の大きさを大きくしてもよい。従って、ステッパーの有する利点である、回路素子や配線などの微細化を、大型の液晶装置においても生かすことができ、回路素子の高速化、配線の低容量化、低消費電力化、高解像度化、装置全体の小型薄型化などを図ることができる。
【００６６】
以上の結果、本実施の形態の製造方法によれば、ステッパー技術を利用して、複数のドライバ回路セルから構成される信号線駆動回路及び走査線駆動回路を内蔵すると共に高性能且つ大型の電気光学装置を比較的効率良く且つ低コストで製造できる。
【００６７】
尚、本実施の形態では特に、図４に示したように、マザー基板１００’上に複数形成されるＴＦＴアレイ基板１００（図６参照）の各々を識別するための識別パターンの一例として、例えばアルファベットＡ、Ｂ、Ｃ、…や数字１、２、３、…からなるチップ名挿入用パターンがガラスマスク３３０に形成されており、このガラスマスク３３０を用いて縮小投影露光を行うことにより、図６及び図７に示したように、各基板にチップ名識別パターンを焼き付けることができる。特にＡ１、Ａ２、…といた具合に、文字や数字を組み合わせてチップ名とすれば、同一マザー基板１００’上に数十枚のＴＦＴアレイ基板１００を焼き付ける場合にも、各ＴＦＴアレイ基板１００に固有のチップ名を付けることが可能となる。従って、大型のマザー基板を用いてステッパーにより当該電気光学装置を大量生産をする際に大変便利である。
【００６８】
（液晶装置の細部構成）
次に以上のように製造された液晶装置の細部構成について図８及び図９を参照して説明する。ここに、図８は、信号線駆動回路のドライバ回路セルを画面表示領域の上側にのみ形成した場合の信号線駆動回路及び画素部の部分的な拡大平面図であり、図９は、信号線駆動回路のドライバ回路セルを画面表示領域の上下両側に分割形成した場合の信号線駆動回路及び画素部の部分的な拡大平面図である。
【００６９】
先ず、図８を参照して、以上説明した製造方法により製造される液晶装置の細部構成の一例について説明する。
【００７０】
図８において、信号線駆動回路１０１ａの複数のドライバ回路セル２００ａは、信号線４１毎に設けられている。各々の信号線４１は、ＲＧＢのカラーフィルタが夫々設けられた各画素のＴＦＴのソース又はドレインに接続されている。各ドライバ回路セル２００ａは、Ｘ方向に沿って延びる画像信号線２５０ａを介して入力されるデジタル画像信号を、該デジタル画像信号の示す階調に応じた駆動電圧を持つアナログ画像信号に変換して各信号線４１に供給するように構成されている。
【００７１】
ここで本実施の形態では特に、ドライバ回路セル２００ａの形成ピッチは、Ｘ方向についての画素ピッチよりも、例えば数パーセント程度小さく設定されているので、各ブロック領域内において中央側の大部分が素子形成領域２１０とされると共に、各ブロック領域の境界近傍が配線専用領域２２０とされる。そして、駆動回路部における配線専用領域２２０には、ドライバ回路セル２００ａは設けられることはなく、画像信号線２５０ａのみが設けられている。
【００７２】
即ち、本実施の形態では、投影露光により、画像信号配線２５０ａは、各ブロック領域の境界を跨ぐ継目部分を含むように形成されている。画像信号線２５０ａは金属膜や導電性ポリシリコン膜等からなり、基本的に電気信号を伝達するという単純機能を果たせばよいので、断線やリークさえなければ、この継目部分における薄膜部分のバラツキによる抵抗や容量変化が問題となることは実用上殆ど又は全く無い。そして、画像信号線２５０ａが露光境界（ブロック領域の境界）を跨ってＸ方向に延びることにより、複数のブロック領域に跨る複数のドライバ回路セル２００ａ間を電気的接続できる。同様に、画素部において、金属膜や導電性ポリシリコン膜等から構成される信号線４１や走査線４２についても、露光境界では、継目部分を介して接続されており、画素部のＴＦＴ３０が継目部分を含むことはない。この結果、当該電気光学装置を一つの装置として機能させられる。
【００７３】
そして、このように配線専用領域２２０において、ＴＦＴ、容量、抵抗器等の回路素子に継目部分を含ませないで済むので、継目部分における薄膜部分のバラツキがこれらの素子の特性のバラツキとなって現われる事態を確実に未然に防止できるのである。
【００７４】
また本実施の形態では特に、図８に示すように、配線専用領域２２０において、上述の投影露光により画像信号線２５０ａの継目部分が幅広に形成されている。従って、ブロック領域に対する露光が境界に沿って多少ずれても、この幅広の継目部分の広さに応じて継目部分における電気的接続を良好にとることができる。他方、前述のように露光境界に直交する方向については、従来通りに、両方の露光領域を重ねる（即ち、２重露光する）ことにより、画像信号線２５０ａの継目部分が形成されている。従って、ステッパーにおける露光位置精度が多少低くても、画像信号線２５０ａの電気的接続が良好にとれる限りは問題は生じないので、製造上大変有利である。また、ブロック領域の境界における信号線４１や走査線４２の継目部分についても同様に幅広に且つ２重露光により形成されている。
【００７５】
また図８に示すように、本実施の形態では特に、前述の等倍投影露光により、画面表示領域内外の境界に、信号線４１のピッチを画素ピッチからドライバ回路セル２００ａの形成ピッチに変換する配線ピッチ変換部２３０が形成されている。このため、画素ピッチとドライバ回路セル２００ａの形成ピッチとが相異なっていても、両者間の電気的接続を配線ピッチ変換部により良好にとることができる。
【００７６】
尚、本実施の形態では好ましくは、信号線駆動回路１０１ａを構成するスイッチング素子、走査線駆動回路を構成するスイッチング素子及び画素部を構成するスイッチング素子を、同一構成を持つ薄膜トランジスタから構成する。このようすれば、同一のＴＦＴアレイ基板１００上に同一製造工程で駆動回路及び画素部を形成できるので、製造上有利である。
【００７７】
次に、図９を参照して、以上説明した製造方法により製造される液晶装置の細部構成の他の例について説明する。
【００７８】
図９において、信号線駆動回路１０１ｂ及び１０１ｂ’は、画面表示領域の上下に分割して設けられており、上側の信号線駆動回路１０１ｂを構成するドライバ回路セル２００ｂは、奇数番目の信号線４１に夫々接続されており、下側の信号線駆動回路１０１ｂ’を構成するドライバ回路セル２００ｂ’は、偶数番目の信号線４１に夫々接続されている。各々の信号線４１は、ＲＧＢのカラーフィルタが設けられた各画素のＴＦＴのソース又はドレインに接続されている。各ドライバ回路セル２００ｂ、２００ｂ’は、図８に示した例の場合と同様に、画像信号線２５０ａを介して入力されるデジタル画像信号を、該デジタル画像信号の示す階調に応じた駆動電圧を持つアナログ画像信号に変換して各信号線４１に供給するように構成されている。
【００７９】
ここで、本実施の形態では特に、ドライバ回路セル２００ｂ、２００ｂ’の形成ピッチは、画素ピッチよりも、例えば数パーセント程度小さい。より具体的には、片側のドライバ回路セル２００ｂ又は２００ｂ’の形成ピッチは夫々、画素ピッチの２倍よりも数パーセント程度小さい（即ち、画素ピッチＤｐとドライバ回路セル２００ｂ又は２００ｂ’の形成ピッチＤｄとは、Ｄｄ＜２・Ｄｐという関係が成立している）ので、各ブロック領域内において中央側の大部分が素子形成領域２１０とされると共に、各ブロック領域の境界近傍が配線専用領域２２０とされる。そして、駆動回路部における配線専用領域２２０には、ドライバ回路セル２００ｂ、２００ｂ’は設けられることはなく、Ｘ方向に延びる画像信号線２５０ｂのみが設けられている。
【００８０】
即ち、本実施の形態では図８に示した例の場合と同様に、ドライバ回路セル２００ｂ、２００ｂ’や画素部を構成する回路素子に継目部分を含ませないで済むので、継目部分における薄膜部分のバラツキがこれらの回路素子の特性のバラツキとなって現われる事態を確実に未然に防止できる。
【００８１】
これに加えて図９に示した例では、上下に分割された各信号線駆動回路１０１ｂ、１０１ｂ’が相互に入り組んで配置されることにより、全体としてコンパクトな構成となっている。即ち、信号線駆動回路１０１ｂ、１０１ｂ’を分割したことにより、各信号線駆動回路を構成する素子の数が１／２となり、一つにまとめてこれらの回路を夫々形成する場合と比較して、各回路による占有面積が夫々減り、各回路について余裕を持った素子の配置や配線が可能となる。特に中央に画像表示領域があると共にその上下に周辺領域がある液晶パネル等の電気光学パネルに対しては、当該上下の周辺領域にバランス良く余裕を持った素子の配置や配線が可能となる。また、このように分割することは、回路の均等配置を可能ならしめるものであり、ＴＦＴアレイ基板上におけるデッドスペースの有効利用を図れる。例えば、液晶パネルの場合、前述のシール材直下にあるデッドスペースを活用できる（図２及び図３参照）。即ち、シール材は、基板に余分な応力を与えないように基板の周囲に均等の幅で接するように設けられているので、回路を分割して各回路の素子数を低減して、各回路をシール材直下の領域の形状に合わせて均等に配置すればよい。そして、この種の液晶パネルのように画素ピッチにより走査線に沿った一方向についての回路素子のピッチが特に制約を受ける場合には、本実施の形態は有効である。更に、信号線駆動回路が含むシフトレジスタ回路（図１参照）の段数が、図８に示した例の場合と比較して半分になるため、動作周波数も１／２になり、回路設計上有利である。
【００８２】
尚、本実施の形態において、ドライバ回路セル２００ｂ、２００ｂ’を構成するＤＡコンバータとしては、前述のようにＳＣ―ＤＡＣ（Switched Capacitor - Digital to Analog Converter）回路が好ましい。このように構成すれば、ＳＣ−ＤＡＣ回路を構成する、例えば容量やＴＦＴ等の素子は、露光境界における継目部分を含まないため、継目部分のバラツキに影響されない。特に、基板上に作り込まれる容量におけるバラツキを低減することはＳＣ−ＤＡＣ回路の出力電圧の精度を向上するのに役立つので、上述した本実施の形態の効果が顕著に発揮される。この結果、デジタル画像信号を高精度でアナログ画像信号に変換でき、このアナログ画像信号を用いて画素部を駆動することにより、高品位の階調表示等を実現できる。尚、ＳＣ−ＤＡＣ回路以外のＤＡコンバータを用いて信号線駆動回路を構成しても、上述した本実施の形態の効果は発揮される。また、本実施の形態では、縮小投影について説明されているが、縮小投影に限らず、等倍投影についても同様な構成及び効果が得られることは言うまでもない。
【００８３】
以上のように本実施の形態の液晶装置によれば、上述した製造方法により製造されるため、駆動回路を内蔵した液晶装置において、大型化を図りつつ性能を高めることが可能となる。
【００８４】
【発明の効果】
以上詳細に説明したように本発明によれば、ステッパー技術を利用して、複数の第１方向駆動回路セルから構成される駆動回路を内蔵すると共に高性能且つ大型の電気光学装置を比較的効率良く且つ低コストで製造できる。
【図面の簡単な説明】
【図１】本発明による液晶装置の実施の形態における全体回路構成を示すブロック図である。
【図２】液晶装置の実施の形態における全体構成を示す平面図である。
【図３】図２のＨ−Ｈ’断面図である。
【図４】本発明による製造方法の実施の形態におけるステッパーに用いられるガラスマスクのセルの配置図である。
【図５】製造方法の実施の形態における、ステッパーを使用した投影露光工程の概念図である。
【図６】図５のステッパーにより図４に対応してマザー基板上に焼き付けられるセルの配置図である。
【図７】マザー基板から切り離した１個の液晶装置に対応する１個のＴＦＴアレイ基板におけるセルの配置図（図７（ａ））及び、図７（ａ）のＴＦＴアレイ基板から構成される液晶装置の平面図（図７（ｂ））である。
【図８】本発明による液晶装置の細部構成の一例を示す部分拡大平面図である。
【図９】本発明による液晶装置の細部構成の他の例を示す部分拡大平面図である。
【符号の説明】
１０…シフトレジスタ回路
２０…対向基板
３０…ＴＦＴ
４０…画素電極
４１…信号線
４２…走査線
１００…ＴＦＴアレイ基板
１００’…マザー基板
１０１…信号線駆動回路
１０２…走査線駆動回路
２００…ドライバ回路セル
２１０…素子形成領域
２２０…配線専用領域
２３０…配線ピッチ変換領域
３００…ステッパー
３１０…露光用光源
３３０…ガラスマスク
【発明の属する技術分野】
本発明は、液晶パネル等の電気光学装置を製造する製造方法及び該電気光学装置の技術分野に属し、特に、投影露光装置（以下、適宜“ステッパー”と称す）を用いて大型且つ高詳細なドライバ内蔵型（画素部とドライバ回路とが同一基板に作り込まれている）のアクティブマトリクス駆動方式の液晶パネル等の電気光学装置を製造するのに好適な電気光学装置の製造方法の技術分野及びこのように製造される電気光学装置の技術分野に属する。
【０００２】
【従来の技術】
大規模集積回路（ＬＳＩ）等の半導体装置を製造する方法の技術分野では、一枚の大型ウエーハ上に同一構成の半導体装置をマトリクス状に多数製造する技術が一般的である。この製造中に、半導体膜、金属膜等の各種薄膜をパターニングするためにフォトレジストをマスクを介して露光する露光工程が行われるが、大量生産の際には、微細化及び量産に適した縮小投影露光が通常行われる。即ち、ステッパーと呼ばれる縮小投影露光装置により、拡大寸法のマスク（レチクル）の縮小像をウエーハ上に投影結像し、１チップ〜数チップ分の露光を同時に行い、ウエーハをステップ移動しながら、この露光を繰り返して行うことによりウエーハ全面を露光する。
【０００３】
従来、多数の薄膜トランジスタ（以下、適宜“ＴＦＴ”と称す）を含んで構成されるドライバ内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶パネル等の電気光学装置を製造する場合にも、液晶パネル等が対角１インチ程度の小型なものであれば、上述の半導体装置を製造する場合と同様に、ステッパーによる１回の露光によりマザー基板上において１個以上の液晶パネル等を構成することになる基板部分を同時に露光できる。従って、半導体装置の場合と同様に微細化を図ることができ、また、１枚の大型のマザー基板から複数の液晶パネル等の大量生産を効率良く行うこともできる。この場合には特に、ドライバ部を構成する各駆動回路セル（即ち、駆動回路における信号線を駆動する一単位）に至る配線長さや画面表示領域の各画素部に至る配線長さの差により、各駆動回路セルから出力される駆動電圧の差が発生しないように、更に画面表示領域の周囲の狭い領域にドライバ部がコンパクトに収まるように、画面表示領域における画素ピッチとドライバ部における駆動回路セルのピッチとは同一とされる。そして、画面表示領域に配列された複数の信号線各々の一端には、該信号線を駆動するための駆動回路セルが規則正しく接続される。
【０００４】
このようなステッパーによる投影露光は、投影するために、余り大きな領域を同時に露光する目的には適さない。即ち、同時に露光する領域を大きくするに連れて、露光のスループットが低下し、露光領域内の各点における結像状態や位置合わせも困難となり、露光精度も低下してしまう。このため、実践上は例えば対角１０インチ程度の大型の基板上に画素部とドライバ回路とを有する液晶パネル等を製造する際にステッパーを用いることはない。
【０００５】
他方で、ステッパーを用いた一技術として、大型回路を製造する場合には、１回の露光で大型回路となる領域の一部のみを露光し、複数回の露光により一つの大型回路となる全領域を露光する技術がある。この技術では特に、別々に露光される領域間の境界（以下、“露光境界”と称す）において、配線や素子等が寸断されないように配慮する必要がある。このため露光境界では、両方の露光領域を重ねる（即ち、２重露光する）ことにより、配線や素子等の継目部分を形成するようにしている。なお、このような大型回路の場合には縮小投影だけでなく、等倍投影も用いられることが多い。
【０００６】
従って、この技術を利用して液晶パネルを製造する場合にも、当該液晶パネルが大型であってもドライバ内蔵型でなければ、上述のステッパーを用いた技術により、配線等について緩いデザインルールの下で、多くの継目部分を含むようにしつつ当該液晶パネルを製造できる。即ち、液晶パネルの基板上に複雑な素子を含む周辺回路（ドライバ部）を形成する必要が無いため、継目部分が多少存在しても或いはデザインルールが緩くても、後に外付けドライバ回路をＴＡＢ（テープ・オートメイテッド・ボンディング）等により接続すれば、ステッパーを用いて実践上問題の少ない大型の液晶パネルを製造できる。
【０００７】
【発明が解決しようとする課題】
しかしながら、ドライバ内蔵型の液晶パネル等の電気光学装置の場合には、基板上における画面表示領域の周囲に複雑な回路素子を多数含んで構成されるドライバ部を形成する必要があるため、液晶パネルを大型化すると、前述のステッパーを用いての製造が困難となってしまう。けだし、ステッパーを用いた１回の露光により、大型の液晶パネルを１つ構成する基板部分に対応する領域全体を露光できないため、前述の如き継目部分が複数存在せざるをえないが、このような継目部分を含むように、多数の複雑な駆動回路を構成することは実際上困難だからである。特に、アナログ信号を扱うＴＦＴ、抵抗、容量等の回路素子を含む比較的複雑な駆動回路を作成する場合、継目部分における薄膜部分のバラツキがこれらの回路素子の特性のバラツキとなるため、敢えて、このような大型のドライバ内蔵型の液晶パネルを単純にステッパーを用いて製造すれば、極めて性能の不安定な或いは信頼性に欠けるものとなってしまうという問題点がある。
【０００８】
他方で、ステッパーを使用することなく、大型のドライバ内蔵型の液晶パネル等をアライナー等を使用して１回の露光により製造する場合には、例えば、数μｍ程度が微細化の実践的な意味での限界となってしまい、ステッパーを用いて比較的低コストで実現可能な１μｍ程度或いはそれ以下の微細化を行うことができない。従って、ＴＦＴ等の素子や配線などの微細化により、素子の高速化、配線の低容量化、低消費電力化、高解像度化、装置全体の小型薄型化などを図ることができないという問題点がある。
【０００９】
本発明は上述した問題点に鑑みなされたものであり、駆動回路を内蔵すると共に高性能且つ大型の電気光学装置をステッパーを使用して製造可能である電気光学装置の製造方法及びこの方法により製造される電気光学装置を提供することを課題とする。
【００１０】
【課題を解決するための手段】
本発明の電気光学装置の製造方法は上記課題を解決するために、基板上に、第１方向及び該第１方向に交わる第２方向にマトリクス状に配列されてなる複数の画素部からなる画面表示領域と、該複数の画素部の前記第２方向の配列に対応して前記画面表示領域の周囲に夫々設けられており前記複数の画素部を駆動するための複数の第１方向駆動回路セルとを備えた電気光学装置を製造する電気光学装置の製造方法であって、前記基板上にパターニングされる薄膜を形成する薄膜形成工程と、該薄膜上にフォトレジストを形成するフォトレジスト形成工程と、該フォトレジストが形成された領域を少なくとも前記第１方向に複数分割してなる所定ブロック領域毎に、前記複数の画素部が前記第１方向に所定第１ピッチを持つように且つ前記複数の第１方向駆動回路セルが前記第１方向に前記所定第１ピッチよりも小さい所定第２ピッチを持つように所定パターンのマスクを介して露光用光源により投影露光する投影露光工程と、該投影露光工程により一のブロック領域を露光した後に他のブロック領域を露光すべく前記基板を前記露光用光源に対して相対的に順次移動させる移動工程と、該露光されたフォトレジストを用いて前記薄膜をパターニングすることにより前記複数の画素部及び前記複数の第１方向駆動回路セルを夫々構成する複数の素子を少なくとも部分的に形成する素子形成工程とを含み、前記投影露光工程及び移動工程において、前記画面表示領域内外の境界に、前記複数の画素部と前記複数の第１方向駆動回路セルとを相互に夫々接続する複数の配線を含む配線ピッチ変換部を形成するように露光及び移動し、前記素子形成工程において、前記配線ピッチ変換部を更に形成することを特徴とする。
【００１１】
上記本発明によれば、先ず、薄膜形成工程において、基板上にパターニングされる薄膜が形成され、フォトレジスト形成工程において、該薄膜上にフォトレジストが形成される。ここで、投影露光工程においては、露光領域は、少なくとも第１方向に複数分割されてなる所定ブロック領域に予め分割される。そして、このブロック領域毎に、複数の画素部が第１方向に所定第１ピッチを持つように且つ複数の第１方向駆動回路セルが第１方向に所定第１ピッチよりも小さい所定第２ピッチを持つように、所定パターンのマスクを介して露光用光源による投影露光が行われる。ここで、投影露光工程により一のブロック領域が露光される度に、移動工程により、露光用光源に対して基板が相対的に順次移動され、他のブロック領域が繰り返し露光される。そして、素子形成工程において、エッチング等により、露光されたフォトレジストを用いて薄膜がパターニングされ、複数の画素部及び複数の第１方向駆動回路セルを夫々構成する複数の素子は、少なくとも部分的に形成される。
【００１２】
従って、複数の第１方向駆動回路セルは、各ブロック領域において画素ピッチたる第１ピッチよりも小さい第２ピッチで形成されるため、第１方向駆動回路セルを構成するＴＦＴ、容量、抵抗器等の回路素子を、ブロック領域の境界、即ち露光境界を跨るように形成しなくても配置することができる。この結果、継目部分における薄膜部分のバラツキがこれらの回路素子の特性のバラツキとなって現われる事態を未然に防止でき、性能が安定しており信頼性の高い第１方向駆動回路セルを形成できる。また、本発明のかかる構成によれば、画面表示領域内外の境界に、複数の画素部と複数の第１方向駆動回路セルとを相互に夫々接続する複数の配線を含む配線ピッチ変換部が形成される。従って、画素ピッチと第１方向駆動回路セルのピッチとが相異なっていても、両者間の電気的接続を配線ピッチ変換部によりとることができる。
【００１３】
これに加えて、ブロック領域毎に露光を行うので、例えば、対角１０インチやそれ以上の大型の電気光学装置であっても、ステッパーを用いて当該投影露光を行うことが可能となる。よって、ＴＦＴ等の素子や配線などの微細化により、素子の高速化、配線の低容量化、低消費電力化、高解像度化、装置全体の小型薄型化などを図ることができる。
【００１４】
以上の結果、本発明によれば、ステッパー技術を利用して、複数の第１方向駆動回路セルから構成される駆動回路を内蔵すると共に高性能且つ大型の電気光学装置を比較的効率良く且つ低コストで製造できる。
【００２１】
本発明の電気光学装置の製造方法は、さらに、前記複数の画素部の前記第１方向の配列に対応して前記画面表示領域の周囲に夫々設けられており、前記基板上には前記複数の画素部を駆動するための複数の第２方向駆動回路セルを更に備えており、前記投影露光工程において、前記フォトレジストが形成された領域を前記前記第２方向にも複数分割してなる所定ブロック領域毎に、前記複数の画素部が前記第２方向に所定第３ピッチを持つように且つ前記複数の第２方向駆動回路セルが前記第２方向に前記所定第３ピッチよりも小さい所定第４ピッチを持つように露光することを特徴とする。
【００２２】
本発明のかかる構成によれば、投影露光工程においては、露光領域は、第１方向に加えて第２方向にも複数分割されてなる所定ブロック領域に予め分割される。そして、このブロック領域毎に、複数の画素部が第２方向に所定第３ピッチを持つように且つ複数の第２方向駆動回路セルが第２方向に所定第３ピッチよりも小さい所定第４ピッチを持つように、所定パターンのマスクを介して露光用光源による投影露光が行われる。
【００２３】
従って、複数の第２方向駆動回路セルは、各ブロック領域において画素ピッチたる第３ピッチよりも小さい第４ピッチで形成されるため、各ブロック領域の境界付近には、第２方向駆動回路セルを形成しない領域が発生することになる。このため、第２方向駆動回路セルを構成するＴＦＴ、容量、抵抗器等の回路素子に継目部分を含ませないで済む。この結果、継目部分における薄膜部分のバラツキがこれらの回路素子の特性のバラツキとなって現われる事態を未然に防止でき、性能が安定しており信頼性の高い第２方向駆動回路セルを形成できる。
【００２６】
本発明の電気光学装置の製造方法は、さらに前記投影露光工程により、縮小投影または等倍投影されてなることを特徴とする
本発明のかかる構成によれば、所定のマスクに対応した縮小または等倍の投影を確実に行うことができる。
【００２９】
本発明の電気光学装置の製造方法は、さらに前記素子形成工程において、前記素子として薄膜トランジスタを形成することを特徴とする。
【００３０】
本発明のかかる構成によれば、第１方向駆動回路セルや画素部の素子として、薄膜トランジスタが形成される。従って、基板上に同じ膜構成を有する薄膜トランジスタを用いて駆動回路及び画素部を構成できるので、製造上有利である。
【００３１】
本発明の電気光学装置は、上述の電気光学装置の製造方法により製造されることを特徴とする。
【００３２】
本発明のかかる構成によれば、上述した本発明の製造方法により製造されるため、駆動回路を内蔵した電気光学装置において、大型化を図りつつ性能を高めることが可能となる。
【００３３】
本発明の電気光学装置は、さらに前記複数の画素部は画素スイッチング用の薄膜トランジスタを夫々含み、前記基板上に前記複数の第１方向駆動回路セルから信号線駆動用のドライバ回路が構成されていることを特徴とする。
【００３４】
本発明のかかる構成によれば、信号線駆動用の駆動回路を画素部と同一基板上に形成したアクティブマトリクス駆動方式の液晶装置において、大型化を図りつつ性能を高めることが可能となる。
【００３７】
本発明の電気光学装置は、さらに、前記第１方向駆動回路セルは、前記画面表示領域の対向する二辺に夫々沿って前記画面表示領域の周囲に設けれられており、該二辺の一方の周囲には、前記複数の画素部の前記第２方向の配列のうち奇数番目の配列に対応する前記第１方向駆動回路セルが設けられており、前記二辺の他方の周囲には、前記複数の画素部の前記第２方向の配列のうち偶数番目の配列に対応する前記第１方向駆動回路セルが設けられていることを特徴とする。
【００３８】
本発明のかかる構成によれば、第１方向駆動回路セルは、例えば、画面表示領域の上側の周辺領域及び下側の周辺領域に半分ずつ設けられるので、まとめて一方の辺に沿って設ける場合と比較して第１方向駆動回路セルの形成ピッチを約半分にすることができ、その分余裕を持って当該第１方向駆動回路セルを形成できると共に、画面表示領域の周辺領域をバランス良く有効利用することも可能となる。
【００３９】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【００４０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００４１】
（液晶装置の全体構成）
先ず、本発明の製造方法により製造される電気光学装置の一例として、ＴＦＴアクティブマトリクス駆動型且つドライバ内蔵型の液晶装置の全体構成について図１から図３を参照して説明する。ここに、図１は、液晶装置の回路構成を示すブロック図であり、図２は、液晶装置の平面図であり、図３は、図２のＨ−Ｈ’断面図である。
【００４２】
図１において、液晶装置を構成するＴＦＴアレイ基板１００上の中央に位置する画面表示領域には、Ｘ方向に配列された複数の信号線４１と、Ｙ方向に配列された複数の走査線４２と、画素スイッチング用のＴＦＴ３０及び画素電極４０を夫々含むマトリクス状に配置された画素部とが設けられている。画面表示領域の周囲には、信号線駆動回路１０１及び走査線駆動回路１０２が設けられている。
【００４３】
信号線駆動回路１０１は、各信号線４１に対応して夫々設けられた複数の第１方向駆動回路セルの一例として、ＳＣ−ＤＡＣ回路からなる複数のドライバ回路セル２００を備えており、これらのドライバ回路セル２００に転送信号を順次出力するシフトレジスタ回路１０を更に備えて構成されている。ドライバ回路セル２００は、例えば、６ビット、８ビット等のデジタル画像信号が入力されると、シフトレジスタ回路１０からの転送信号のタイミングに応じてラッチした後、ＳＣ−ＤＡＣ回路により各デジタル画像信号のビット値が示す階調に対応するアナログ画像信号を各信号線４１に供給する。尚、このようなＳＣ−ＤＡＣ回路は、並列接続された複数の容量をＴＦＴ等のスイッチにより選択的に信号線４１に接続することにより基準電圧を用いたチャージシェア或いはチャージポンプによりデジタル画像信号のビット値に応じた電圧を生成するように構成された公知のＤＡＣ回路である。
【００４４】
他方、走査線駆動回路１０１は、走査信号を所定タイミングで走査線４２に供給すように構成されている。
【００４５】
尚、後述のようにドライバ回路セル２００のＸ方向のピッチは、所定ブロック領域毎に画素ピッチよりも小さく設定されている。
【００４６】
図２及び図３において、ＴＦＴアレイ基板１００の上には、液晶５０を封入するためのシール材５２がその縁に沿って設けられており、その内側に並行して、画面表示領域の輪郭を規定する遮光性の周辺見切り５３が設けられている。ＴＦＴアレイ基板１００上におけるシール材５２の外側の領域には、図１に示した信号線駆動回路１０１及び走査線駆動回路１０２が、実装端子、配線等と共に設けられている。尚、後述のように信号線駆動回路１０１を画面表示領域の上下に分割して設けてもよい。
【００４７】
ＴＦＴアレイ基板１００及び対向基板２０間には、シール材５２により液晶５０が封入されている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１００と対向基板２０との間で電気的導通をとるための導通材からなる銀点１０６が設けられている。
【００４８】
（液晶装置の製造方法）
次に以上のような全体構成を有する液晶装置の製造方法を図４から図７を参照して説明する。ここに、図４は、本実施の形態における製造方法の特徴的な工程である投影露光工程におけるステッパーに用いるガラスマスク上のセルの配置図であり、図５は、ステッパーにより図４のガラスマスクを用いた投影露光工程を示す概念図、図６は、図５のステッパーにより図４に対応してマザー基板上に焼き付けられるセルの配置図である。また、図７（ａ）はマザー基板から切り離した１個の液晶装置に対応する１個のＴＦＴアレイ基板におけるセル配置図であり、図７（ｂ）は、図７（ａ）のＴＦＴアレイ基板から構成される液晶装置の平面図である。
【００４９】
以下に、本実施の形態における製造方法を順を追って説明する。
【００５０】
先ず、薄膜形成工程では、ガラス基板、シリコン基板、石英基板等の公知の基板上に直接或いは必要に応じて下地膜としての絶縁膜を介して、画素部や駆動回路のＴＦＴ、容量、抵抗器等の回路素子や配線などに対応する所定パターンにパターニングすべき半導体膜、ポリシリコン膜、金属膜等の薄膜がＣＶＤ（Chemical Vapor Deposition）等の公知技術により形成される。
【００５１】
その後、フォトレジスト塗布工程では、以上のように形成された薄膜上に、ポジ型又はネガ型の公知のフォトレジストが塗布される。
【００５２】
ここで、本実施の形態では特に、縮小投影露光工程において、ステッパーによる一回の露光（ステッパーショット）で露光される露光領域は、Ｘ方向及びＹ方向に複数の所定ブロック領域に予め分割されている。このようなステッパーによる縮小投影露光のために、例えば、図４に示したセル配置を持つガラスマスク（レチクル）３３０が用意される。ガラスマスク３３０は、ソーダガラス、低膨張ガラス、石英ガラス等の公知の材料からなり、その遮光部３３１には、クロムなどの金属膜が形成されている。また、図４には、露光性能保証範囲が、円で示されている。
【００５３】
図４において、ガラスマスク３３０は、マザー基板上で画素部を形成するためのブロック領域ＣＧＳＯを、該画素部を構成する回路素子、配線等に対応する所定パターンで露光するためのマスク領域ＣＧＳＯ’が設けられている。マスク領域ＣＧＳＯ’の上下には、マザー基板上で信号線駆動回路を形成するためのブロック領域ＣＸＴＬ、ＣＸＴＲ、ＣＸＢＬ及びＣＸＢＲを、該信号線駆動回路を構成する回路素子、配線等に対応する所定パターンで露光するためのマスク領域ＣＸＴＬ’、ＣＸＴＲ’、ＣＸＢＬ’及びＣＸＢＲ’が設けられている。マスク領域ＣＧＳＯ’の左右には、マザー基板上で走査線駆動回路を形成するためのブロック領域ＣＹＴＬ、ＣＹＴＲ、ＣＹＢＬ及びＣＹＢＲを、該走査線駆動回路を構成する回路素子、配線等に対応する所定パターンで露光するためのマスク領域ＣＹＴＬ’、ＣＹＴＲ’、ＣＹＢＬ’及びＣＹＢＲ’が設けられている。更に、マザー基板に複数形成されたＴＦＴアレイ基板の各々を該マザー基板から切り離す際に各ＴＦＴアレイ基板から切り離されるマザー基板の周辺部分において、各種のテストパターン、静電破壊防止用パターンなどの付加的配線等を形成するためのブロック領域ＢＴ、ＢＬ、ＢＢ、ＢＲ、ＢＴ、ＢＴＲ、ＢＴＬ、ＢＢＲ、ＢＢＬ、ＢＴＳＬ、ＢＴＳＲ、ＢＢＳＬ及びＢＢＳＲを、該付加的配線等に対応する所定パターンで露光するためのマスク領域ＢＴ’、ＢＬ’、ＢＢ’、ＢＲ’、ＢＴ’、ＢＴＲ’、ＢＴＬ’、ＢＢＲ’、ＢＢＬ’、ＢＴＳＬ’、ＢＴＳＲ’、ＢＢＳＬ’及びＢＢＳＲ’が設けられている。更に、露光時の位置合わせ用マークＲＰＡＭＫが、ガラスマスク３３０の４角に近い露光性能保証範囲に４個設けられている。
【００５４】
以上のように構成されたガラスマスク３３０は、図５に示すようにステッパー３００にセットされる。そして、ガラスマスク３３０には、露光用光源３１０から発せられコリメータレンズ３２０により平行光とされた光が入射される。ステッパー３００では、ガラスマスク３３０の遮光パターンに応じた縮小像を、縮小投影レンズ系３４０を介して、マザー基板１００’上に塗布されたフォトレジスト３５０の上に投影結像する。そして、特に上述した各種のブロック領域毎に露光（ステッパーショット）を行い、マザー基板１００’をステップ移動しながら、この露光を繰り返して行うことによりマザー基板１００’上のフォトレジスト全面を露光する。
【００５５】
本実施の形態では、図４に示したガラスマスク３３０及び図５に示したステッパー３００を用いて縮小投影露光を行い、例えば図６に示すように、一枚のマザー基板１００’には６つのＴＦＴアレイ基板１００が形成される。
【００５６】
更に、図７（ａ）に示すように、各ＴＦＴアレイ基板１００における画面表示領域は、４つのブロック領域ＣＧＳＯに分割されており、４回のステッパーショットにより露光される。また、信号線駆動回路が形成される領域は、４つのブロック領域ＣＸＴＬ、ＣＸＴＲ、ＣＸＢＬ及びＣＸＢＲに分割されており、４回のステッパーショットにより露光される。更にまた、走査線駆動回路が形成される領域は、２つのブロック領域ＣＹＴＬ及びＣＹＢＬに分割されており、２回のステッパーショットにより露光される。そして、各ブロック領域の境界には、後述のように回路素子が形成されることなく配線のみが形成され、各ブロック領域の境界（即ち、露光境界）における各配線の寸断を防止するために、各ブロック領域の境界は２重露光される。
【００５７】
尚、図７（ｂ）に示した例では、走査線駆動回路１０２は、画面表示領域の左側にのみ形成されているが、特に信号線駆動回路１０１ｂ、１０１ｂ’は、画面表示領域の上下に分割して形成されている。より具体的には偶数番目の信号線を駆動するドライバ回路セルが全て下側に配置されており、奇数番目の信号線を駆動するドライバ回路セルが全て上側に配置されている（この構成については、後に詳述する）。但し、信号線駆動回路を上側又は下側のみに形成してもよいし、走査線駆動回路を左右に分割して形成してもよい。
【００５８】
本実施の形態では特に、以上のように構成されたガラスマスク３３０を用いてブロック領域毎に縮小投影露光を行う際に、信号線駆動回路については、図４に示したガラスマスク３３０を介して、信号線毎に設けられた複数のドライバ回路セルがＸ方向に画素ピッチよりも小さい所定ピッチを持つように当該露光が行われる。また、走査線駆動回路については、図４に示したガラスマスク３３０を介して、走査線毎に設けられた複数のドライバ回路セルがＹ方向に画素ピッチよりも小さい所定ピッチを持つように当該露光が行われる。このようにして一のブロック領域における露光が完了する度に、図５において、ステッパー３００によるステップ移動が行われて、露光用光源３１０に対してマザー基板１００’が相対的に移動され、他のブロック領域が繰り返し露光される。この繰り返しにより、図４に示した１枚のガラスマスク３３０を用いて、図６に示したようなブロック毎の露光を順次行うことが可能となる。
【００５９】
そして、素子形成工程においては、ドライエッチング、ウエットエッチング、フォトレジスト除去等により、露光されたフォトレジスト３５０を用いて前述の半導体膜、ポリシリコン膜、金属膜等の薄膜が、形成すべき素子に対応するパターンで、パターニングされる。これにより、複数の画素部及びドライバ回路セルを夫々構成するＴＦＴ、容量、抵抗器等の回路素子が少なくとも部分的に形成される。以上により、例えば、単一層構造を有する抵抗等の回路素子や配線であれば完成し、また積層構造を持つＴＦＴ、容量等の回路素子であれば、必要に応じて層間絶縁膜等やコンタクトホールを形成しつつ、上記薄膜形成工程から素子形成工程までを素子の積層構造に応じて複数回行うことにより、素子が完成する。
【００６０】
以上の結果、本実施の形態によれば、信号線駆動回路を構成する複数のドライバ回路セルは、各ブロック領域ＣＸＴＬ、ＣＸＴＲ等においてＸ方向の画素ピッチよりも小さいピッチで形成される。
【００６１】
すると、図６及び図７（ａ）において、各ブロック領域ＣＸＴＬ、ＣＸＴＲ、ＣＸＢＬ及びＣＸＢＲ各々の内部における境界近傍には、ドライバ回路セルを形成しない領域が発生することになる。好ましくは、ドライバ回路セルを各ブロック領域においてＸ方向についての中央に寄せることにより、各ブロック領域ＣＸＴＬ、ＣＸＴＲ等の各々における左右両側の境界近傍で、ドライバ回路セルを形成しない領域が発生するようにする。
【００６２】
従って、ドライバ回路セルを構成するＴＦＴ、容量、抵抗器等の回路素子を、ブロック領域ＣＸＴＬ、ＣＸＴＲ等の境界、即ち露光境界を跨るように形成する必要が無くなり、これらの回路素子に継目部分を含ませないで済む。ここで一般の場合、露光境界の継目部分には、配線や素子の寸断を防止するための２重露光に起因して、パターン寸法にバラツキが生じるが、本実施の形態の場合、このような継目部分におけるパターン寸法のバラツキがこれらの回路素子の特性のバラツキとなって現われる事態を未然に防止できる。
【００６３】
以上の結果、性能が安定しており信頼性の高いドライバ回路セルから信号線駆動回路を構成できる。
【００６４】
他方、走査線駆動回路を構成する複数のドライバ回路セルは、各ブロック領域ＣＹＴＬ、ＣＹＢＬにおいてＹ方向の画素ピッチよりも小さいピッチで形成される。従って、信号線駆動回路の場合と同様に、各ブロック領域ＣＹＴＬ、ＣＹＴＲの境界近傍には、ドライバ回路セルを形成しない領域が発生するため、ドライバ回路セルを構成するＴＦＴ、容量、抵抗器等の回路素子に継目部分を含ませないで済む。この結果、性能が安定しており信頼性の高いドライバ回路セルから走査線駆動回路を構成できる。
【００６５】
これらに加えて、本実施の形態では、ステッパーを用いてブロック領域毎に露光を行うので、例えば、対角１０インチやそれ以上の大型の電気光学装置であっても、ステッパーを用いて当該縮小投影露光を行うことが可能となる。即ち、ブロック領域の数を増加させれば、マザー基板１００’上で任意の大きさのＴＦＴアレイ基板１００を露光することも可能となるし、また、マザー基板１００’の大きさを大きくしてもよい。従って、ステッパーの有する利点である、回路素子や配線などの微細化を、大型の液晶装置においても生かすことができ、回路素子の高速化、配線の低容量化、低消費電力化、高解像度化、装置全体の小型薄型化などを図ることができる。
【００６６】
以上の結果、本実施の形態の製造方法によれば、ステッパー技術を利用して、複数のドライバ回路セルから構成される信号線駆動回路及び走査線駆動回路を内蔵すると共に高性能且つ大型の電気光学装置を比較的効率良く且つ低コストで製造できる。
【００６７】
尚、本実施の形態では特に、図４に示したように、マザー基板１００’上に複数形成されるＴＦＴアレイ基板１００（図６参照）の各々を識別するための識別パターンの一例として、例えばアルファベットＡ、Ｂ、Ｃ、…や数字１、２、３、…からなるチップ名挿入用パターンがガラスマスク３３０に形成されており、このガラスマスク３３０を用いて縮小投影露光を行うことにより、図６及び図７に示したように、各基板にチップ名識別パターンを焼き付けることができる。特にＡ１、Ａ２、…といた具合に、文字や数字を組み合わせてチップ名とすれば、同一マザー基板１００’上に数十枚のＴＦＴアレイ基板１００を焼き付ける場合にも、各ＴＦＴアレイ基板１００に固有のチップ名を付けることが可能となる。従って、大型のマザー基板を用いてステッパーにより当該電気光学装置を大量生産をする際に大変便利である。
【００６８】
（液晶装置の細部構成）
次に以上のように製造された液晶装置の細部構成について図８及び図９を参照して説明する。ここに、図８は、信号線駆動回路のドライバ回路セルを画面表示領域の上側にのみ形成した場合の信号線駆動回路及び画素部の部分的な拡大平面図であり、図９は、信号線駆動回路のドライバ回路セルを画面表示領域の上下両側に分割形成した場合の信号線駆動回路及び画素部の部分的な拡大平面図である。
【００６９】
先ず、図８を参照して、以上説明した製造方法により製造される液晶装置の細部構成の一例について説明する。
【００７０】
図８において、信号線駆動回路１０１ａの複数のドライバ回路セル２００ａは、信号線４１毎に設けられている。各々の信号線４１は、ＲＧＢのカラーフィルタが夫々設けられた各画素のＴＦＴのソース又はドレインに接続されている。各ドライバ回路セル２００ａは、Ｘ方向に沿って延びる画像信号線２５０ａを介して入力されるデジタル画像信号を、該デジタル画像信号の示す階調に応じた駆動電圧を持つアナログ画像信号に変換して各信号線４１に供給するように構成されている。
【００７１】
ここで本実施の形態では特に、ドライバ回路セル２００ａの形成ピッチは、Ｘ方向についての画素ピッチよりも、例えば数パーセント程度小さく設定されているので、各ブロック領域内において中央側の大部分が素子形成領域２１０とされると共に、各ブロック領域の境界近傍が配線専用領域２２０とされる。そして、駆動回路部における配線専用領域２２０には、ドライバ回路セル２００ａは設けられることはなく、画像信号線２５０ａのみが設けられている。
【００７２】
即ち、本実施の形態では、投影露光により、画像信号配線２５０ａは、各ブロック領域の境界を跨ぐ継目部分を含むように形成されている。画像信号線２５０ａは金属膜や導電性ポリシリコン膜等からなり、基本的に電気信号を伝達するという単純機能を果たせばよいので、断線やリークさえなければ、この継目部分における薄膜部分のバラツキによる抵抗や容量変化が問題となることは実用上殆ど又は全く無い。そして、画像信号線２５０ａが露光境界（ブロック領域の境界）を跨ってＸ方向に延びることにより、複数のブロック領域に跨る複数のドライバ回路セル２００ａ間を電気的接続できる。同様に、画素部において、金属膜や導電性ポリシリコン膜等から構成される信号線４１や走査線４２についても、露光境界では、継目部分を介して接続されており、画素部のＴＦＴ３０が継目部分を含むことはない。この結果、当該電気光学装置を一つの装置として機能させられる。
【００７３】
そして、このように配線専用領域２２０において、ＴＦＴ、容量、抵抗器等の回路素子に継目部分を含ませないで済むので、継目部分における薄膜部分のバラツキがこれらの素子の特性のバラツキとなって現われる事態を確実に未然に防止できるのである。
【００７４】
また本実施の形態では特に、図８に示すように、配線専用領域２２０において、上述の投影露光により画像信号線２５０ａの継目部分が幅広に形成されている。従って、ブロック領域に対する露光が境界に沿って多少ずれても、この幅広の継目部分の広さに応じて継目部分における電気的接続を良好にとることができる。他方、前述のように露光境界に直交する方向については、従来通りに、両方の露光領域を重ねる（即ち、２重露光する）ことにより、画像信号線２５０ａの継目部分が形成されている。従って、ステッパーにおける露光位置精度が多少低くても、画像信号線２５０ａの電気的接続が良好にとれる限りは問題は生じないので、製造上大変有利である。また、ブロック領域の境界における信号線４１や走査線４２の継目部分についても同様に幅広に且つ２重露光により形成されている。
【００７５】
また図８に示すように、本実施の形態では特に、前述の等倍投影露光により、画面表示領域内外の境界に、信号線４１のピッチを画素ピッチからドライバ回路セル２００ａの形成ピッチに変換する配線ピッチ変換部２３０が形成されている。このため、画素ピッチとドライバ回路セル２００ａの形成ピッチとが相異なっていても、両者間の電気的接続を配線ピッチ変換部により良好にとることができる。
【００７６】
尚、本実施の形態では好ましくは、信号線駆動回路１０１ａを構成するスイッチング素子、走査線駆動回路を構成するスイッチング素子及び画素部を構成するスイッチング素子を、同一構成を持つ薄膜トランジスタから構成する。このようすれば、同一のＴＦＴアレイ基板１００上に同一製造工程で駆動回路及び画素部を形成できるので、製造上有利である。
【００７７】
次に、図９を参照して、以上説明した製造方法により製造される液晶装置の細部構成の他の例について説明する。
【００７８】
図９において、信号線駆動回路１０１ｂ及び１０１ｂ’は、画面表示領域の上下に分割して設けられており、上側の信号線駆動回路１０１ｂを構成するドライバ回路セル２００ｂは、奇数番目の信号線４１に夫々接続されており、下側の信号線駆動回路１０１ｂ’を構成するドライバ回路セル２００ｂ’は、偶数番目の信号線４１に夫々接続されている。各々の信号線４１は、ＲＧＢのカラーフィルタが設けられた各画素のＴＦＴのソース又はドレインに接続されている。各ドライバ回路セル２００ｂ、２００ｂ’は、図８に示した例の場合と同様に、画像信号線２５０ａを介して入力されるデジタル画像信号を、該デジタル画像信号の示す階調に応じた駆動電圧を持つアナログ画像信号に変換して各信号線４１に供給するように構成されている。
【００７９】
ここで、本実施の形態では特に、ドライバ回路セル２００ｂ、２００ｂ’の形成ピッチは、画素ピッチよりも、例えば数パーセント程度小さい。より具体的には、片側のドライバ回路セル２００ｂ又は２００ｂ’の形成ピッチは夫々、画素ピッチの２倍よりも数パーセント程度小さい（即ち、画素ピッチＤｐとドライバ回路セル２００ｂ又は２００ｂ’の形成ピッチＤｄとは、Ｄｄ＜２・Ｄｐという関係が成立している）ので、各ブロック領域内において中央側の大部分が素子形成領域２１０とされると共に、各ブロック領域の境界近傍が配線専用領域２２０とされる。そして、駆動回路部における配線専用領域２２０には、ドライバ回路セル２００ｂ、２００ｂ’は設けられることはなく、Ｘ方向に延びる画像信号線２５０ｂのみが設けられている。
【００８０】
即ち、本実施の形態では図８に示した例の場合と同様に、ドライバ回路セル２００ｂ、２００ｂ’や画素部を構成する回路素子に継目部分を含ませないで済むので、継目部分における薄膜部分のバラツキがこれらの回路素子の特性のバラツキとなって現われる事態を確実に未然に防止できる。
【００８１】
これに加えて図９に示した例では、上下に分割された各信号線駆動回路１０１ｂ、１０１ｂ’が相互に入り組んで配置されることにより、全体としてコンパクトな構成となっている。即ち、信号線駆動回路１０１ｂ、１０１ｂ’を分割したことにより、各信号線駆動回路を構成する素子の数が１／２となり、一つにまとめてこれらの回路を夫々形成する場合と比較して、各回路による占有面積が夫々減り、各回路について余裕を持った素子の配置や配線が可能となる。特に中央に画像表示領域があると共にその上下に周辺領域がある液晶パネル等の電気光学パネルに対しては、当該上下の周辺領域にバランス良く余裕を持った素子の配置や配線が可能となる。また、このように分割することは、回路の均等配置を可能ならしめるものであり、ＴＦＴアレイ基板上におけるデッドスペースの有効利用を図れる。例えば、液晶パネルの場合、前述のシール材直下にあるデッドスペースを活用できる（図２及び図３参照）。即ち、シール材は、基板に余分な応力を与えないように基板の周囲に均等の幅で接するように設けられているので、回路を分割して各回路の素子数を低減して、各回路をシール材直下の領域の形状に合わせて均等に配置すればよい。そして、この種の液晶パネルのように画素ピッチにより走査線に沿った一方向についての回路素子のピッチが特に制約を受ける場合には、本実施の形態は有効である。更に、信号線駆動回路が含むシフトレジスタ回路（図１参照）の段数が、図８に示した例の場合と比較して半分になるため、動作周波数も１／２になり、回路設計上有利である。
【００８２】
尚、本実施の形態において、ドライバ回路セル２００ｂ、２００ｂ’を構成するＤＡコンバータとしては、前述のようにＳＣ―ＤＡＣ（Switched Capacitor - Digital to Analog Converter）回路が好ましい。このように構成すれば、ＳＣ−ＤＡＣ回路を構成する、例えば容量やＴＦＴ等の素子は、露光境界における継目部分を含まないため、継目部分のバラツキに影響されない。特に、基板上に作り込まれる容量におけるバラツキを低減することはＳＣ−ＤＡＣ回路の出力電圧の精度を向上するのに役立つので、上述した本実施の形態の効果が顕著に発揮される。この結果、デジタル画像信号を高精度でアナログ画像信号に変換でき、このアナログ画像信号を用いて画素部を駆動することにより、高品位の階調表示等を実現できる。尚、ＳＣ−ＤＡＣ回路以外のＤＡコンバータを用いて信号線駆動回路を構成しても、上述した本実施の形態の効果は発揮される。また、本実施の形態では、縮小投影について説明されているが、縮小投影に限らず、等倍投影についても同様な構成及び効果が得られることは言うまでもない。
【００８３】
以上のように本実施の形態の液晶装置によれば、上述した製造方法により製造されるため、駆動回路を内蔵した液晶装置において、大型化を図りつつ性能を高めることが可能となる。
【００８４】
【発明の効果】
以上詳細に説明したように本発明によれば、ステッパー技術を利用して、複数の第１方向駆動回路セルから構成される駆動回路を内蔵すると共に高性能且つ大型の電気光学装置を比較的効率良く且つ低コストで製造できる。
【図面の簡単な説明】
【図１】本発明による液晶装置の実施の形態における全体回路構成を示すブロック図である。
【図２】液晶装置の実施の形態における全体構成を示す平面図である。
【図３】図２のＨ−Ｈ’断面図である。
【図４】本発明による製造方法の実施の形態におけるステッパーに用いられるガラスマスクのセルの配置図である。
【図５】製造方法の実施の形態における、ステッパーを使用した投影露光工程の概念図である。
【図６】図５のステッパーにより図４に対応してマザー基板上に焼き付けられるセルの配置図である。
【図７】マザー基板から切り離した１個の液晶装置に対応する１個のＴＦＴアレイ基板におけるセルの配置図（図７（ａ））及び、図７（ａ）のＴＦＴアレイ基板から構成される液晶装置の平面図（図７（ｂ））である。
【図８】本発明による液晶装置の細部構成の一例を示す部分拡大平面図である。
【図９】本発明による液晶装置の細部構成の他の例を示す部分拡大平面図である。
【符号の説明】
１０…シフトレジスタ回路
２０…対向基板
３０…ＴＦＴ
４０…画素電極
４１…信号線
４２…走査線
１００…ＴＦＴアレイ基板
１００’…マザー基板
１０１…信号線駆動回路
１０２…走査線駆動回路
２００…ドライバ回路セル
２１０…素子形成領域
２２０…配線専用領域
２３０…配線ピッチ変換領域
３００…ステッパー
３１０…露光用光源
３３０…ガラスマスク
Claims (7)
- 基板上に、第１方向及び該第１方向に交わる第２方向にマトリクス状に配列されている複数の画素部からなる画面表示領域と、該複数の画素部の前記第２方向の配列に対応して前記画面表示領域の周囲に夫々設けられており前記複数の画素部を駆動するための複数の第１方向駆動回路セルとを備えた電気光学装置を製造する電気光学装置の製造方法であって、
前記基板上にパターニングされる薄膜を形成する薄膜形成工程と、
該薄膜上にフォトレジストを形成するフォトレジスト形成工程と、
該フォトレジストが塗布された領域を少なくとも前記第１方向に複数分割してなる所定ブロック領域毎に、前記複数の画素部が前記第１方向に第１画素ピッチを持つように且つ前記複数の第１方向駆動回路セルが前記第１方向に前記第１画素ピッチよりも小さい第１方向駆動回路セル形成ピッチを持つように所定パターンのマスクを介して露光用光源により投影露光する投影露光工程と、
該投影露光工程により一のブロック領域を露光した後に他のブロック領域を露光すべく前記基板を前記露光用光源に対して相対的に順次移動させる移動工程と、
該露光されたフォトレジストを用いて前記薄膜をパターニングすることにより前記複数の画素部及び前記複数の第１方向駆動回路セルを夫々構成する複数の素子を少なくとも部分的に形成する素子形成工程とを含み、
前記投影露光工程及び移動工程において、前記画面表示領域の周囲であって、且つ、前記各ブロック領域の境界を含む位置に、前記複数の第１方向駆動回路セルが形成されない配線専用領域が設けられ、前記画面表示領域内外の境界に、前記複数の画素部と前記複数の第１方向駆動回路セルとを相互に夫々接続する複数の配線を含む配線ピッチ変換部を形成するように露光及び移動し、前記素子形成工程において、前記配線ピッチ変換部を更に形成することを特徴とする電気光学装置の製造方法。 - 前記電気光学装置は、前記基板上に、前記複数の画素部の前記第１方向の配列に対応して前記画面表示領域の周囲に夫々設けられており前記複数の画素部を駆動するための複数の第２方向駆動回路セルを更に備えており、
前記投影露光工程において、前記フォトレジストが形成された領域を前記第２方向にも複数分割してなる所定ブロック領域毎に、前記複数の画素部が前記第２方向に第２画素ピッチを持つように且つ前記複数の第２方向駆動回路セルが前記第２方向に前記第２画素ピッチよりも小さい第２方向駆動回路セル形成ピッチを持つように露光することを特徴とする請求項１に記載の電気光学装置の製造方法。 - 前記投影露光工程により、縮小投影または等倍投影されてなることを特徴とする請求項１または２に記載の電気光学装置の製造方法。
- 前記素子形成工程において、前記素子として薄膜トランジスタを形成することを特徴とする請求項１から３のいずれか一項に記載の電気光学装置の製造方法。
- 請求項１から４のいずれか一項に記載の電気光学装置の製造方法により製造されることを特徴とする電気光学装置。
- 前記複数の画素部は画素スイッチング用の薄膜トランジスタと画素電極とを夫々含み、前記基板上には前記複数の第１方向駆動回路セルから信号線駆動用のドライバ回路が構成されていることを特徴とする請求項５に記載の電気光学装置。
- 前記第１方向駆動回路セルは、前記画面表示領域の対向する二辺に夫々沿って前記画面表示領域の周囲に設けられており、該二辺の一方の周囲には、前記複数の画素部の前記第２方向の配列のうち奇数番目の配列に対応する前記第１方向駆動回路セルが設けられており、前記二辺の他方の周囲には、前記複数の画素部の前記第２方向の配列のうち偶数番目の配列に対応する前記第１方向駆動回路セルが設けられていることを特徴とする請求項５または６に記載の電気光学装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13890698A JP4087949B2 (ja) | 1998-05-20 | 1998-05-20 | 電気光学装置の製造方法及び電気光学装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13890698A JP4087949B2 (ja) | 1998-05-20 | 1998-05-20 | 電気光学装置の製造方法及び電気光学装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11326951A JPH11326951A (ja) | 1999-11-26 |
| JP4087949B2 true JP4087949B2 (ja) | 2008-05-21 |
Family
ID=15232909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13890698A Expired - Fee Related JP4087949B2 (ja) | 1998-05-20 | 1998-05-20 | 電気光学装置の製造方法及び電気光学装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4087949B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4071611B2 (ja) * | 2002-12-06 | 2008-04-02 | 東京応化工業株式会社 | Ｌｃｄ製造用ポジ型ホトレジスト組成物およびレジストパターンの形成方法 |
| CN100568457C (zh) | 2003-10-02 | 2009-12-09 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| WO2005041311A1 (en) | 2003-10-28 | 2005-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same, and liquid crystal television reciever |
| CN1871711B (zh) | 2003-10-28 | 2011-12-07 | 株式会社半导体能源研究所 | 显示器件及其制造方法,以及电视接收机 |
| WO2005048353A1 (en) | 2003-11-14 | 2005-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing liquid crystal display device |
| US8247965B2 (en) | 2003-11-14 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting display device and method for manufacturing the same |
| WO2005050597A1 (en) | 2003-11-14 | 2005-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
| CN101452893B (zh) | 2003-11-14 | 2011-04-13 | 株式会社半导体能源研究所 | 显示装置及其制造法 |
| WO2005055309A1 (en) | 2003-12-02 | 2005-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device and liquid crystal display device and method for manufacturing the same |
| TWI366701B (en) | 2004-01-26 | 2012-06-21 | Semiconductor Energy Lab | Method of manufacturing display and television |
| US20050170643A1 (en) | 2004-01-29 | 2005-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device |
| CN100565307C (zh) | 2004-02-13 | 2009-12-02 | 株式会社半导体能源研究所 | 半导体器件及其制备方法，液晶电视系统，和el电视系统 |
| US7476572B2 (en) | 2004-03-25 | 2009-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor |
| US7223641B2 (en) | 2004-03-26 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing the same, liquid crystal television and EL television |
| US7572718B2 (en) | 2004-04-19 | 2009-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7416977B2 (en) | 2004-04-28 | 2008-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device, liquid crystal television, and EL television |
| JP4628040B2 (ja) | 2004-08-20 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体素子を備えた表示装置の製造方法 |
| EP2078979A1 (en) * | 2007-12-25 | 2009-07-15 | TPO Displays Corp. | Pixel design having reduced parasitic capacitance for an active matrix display |
| JP2015018267A (ja) * | 2014-08-27 | 2015-01-29 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| JP6497056B2 (ja) * | 2014-12-12 | 2019-04-10 | 三菱電機株式会社 | 液晶表示装置の製造方法 |
-
1998
- 1998-05-20 JP JP13890698A patent/JP4087949B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11326951A (ja) | 1999-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4087949B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| US7324351B2 (en) | Display, wiring board, and method of manufacturing the same | |
| JP4799481B2 (ja) | 液晶表示装置の製造方法 | |
| KR100207136B1 (ko) | 전극기판, 그 제조방법 및 이를 사용한 표시장치 | |
| US10615182B2 (en) | Thin film transistor device and a method for preparing the same, array substrate and display device | |
| JPH11174402A (ja) | 微細電子装置の製造時に用いる写真工程における露光方法およびこれを用いた液晶表示装置の製造方法 | |
| JPS61180275A (ja) | 液晶表示装置 | |
| US6862055B2 (en) | Liquid crystal display device and method for fabricating the same | |
| KR20010102117A (ko) | 능동 매트릭스 디바이스를 제작하는 방법 | |
| US7816193B2 (en) | Method for fabricating a pixel structure of a liquid crystal display | |
| JP2002277888A (ja) | 液晶表示装置用の電極基板およびその製造方法 | |
| US6853408B2 (en) | CF on TFT liquid crystal display having reduced dot defects | |
| JP2004047963A (ja) | 電気光学装置および半導体装置 | |
| TW591698B (en) | Thin film transistor array substrate and photolithography process and mask design thereof | |
| KR100650400B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| JP4619508B2 (ja) | パターン形成方法、薄膜トランジスタマトリクス基板の製造方法および露光マスク | |
| JP2002182242A (ja) | 液晶表示装置の製造方法 | |
| JP2791435B2 (ja) | 液晶ディスプレイ装置 | |
| KR100200349B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법 | |
| KR100961266B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP2008032855A (ja) | 液晶表示装置 | |
| JPH0570155B2 (ja) | ||
| JP807H (ja) | マトリクス型表示装置 | |
| JP3473535B2 (ja) | 液晶パネルの製造方法及び露光方法 | |
| JPH02273935A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051006 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060119 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060210 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |