JPH02273935A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は薄膜トランジスタ（以後、ＴＰＴと祢すンの製
造方法に関する。

（ロ）従来の技術 従来のゲート電極とソース・ドレイン電極をフォトマス
クのみを使用してＴＰＴを製造する方法では、アライナ
−の位置合せ誤差及び７オトマスクの歪み等でゲート電
極とソース・ドレイン電極の重なりによる寄生容量が大
きい。従って、アクティブマドリスク型液晶表示装置に
用いるＴＦＴアレイ基板では、複数のＴＰＴで夫々寄生
容量のばらつきも発生する。このような液晶表示装置の
ＴＰＴの寄生容量が大きくなると、■ゲートバスへの入
力信号（画像信号）の歪みを発生させ、極端な場合、ゲ
ートバスに沿った表示コントラストが不均一となる。■
ゲートパルス（書込信号）オフ時に液晶に印加される電
圧落下が発生し、フリッカ等の画質低下原因となる。特
に画素を微細化し、画素容量が小さくなる程、寄生容量
の影響は大きくなる。

（ハ）発明が解決しようとする課題 本発明は上述の点に鑑みてなされたものであリ、高精細
で高画質なアクティブマドリスク型の液晶表示装置を得
るために、寄生容量の小さいＴＰＴを得ようとするもの
である。

（ニ）課題を解決するための手段 本発明のＴＰＴの製造方法は、ドレイン・ソース電極と
ゲート電極の重なり領域を、セルフアライメント法で作
製することにより、小さくするものである。すなわち、
まず不透明なゲート電極、透光性のゲート絶縁膜、半導
体膜を順次推積し、所定パターンに加工した後、透明導
電膜を全面に推積する。次にガラス基板側からの背面露
光でゲート電極と反転パターンを形成し、透明導電膜を
エツチングし、ゲート電極上から透明導電膜を除去する
。続いて、フォトマスクにより再度透明導電膜を島状に
エツチングし、ドレイン・ソース電極及び表示電極を形
成する。

（ホ）作　用 本発明のＴＰＴの製造方法によれば、ゲート電極とソー
ス電極の重なり（寄生容量）が上述の背面露光技術によ
るセルフアライメントによって決定されるから、寄生容
量を非常に小さくできる。

従って、ＴＦＴアレイ基板内での寄生容量のばらつきも
小さくすることが可能となる。

（へ）実施例 第１図は本発明ＴＰＴの平面図、第２図は第１図のＡ−
Ａ’　位置の断面図である。第３図、第４図は第１図、
第２図を作るに至った工程毎の説明図である。

以下第３図、第４図を基に本発明のＴＰＴの製造方法の
一実施例を説明する。

（ｉ）　　ガラス基板上にゲート電極及びゲート配線と
なる第１の金属（ＴｉＣｒ、ＡＩ、Ａｕ、Ｍｏ、Ｔａ、
ＮｉＣｒ、〜ＩｏＳｉ、など）膜（１）を形成する〔第
３図（ａ）、第４図（ａ）〕。

（ｉｉ）　　透明なゲート絶縁（例えば５ｉＯｚ、Ｓｉ
Ｎｘ、Ｔａ。

０、など）膜（２）及び半導体（例えばａ−５’ｉＨ，
ａ−５ｉＦ、　ａ−５ｉＣ，ｐｏｌｙｓｉなど）膜（３
）を順次推積する〔同両図（ｂ）〕。

（ｉｉｉ）　　全面に透明導＄　（ＩＴＯ，５ｎＯｓ、
　ＩｎｔＯｓ、Ａｕ、ＺｎＯなど）膜（４）を推積し、
背面露光によりゲート電極とは反転パターンのレジスト
（５）を形成する〔第４図（Ｃ）〕。反転パターンレジ
スト（５）は、■ネガレジスト、■ポジレジストのイメ
ージリバーサル法、■ネガとポジの２層レジストを用い
たイメージリバーサル法等で、形成する。

（ｉｖ）　　上記レジスト（５）をマスクにして、ゲー
ト電極となる金属膜（１）上より透明導電膜（４）をエ
ツチング除去する〔第３図（Ｃ）、第４図（ｄ）〕背面
露光でレジスト（５）を形成時に光の回折等でレジスト
（５）はゲート電極となる金属膜（１）にオーバーラツ
プした状態で形成されるため、実際にはゲート電極の膜
（１）と透明電極の膜（４）は約０．５μ程の重なり領
域が発生する。但し、透明導電膜（４）のエツチングを
オーバーに設定すると重なり領域は小さくなり、最終的
にはオフセットゲート状態で透明導電膜（４）は形成さ
れる。

（ｖ）　　次に、フォトマスクにより再度透明導電膜（
４）のパターニングを行い、透明導電膜（４）により、
ソース・ドレイン電極（６）（７）及び表示電極（８）
を形成する〔第３図（ｄ）、第４図（ｅ）〕。

（ｖｉ）　　次に第２金属（Ｃｒ、Ａ１．ＭｏＳｉ、、
Ｔｉ、Ｓｌｏ、Ｔａなど）膜（９）を推積し、ドレイン
配線を形成する〔第３図（ｅ）、第５図（ｆ））、以上
の工程でＴＰＴを作製する。その場合寄生容量を決定す
るソース電極とゲート電極の重なりは、前記（ｉｖ）の
工程で決まるため、最大０．５μｍ程度であり、透明導
電膜のエツチング量を変えることにより、さらに小さく
できる。

これを従来のフォトマスクで作製した場合、アライナ−
のアライメント誤差（１１２ｍ）及びフォトマスクの歪
（１１２ｍ）のため、基板内に１１２ｍのばらつきが発
生し、ゲート電極とソース電極の重なり領域を３μｍに
設定した場合、実際のゲート電極ソース電極の重なり領
域は１μｍ〜５μｍとなる。

上述の如く、本発明方法によれば、ゲート電極とソース
電極の重なり領域を安定して小さくまた基板内のばらつ
きも小さなＴＰＴができる。

尚、第３図（ｆ）、第４図（ｇ）はソース電極部にも第
２金属膜（９）を設定した例である。この場合、第２金
属膜（９）は半導体膜段差部での透明導電膜の段切れ補
償となる。

（ト）発明の効果 本発明のＴＰＴの製造方法により、ＴＰＴの寄生容量を
小さくでき、高精細で高画質なアクティブマトリクス型
の液晶表示装置が実現できる。

【図面の簡単な説明】

第１図は本発明ＴＰＴの平面図、第２図は第１図のＡ−
Ａ’　の位置の断面図、第３図は第１図ＴＰＴを作るに
至った工程毎の平面図、第４図は第２図ＴＰＴを作るに
至った工程毎の断面図である。 （１）・・・ゲート電極及びゲート配線となる第１金属
、（２）・・・ゲート絶縁膜、（３）・・・半導体膜、
（４）・・・透明導電膜、（５）・・・レジスト、（６
）・・・ソース電極、（７）・・・ドレイン電極、（８
）・・・表示電極、（９）・・・第２金属膜。

Claims (1)

【特許請求の範囲】
1. （１）透明絶縁性基板上に不透明な第１金属によりゲー
   ト電極及びゲート配線を形成する第１工程、透明なゲー
   ト絶縁膜と半導体膜とを順次推積し、半導体膜を島状化
   する第２工程、透明導電膜を全面に推積後絶縁性基板側
   からの背面露光により第１金属膜と反転パターンのレジ
   スト層を形成する第３工程、前記レジストをマスクに第
   １金属上から透明導電膜を除去する第４工程、フォトマ
   スクを使用し再度透明導電膜をフォトエッチングし、ソ
   ース・ドレイン電極及び表示電極を形成する第５工程、
   第２金属膜を推積し、ドレイン配線を形成する第６工程
   から成る薄膜トランジスタの製造方法。