JPH1091085A - 液晶表示素子及びその製造方法 - Google Patents
液晶表示素子及びその製造方法Info
- Publication number
- JPH1091085A JPH1091085A JP8324639A JP32463996A JPH1091085A JP H1091085 A JPH1091085 A JP H1091085A JP 8324639 A JP8324639 A JP 8324639A JP 32463996 A JP32463996 A JP 32463996A JP H1091085 A JPH1091085 A JP H1091085A
- Authority
- JP
- Japan
- Prior art keywords
- data line
- film
- light shielding
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 光遮蔽膜を蓄積キャパシタ電極として用い、
簡単な工程でＴＦＴ−ＬＣＤを提供する。 【解決手段】 画素電極に印加される電圧を一定時間維
持させるためのキャパシタ電極を有する蓄積キャパシタ
を備えるＴＦＴ−ＬＣＤであって、絶縁基板上に一定間
隔を置いて並列に配列された複数のデータラインと、絶
縁基板上に一定間隔を置いて並列に配列されて、データ
ラインと交差して複数の画素領域を限定する複数のゲー
トラインと、複数の画素領域に各々形成された複数の画
素電極と、各々データラインと画素電極に連結されて各
ゲートラインとデータラインの交差点に各々形成された
複数の薄膜トランジスタと、データラインに沿って長く
延長されて画素電極とオーバラップされる一定幅を有す
る本体と本体から各薄膜トランジスタまで突出された複
数の突出部からなる不透明導電膜とを含む。
簡単な工程でＴＦＴ−ＬＣＤを提供する。 【解決手段】 画素電極に印加される電圧を一定時間維
持させるためのキャパシタ電極を有する蓄積キャパシタ
を備えるＴＦＴ−ＬＣＤであって、絶縁基板上に一定間
隔を置いて並列に配列された複数のデータラインと、絶
縁基板上に一定間隔を置いて並列に配列されて、データ
ラインと交差して複数の画素領域を限定する複数のゲー
トラインと、複数の画素領域に各々形成された複数の画
素電極と、各々データラインと画素電極に連結されて各
ゲートラインとデータラインの交差点に各々形成された
複数の薄膜トランジスタと、データラインに沿って長く
延長されて画素電極とオーバラップされる一定幅を有す
る本体と本体から各薄膜トランジスタまで突出された複
数の突出部からなる不透明導電膜とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示素子に関
し、特に、光遮蔽膜を画素電極に印加される電圧を蓄積
するための蓄積キャパシタの電極として用いるＴＦＴ液
晶表示素子及びその製造方法に関する。
し、特に、光遮蔽膜を画素電極に印加される電圧を蓄積
するための蓄積キャパシタの電極として用いるＴＦＴ液
晶表示素子及びその製造方法に関する。
【０００２】
【従来の技術】一般に、液晶表示素子のスイッチング素
子として薄膜トランジスタはスタガ構造と逆スタガ構造
がある。スタガ構造の薄膜トランジスタ(staggered TF
T）は逆スタガ構造の薄膜トランジスタ(inverted-stagg
ered TFT)に較べてゲート配線の低抵抗化が可能であ
り、製造工程において、マスクの数を節減することがで
きる長所があるが、薄膜トランジスタの特性が劣化する
ことを防ぐための別の光遮蔽膜が備えられるべきであ
る。
子として薄膜トランジスタはスタガ構造と逆スタガ構造
がある。スタガ構造の薄膜トランジスタ(staggered TF
T）は逆スタガ構造の薄膜トランジスタ(inverted-stagg
ered TFT)に較べてゲート配線の低抵抗化が可能であ
り、製造工程において、マスクの数を節減することがで
きる長所があるが、薄膜トランジスタの特性が劣化する
ことを防ぐための別の光遮蔽膜が備えられるべきであ
る。
【０００３】薄膜トランジスタを画素電極に適正信号電
圧を印加するためのスイッチング素子として用いるアク
ティブマトリックス液晶表示装置を、スタガ構造の薄膜
トランジスタアレイで製作する方法では、ゲートライン
用マスクパターン、データライン用マスクパターン及び
光遮蔽膜用マスクパターンの３つのマスクパターンを用
いる技術が実用化されている。
圧を印加するためのスイッチング素子として用いるアク
ティブマトリックス液晶表示装置を、スタガ構造の薄膜
トランジスタアレイで製作する方法では、ゲートライン
用マスクパターン、データライン用マスクパターン及び
光遮蔽膜用マスクパターンの３つのマスクパターンを用
いる技術が実用化されている。
【０００４】従来のＴＦＴ液晶表示素子（以下ＴＦＴ−
ＬＣＤという）を製造するのに用いられるマスクパター
ンのレイアウトを図３に示す。１は光遮蔽膜用マスクパ
ターン、２ａおよび２ｂは、それぞれデータライン及び
画素電極用マスクパターン、３はゲートライン用マスク
パターンを各々表す。図３に示されたようなマスクパタ
ーンを用いる薄膜トランジスター液晶表示素子の断面構
造を図４に概略的に示す。まず、透明な絶縁基板１０上
に光の通過できない不透明金属膜（例えば、クロムまた
はアルミニウムなど）を約１０００Åの厚さで形成し
て、図３の光遮蔽用マスクパターン１を用いて前記光の
透過できない不透明金属膜をエッチングして光遮蔽膜１
１を形成する。
ＬＣＤという）を製造するのに用いられるマスクパター
ンのレイアウトを図３に示す。１は光遮蔽膜用マスクパ
ターン、２ａおよび２ｂは、それぞれデータライン及び
画素電極用マスクパターン、３はゲートライン用マスク
パターンを各々表す。図３に示されたようなマスクパタ
ーンを用いる薄膜トランジスター液晶表示素子の断面構
造を図４に概略的に示す。まず、透明な絶縁基板１０上
に光の通過できない不透明金属膜（例えば、クロムまた
はアルミニウムなど）を約１０００Åの厚さで形成し
て、図３の光遮蔽用マスクパターン１を用いて前記光の
透過できない不透明金属膜をエッチングして光遮蔽膜１
１を形成する。
【０００５】光遮蔽膜１１を含むガラス基板１０上に絶
縁膜１２を形成する。絶縁膜１２上に透明導電膜のＩＴ
Ｏ(Indium Tin Oxide)を約１０００Åの厚さに形成し
て、図３のデータライン及び画素電極用マスクパターン
２ａ，２ｂを用いてＩＴＯをエッチングしてデータライ
ン１３と画素電極１４を形成する。この際、ソース／ド
レイン電極は図面上に図示されていないが、前記データ
ライン及び画素電極形成の際、同時に形成される。
縁膜１２を形成する。絶縁膜１２上に透明導電膜のＩＴ
Ｏ(Indium Tin Oxide)を約１０００Åの厚さに形成し
て、図３のデータライン及び画素電極用マスクパターン
２ａ，２ｂを用いてＩＴＯをエッチングしてデータライ
ン１３と画素電極１４を形成する。この際、ソース／ド
レイン電極は図面上に図示されていないが、前記データ
ライン及び画素電極形成の際、同時に形成される。
【０００６】更に、その上に、非晶質シリコン膜を約１
０００Åの厚さで、酸化シリコン等の絶縁膜を約３００
０Åの厚さで、順次形成して、その上にゲート電極用ア
ルミニウム膜を約５０００Åの厚さで形成した後、図３
のゲートライン用マスクパターン３を用いて前記アルミ
ニウム膜、絶縁膜及び非晶質シリコン膜を順次にエッチ
ングして半導体層１５、ゲート絶縁膜１６及びゲートラ
イン１７を形成する。よって、スタガ構造を有するＴＦ
Ｔ−ＬＣＤが製造される。
０００Åの厚さで、酸化シリコン等の絶縁膜を約３００
０Åの厚さで、順次形成して、その上にゲート電極用ア
ルミニウム膜を約５０００Åの厚さで形成した後、図３
のゲートライン用マスクパターン３を用いて前記アルミ
ニウム膜、絶縁膜及び非晶質シリコン膜を順次にエッチ
ングして半導体層１５、ゲート絶縁膜１６及びゲートラ
イン１７を形成する。よって、スタガ構造を有するＴＦ
Ｔ−ＬＣＤが製造される。
【０００７】上記したような方法は、３つのマスクパタ
ーンを用いた簡単な工程でＴＦＬ−ＬＣＤを製造し得て
原価節減の効果が得られる。しかし、従来のＴＦＴ−Ｌ
ＣＤは薄膜トランジスタによって画素電極に印加される
電圧が所要の時間維持できないために、残像が残るとい
う問題点があった。
ーンを用いた簡単な工程でＴＦＬ−ＬＣＤを製造し得て
原価節減の効果が得られる。しかし、従来のＴＦＴ−Ｌ
ＣＤは薄膜トランジスタによって画素電極に印加される
電圧が所要の時間維持できないために、残像が残るとい
う問題点があった。
【０００８】残像の問題を解決するために、薄膜トラン
ジスタによって画素電極に印加される電圧を所要の時間
維持させるための蓄積キャパシタを備えたＴＦＴ−ＬＣ
Ｄが提案された。しかし、蓄積キャパシタを加えたＴＦ
Ｔ−ＬＣＤを製造するためには３つあるいはそれ以上の
マスクパターンを用いる工程が必要となり、工程が複雑
になるのみならず、製造原価が上昇するという問題点が
あった。
ジスタによって画素電極に印加される電圧を所要の時間
維持させるための蓄積キャパシタを備えたＴＦＴ−ＬＣ
Ｄが提案された。しかし、蓄積キャパシタを加えたＴＦ
Ｔ−ＬＣＤを製造するためには３つあるいはそれ以上の
マスクパターンを用いる工程が必要となり、工程が複雑
になるのみならず、製造原価が上昇するという問題点が
あった。
【０００９】
【発明が解決しようとする課題】従って、本発明の主な
目的は、光遮蔽膜を蓄積キャパシタ電極として用い、簡
単な工程でＴＦＴ−ＬＣＤを提供することである。本発
明の他の目的は、３つのマスクパターンを用いる簡単な
工程で蓄積キャパシタを付加したＴＦＴ−ＬＣＤの製造
方法を提供することである。本発明のまた他の目的は、
蓄積キャパシタを採用して残像問題を解決し得るＴＦＴ
−ＬＣＤ及びその製造方法を提供することである。
目的は、光遮蔽膜を蓄積キャパシタ電極として用い、簡
単な工程でＴＦＴ−ＬＣＤを提供することである。本発
明の他の目的は、３つのマスクパターンを用いる簡単な
工程で蓄積キャパシタを付加したＴＦＴ−ＬＣＤの製造
方法を提供することである。本発明のまた他の目的は、
蓄積キャパシタを採用して残像問題を解決し得るＴＦＴ
−ＬＣＤ及びその製造方法を提供することである。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明によれば、画素電極に印加される電圧を一
定時間維持させるためのキャパシタ電極を有する蓄積キ
ャパシタ(storage capacitor) を備えるＴＦＴ−ＬＣＤ
であって、絶縁基板上に一定間隔を置いて並列に配列さ
れた複数のデータラインと、前記絶縁基板上に一定間隔
を置いて並列に配列されて、前記データラインと交差し
て複数の画素領域を限定(define)する複数のゲートライ
ンと、前記複数の画素領域に各々形成された複数の画素
電極と、各々前記データラインと画素電極に連結されて
前記各ゲートラインとデータラインの交差点に各々形成
された複数の薄膜トランジスタと、前記データラインに
沿って長く延長されて前記画素電極とオーバラップされ
る一定幅を有する本体と本体から前記各薄膜トランジス
タまで突出された複数の突出部からなる不透明導電膜と
を含むことを特徴とする。また、本発明によれば、画素
電極に印加される電圧を一定時間、維持させるためのキ
ャパシタ電極を有する蓄積キャパシタを備えるＴＦＴ−
ＬＣＤの製造方法であって、絶縁基板上に長く延長され
た本体と本体から突出された複数の突出部を有する光遮
蔽膜を形成する過程と、前記光遮蔽膜を含む基板上に層
間絶縁膜を形成する過程と、前記光遮蔽膜の本体に沿っ
て長く延長されたデータラインと前記光遮蔽膜の本体と
一部オーバラップされた画素電極を形成する過程と、前
記光遮蔽膜の前記突出部上部の前記層間絶縁膜上に前記
データラインと前記画素電極に連結された半導体層、ゲ
ート絶縁膜とゲートラインを形成する過程とを含むこと
を特徴とする。
めに、本発明によれば、画素電極に印加される電圧を一
定時間維持させるためのキャパシタ電極を有する蓄積キ
ャパシタ(storage capacitor) を備えるＴＦＴ−ＬＣＤ
であって、絶縁基板上に一定間隔を置いて並列に配列さ
れた複数のデータラインと、前記絶縁基板上に一定間隔
を置いて並列に配列されて、前記データラインと交差し
て複数の画素領域を限定(define)する複数のゲートライ
ンと、前記複数の画素領域に各々形成された複数の画素
電極と、各々前記データラインと画素電極に連結されて
前記各ゲートラインとデータラインの交差点に各々形成
された複数の薄膜トランジスタと、前記データラインに
沿って長く延長されて前記画素電極とオーバラップされ
る一定幅を有する本体と本体から前記各薄膜トランジス
タまで突出された複数の突出部からなる不透明導電膜と
を含むことを特徴とする。また、本発明によれば、画素
電極に印加される電圧を一定時間、維持させるためのキ
ャパシタ電極を有する蓄積キャパシタを備えるＴＦＴ−
ＬＣＤの製造方法であって、絶縁基板上に長く延長され
た本体と本体から突出された複数の突出部を有する光遮
蔽膜を形成する過程と、前記光遮蔽膜を含む基板上に層
間絶縁膜を形成する過程と、前記光遮蔽膜の本体に沿っ
て長く延長されたデータラインと前記光遮蔽膜の本体と
一部オーバラップされた画素電極を形成する過程と、前
記光遮蔽膜の前記突出部上部の前記層間絶縁膜上に前記
データラインと前記画素電極に連結された半導体層、ゲ
ート絶縁膜とゲートラインを形成する過程とを含むこと
を特徴とする。
【００１１】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照しながらより詳しく説明する。添付
される図面の図１は、本発明の実施例によるＴＦＴ−Ｌ
ＣＤの製造工程に用いられるマスクパターンレイアウト
を示した図面であり、図２は本発明の実施例による図１
のマスクパターンを用いて製造されたＴＦＴ−ＬＣＤの
概略的断面構造を示した図面である。まず、図１を参照
すると、蓄積キャパシタを有するＴＦＴ−ＬＣＤを製造
するのに用いられる３つのマスクパターン、光遮蔽層用
第１マスクパターン３１、ゲートライン及び画素電極用
第２マスクパターン３２とゲートライン用第３マスクパ
ターン３３が提供される。第２マスクパターンは行方向
に長く延長されたデータラインパターン３２ａと、この
データラインパターン３２ａによって限定された画素領
域に配列された画素電極パターン３２ｂからなる。ゲー
トライン用第３マスクパターン３３は行方向に長く延長
されて前記第２マスクパターン３２のデータラインパタ
ーン３２ａとクロスされて画素領域を限定する。
について図面を参照しながらより詳しく説明する。添付
される図面の図１は、本発明の実施例によるＴＦＴ−Ｌ
ＣＤの製造工程に用いられるマスクパターンレイアウト
を示した図面であり、図２は本発明の実施例による図１
のマスクパターンを用いて製造されたＴＦＴ−ＬＣＤの
概略的断面構造を示した図面である。まず、図１を参照
すると、蓄積キャパシタを有するＴＦＴ−ＬＣＤを製造
するのに用いられる３つのマスクパターン、光遮蔽層用
第１マスクパターン３１、ゲートライン及び画素電極用
第２マスクパターン３２とゲートライン用第３マスクパ
ターン３３が提供される。第２マスクパターンは行方向
に長く延長されたデータラインパターン３２ａと、この
データラインパターン３２ａによって限定された画素領
域に配列された画素電極パターン３２ｂからなる。ゲー
トライン用第３マスクパターン３３は行方向に長く延長
されて前記第２マスクパターン３２のデータラインパタ
ーン３２ａとクロスされて画素領域を限定する。
【００１２】光遮蔽用第１マスクパターン３１は第２マ
スクパターン３２の画素電極パターン３２ｂと一部分オ
ーバーラップされてデータラインパターン３２ａに沿っ
て長く延長された所定の幅を有する本体３１ａと、本体
３１ａから第２マスクパターン３２のデータラインパタ
ーン３２ａと第３マスクパターン３３が交差する部分へ
突出された複数の突出部３１ｂを有する。
スクパターン３２の画素電極パターン３２ｂと一部分オ
ーバーラップされてデータラインパターン３２ａに沿っ
て長く延長された所定の幅を有する本体３１ａと、本体
３１ａから第２マスクパターン３２のデータラインパタ
ーン３２ａと第３マスクパターン３３が交差する部分へ
突出された複数の突出部３１ｂを有する。
【００１３】本発明のＴＦＴ−ＬＣＤの断面図を示した
図２を参照すると、透明な絶縁基板、例えば、ガラス基
板４０上に光の透過できない不透明金属膜（例えば、ク
ロムまたはタンタル(tantalum)を約８００−１０００Å
の厚さで形成して、図１の光遮蔽膜用マスクパターン３
１を用いて前記光の透過できない不透明金属膜をエッチ
ングして光遮蔽膜４１を形成する。
図２を参照すると、透明な絶縁基板、例えば、ガラス基
板４０上に光の透過できない不透明金属膜（例えば、ク
ロムまたはタンタル(tantalum)を約８００−１０００Å
の厚さで形成して、図１の光遮蔽膜用マスクパターン３
１を用いて前記光の透過できない不透明金属膜をエッチ
ングして光遮蔽膜４１を形成する。
【００１４】光遮蔽膜４１を含むガラス基板４０上に３
５００〜４５００Åの厚さでシリコン酸化膜のような絶
縁膜４２を形成する。絶縁膜４２上に透明導電膜のＩＴ
Ｏ(Indium Tin Oxide)を約８００〜１０００Åの厚さで
スパッタリングで形成して、図１のデータライン及び画
素電極用第２マスクパターン３２を用いてＩＴＯをエッ
チングしてデータライン４３と画素電極を形成する。こ
の際、図面上では示さないが、ソース／ドレイン電極も
形成する。ソース電極は前記データラインに連結され、
ドレイン電極は画素電極に連結される。
５００〜４５００Åの厚さでシリコン酸化膜のような絶
縁膜４２を形成する。絶縁膜４２上に透明導電膜のＩＴ
Ｏ(Indium Tin Oxide)を約８００〜１０００Åの厚さで
スパッタリングで形成して、図１のデータライン及び画
素電極用第２マスクパターン３２を用いてＩＴＯをエッ
チングしてデータライン４３と画素電極を形成する。こ
の際、図面上では示さないが、ソース／ドレイン電極も
形成する。ソース電極は前記データラインに連結され、
ドレイン電極は画素電極に連結される。
【００１５】非晶質シリコン膜を約８００〜１２００Å
の厚さで形成して、その上にシリコン酸化膜のような絶
縁膜を約２０００〜４０００Åの厚さで形成した。その
上にゲート電極用アルミニウム膜を約３０００〜５００
０Åの厚さで形成した後、図１のゲートライン用マスク
パターン３３を用いて、前記アルミニウム膜、絶縁膜及
び非晶質シリコン膜を順次にエッチングして半導体層４
５、ゲート絶縁膜４６及びゲートライン４７を形成す
る。これによってスタガ構造を有するＴＦＴ−ＬＣＤ製
造される。この際、ゲートライン４７の形成時、ゲート
ラインに連結されるゲート電極も形成される。
の厚さで形成して、その上にシリコン酸化膜のような絶
縁膜を約２０００〜４０００Åの厚さで形成した。その
上にゲート電極用アルミニウム膜を約３０００〜５００
０Åの厚さで形成した後、図１のゲートライン用マスク
パターン３３を用いて、前記アルミニウム膜、絶縁膜及
び非晶質シリコン膜を順次にエッチングして半導体層４
５、ゲート絶縁膜４６及びゲートライン４７を形成す
る。これによってスタガ構造を有するＴＦＴ−ＬＣＤ製
造される。この際、ゲートライン４７の形成時、ゲート
ラインに連結されるゲート電極も形成される。
【００１６】上記したような方法で製造された蓄積キャ
パシタを有するＴＦＴ−ＬＣＤのレイアウトを見ると、
複数のデータライン４３が絶縁基板４０上に並列に配列
されて、各データライン４３は所定の幅を有する。複数
のゲートラインは絶縁基板４０上に並列に配列されてデ
ータライン４３とクロスされて複数の画素領域を限定す
る。
パシタを有するＴＦＴ−ＬＣＤのレイアウトを見ると、
複数のデータライン４３が絶縁基板４０上に並列に配列
されて、各データライン４３は所定の幅を有する。複数
のゲートラインは絶縁基板４０上に並列に配列されてデ
ータライン４３とクロスされて複数の画素領域を限定す
る。
【００１７】複数の画素電極は各画素領域に形成され
て、ゲートライン４７とデータライン４３の交差点には
複数のＴＦＴが形成されて、各ＴＦＴのソース／ドレイ
ン電極はデータライン４３及び画素電極４４に各々連結
され、ゲートはゲートライン４７に連結される。
て、ゲートライン４７とデータライン４３の交差点には
複数のＴＦＴが形成されて、各ＴＦＴのソース／ドレイ
ン電極はデータライン４３及び画素電極４４に各々連結
され、ゲートはゲートライン４７に連結される。
【００１８】不透明金属層からなる複数の光遮蔽膜４１
は絶縁ガラス基板４０上に形成されて、各光遮蔽層４１
は本体４１ａと突出部４１ｂからなり、本体４１ａは画
素電極の一部分とオーバラップされて各データラインに
沿って長く延長され、突出部４１ｂは本体からＴＦＴが
形成される部分まで突出される。
は絶縁ガラス基板４０上に形成されて、各光遮蔽層４１
は本体４１ａと突出部４１ｂからなり、本体４１ａは画
素電極の一部分とオーバラップされて各データラインに
沿って長く延長され、突出部４１ｂは本体からＴＦＴが
形成される部分まで突出される。
【００１９】上記において、本発明の特定の実施例につ
いて説明したが、本明細書に記載した特許請求の範囲を
逸脱することなく、当業者は種々の変更を加え得ること
は勿論である。
いて説明したが、本明細書に記載した特許請求の範囲を
逸脱することなく、当業者は種々の変更を加え得ること
は勿論である。
【００２０】従って、本発明によれば、従来のように３
つのマスクパターンを用いて蓄積キャパシタを採用した
ＴＦＴ−ＬＣＤを製作することによって残像問題を解決
して画質を向上させ得るのみならず工程単純化で収率及
び製造原価を節減させることができる。
つのマスクパターンを用いて蓄積キャパシタを採用した
ＴＦＴ−ＬＣＤを製作することによって残像問題を解決
して画質を向上させ得るのみならず工程単純化で収率及
び製造原価を節減させることができる。
【図１】本発明の実施例によるＴＦＴ−ＬＣＤ製造工程
に用いられるマスクパターンレイアウトを示した図面で
ある。
に用いられるマスクパターンレイアウトを示した図面で
ある。
【図２】本発明の実施例による図１のマスクパターンを
用いて製造されたＴＦＴ−ＬＣＤの概略的断面構造を示
した図面である。
用いて製造されたＴＦＴ−ＬＣＤの概略的断面構造を示
した図面である。
【図３】従来のＴＦＴ−ＬＣＤ製造工程に用いられるマ
スクパターンのレイアウトを示した図面である。
スクパターンのレイアウトを示した図面である。
【図４】図３のマスクパターンを用いて製造されたＴＦ
Ｔ−ＬＣＤの概略的断面構造を示した図面である。
Ｔ−ＬＣＤの概略的断面構造を示した図面である。
３１ 第１マスクパターン ３１ａ 本体 ３１ｂ 突出部 ３２ 第２マスクパターン ３２ａ データラインパターン ３２ｂ 画素電極パターン ３３ 第３マスクパターン ４０ ガラス基板 ４２ 絶縁膜 ４３ データライン ４４ 画素電極 ４５ 半導体層 ４６ ゲート絶縁膜 ４７ ゲートライン
Claims (10)
- 【請求項１】 画素電極に印加される電圧を一定時間維
持させるためのキャパシタ電極を有する蓄積キャパシタ
を備える液晶表示素子であって、 絶縁基板上に一定間隔を置いて並列に配列された複数の
データラインと、 前記絶縁基板上に一定間隔を置いて並列に配列されて、
前記データラインと交差して複数の画素領域を限定する
複数のゲートラインと、 前記複数の画素領域に各々形成された複数の画素電極
と、 各々前記データラインと画素電極に連結されて前記各ゲ
ートラインとデータラインの交差点に各々形成された複
数の薄膜トランジスタと、 前記データラインに沿って長く延長されて前記画素電極
とオーバラップされる一定幅を有する本体と本体から前
記各薄膜トランジスタまで突出された複数の突出部から
なる不透明導電膜とを含むことを特徴とする液晶表示素
子。 - 【請求項２】 前記不透明導電膜はＡ１膜であることを
特徴とする請求項１に記載の液晶表示素子。 - 【請求項３】 前記不透明導電膜の本体は蓄積キャパシ
タのキャパシタ電極の役割をすることを特徴とする請求
項１に記載の液晶表示素子。 - 【請求項４】 前記不透明導電膜の突出部は薄膜トラン
ジスタの光遮蔽膜としての役割をすることを特徴とする
請求項１に記載の液晶表示素子。 - 【請求項５】 前記データラインは前記画素電極と同一
物質からなることを特徴とする請求項１に記載の液晶表
示素子。 - 【請求項６】 前記データラインは透明導電膜からなる
ことを特徴とする請求項１に記載の液晶表示素子。 - 【請求項７】 画素電極に印加される電圧を一定時間維
持させるためのキャパシタ電極を有する蓄積キャパシタ
を備える液晶表示素子の製造方法であって、 絶縁基板上に長く延長された本体と本体から突出された
複数の突出部を有する光遮蔽膜を形成する過程と、 前記光遮蔽膜を含む基板上に層間絶縁膜を形成する過程
と、 前記光遮蔽膜の本体に沿って長く延長されたデータライ
ンと前記光遮蔽膜の本体と一部オーバラップされた画素
電極を形成する過程と、 前期光遮蔽膜の前記突出部上部の前記層間絶縁膜上に前
記データラインと前記画素電極に連結された半導体層、
ゲート絶縁膜とゲートラインを形成する過程とを含むこ
とを特徴とする液晶表示素子の製造方法。 - 【請求項８】 前記光遮蔽膜の前記本体は前記蓄積キャ
パシタ電極の役割をすることを特徴とする請求項７に記
載の液晶表示素子の製造方法。 - 【請求項９】 前記データラインは前記画素電極と同一
物質からなることを特徴とする請求項７に記載の液晶表
示素子の製造方法。 - 【請求項１０】 前記データラインは透明導電膜からな
ることを特徴とする請求項７に記載の液晶表示素子の製
造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950042298A KR100193653B1 (ko) | 1995-11-20 | 1995-11-20 | 축적 캐패시터를 구비한 스태거 tft-lcd 및 그의 제조방법 |
| KR1995P42298 | 1995-11-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1091085A true JPH1091085A (ja) | 1998-04-10 |
| JP3218322B2 JP3218322B2 (ja) | 2001-10-15 |
Family
ID=19434739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32463996A Expired - Lifetime JP3218322B2 (ja) | 1995-11-20 | 1996-11-20 | 液晶表示素子及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5929501A (ja) |
| JP (1) | JP3218322B2 (ja) |
| KR (1) | KR100193653B1 (ja) |
| CN (1) | CN1097207C (ja) |
| DE (1) | DE19648083B4 (ja) |
| GB (1) | GB2307326B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6882376B2 (en) * | 2001-10-25 | 2005-04-19 | Lg. Philips Lcd Co., Ltd. | Array panel for liquid crystal display device and method of manufacturing the same |
| KR100709699B1 (ko) * | 1998-08-21 | 2007-07-18 | 삼성전자주식회사 | 액정 표시 장치 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3973787B2 (ja) * | 1997-12-31 | 2007-09-12 | 三星電子株式会社 | 液晶表示装置及びその製造方法 |
| WO1999047972A1 (fr) * | 1998-03-19 | 1999-09-23 | Seiko Epson Corporation | Dispositif d'affichage et dispositif de projection a cristaux liquides |
| US6593592B1 (en) * | 1999-01-29 | 2003-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistors |
| US7122835B1 (en) | 1999-04-07 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and a method of manufacturing the same |
| KR20010058155A (ko) * | 1999-12-24 | 2001-07-05 | 박종섭 | 박막 트랜지스터 액정표시장치 |
| US7298355B2 (en) * | 2002-12-27 | 2007-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP3744521B2 (ja) * | 2003-02-07 | 2006-02-15 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4507559B2 (ja) * | 2003-10-30 | 2010-07-21 | 奇美電子股▲ふん▼有限公司 | 液晶ディスプレイのアレイ基板の検査装置および検査方法 |
| KR20060081470A (ko) * | 2005-01-07 | 2006-07-13 | 삼성전자주식회사 | 박막트랜지스터 기판과 그 제조방법 |
| JP5066836B2 (ja) * | 2005-08-11 | 2012-11-07 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| CN100399176C (zh) * | 2006-04-21 | 2008-07-02 | 友达光电股份有限公司 | 液晶显示器 |
| TWI348584B (en) | 2006-10-19 | 2011-09-11 | Au Optronics Corp | Liquid crystal display panel |
| CN100421257C (zh) * | 2006-10-27 | 2008-09-24 | 北京京东方光电科技有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
| CN100442132C (zh) * | 2006-11-17 | 2008-12-10 | 北京京东方光电科技有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
| CN101526706B (zh) * | 2008-03-07 | 2011-09-28 | 瀚宇彩晶股份有限公司 | 液晶显示器的像素结构 |
| CN101840117B (zh) * | 2009-03-16 | 2014-02-19 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN101963713A (zh) * | 2009-07-24 | 2011-02-02 | 宸鸿光电科技股份有限公司 | 具有触控功能的平面转换式液晶显示器 |
| KR101113394B1 (ko) * | 2009-12-17 | 2012-02-29 | 삼성모바일디스플레이주식회사 | 액정표시장치의 어레이 기판 |
| TW201200948A (en) | 2010-06-22 | 2012-01-01 | Au Optronics Corp | Pixel structure and method for manufacturing the same |
| CN101893797A (zh) * | 2010-07-01 | 2010-11-24 | 友达光电股份有限公司 | 画素结构及其制作方法 |
| CN103728780A (zh) * | 2013-12-31 | 2014-04-16 | 深圳市华星光电技术有限公司 | 一种液晶显示装置及其制造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3307150B2 (ja) * | 1995-03-20 | 2002-07-24 | ソニー株式会社 | アクティブマトリクス型表示装置 |
| JPH0697317B2 (ja) * | 1984-04-11 | 1994-11-30 | ホシデン株式会社 | 液晶表示器 |
| US5327001A (en) * | 1987-09-09 | 1994-07-05 | Casio Computer Co., Ltd. | Thin film transistor array having single light shield layer over transistors and gate and drain lines |
| DE69111968T2 (de) * | 1990-09-27 | 1996-02-22 | Sharp Kk | Anzeigeeinrichtung mit aktiver Matrix. |
| US5295005A (en) * | 1990-12-19 | 1994-03-15 | Pioneer Electronic Corporation | Liquid crystal display device with improved convergence efficiency and converting reflector of the same |
| US5256562A (en) * | 1990-12-31 | 1993-10-26 | Kopin Corporation | Method for manufacturing a semiconductor device using a circuit transfer film |
| KR940004322B1 (ko) * | 1991-09-05 | 1994-05-19 | 삼성전자 주식회사 | 액정표시장치 및 그 제조방법 |
| JPH06194687A (ja) * | 1992-10-30 | 1994-07-15 | Nec Corp | 透過型アクティブマトリクス型液晶素子 |
| JP2936873B2 (ja) * | 1992-03-10 | 1999-08-23 | 三菱電機株式会社 | 液晶表示装置およびその製造方法 |
| JPH05281574A (ja) * | 1992-04-01 | 1993-10-29 | Fujitsu Ltd | 液晶表示装置 |
| JP2812851B2 (ja) * | 1993-03-24 | 1998-10-22 | シャープ株式会社 | 反射型液晶表示装置 |
| KR100294026B1 (ko) * | 1993-06-24 | 2001-09-17 | 야마자끼 순페이 | 전기광학장치 |
| DE69433614T2 (de) * | 1993-07-13 | 2005-03-03 | Kabushiki Kaisha Toshiba | Anzeigevorrichtung mit aktiver matrix |
| JPH07230104A (ja) * | 1993-12-24 | 1995-08-29 | Toshiba Corp | アクティブマトリクス型表示素子及びその製造方法 |
-
1995
- 1995-11-20 KR KR1019950042298A patent/KR100193653B1/ko not_active IP Right Cessation
-
1996
- 1996-11-20 DE DE19648083A patent/DE19648083B4/de not_active Expired - Lifetime
- 1996-11-20 US US08/754,295 patent/US5929501A/en not_active Expired - Lifetime
- 1996-11-20 CN CN96123367A patent/CN1097207C/zh not_active Expired - Lifetime
- 1996-11-20 JP JP32463996A patent/JP3218322B2/ja not_active Expired - Lifetime
- 1996-11-20 GB GB9624131A patent/GB2307326B/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100709699B1 (ko) * | 1998-08-21 | 2007-07-18 | 삼성전자주식회사 | 액정 표시 장치 |
| US6882376B2 (en) * | 2001-10-25 | 2005-04-19 | Lg. Philips Lcd Co., Ltd. | Array panel for liquid crystal display device and method of manufacturing the same |
| US7375778B2 (en) | 2001-10-25 | 2008-05-20 | Lg.Philips Lcd Co., Ltd. | Array panel for liquid crystal display device and method of manufacturing the same |
| US7847892B2 (en) | 2001-10-25 | 2010-12-07 | Lg Display Co., Ltd. | Array panel for liquid crystal display device with light shielding and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19648083B4 (de) | 2004-07-15 |
| GB2307326A (en) | 1997-05-21 |
| CN1161464A (zh) | 1997-10-08 |
| DE19648083A1 (de) | 1997-05-22 |
| CN1097207C (zh) | 2002-12-25 |
| US5929501A (en) | 1999-07-27 |
| GB2307326B (en) | 2000-03-08 |
| JP3218322B2 (ja) | 2001-10-15 |
| GB9624131D0 (en) | 1997-01-08 |
| KR100193653B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3218322B2 (ja) | 液晶表示素子及びその製造方法 | |
| JP3401589B2 (ja) | Ｔｆｔアレイ基板および液晶表示装置 | |
| US7990505B2 (en) | Liquid crystal device and electronic apparatus having the same | |
| US6876355B1 (en) | Touch screen structure to prevent image distortion | |
| JPH09113931A (ja) | 液晶表示装置 | |
| JPH1039336A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2693513B2 (ja) | アクティブマトリクス型液晶表示素子 | |
| JP3592419B2 (ja) | 液晶表示パネル | |
| US5604358A (en) | Device of thin film transistor liquid crystal display | |
| US7567321B2 (en) | Liquid crystal display device and method of fabricating the same | |
| JPH05142570A (ja) | アクテイブマトリクス基板 | |
| US20020140877A1 (en) | Thin film transistor for liquid crystal display and method of forming the same | |
| US5875009A (en) | Sequential staggered type thin film transistor | |
| JP2003029269A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
| JP2960268B2 (ja) | アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ | |
| JPH11249169A (ja) | 液晶表示装置及びその製造方法 | |
| US20040090406A1 (en) | Liquid crystal display | |
| US5994155A (en) | Method of fabricating a thin film transistor liquid crystal display | |
| JP3326674B2 (ja) | 液晶表示装置 | |
| JPH02273935A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0887031A (ja) | 液晶表示装置 | |
| JP2001305575A (ja) | 薄膜トランジスタアレイ基板の製造方法、薄膜トランジスタアレイ基板および液晶表示装置 | |
| JPH09120082A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH09304790A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3987889B2 (ja) | 電極基板および平面表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |