CN101893797A - 画素结构及其制作方法 - Google Patents

Abstract

一种画素结构，其包括一基板、一彩色滤光层、一导电遮光层、一缓冲层、一扫描线、一数据线、一主动组件及一画素电极。基板具有一画素区域。彩色滤光层对应于基板的画素区域。导电遮光层对应于基板的画素区域的周围。缓冲层覆盖导电遮光层以及彩色滤光层。扫描线及数据线位于缓冲层上。主动组件位于缓冲层上并与扫描线以及数据线电性连接。画素电极位于缓冲层上，并且与主动组件电性连接，其中画素电极与导电遮光层之间具有一重叠区域以构成一储存电容器。本发明亦提出一种制作上述画素结构的方法。

Description

画素结构及其制作方法

【技术领域】

本发明是有关于一种结构及其制作方法，且特别是有关于一种画素结制作方法。

【背景技术】

随着计算机性能的大幅进步以及互联网、多媒体技术的高度发展，视像装置的体积日渐趋于轻薄。在显示器的发展上，随着光电技术与半造技术的进步，具有高画质、空间利用效率佳、低消耗功率、无辐射特性的液晶显示器已逐渐成为市场的主流。着显示面板的发展，近年来一种被称为「矩阵层在彩色滤光基板上」y On Color Filter，AOC)及一具有一共通电极的对向基板架构的液面板被提出。一般来说，AOC基板通常会包括彩色滤光层及传统的主数组的膜层，其中主动组件数组的膜层通常是位于彩色滤光层上方。然而，在一般的AOC基板上，由于画素电极通常会与一共享电极形成容，其中共享电极通常会占据画素显示区的空间，如此而造成AOC基用于显示面板时，其开口率便会被限制而无法获得有效地提升。

【发明内容】

本发明提供一种画素结构，具有较佳的开口率。

本发明另提供一种画素数组的制造方法，其可制作出上述的画素结构。

本发明提出一种画素结构，其包括一基板、一彩色滤光层、一导电遮一缓冲层、一扫描线、一数据线、一主动组件及一画素电极。基板具有一画素区域。彩色滤光层对应于基板的画素区域。导电遮光层对应于基板的画素区域的周围。缓冲层覆盖导电遮光层以及彩色滤光层。扫描线及数据线位于缓冲层上。主动组件位于缓冲层上并与扫描线以及数据线电性连接。画素电极位于缓冲层上，并且与主动组件电性连接，其中画素电极与导电遮光层之间具有一重叠区域以构成一储存电容器。

本发明另提出一种画素结构，其包括一基板、一彩色滤光层、一扫描线、一数据线、一主动组件、一画素电极、一缓冲层及一导电遮光层。基板具有一画素区域。彩色滤光层设置于基板上并对应于画素区域。扫描线及数据线位于彩色滤光层的上方。主动组件位于彩色滤光层的上方并与扫描线以及数据线电性连接。画素电极位于彩色滤光层的上方并且与主动组件电性连接。缓冲层覆盖画素电极。导电遮光层设置于缓冲层上并对应于画素区域的周围，其中画素电极与导电遮光层之间具有一重叠区域以构成一储存电容器。

本发明又提出一种画素数组的制造方法，其至少包括下列步骤。首先，提供一基板，其中基板上具有多个画素区域。接着，在基板上形成一彩色滤光层，其对应这些画素区域。而后，在基板上的这些画素区域的周围形成一导电遮光层。接着，在基板上形成一缓冲层，以覆盖导电遮光层以及彩色滤光层。之后，在缓冲层上形成多条扫描线、多条数据线以及与这些扫描线及这些数据线电性连接的多个主动组件。然后，在缓冲层上形成多个画素电极，其中每一画素电极与其中一个主动组件电性连接，且每一画素电极与导电遮光层之间具有一重叠区域以构成一储存电容器。

本发明再提出一种画素数组的制造方法，其至少包括下列步骤。首先，提供一基板，其中基板上具有多个画素区域。接着，在基板上形成一彩色滤光层，其对应这些画素区域。而后，在彩色滤光层的上方形成多条扫描线、多条数据线以及与这些扫描线及这些数据线电性连接的多个主动组件。接着，在彩色滤光层的上方形成多个画素电极，其中每一画素电极与其中一个主动组件电性连接。之后，形成一缓冲层，以覆盖这些主动组件以及这些画素电极。然后，在缓冲层上的这些画素区域的周围形成一导电遮光层，其中每一画素电极与导电遮光层之间具有一重叠区域以构成一储存电容器。

本发明提出一种画素结构，其包括一基板、一彩色滤光层、一扫瞄线、一数据线、一主动组件、一缓冲层、一导电遮光层、一平坦层以及一画素电极。基板其具有一画素区域。彩色滤光层设置于基板上并对应于画素区域。扫描线及数据线位于彩色滤光层的上方。主动组件位于彩色滤光层的上方并与扫描线以及数据线电性连接。缓冲层覆盖主动组件。导电遮光层设置于缓冲层上并对应于画素区域的周围。平坦层覆盖于导电遮光层上。画素电极设置于平坦层上并位于彩色滤光层的上方，且画素电极与主动组件电性连接。画素电极与导电遮光层之间具有一重叠区域以构成一储存电容器。

本发明更提出一种画素数组的制造方法，其至少包括下列步骤。首先，提供一基板，其中基板上具有多个画素区域。然后，在基板上形成一彩色滤光层，其对应这些画素区域。接着，在彩色滤光层的上方形成多条扫描线、多条数据线以及与这些扫描线及这些数据线电性连接的多个主动组件。而后，形成一缓冲层，以覆盖这些主动组件。接着，在缓冲层上的这些画素区域的周围形成一导电遮光层。之后，形成一平坦层，以覆盖导电遮光层。接着，于平坦层上并位于彩色滤光层的上方形成多个画素电极，其中每一画素电极与其中一个主动组件电性连接，且每一画素电极与导电遮光层之间具有一重叠区域以构成一储存电容器。

基于上述，本发明的画素结构通过将导电遮光层对应设置于画素区域的周围，并使画素电极与导电遮光层之间具有一重叠区域而构成画素结构的储存电容器。换言之，导光遮光层除了可具有一般用于显示技术上的黑矩阵的用途外，亦可通过与画素电极部分重叠而具有储存电容器的功用。换言的，可通过省略传统采用共享电极用来作为储存电容的设计，而使得画素结构具有较高的开口率。本发明亦提供一种制作出上述的画素结构及其数组的方法。

为让本发明之上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

【附图说明】

图1为本发明一实施例的画素数组中的画素结构的局部俯视图。

图2为沿图1的AA’线所绘示的画素结构的剖面示意图。

图3A至图3G为沿图1的AA’线所绘示的画素结构的剖面流程示意图。

图3H为一种荫罩幕制程的实施方式的示意图。

图4A与图4B分别为依据图2所绘示的画素结构采用其它可能的光学结构的剖面示意图。

图5为沿图1的AA’线所绘示的另一种画素结构的剖面示意图。

图6A～图6E为图5所绘示的画素结构的剖面流程示意图。

图7为本发明又一实施例的画素结构的剖面示意图。

【主要组件符号说明】

100、100a、100b、200、300：画素结构

110、210、310：基板

112、212、312：画素区域

120、220、320：彩色滤光层

130、230、330：导电遮光层

140、240、340：缓冲层

150、250、350：扫描线

160、260、360：数据线

170、270、370：主动组件

172：源极

174：栅极

176：漏极

180、280、380：画素电极

192、292、392：平坦层

194、294：保护层

196：配向图案层

198a：绝缘层

198b：共享电极图案层

AA’：线

C1：储存电容器

P1：重叠区域

T1：对位图案

M1：荫罩幕

【具体实施方式】

图1为本发明一实施例的画素数组中的画素结构的局部俯视图，而图2为沿图1的AA’线所绘示的画素结构的剖面示意图。请同时参考图1与图2，本实施例的画素结构100包括一基板110、一彩色滤光层120、一导电遮光层130、一缓冲层140、一扫描线150、一数据线160、一主动组件170及一画素电极180。基板110具有一画素区域112，且彩色滤光层120对应于基板110的画素区域112。在本实施例中，基板110可以是玻璃基板或是其它适当的透光基板。另外，本实施例的彩色滤光层120可以是以红色滤光层、绿色滤光层与蓝色滤光层交替排列或是数组排列而成，此部份端视使用者的需求与设计而定。此外，彩色滤光层120的颜色并不仅限于红色、绿色与蓝色，其也可以是采用由三种颜色所调和出来的色彩。

另外，导电遮光层130对应于基板110的画素区域112的周围，如图1与图2所示，但不限于网状结构(Mesh black matrix)，亦可为栅状或是其它形式，端视使用者需求及设计而定。在本实施例中，导电遮光层130对应于画素区域112上的位置可以是采用一般黑矩阵与彩色滤光层所对应的相对位置。举例而言，对应画素数组的彩色滤光层120的颜色排列依序为红色滤光层、绿色滤光层与蓝色滤光层，则导电遮光层则可以是位于这些颜色滤光层之间，因此整体排列由左至右例如为红色滤光层、导电遮光层、绿红色滤光层、导电遮光层与蓝色滤光层。换言之，上述所定义的周围系指导电遮光层130可以环绕每一颜色滤光层120，如图1所示，但不以此为限。

在本实施例中，画素结构100更可包括一平坦层192，位于彩色滤光层120与导电遮光层130之间，如图2所示。平坦层192的材质可以是绝缘材料、介电材料、有机材料或是无机材料，其中平坦层192除了可使表面的维持较佳的平整度外，亦可避免导电遮光层130与彩色滤光层120二者的材料互相污染。另外，在本实施例中，彩色滤光层120是位于基板110上，且导电遮光层130是位于彩色滤光层120的上方，如图2所示。

请继续参考图1与图2，缓冲层140覆盖导电遮光层130以及彩色滤光层120，在此所谓的覆盖，并非只限直接接触其上，亦可是在其上方的解释，例如：缓冲层140覆盖彩色滤光层120是指缓冲层140在彩色滤光层120之上。以下对于覆盖一词，亦是相同的解释。在本实施例中，缓冲层140的材料可以是采用绝缘材料、介电材料、有机材料或是无机材料，如：二氧化硅或氮化硅，如此一来可避免后续的电子组件形成于基板上时会与导电遮光层电性连接而导致短路(short)。另外，扫描线150、数据线160与主动组件170位于缓冲层140上，且主动组件170会与扫描线150以及数据线160电性连接，如图1与图2所示。在本实施例中，主动组件170例如是一薄膜晶体管，其可包括有一源极172、一栅极174以及一漏极176，其中源极172可与数据线160电性连接，而栅极174则可与扫描线150电性连接。另外，在本实施例中，主动组件170可与上述的导电遮光层130至少部份重叠，如图1与图2所示。

画素电极180位于缓冲层140之上，并且与主动组件170电性连接，其中画素电极180与导电遮光层130之间具有一重叠区域P1以构成一储存电容器C1，如图1与图2所示。在本实施例中，画素结构100更可包括有一保护层194，其中保护层194覆盖主动组件170以及缓冲层140，如图2所示。详细而言，位于画素电极180与导电遮光层130之间的保护层194与缓冲层140可用来作为储存电容器C1的一电容介电层，如此一来，画素结构100便可依据导电遮光层130与画素电极180所重叠的区域的大小而可相对应地设计出具有较大的储存电容值的画素结构100。或者是说，本实施例的导电遮光层130除了可作为一般黑矩阵的用途之外，还可通过其导电的特性及其与部分画素电极180部分重叠的区域用来而作为画素结构100的储存电容，如此便可省略传统使用共享电极作为储存电容的设计，而提升本实施例的画素结构100的开口率。

在本实施例中，上述的画素电极180例如是采用透光导电材质，而主动组件170主要是通过控制施加于栅极174的电压，而可决定是位于数据线160的电子讯号是否可依序通过源极172、漏极176而传递画素电极180上并对上述的储存电容器C1进行充电，其中关于主动组件与画素电极的作动方式为所属技术领域中具有通常知识者所周知的技术，故在此不加以描述。

基于上述可知，本实施例的画素结构100可通过将导电遮光层130对应设置于画素区域112的周围，并使画素电极180与导电遮光层130之间具有一重叠区域P1而构成画素结构100的储存电容器C1。如此一来，导光遮光层130除了可具有一般用于显示技术上的黑矩阵的用途外，其亦通过与画素电极180部分重叠而具有储存电容器的功用，如此将可省略传统采用共享电极用来作为储存电容的设计，从而可提升本实施例的画素结构100的开口率。又或者是，画素结构100亦可以具有传统以共享电极作为储存电容的设计，并再加上本实施例的导电遮光层130与画素电极180所构成的储存电容器C1，而可使得本实施例的画素结构100相较传统的画素结构而可具有较大的储存电容值，进而可具有较佳的电性表现。

图3A至图3G为沿图1的AA’线所绘示的画素结构的剖面流程示意图。请先参考图3A，首先，提供一上述的基板110，其中基板110上具有多个画素区域112，且基板110的材质可参考上述说明。

接着，在基板110上形成一上述的彩色滤光层120，其中彩色滤光层120对应这些画素区域112，如图3B所示。在本实施例中，彩色滤光层120的的颜色配置方式可参考上述说明，在此不再赘述。另外，形成彩色滤光层120的方式例如是用喷墨头以喷印的方式依序或同时将红、绿、蓝等不同颜色的彩色颜料喷印于对应的画素区域112内或是使用黄光制程加以定义红、绿、蓝等不同颜色的色阻。此外，在形成彩色滤光层112之后，可进一步依序或同时对彩色颜料进行固化，使得彩色滤光层112中所含的溶剂挥发。需要说明的是，上述仅为举例说明彩色滤光层120可能的实施方式，并不限于此。

然后，可选择性地形成上述的平坦层192于彩色滤光层120上，藉以覆盖彩色滤光层120，如图3B所示。在另一实施例中，亦可不形成平坦层192于彩色滤光层120上，而直接地进行如后续的图3C所绘示的步骤，本实施例仅为举例说明，非仅限于图式所绘示的步骤。

而后，在基板110上的这些画素区域112的周围形成一上述的导电遮光层130，如图3C所示。在本实施例中，导电遮光层130可以采用黑色或深色的导电材质，如金属，但不限于此。但凡可导电及可遮光的材料皆为导电遮光层130可能的实施方式，当然，对应于导电遮光层130的材料不同，其所可能形成的方式亦有所不同。举例而言，导电遮光层130若是采用一般导电遮光金属，则其可采用如溅镀(sputtering)、蒸镀(evaporation)或是其它适当的沉积技术。

接着，在基板上形成一上述的缓冲层140，以覆盖导电遮光层130以及彩色滤光层120，如图3D所示。在本实施例中，缓冲层140的材质可参考上述说明，而形成缓冲层140的方式可以采用化学气相沉积法或是其它适合的制程的方式，如：网版印刷、涂布、喷墨、能量源处理等。

之后，在缓冲层140上形成多条上述扫描线150、多条上述数据线160以及与这些扫描线150及这些数据线160电性连接的多个上述主动组件170，如图3E所示。在本实施例中，主动组件170除了可包含有前述的源极172、栅极174及漏极176外，且具有栅极介电层178。另外，图3E因仅绘示画素数组的其中的一画素结构100，因此仅可观察出一条扫描线150、一条数据线160与一主动组件170，而画素数组即所谓多个画素结构100数组排列而成，其中关于画素结构的数组排列的方式为所属技术领域中具有通常知识者所周知的技术，故在此不加以描述。此外，本实施例的主动组件170系以顶栅极薄膜晶体管作为举例说明，其中因形成顶栅极薄膜晶体管的技术同样地为所属技术领域中具有通常知识者所周知的技术，故在此亦不加以描述。

接着，于进行后续的画素电极180的步骤前，可选择性地形成上述的保护层194于缓冲层140上，以覆盖主动组件170以及缓冲层140。在本实施例中，保护层194的用途除了可保护主动组件170外，位于画素电极180与导电遮光层130之间的保护层194与缓冲层140可用来作为上述的储存电容器C1的一电容介电层。

然后，在缓冲层140上形成多个上述的画素电极180，其中每一画素电极180与其中一个主动组件170电性连接，且每一画素电极180与导电遮光层130之间具有一上述的重叠区域P1而可构成一上述的储存电容器C1，如图3G所示。在本实施例中，形成画素电极180的方式可以是使用微影蚀刻制程。举例而言，可先在缓冲层140上全面形成一透明电极材料层(未绘示)，其中，形成透明电极材料层的方法可以是溅镀法(sputtering)或是蒸镀法(evaporation)。接着，使用微影蚀刻制程图案化透明电极材料层以形成画素电极180于特定区域上。当然，上述形成透明电极材料层的方法仅为举例，并不用以限定本发明，亦可使用其它适合的制程的方式，如：网版印刷、涂布、喷墨、能量源处理等。至此大致可完成一种如图2所绘示的画素结构100。

在本实施例中，在基板110上形成彩色滤光层120时，更包括在基板110的周边形成一对位图案T1，如图3H所示，其中对位图案T1主要是在进行后续的微影蚀刻制程时用来进行对位使用。详细而言，当形成导电遮光层130于基板110上时，其形成步骤可以包括以下步骤。首先，可利用一荫罩幕M1以于基板110上先沉积一导电层(未绘示)，其中导电层会暴露出前述的对位图案。接着，再对导电层进行一图案化制程，即可形成如图3C所示的导电遮光层130。需要说明的是，若是采用荫罩幕的制作方式时，则可避免对位图案被导电层所覆盖，而使得对位图案变得不清晰，而于后续的制程造成对位上的困难。

值得一提的是，在完成图3A～图3B或者是完成图3A～图3C的步骤后通常即为完成一般的彩色滤光基板的制作步骤。换言的，本实施例的画素结构100除了可为一种画素数组位于彩色滤光基板上(array on color filter，AOC)的形式外，亦可单纯于制作过程中，形成另一彩色滤光基板。

需要说明的是，若于本实施例的基板110的对向配置有一对向基板114与一配置于对向基板114上的一共享电极116，则可形成一种显示面板，若于对向基板114与基板110之间注入有一液晶层，可形成一种液晶显示面板。

另外，图4A与图4B分别为依据图2所绘示的画素结构采用其它可能的光学结构的剖面示意图。举例而言，若为了使画素结构应用于显示面板而可呈现较高的观赏视角时，则可对画素结构100a采用垂直配向模式(vertical alignment mode，VA mode)的设计，意即画素结构100a可更包括有一配向图案层196，其中配向图案196可设置于对向基板114的共享电极116上，如图4A所示。在另一未绘示的实施例中，图4A所绘示的配向图案196亦可设置于画素电极180上。在另一未绘示的实施例中，图4A所绘示的配向图案196亦可同时设置于画素电极180上及对向基板114的共享电极116上，此部份可视乎使用者的需求而定，本发明并不以此为限。另外，图4A虽以三角形作为配向图案196的举例说明，但本发明并不以此为限，配向图案196也可以是圆柱形、椭圆柱形、方形，正方形、长条形或是其它适当的形状。

此外，除了可采用垂直配向模式的设计，亦可对画素结构100b采用边缘电场转换模式(Fringe Field Switching Mode，FFS mode)以使其应用于显示面板时可呈现较佳的观赏视角。换言之，画素结构100b可更包括一绝缘层198a及一共享电极图案层198b，其中绝缘层198a覆盖画素电极180，而共享电极图案层198b位于绝缘层198a上，如图4B所示。

于上述的画素结构100、100a、100b中，主动组件170是以顶栅极晶体管作为举例说明，且导电遮光层130皆位于主动组件的下方。于后续的实施例中，主动组件270亦可以采用如图5所绘示的底栅极晶体管作为实施方式，且导电遮光层230可位于主动组件270的上方。

需要说明的是，于画素结构100b中，由于共享电极图案层198b的功用类似于前述的共享电极116的功用，因此，于画素结构100b中，对向基板114无须配置有共享电极116，则可形成一种显示面板。同样地，若于对向基板114与基板110之间注入有一液晶层(未标示)，可形成一种液晶显示面板。

图5为本发明另一实施例的画素结构的剖面示意图。请参考图5，本实施例的画素结构200包括一基板210、一彩色滤光层220、一扫描线250、一数据线260、一主动组件270、一画素电极280、一缓冲层240及一导电遮光层230。画素结构200与上述的画素结构100概念相似，惟二者不同在于，主动组件270是以底栅极晶体管作为实施范例，且导电遮光层230位于主动组件270与画素电极280的上方，而缓冲层240亦为位于画素电极280的上方。详细而言，缓冲层240覆盖画素电极280，而导电遮光层230设置于缓冲层240上并对应于画素区域212的周围，其中画素电极280与导电遮光层230之间具有一重叠区域P1而可构成一储存电容器C1。

换言之，本实施例的导电遮光层230同样地可用来作为一般黑矩阵的用途外，亦可通过其具有导电的特性及其会与部分画素电极280部分重叠的区域而用来作为画素结构200的储存电容，如此同样地可省略传统使用共享电极作为储存电容的设计，而提升本实施例的画素结构200的开口率。在本实施例中，主动组件与导电遮光层至少部份重叠。在本实施例中，画素结构200亦可更包括有一平坦层292，其中平坦层292覆盖彩色滤光层220。

基于上述可知，本实施例的画素结构200与画素结构100所采用的概念相同，惟二者是以不同的结构来达到目的，因此，画素结构200具有上述画素结构100所提及的优点，在此便不再赘述。

另外，图6A～图6E为图5所绘示的画素结构的剖面流程示意图。由于画素结构200与画素结构100二者相似，因此二者的部分步骤亦相同，换言之，于完成图3A～图3B的步骤后则可形成如图6A所绘示的结构。接着，在于图6A所绘示的彩色滤光层220的上方形成多条扫描线250、多条数据线260以及与这些扫描线250及这些数据线260电性连接的多个主动组件270，如图6B所绘示。在本实施例中，形成扫描线250、数据线260以及主动组件270的方式，可参考上述的图3E的说明，在此不再赘述。

接着，于进行后续的画素电极280的步骤前，可选择性地形成保护层294于主动组件270上，以覆盖主动组件270，如图6C所示。在本实施例中，保护层294的用途可以保护主动组件270。

接着，在彩色滤光层220的上方形成多个画素电极280，其中每一画素电极280与其中一个主动组件270电性连接，如图6D所绘示。在本实施例中，形成画素电极280的方式相似于前述形成画素电极180的方式，相关描述可参考图3G的步骤的说明，在此不再赘言。

之后，形成一缓冲层240，以覆盖这些主动组件270以及这些画素电极280，如图6E所示。在本实施例中，缓冲层240的材质可参考缓冲层140的材质说明，而形成缓冲层240的方式可以采用化学气相沉积法或是其它适合的制程的方式，如：网版印刷、涂布、喷墨、能量源处理等。

然后，在缓冲层240上的这些画素区域212的周围形成一导电遮光层230，其中每一画素电极280与导电遮光层230之间具有一重叠区域P1以形成一储存电容器C1，如图5所示。在本实施例中，上述形成导电遮光层230于缓冲层240上的步骤可以包括以下步骤。首先，可利用一荫罩幕(未绘示)(shadow mask)以于缓冲层240上先沉积一导电层(未绘示)，其中导电层会暴露出前述的对位图案。接着，再对导电层进行一图案化制程，以形成上述导电遮光层230，如图5所示。至此大致可完成如图5所绘示的一种画素结构200。

值得一提的是，画素结构200亦可采用如图4A与图4B的设计方式，藉以提高其在应用于显示面板时而可呈现出较佳的可观赏视角。

图7为本发明又一实施例的画素结构的剖面示意图。请参考图7，本实施例的画素结构300包括一基板310、一彩色滤光层320、一扫描线350、一数据线360、一主动组件370、一缓冲层340、一导电遮光层330、一平坦层392及一画素电极380。画素结构300与上述的画素结构200的结构相似，二者皆是以底栅极晶体管作为实施范例，惟二者不同处在于，画素结构300是先形成导电遮光层330于基板310上，而后再形成画素电极380于基板310上作为实施范例；而上述的画素结构200则是以先形成画素电极280于基板210上，而后再形成导电遮光层230于基板210上作为实施范例。换言的，本实施例的画素结构300可通过调整上述的画素结构200中的导电遮光层230与画素电极280的形成顺序而形成的，且于本实施例中，画素电极380与导电遮光层330之间的重叠区域同样地可构成储存电容器C1。因此，本实施例的导电遮光层330除了可用来作为一般黑矩阵的用途外，亦可通过其具有导电的特性及其会与部分画素电极380部分重叠的区域而用来作为画素结构300的储存电容，如此同样地可省略传统使用共享电极作为储存电容的设计，而提升本实施例的画素结构300的开口率。

基于上述可知，本实施例的画素结构300与画素结构200所采用的概念相同，惟二者是通过不同顺序的膜层堆栈来达到目的，因此，画素结构300具有上述画素结构200所提及的优点，在此便不再赘述。

值得一提的是，画素结构300的导电遮光层330除了可位于画素区域312之外围外，其亦可位于画素区域312内，且位于画素区域312内的导电遮光层330与画素电极380之间具有重叠区域亦可构成储存电容器C1，从而可更进一步地提升画素结构300的储存电容值。惟须注意的是，位于画素区域312内的导电遮光层330的面积大小将会影响画素结构的开口率，因此，导电遮光层330占据画素区域312内的面积需视乎使用者的需求与设计而定，上述仅是举例说明导电遮光层330尚具有其它可能变化的实施形态，但并非用以限制本发明。

另外，本实施例的画素结构300更可包括有一覆盖层410与一缓冲层420，其中覆盖层410配置于彩色滤光层320上，而缓冲层420配置于覆盖层410，如图7所示。

另外，由于画素结构300仅是调整画素结构200中导电遮光层230与画素电极280的形成顺序，因此关于画素结构300的制作方法仅针对二者不同的步骤进行说明。

在完成图6B的步骤后，可接着形成缓冲层340以覆盖这些主动组件370，并于缓冲层340上的这些画素区域312的周围形成导电遮光层330。之后，形成平坦层392以覆盖导电遮光层330，并于平坦层330上且位于彩色滤光层320的上方形成多个画素电极380，其中每一画素电极380会与其中一个主动组件370电性连接，且每一画素电极380与导电遮光层330之间具有重叠区域可构成前述的储存电容器C1。至此大致可完成如图7所绘示的一种画素结构300，其中关于彩色滤光层320、扫描线350、数据线360、主动组件370、缓冲层340、导电遮光层330、平坦层392及画素电极380的形成方式与材料，可参考前述的说明，在此不再赘述。

值得一提的是，画素结构300亦可采用如图4A及其各种不同的设计选择与图4B的设计方式，藉以提高其在应用于显示面板时而可呈现出较佳的可观赏视角。

综上所述，本发明的画素结构及画素数组的制造方法至少具有下列优点。首先，可通过将导电遮光层对应设置于画素区域的周围，并使画素电极与导电遮光层之间具有一重叠区域而构成画素结构的储存电容器。如此，导光遮光层除了可具有一般用于显示技术上的黑矩阵的用途外，亦可通过与画素电极部分重叠而具有储存电容器的功用。换言的，可通过省略传统采用共享电极用来作为储存电容的设计，而使得画素结构具有较高的开口率。

另外，本发明的画素结构若是具有传统采用共享电极作为储存电容的设计时，再加上本实施例的导电遮光层与部分画素电极所构成的储存电容器，将可使得本发明的画素结构相较传统的画素结构而可具有较大的储存电容值，从而可具有较佳的电性表现。再者，本发明亦提供一种制作出上述的画素结构及其数组的方法。

惟以上所述者，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围，即大凡依本发明申请专利范围及发明说明内容所作的简单的等效变化与修饰，皆仍属本发明专利涵盖的范围内。另外本发明的任一实施例或申请专利范围不须达成本发明所揭露的全部目的或优点或特点。此外，摘要部分和标题仅是用来辅助专利文件搜寻的用，并非用来限制本发明的权利范围。

Claims (29)

1.一种画素结构，包括：

一基板，其具有一画素区域；

一彩色滤光层，对应于该基板的该画素区域；

一导电遮光层，对应于该基板的该画素区域的周围；

一缓冲层，覆盖该导电遮光层以及该彩色滤光层；

一扫描线以及一数据线，位于该缓冲层上；

一主动组件，位于该缓冲层上并与该扫描线以及该数据线电性连接；以及

一画素电极，位于该缓冲层上，并且与该主动组件电性连接，其中该画素电极与该导电遮光层之间具有一重叠区域以构成一储存电容器。

2.根据权利要求1所述的画素结构，其特征在于，该主动组件与该导电遮光层至少部份重叠。

3.根据权利要求1所述的画素结构，其特征在于，更包括一保护层，覆盖该主动组件以及该缓冲层，其中位于该画素电极与该导电遮光层之间的该保护层与该缓冲层是作为该储存电容器的一电容介电层。

4.根据权利要求1所述的画素结构，其特征在于，该彩色滤光层是位于该基板上，且该导电遮光层是位于该彩色滤光层的上方。

5.根据权利要求4所述的画素结构，其特征在于，更包括一平坦层，位于该彩色滤光层与该导电遮光层之间。

6.根据权利要求1所述的画素结构，其特征在于，更包括：

一绝缘层，覆盖该画素电极；以及

一共享电极图案层，位于该绝缘层上。

7.一种画素结构，包括：

一基板，其具有一画素区域；

一彩色滤光层，设置于该基板上并对应于该画素区域；

一扫描线以及一数据线，位于该彩色滤光层的上方；

一主动组件，位于该彩色滤光层的上方并与该扫描线以及该数据线电性连接；

一画素电极，位于该彩色滤光层的上方并且与该主动组件电性连接；

一缓冲层，覆盖该画素电极；以及

一导电遮光层，设置于缓冲层上并对应于该画素区域的周围，其中该画素电极与该导电遮光层之间具有一重叠区域以构成一储存电容器。

8.根据权利要求7所述的画素结构，其特征在于，该主动组件与该导电遮光层至少部份重叠。

9.根据权利要求7所述的画素结构，其特征在于，更包括一平坦层，覆盖该彩色滤光层。

10.根据权利要求7所述的画素结构，其特征在于，更包括：

一绝缘层，覆盖该画素电极；以及

一共享电极图案层，位于该绝缘层上。

11.一种画素数组的制造方法，包括：

提供一基板，该基板上具有多个画素区域；

在该基板上形成一彩色滤光层，其对应该些画素区域；

在该基板上的该些画素区域的周围形成一导电遮光层；

在该基板上形成一缓冲层，以覆盖该导电遮光层以及该彩色滤光层；

在该缓冲层上形成多条扫描线、多条数据线以及与该些扫描线及该些数据线电性连接的多个主动组件；

在该缓冲层上形成多个画素电极，其中每一画素电极与其中一个主动组件电性连接，且每一画素电极与该导电遮光层之间具有一重叠区域以构成一储存电容器。

12.根据权利要求11所述的画素数组的制造方法，其特征在于，在该基板上形成该彩色滤光层时，更包括在该基板的周边形成一对位图案。

13.根据权利要求12所述的画素数组的制造方法，其特征在于，在该基板上形成该导电遮光层的步骤包括：

利用一荫罩幕(shadow mask)以于该基板上沉积一导电层，该导电层暴露出该对位图案；以及

对该导电层进行一图案化制程，以形成该导电遮光层。

14.根据权利要求11所述的画素数组的制造方法，其特征在于，在形成该些画素电极的前，更包括形成一保护层，以覆盖该主动组件以及该缓冲层，其中位于该画素电极与该导电遮光层之间的该保护层与该缓冲层是作为该储存电容器的一电容介电层。

15.根据权利要求11所述的画素数组的制造方法，其特征在于，更包括形成一平坦层，以覆盖该彩色滤光层。

16.根据权利要求11所述的画素数组的制造方法，其特征在于，在形成该些画素电极之后，更包括：

形成一绝缘层，以覆盖该些画素电极；以及

在每一画素电极上方的该绝缘层上形成一共享电极图案层。

17.一种画素数组的制造方法，包括：

提供一基板，该基板上具有多个画素区域；

在该基板上形成一彩色滤光层，其对应该些画素区域；

在该彩色滤光层的上方形成多条扫描线、多条数据线以及与该些扫描线及该些数据线电性连接的多个主动组件；

在该彩色滤光层的上方形成多个画素电极，其中每一画素电极与其中一个主动组件电性连接；

形成一缓冲层，以覆盖该些主动组件以及该些画素电极；以及

在该缓冲层上的该些画素区域的周围形成一导电遮光层，其中每一画素电极与该导电遮光层之间具有一重叠区域以构成一储存电容器。

18.根据权利要求17所述的画素数组的制造方法，其特征在于，在该基板上形成该彩色滤光层时，更包括在该基板的周边形成一对位图案。

19.根据权利要求18所述的画素数组的制造方法，其特征在于，该缓冲层上形成该导电遮光层的步骤包括：

利用一荫罩幕(shadow mask)以于该缓冲层上沉积一导电层，该导电层暴露出该对位图案；以及

对该导电层进行一图案化制程，以形成该导电遮光层。

20.根据权利要求17所述的画素数组的制造方法，其特征在于，更包括形成一平坦层，以覆盖该彩色滤光层。

21.根据权利要求17所述的画素数组的制造方法，其特征在于，在形成该些画素电极之后，更包括：

形成一绝缘层，以覆盖该些画素电极；以及

在每一画素电极上方的该绝缘层上形成一共享电极图案层。

22.一种画素结构，包括：

一基板，其具有一画素区域；

一彩色滤光层，设置于该基板上并对应于该画素区域；

一扫描线以及一数据线，位于该彩色滤光层的上方；

一主动组件，位于该彩色滤光层的上方并与该扫描线以及该数据线电性连接；

一缓冲层，覆盖该主动组件；

一导电遮光层，设置于该缓冲层上并对应于该画素区域的周围；

一平坦层，覆盖于该导电遮光层上；以及

一画素电极，设置于该平坦层上并位于该彩色滤光层的上方，且该画素电极与该主动组件电性连接，其中该画素电极与该导电遮光层之间具有一重叠区域以构成一储存电容器。

23.根据权利要求22所述的画素结构，其特征在于，设置于该缓冲层之上的该导电遮光层位于该画素区域的周围及画素区域内，且位于该画素区域内的该导电遮光层与该画素电极之间具有该重叠区域以构成该储存电容器。

24.根据权利要求22所述的画素结构，其特征在于，该主动组件与该导电遮光层至少部份重叠。

25.根据权利要求22所述的画素结构，其特征在于，更包括：

一绝缘层，覆盖该画素电极；以及

一共享电极图案层，位于该绝缘层上。

26.一种画素数组的制造方法，包括：

提供一基板，该基板上具有多个画素区域；

在该基板上形成一彩色滤光层，其对应该些画素区域；

在该彩色滤光层的上方形成多条扫描线、多条数据线以及与该些扫描线及该些数据线电性连接的多个主动组件；

形成一缓冲层，以覆盖该些主动组件；

在该缓冲层上的该些画素区域的周围形成一导电遮光层；

形成一平坦层，以覆盖该导电遮光层；以及

于该平坦层上并位于该彩色滤光层的上方形成多个画素电极，其中每一画素电极与其中一个主动组件电性连接，且每一画素电极与该导电遮光层之间具有一重叠区域以构成一储存电容器。

27.根据权利要求26所述的画素数组的制造方法，其特征在于，在该基板上形成该彩色滤光层时，更包括在该基板的周边形成一对位图案。

28.根据权利要求27所述的画素数组的制造方法，其特征在于，该缓冲层上形成该导电遮光层的步骤包括：

利用一荫罩幕(shadow mask)以于该缓冲层上沉积一导电层，该导电层暴露出该对位图案；以及

对该导电层进行一图案化制程，以形成该导电遮光层。

29.根据权利要求26所述的画素数组的制造方法，其特征在于，在形成该些画素电极之后，更包括：

形成一绝缘层，以覆盖该些画素电极；以及

在每一画素电极上方的该绝缘层上形成一共享电极图案层。

Images