JP807H - マトリクス型表示装置 - Google Patents
マトリクス型表示装置Info
- Publication number
- JP807H JP807H JP807H JP 807 H JP807 H JP 807H JP 807 H JP807 H JP 807H
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- electrode lines
- tft array
- display device
- matrix type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、たとえば石英ガラスなどの透明絶縁基板上
に形成される複数個のゲート電極線、およびこのゲート
電極線と直交する複数個のソースまたはドレイン電極線
よりなるマトリクス配線を有し、その交点にＴＦＴ（薄
膜トランジスタ）などのスイッチ、信号蓄積コンデンサ
および画素電極などを形成したＴＦＴアレイのパターン
形成精度を高めたマトリクス型表示装置に関する。 〔従来の技術〕 第１図はＴＦＴアレイ表示部の画素の構成を示すもので
あり、第２図はＴＦＴアレイを用いたマトリクス型表示
装置の構成を説明するための断面図。 この第１図、第２図において、ＴＦＴアレイ８は複数個
のゲート電極線１、およびこのゲート電極線１に直交す
るソース電極線２とを備えており、その交点にたとえば
ＴＦＴ４などのスイッチが形成され、そのドレイン電極
３に画素電極５が接続されている。なお、６は信号蓄積
コンデンサである。 また、マトリクス型表示装置12は、第２図から明らかな
ように前記ＴＦＴアレイ８を形成したＴＦＴアレイ基板
９と、これと対向する透明導電膜10などを形成した対向
電極基板11との間に、たとえば、液晶などの表示材料７
が挟持された構造となっている。 引き続き従来のＴＦＴアレイ、マトリクス型表示装置12
を第３図ないし第７図により説明する。第３図はＴＦＴ
アレイ８の構成の説明図、第４図は従来のＴＦＴアレイ
の表示部のパターン状態図、第５図は第４図のＡ−Ａ′
線の断面図、第６図はパターン形成を説明する理想的な
状態図、第７図は従来のＴＦＴアレイのパターン形成の
状態を説明するための図である。 以下、その詳細を説明する。ＴＦＴアレイ８はたとえ
ば、石英ガラスなどの透明絶縁基板などよりなるＴＦＴ
アレイ基板９の表面に、まずゲート電極線１の形成を、
たとえばA1などをスパッタ法などで全面成膜し、大型の
一括露光マスクを用いた写真製版法により、フォトレジ
ストを形成し、ゲート電極線形成用フォトマスクを用
い、各マスク間のマスク合せをし、露光し、現像してレ
ジストパターンを形成する。この後A1をエッチングし
て、所望形状のゲート電極線１を形成する。 以下同様にして、ゲート絶縁膜15、アモルファス、シリ
コンなどの半導体16、ソース電極線２およびドレイン電
極３、保護膜17、ＩＴＯなどよりなる画素電極５など
を、各マスク間の重ね合わせを実施して形成し、ＴＦＴ
アレイ８が完成する。 次に、前述のＴＦＴアレイ８、およびマトリクス型表示
装置12の作用動作を第３図〜第７図を参照して説明す
る。第６図、第７図は第３図に示したＴＦＴアレイ８の
特に高解像なパターン形成を必要とする多数の画素の集
積より構成される表示エリア部のパターン形成を一般化
して説明するための図であり、第６図(a)、第７図(a)は
平面図で、第６図(b)、第７図(b)はそれぞれ第６図(a)
のＢ−Ｂ′線、第７図(a)のＣ−Ｃ′線の断面図であ
る。 ＴＦＴアレイ８は通常、ゲート電極線１、ソース電極線
２などの各構成要素部を形成するために約５〜10枚のフ
ォトマスク（以下マスクと称する）が用いられる。 この各マスクの不完全性に基づく、各マスク間のオーバ
レイの他、パターンのエッジ荒さ、パターンの線幅変
動、ＴＦＴアレイ基板９の歪みなどに起因した誤差要因
より生じるレジストレーション不良によるＴＦＴアレイ
８の欠陥は多くの場合、パターンのエッジの状態に起因
して発生するものである。 第６図(a)、第６図(b)には一般化して反図形のパターン
Ｘと正図形のパターンＹとの二枚のマスクのレジストレ
ーションの理想的な状態を示したものであり、この場合
のエッジマージンＭは、Ｍ＝Ｘ−Ｙ／２で表わされる。 ところが、実際のパターン形成においては、第７図
(a)、第７図(b)に示すように、マスク上におけるパター
ン位置のずれとマスク間の重ね合わせのズレが重畳され
たパターン位置精度Ｏ，パターン幅変動Ｌ，およびエッ
ジ荒さＥなどが生じ、実際のパターン形成におけるエッ
ジマージンＭ１はＭ１＝Ｘ−Ｙ／２−（Ｏ＋Ｌ＋Ｅ）に
減少する。なお、第６図(a)、第７図(a)のＬ（Ｘ）はＸ
マスクの中心線、Ｌ（Ｙ）はＹマスクの中心線である。 また、実際のマスクのパターン設計において、パターン
の最小線幅または最小フィーチャーサイズは、前述の理
想的な状態におけるエッジマージンＭに近い値に設定さ
れる。 一方、マトリクス型表示装置は、たとえばマン、マシン
のインタフェースの役割を果たし、表示情報量の増大の
要求から、大画面かつ高解像度なものが要求される反
面、通常の半導体素子用のシリコンウェハの最大口径約
150mm（６”）以上においては、パターン形成の基準と
なるマスクに高精度なものがなく、最小線幅または最小
フィーチャーサイズで約30μｍが限界である。 このマスクパターンをＴＦＴアレイ基板９上にパターン
を転写するのに必要な、たとえばマスクアライナなどの
装置の解像度も前述のシリコンウエハの口径以上では約
30μｍが限界となっている。 また、ＴＦＴアレイ８を用いたマトリクス型表示装置12
では、第４図に示すようにＴＦＴ４が通常不透明材料で
構成され、表示特性上欠陥部分となり、表示画素の開口
率（画素電極面積／画素面積）を増大させるために、Ｔ
ＦＴ４などは可能な限り、小面積に形成することが必要
であるが、前述のパターン形成の微細化に対する制約条
件で決定され、開口率は約30％が上限となる。 さらに、大面積の一括露光マスク上における、大きな距
離にかけてのパターン位置の誤差すなわち座標位置精度
の誤差要因も大きく画面サイズが150mm以上では10μｍ
以上の値となる。 加えて、各マスク間のオーバレイに関し、大型マスク基
板、およびＴＦＴアレイ基板９との熱膨張に伴なうパタ
ーン座標位置精度の誤差要因を回避するために厳密なる
温度管理が必要である。 以上に説明したように、従来の大型のＴＦＴアレイ、マ
トリクス型表示装置は大型の一括露光マスクを用い、一
括露光法による写真製版法によりパターンを形成してい
るために、特に大型のＴＦＴアレイ８のパターン形成精
度が、マスクおよびＴＦＴアレイ基板９の大型化に伴な
い、パターンの位置精度、パターン幅変動、およびエッ
ジ荒さなどの誤差要因が増大し、パターン設計の基準と
なる最小線幅または最小フィーチャーサイズが約30μｍ
となり、高解像度化が至難である。 また、表示性能を左右する開口率の上昇が不可能である
とともに、大きな距離にかけてのパターンの座標位置精
度の悪さに基づくパターン不良などにより、画素の生存
率が低く、表示性能の高いＴＦＴアレイ、およびマトリ
クス型表示装置が高い歩留りで得られない欠陥を有して
いる。 〔発明の概要〕 この発明は、かかる欠点を改善する目的でなされたもの
で、ＴＦＴアレイを、特に高解像なパターン形成を要求
する表示エリア部と比較的低解像なパターン形成で目的
が達成できる周辺リードアウト部とに二大別し、各部の
要求に見合ったパターン形成を実施し、大型、高解像度
でかつ開口率の高い、表示性能の良好でかつ高い歩留り
のマトリクス型表示装置を提案するものである。 〔発明の実施例〕 以下、この発明のマトリクス型表示装置の実施例につい
て図面に基づき説明する。第８図〜第16図はその一実施
例を示す図である。 第８図はＴＦＴアレイ８の周辺リードアウト部を示す平
面図であり、第９図はＴＦＴアレイ８の表示エリア部を
示す平面図である。また第10図、第11図はこの発明に適
用されるパターン形成法の一例を示すものであり、第10
図は４等分割の例、第11図は９等分割の例を示してい
る。 第12図(a)はこの発明におけるパターン形成を示す平面
図であり、第12図(b)は第12図(a)のＤ−Ｄ′線の断面
図、第13図はこの発明における表示エリア部のパターン
形成を説明するための図であり、第14図は第13図Ｅ−
Ｅ′線の断面図、また、第15図はこの発明における周辺
リードアウト部を示すものであり、第16図は第15図Ｆ−
Ｆ′線の断面図である。 この第８図〜第16図において、第１図〜第７図(b)と同
一部分には同一符号を付して述べる。 ＴＦＴアレイ８は、たとえば石英ガラスなどの透明絶縁
基板などよりなるＴＦＴアレイ基板９の表面に全面まず
ゲート電極線１の形成を、たとえばA1などをスパッタ法
などで成膜する。 その後、特に高解像度のパターン形成を要求する多数の
画素の集積により構成される表示エリア部14のパターン
形成を、第10図、第11図に示したように表示エリア部14
を小型高解像マスク、および高解像一括露光が可能なサ
イズの範囲内で等分割し、小型高解像マスクを用いたス
テップアンドリピート法で形成し、比較的低解像度のパ
ターン形成で目的が達成できる周辺リードアウト部13の
パターン形成は大型マスクを用いた一括露光法で形成す
る。 その後、レジストパターンを現像し、A1をエッチングし
て、所望形状のゲート電極線１を形成する。 以下同様にして、ゲート絶縁膜15、アモルファスシリコ
ンなどの半導体16、ソース電極線２、およびドレイン電
極３、保護膜17、ＩＴＯなどよりなる画素電極５などを
各マスク間の重ね合わせを実施して形成し、ＴＦＴアレ
イ８が完成する。なお、16は半導体膜、４はＴＦＴであ
る。 次に、この発明のマトリクス型表示装置の作用を説明す
る。この発明では、ＴＦＴアレイ８を最小線幅または最
小フィーチャーサイズで約５〜10μｍ、重ね合せ精度約
2.5μｍ以下の高解像度パターン形成が必要な表示エリ
ア部14を小型高解像マスクを用いたステップアンドリピ
ート法で形成し、最小線幅、または最小フィーチャーサ
イズで約30μｍ、重ね合せ精度約±５μｍ程度のパター
ン形成で目的が達成できる周辺リードアウト部13を大型
マスクを用いた一括露光法でパターン形成するように構
成している。 したがって、第12図(a)に示した、パターン形成を一般
化した反図形のパターンＸと正図形のパターンＹとの２
枚のマスクの例において、マスクの小型化により、マス
ク上におけるパターン位置のずれとマスク間の重ね合せ
のずれが重畳されたパターン位置精度Ｏ，パターン幅変
動Ｌ，およびエッジ荒さＥなどが減少し、エッジマージ
ンＭ２はＭ２≒Ｘ−Ｙ／２となり、従来例で説明した理
想的な状態の場合のエッジマージンＭに近似値となる。 ＴＦＴアレイ８のパターン設計におけるパターンの最小
線幅、または最小フィーチャーサイズは小型高解像マス
クの製作法に基づくパターン精度、たとえば電子ビーム
露光系で約２μｍであり、エッジマージンも約３μｍ程
度の設計が可能となり、開口率も70％以上に向上する。 また、たとえば、マン、マシンのインタフェースの役割
を果たすマトリクス型表示装置の、表示情報量の増大の
要求に対応した、大画面化、高解像度化への要求にも対
応が容易となる。 〔発明の効果〕 この発明は以上説明したように、ＴＦＴアレイを特に高
解像なパターン形成を要求する表示エリア部と比較的低
解像なパターン形成で目的が達成できる周辺リードアウ
ト部とに大別し、各部の要求に見合ったパターン形成を
行うようにしたので、大型のＴＦＴアレイのパターン形
成精度がパターンの位置精度、パターン幅変動、エッジ
荒さなどの誤差要因が低減でき、パターン設計の基準と
なる最小線幅、または最小フィーチャーサイズが約３μ
ｍ程度に設計できる。これにともない、高解像度化が容
易で、かつ表示性能を左右する画素の開口率を約70％以
上に増大することが可能となるばかりか高歩留りででき
る。 また、大きな距離にかけてのパターンの座標位置精度が
改良できる結果、画素の生存率が極めて高く表示性能を
高くできる。
に形成される複数個のゲート電極線、およびこのゲート
電極線と直交する複数個のソースまたはドレイン電極線
よりなるマトリクス配線を有し、その交点にＴＦＴ（薄
膜トランジスタ）などのスイッチ、信号蓄積コンデンサ
および画素電極などを形成したＴＦＴアレイのパターン
形成精度を高めたマトリクス型表示装置に関する。 〔従来の技術〕 第１図はＴＦＴアレイ表示部の画素の構成を示すもので
あり、第２図はＴＦＴアレイを用いたマトリクス型表示
装置の構成を説明するための断面図。 この第１図、第２図において、ＴＦＴアレイ８は複数個
のゲート電極線１、およびこのゲート電極線１に直交す
るソース電極線２とを備えており、その交点にたとえば
ＴＦＴ４などのスイッチが形成され、そのドレイン電極
３に画素電極５が接続されている。なお、６は信号蓄積
コンデンサである。 また、マトリクス型表示装置12は、第２図から明らかな
ように前記ＴＦＴアレイ８を形成したＴＦＴアレイ基板
９と、これと対向する透明導電膜10などを形成した対向
電極基板11との間に、たとえば、液晶などの表示材料７
が挟持された構造となっている。 引き続き従来のＴＦＴアレイ、マトリクス型表示装置12
を第３図ないし第７図により説明する。第３図はＴＦＴ
アレイ８の構成の説明図、第４図は従来のＴＦＴアレイ
の表示部のパターン状態図、第５図は第４図のＡ−Ａ′
線の断面図、第６図はパターン形成を説明する理想的な
状態図、第７図は従来のＴＦＴアレイのパターン形成の
状態を説明するための図である。 以下、その詳細を説明する。ＴＦＴアレイ８はたとえ
ば、石英ガラスなどの透明絶縁基板などよりなるＴＦＴ
アレイ基板９の表面に、まずゲート電極線１の形成を、
たとえばA1などをスパッタ法などで全面成膜し、大型の
一括露光マスクを用いた写真製版法により、フォトレジ
ストを形成し、ゲート電極線形成用フォトマスクを用
い、各マスク間のマスク合せをし、露光し、現像してレ
ジストパターンを形成する。この後A1をエッチングし
て、所望形状のゲート電極線１を形成する。 以下同様にして、ゲート絶縁膜15、アモルファス、シリ
コンなどの半導体16、ソース電極線２およびドレイン電
極３、保護膜17、ＩＴＯなどよりなる画素電極５など
を、各マスク間の重ね合わせを実施して形成し、ＴＦＴ
アレイ８が完成する。 次に、前述のＴＦＴアレイ８、およびマトリクス型表示
装置12の作用動作を第３図〜第７図を参照して説明す
る。第６図、第７図は第３図に示したＴＦＴアレイ８の
特に高解像なパターン形成を必要とする多数の画素の集
積より構成される表示エリア部のパターン形成を一般化
して説明するための図であり、第６図(a)、第７図(a)は
平面図で、第６図(b)、第７図(b)はそれぞれ第６図(a)
のＢ−Ｂ′線、第７図(a)のＣ−Ｃ′線の断面図であ
る。 ＴＦＴアレイ８は通常、ゲート電極線１、ソース電極線
２などの各構成要素部を形成するために約５〜10枚のフ
ォトマスク（以下マスクと称する）が用いられる。 この各マスクの不完全性に基づく、各マスク間のオーバ
レイの他、パターンのエッジ荒さ、パターンの線幅変
動、ＴＦＴアレイ基板９の歪みなどに起因した誤差要因
より生じるレジストレーション不良によるＴＦＴアレイ
８の欠陥は多くの場合、パターンのエッジの状態に起因
して発生するものである。 第６図(a)、第６図(b)には一般化して反図形のパターン
Ｘと正図形のパターンＹとの二枚のマスクのレジストレ
ーションの理想的な状態を示したものであり、この場合
のエッジマージンＭは、Ｍ＝Ｘ−Ｙ／２で表わされる。 ところが、実際のパターン形成においては、第７図
(a)、第７図(b)に示すように、マスク上におけるパター
ン位置のずれとマスク間の重ね合わせのズレが重畳され
たパターン位置精度Ｏ，パターン幅変動Ｌ，およびエッ
ジ荒さＥなどが生じ、実際のパターン形成におけるエッ
ジマージンＭ１はＭ１＝Ｘ−Ｙ／２−（Ｏ＋Ｌ＋Ｅ）に
減少する。なお、第６図(a)、第７図(a)のＬ（Ｘ）はＸ
マスクの中心線、Ｌ（Ｙ）はＹマスクの中心線である。 また、実際のマスクのパターン設計において、パターン
の最小線幅または最小フィーチャーサイズは、前述の理
想的な状態におけるエッジマージンＭに近い値に設定さ
れる。 一方、マトリクス型表示装置は、たとえばマン、マシン
のインタフェースの役割を果たし、表示情報量の増大の
要求から、大画面かつ高解像度なものが要求される反
面、通常の半導体素子用のシリコンウェハの最大口径約
150mm（６”）以上においては、パターン形成の基準と
なるマスクに高精度なものがなく、最小線幅または最小
フィーチャーサイズで約30μｍが限界である。 このマスクパターンをＴＦＴアレイ基板９上にパターン
を転写するのに必要な、たとえばマスクアライナなどの
装置の解像度も前述のシリコンウエハの口径以上では約
30μｍが限界となっている。 また、ＴＦＴアレイ８を用いたマトリクス型表示装置12
では、第４図に示すようにＴＦＴ４が通常不透明材料で
構成され、表示特性上欠陥部分となり、表示画素の開口
率（画素電極面積／画素面積）を増大させるために、Ｔ
ＦＴ４などは可能な限り、小面積に形成することが必要
であるが、前述のパターン形成の微細化に対する制約条
件で決定され、開口率は約30％が上限となる。 さらに、大面積の一括露光マスク上における、大きな距
離にかけてのパターン位置の誤差すなわち座標位置精度
の誤差要因も大きく画面サイズが150mm以上では10μｍ
以上の値となる。 加えて、各マスク間のオーバレイに関し、大型マスク基
板、およびＴＦＴアレイ基板９との熱膨張に伴なうパタ
ーン座標位置精度の誤差要因を回避するために厳密なる
温度管理が必要である。 以上に説明したように、従来の大型のＴＦＴアレイ、マ
トリクス型表示装置は大型の一括露光マスクを用い、一
括露光法による写真製版法によりパターンを形成してい
るために、特に大型のＴＦＴアレイ８のパターン形成精
度が、マスクおよびＴＦＴアレイ基板９の大型化に伴な
い、パターンの位置精度、パターン幅変動、およびエッ
ジ荒さなどの誤差要因が増大し、パターン設計の基準と
なる最小線幅または最小フィーチャーサイズが約30μｍ
となり、高解像度化が至難である。 また、表示性能を左右する開口率の上昇が不可能である
とともに、大きな距離にかけてのパターンの座標位置精
度の悪さに基づくパターン不良などにより、画素の生存
率が低く、表示性能の高いＴＦＴアレイ、およびマトリ
クス型表示装置が高い歩留りで得られない欠陥を有して
いる。 〔発明の概要〕 この発明は、かかる欠点を改善する目的でなされたもの
で、ＴＦＴアレイを、特に高解像なパターン形成を要求
する表示エリア部と比較的低解像なパターン形成で目的
が達成できる周辺リードアウト部とに二大別し、各部の
要求に見合ったパターン形成を実施し、大型、高解像度
でかつ開口率の高い、表示性能の良好でかつ高い歩留り
のマトリクス型表示装置を提案するものである。 〔発明の実施例〕 以下、この発明のマトリクス型表示装置の実施例につい
て図面に基づき説明する。第８図〜第16図はその一実施
例を示す図である。 第８図はＴＦＴアレイ８の周辺リードアウト部を示す平
面図であり、第９図はＴＦＴアレイ８の表示エリア部を
示す平面図である。また第10図、第11図はこの発明に適
用されるパターン形成法の一例を示すものであり、第10
図は４等分割の例、第11図は９等分割の例を示してい
る。 第12図(a)はこの発明におけるパターン形成を示す平面
図であり、第12図(b)は第12図(a)のＤ−Ｄ′線の断面
図、第13図はこの発明における表示エリア部のパターン
形成を説明するための図であり、第14図は第13図Ｅ−
Ｅ′線の断面図、また、第15図はこの発明における周辺
リードアウト部を示すものであり、第16図は第15図Ｆ−
Ｆ′線の断面図である。 この第８図〜第16図において、第１図〜第７図(b)と同
一部分には同一符号を付して述べる。 ＴＦＴアレイ８は、たとえば石英ガラスなどの透明絶縁
基板などよりなるＴＦＴアレイ基板９の表面に全面まず
ゲート電極線１の形成を、たとえばA1などをスパッタ法
などで成膜する。 その後、特に高解像度のパターン形成を要求する多数の
画素の集積により構成される表示エリア部14のパターン
形成を、第10図、第11図に示したように表示エリア部14
を小型高解像マスク、および高解像一括露光が可能なサ
イズの範囲内で等分割し、小型高解像マスクを用いたス
テップアンドリピート法で形成し、比較的低解像度のパ
ターン形成で目的が達成できる周辺リードアウト部13の
パターン形成は大型マスクを用いた一括露光法で形成す
る。 その後、レジストパターンを現像し、A1をエッチングし
て、所望形状のゲート電極線１を形成する。 以下同様にして、ゲート絶縁膜15、アモルファスシリコ
ンなどの半導体16、ソース電極線２、およびドレイン電
極３、保護膜17、ＩＴＯなどよりなる画素電極５などを
各マスク間の重ね合わせを実施して形成し、ＴＦＴアレ
イ８が完成する。なお、16は半導体膜、４はＴＦＴであ
る。 次に、この発明のマトリクス型表示装置の作用を説明す
る。この発明では、ＴＦＴアレイ８を最小線幅または最
小フィーチャーサイズで約５〜10μｍ、重ね合せ精度約
2.5μｍ以下の高解像度パターン形成が必要な表示エリ
ア部14を小型高解像マスクを用いたステップアンドリピ
ート法で形成し、最小線幅、または最小フィーチャーサ
イズで約30μｍ、重ね合せ精度約±５μｍ程度のパター
ン形成で目的が達成できる周辺リードアウト部13を大型
マスクを用いた一括露光法でパターン形成するように構
成している。 したがって、第12図(a)に示した、パターン形成を一般
化した反図形のパターンＸと正図形のパターンＹとの２
枚のマスクの例において、マスクの小型化により、マス
ク上におけるパターン位置のずれとマスク間の重ね合せ
のずれが重畳されたパターン位置精度Ｏ，パターン幅変
動Ｌ，およびエッジ荒さＥなどが減少し、エッジマージ
ンＭ２はＭ２≒Ｘ−Ｙ／２となり、従来例で説明した理
想的な状態の場合のエッジマージンＭに近似値となる。 ＴＦＴアレイ８のパターン設計におけるパターンの最小
線幅、または最小フィーチャーサイズは小型高解像マス
クの製作法に基づくパターン精度、たとえば電子ビーム
露光系で約２μｍであり、エッジマージンも約３μｍ程
度の設計が可能となり、開口率も70％以上に向上する。 また、たとえば、マン、マシンのインタフェースの役割
を果たすマトリクス型表示装置の、表示情報量の増大の
要求に対応した、大画面化、高解像度化への要求にも対
応が容易となる。 〔発明の効果〕 この発明は以上説明したように、ＴＦＴアレイを特に高
解像なパターン形成を要求する表示エリア部と比較的低
解像なパターン形成で目的が達成できる周辺リードアウ
ト部とに大別し、各部の要求に見合ったパターン形成を
行うようにしたので、大型のＴＦＴアレイのパターン形
成精度がパターンの位置精度、パターン幅変動、エッジ
荒さなどの誤差要因が低減でき、パターン設計の基準と
なる最小線幅、または最小フィーチャーサイズが約３μ
ｍ程度に設計できる。これにともない、高解像度化が容
易で、かつ表示性能を左右する画素の開口率を約70％以
上に増大することが可能となるばかりか高歩留りででき
る。 また、大きな距離にかけてのパターンの座標位置精度が
改良できる結果、画素の生存率が極めて高く表示性能を
高くできる。
【図面の簡単な説明】
第１図はＴＦＴアレイ表示部の画素の構成を示す図、第
２図は従来のマトリクス型表示装置の断面図、第３図は
従来のＴＦＴアレイの構成を示す図、第４図は従来のＴ
ＦＴアレイ表示部のパターン状態図、第５図は第４図Ａ
−Ａ′線の断面図、第６図(a)は従来のマトリクス型表
示装置におけるパターン形成を説明する理想的な状態を
示す平面図、第６図(b)は第６図(a)のＢ−Ｂ′線の断面
図、第７図(a)は従来のＴＦＴアレイのパターン形成を
説明するためのパターン状態図、第７図(b)は第７図(a)
のＣ−Ｃ′線の断面図、第８図はこの発明のマトリクス
型表示装置の一実施例におけるＴＦＴアレイの周辺リー
ド部を示す平面図、第９図はこの発明のマトリクス型表
示装置におけるＴＦＴアレイの表示エリア部を示す平面
図、第10図および第11図はそれぞれこの発明のマトリク
ス型表示装置におけるパターン形成法の実施例を示す
図、第12図(a)はこの発明のマトリクス型表示装置にお
けるパターン形成を示す平面図、第12図(b)は第12図(a)
のＤ−Ｄ′線の断面図、第13図はこの発明のマトリクス
型表示装置における表示エリア部のパターン状態をを示
す平面図、第14図は第13図Ｅ−Ｅ′線の断面図、第15図
はこの発明のマトリクス型表示装置における周辺リード
アウト部のパターン状態を示す図、第16図は第15図のＦ
−Ｆ′線の断面図である。 １…ゲート電極線、２…ソース電極線、３…ドレイン電
極、４…ＴＦＴ、５…画素電極、７…表示材料、８…Ｔ
ＦＴアレイ、12…マトリクス型表示装置、13…周辺リー
ドアウト部、14…表示エリア部、18…４等分割の例、19
…９等分割の例。 なお、図中同一符号は同一または相当部分を示す。
２図は従来のマトリクス型表示装置の断面図、第３図は
従来のＴＦＴアレイの構成を示す図、第４図は従来のＴ
ＦＴアレイ表示部のパターン状態図、第５図は第４図Ａ
−Ａ′線の断面図、第６図(a)は従来のマトリクス型表
示装置におけるパターン形成を説明する理想的な状態を
示す平面図、第６図(b)は第６図(a)のＢ−Ｂ′線の断面
図、第７図(a)は従来のＴＦＴアレイのパターン形成を
説明するためのパターン状態図、第７図(b)は第７図(a)
のＣ−Ｃ′線の断面図、第８図はこの発明のマトリクス
型表示装置の一実施例におけるＴＦＴアレイの周辺リー
ド部を示す平面図、第９図はこの発明のマトリクス型表
示装置におけるＴＦＴアレイの表示エリア部を示す平面
図、第10図および第11図はそれぞれこの発明のマトリク
ス型表示装置におけるパターン形成法の実施例を示す
図、第12図(a)はこの発明のマトリクス型表示装置にお
けるパターン形成を示す平面図、第12図(b)は第12図(a)
のＤ−Ｄ′線の断面図、第13図はこの発明のマトリクス
型表示装置における表示エリア部のパターン状態をを示
す平面図、第14図は第13図Ｅ−Ｅ′線の断面図、第15図
はこの発明のマトリクス型表示装置における周辺リード
アウト部のパターン状態を示す図、第16図は第15図のＦ
−Ｆ′線の断面図である。 １…ゲート電極線、２…ソース電極線、３…ドレイン電
極、４…ＴＦＴ、５…画素電極、７…表示材料、８…Ｔ
ＦＴアレイ、12…マトリクス型表示装置、13…周辺リー
ドアウト部、14…表示エリア部、18…４等分割の例、19
…９等分割の例。 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- 【訂正明細書】 【特許請求の範囲】 【請求項１】複数個のゲート電極線、このゲート電極線
と直交する複数個のソース電極線またはドレイン電極
線、上記ゲート電極線とソース電極線またはドレイン電
極線との交点に薄膜トランジスタなどの能動素子と信号
蓄積コンデンサおよび画素電極などを有しかつ高解像度
パターン形成を必要とする表示エリア部を小型高解像度
マスタを用いたステップアンドリピート露光法で形成さ
れた高解像度パターンおよび大型マスクを用いたワンシ
ョット露光法で形成された低解像度パターンで目的達成
可能な表示素子周辺のリードアウト部のパターンとを有
するＴＦＴアレイ、このＴＦＴアレイの基板とこのＴＦ
Ｔアレイ基板に対向する表面に透明導電膜電極を形成し
た対向電極基板との間に挟持された液晶などの表示材料
を備えてなるマトリクス型表示装置。
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100395604C (zh) | 液晶显示装置的阵列面板及其制造方法 | |
| JPH03148636A (ja) | アクティブマトリクス型液晶表示素子の製造方法 | |
| JP3592419B2 (ja) | 液晶表示パネル | |
| US6876428B2 (en) | Method of manufacturing a liquid crystal display panel using a gray tone mask | |
| EP0556904B1 (en) | Method of fabricating thin film structures | |
| US7369208B2 (en) | Liquid crystal display device | |
| US7851141B2 (en) | Flat panel display manufacturing | |
| KR100312757B1 (ko) | 박막 트랜지스터 기판의 제조 방법 및 박막의 사진 식각 방법 | |
| JP807H (ja) | マトリクス型表示装置 | |
| TWI687758B (zh) | 光罩及其形成方法以及使用該光罩製造電子裝置和顯示裝置的方法 | |
| CN104122695B (zh) | 用于液晶显示面板的阵列基板及阵列基板的制造方法 | |
| JPH0570155B2 (ja) | ||
| JPH06317809A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| KR100601174B1 (ko) | 박막 트랜지스터 기판용 광마스크 제작 방법 | |
| JPH0433011B2 (ja) | ||
| JP2893924B2 (ja) | 薄膜トランジスタマトリックスの製造方法および表示装置 | |
| JP3473535B2 (ja) | 液晶パネルの製造方法及び露光方法 | |
| JP2629743B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH02273935A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61249076A (ja) | マトリクス型表示装置 | |
| JPS62105146A (ja) | 転写マスクとその使用方法 | |
| JP2931395B2 (ja) | 薄膜トランジスタアレーの製造方法 | |
| JP2846682B2 (ja) | アクテイブマトリクス表示装置の薄膜トランジスタアレーの製造方法 | |
| JPS60212731A (ja) | 液晶フオトマスク | |
| JP2931396B2 (ja) | 薄膜トランジスタアレーの製造方法 |