JP3473535B2 - 液晶パネルの製造方法及び露光方法 - Google Patents
液晶パネルの製造方法及び露光方法Info
- Publication number
- JP3473535B2 JP3473535B2 JP2000019124A JP2000019124A JP3473535B2 JP 3473535 B2 JP3473535 B2 JP 3473535B2 JP 2000019124 A JP2000019124 A JP 2000019124A JP 2000019124 A JP2000019124 A JP 2000019124A JP 3473535 B2 JP3473535 B2 JP 3473535B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- liquid crystal
- crystal panel
- exposure method
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、液晶パネルの製造方法
及び露光方法に関する。
及び露光方法に関する。
【０００２】
【従来の技術】従来よりＭＩＭ素子製造方法としては”
Ｄａｖｉｄ Ｒ． Ｂａｒａｆｆ ｅｔ ａｌ．，ＳＩ
Ｄ’８０ Ｄｉｇｅｓｔ， ｐ２００〜２０１， １９
８０”に示されているようにフォトリソグラフィーを用
いてパターン形成を行っていた。露光方式としては、露
光装置の発達過程と同期するかたちでコンタクト方式、
プロキシミティー方式が主に使用されていた。近年、露
光機メーカーから液晶パネル製造用途としてミラープロ
ジェクション方式やステッパー方式の装置が供給される
ようになり、これらの装置によりＴＦＴ、ＭＩＭなどを
使用したアクティブマトリックス液晶パネルが製造でき
るようになった。しかしながら高精細、大画面化といっ
た市場からの要求に応えるためには、コンタクト、プロ
キシミティー、ミラープロジェクションといった露光方
式ではＭＩＭ液晶パネルの高精細化、大画面化が装置性
能上、制限されるという欠点があった。具体的には、コ
ンタクト方式、プロキシミティー方式は大型化には対応
できるものの、高精細という観点では解像度が不十分な
ため微細なパターン形成ができず、加えてフォトマスク
とワーク基板が接触または近接するためにゴミによるパ
ターン不良が発生するなど歩留りが悪いという欠点があ
った。一方ミラープロジェクション方式はミラーなどの
装置を構成する光学系部品の精度的な問題から大型化に
限界がある。ステッパーによる逐次露光方式はレンズの
解像度が高く高精細化が可能な上、露光ステップ数を増
やし大画面化に対応できることから、レンズなどの光学
系部品で高精細、大画面化が制限されるといった問題は
ない。
Ｄａｖｉｄ Ｒ． Ｂａｒａｆｆ ｅｔ ａｌ．，ＳＩ
Ｄ’８０ Ｄｉｇｅｓｔ， ｐ２００〜２０１， １９
８０”に示されているようにフォトリソグラフィーを用
いてパターン形成を行っていた。露光方式としては、露
光装置の発達過程と同期するかたちでコンタクト方式、
プロキシミティー方式が主に使用されていた。近年、露
光機メーカーから液晶パネル製造用途としてミラープロ
ジェクション方式やステッパー方式の装置が供給される
ようになり、これらの装置によりＴＦＴ、ＭＩＭなどを
使用したアクティブマトリックス液晶パネルが製造でき
るようになった。しかしながら高精細、大画面化といっ
た市場からの要求に応えるためには、コンタクト、プロ
キシミティー、ミラープロジェクションといった露光方
式ではＭＩＭ液晶パネルの高精細化、大画面化が装置性
能上、制限されるという欠点があった。具体的には、コ
ンタクト方式、プロキシミティー方式は大型化には対応
できるものの、高精細という観点では解像度が不十分な
ため微細なパターン形成ができず、加えてフォトマスク
とワーク基板が接触または近接するためにゴミによるパ
ターン不良が発生するなど歩留りが悪いという欠点があ
った。一方ミラープロジェクション方式はミラーなどの
装置を構成する光学系部品の精度的な問題から大型化に
限界がある。ステッパーによる逐次露光方式はレンズの
解像度が高く高精細化が可能な上、露光ステップ数を増
やし大画面化に対応できることから、レンズなどの光学
系部品で高精細、大画面化が制限されるといった問題は
ない。
【０００３】しかし逐次露光方式で大画面をダイのつな
ぎによって露光をした場合、各ダイ毎に液晶パネル完成
後にコントラストがばらつくという欠点が発生した。い
わゆる「ブロック分かれ」となって液晶パネルの表示品
位を悪くする。この点が逐次露光方式を用いる場合の最
大の問題点であった。
ぎによって露光をした場合、各ダイ毎に液晶パネル完成
後にコントラストがばらつくという欠点が発生した。い
わゆる「ブロック分かれ」となって液晶パネルの表示品
位を悪くする。この点が逐次露光方式を用いる場合の最
大の問題点であった。
【０００４】
【発明が解決しようとする課題】本発明は逐次露光方式
を用いて基板上に均一なＭＩＭ素子を形成することによ
って「ブロック分かれ」といった表示品位の悪化を防止
する点にある。
を用いて基板上に均一なＭＩＭ素子を形成することによ
って「ブロック分かれ」といった表示品位の悪化を防止
する点にある。
【０００５】
【課題を解決するための手段】本発明の液晶パネルの製
造方法は、アクティブ素子を備える液晶パネルの製造方
法において、少なくとも前記液晶パネルの画面部分の前
記アクティブ素子パターンを構成する一の層及び他の層
毎に、前記一の層及び前記他の層の各々上に設けられる
フォトレジストを複数の領域に分けて逐次露光方式によ
り露光し、前記逐次露光方式における各前記領域のつな
ぎ位置を、前記アクティブ素子パターンを構成する前記
一の層と前記他の層とでずらすことを特徴とする。本発
明の露光方法は、露光方法において、少なくとも液晶パ
ネルの画面部分のアクティブ素子パターンを構成する一
の層及び他の層毎に、前記一の層及び前記他の層の各々
上に設けられるフォトレジストを複数の領域に分けて逐
次露光方式により露光し、前記逐次露光方式における各
前記領域のつなぎ位置を、前記アクティブ素子パターン
を構成する前記一の層と前記他の層とでずらすことを特
徴とする。本発明の露光方法は、液晶パネルの基板上の
第１の層上に設けられた第１のレジストを逐次露光方式
によって複数の領域に分けて露光し、前記液晶パネルの
基板上の第２の層上に設けられた第２のレジストを逐次
露光方式によって複数の領域に分けて露光し、前記液晶
パネルの基板の面上において、前記第１のレジストの前
記各領域がつながる位置と、前記第２のレジストの前記
各領域がつながる位置とが、互いに平面的に異なる位置
に配置されることを特徴とする。ＭＩＭ素子の製造方法
は、前記課題を解決するため以下の様な特徴を有する。
造方法は、アクティブ素子を備える液晶パネルの製造方
法において、少なくとも前記液晶パネルの画面部分の前
記アクティブ素子パターンを構成する一の層及び他の層
毎に、前記一の層及び前記他の層の各々上に設けられる
フォトレジストを複数の領域に分けて逐次露光方式によ
り露光し、前記逐次露光方式における各前記領域のつな
ぎ位置を、前記アクティブ素子パターンを構成する前記
一の層と前記他の層とでずらすことを特徴とする。本発
明の露光方法は、露光方法において、少なくとも液晶パ
ネルの画面部分のアクティブ素子パターンを構成する一
の層及び他の層毎に、前記一の層及び前記他の層の各々
上に設けられるフォトレジストを複数の領域に分けて逐
次露光方式により露光し、前記逐次露光方式における各
前記領域のつなぎ位置を、前記アクティブ素子パターン
を構成する前記一の層と前記他の層とでずらすことを特
徴とする。本発明の露光方法は、液晶パネルの基板上の
第１の層上に設けられた第１のレジストを逐次露光方式
によって複数の領域に分けて露光し、前記液晶パネルの
基板上の第２の層上に設けられた第２のレジストを逐次
露光方式によって複数の領域に分けて露光し、前記液晶
パネルの基板の面上において、前記第１のレジストの前
記各領域がつながる位置と、前記第２のレジストの前記
各領域がつながる位置とが、互いに平面的に異なる位置
に配置されることを特徴とする。ＭＩＭ素子の製造方法
は、前記課題を解決するため以下の様な特徴を有する。
【０００６】（１）フォトリソグラフィーを用いたＭＩ
Ｍの製造方法において、少なくとも画面部分のＭＩＭ素
子パターンを逐次露光方式により形成することを特徴と
する。
Ｍの製造方法において、少なくとも画面部分のＭＩＭ素
子パターンを逐次露光方式により形成することを特徴と
する。
【０００７】（２）第１項記載の逐次露光方式によりＭ
ＩＭ素子パターンを形成する製造方法において、少なく
とも画面部分のＭＩＭ素子パターンを各層毎に同一のフ
ォトマスクにより形成することを特徴とする。
ＩＭ素子パターンを形成する製造方法において、少なく
とも画面部分のＭＩＭ素子パターンを各層毎に同一のフ
ォトマスクにより形成することを特徴とする。
【０００８】（３）第１項記載の逐次露光方式における
各ダイのつなぎ位置をＭＩＭ素子パターンを構成する各
層毎にずらすことを特徴とする。
各ダイのつなぎ位置をＭＩＭ素子パターンを構成する各
層毎にずらすことを特徴とする。
【０００９】（４）第１項記載の逐次露光方式における
各ダイのつなぎめがＭＩＭ素子を形成するパターンより
ずらした位置に有するを特徴とする第１項記載のＭＩＭ
素子の製造方法。
各ダイのつなぎめがＭＩＭ素子を形成するパターンより
ずらした位置に有するを特徴とする第１項記載のＭＩＭ
素子の製造方法。
【００１０】
【作用】ＭＩＭ液晶パネルでは図５に示すように液晶層
とＭＩＭ素子が直列に配置され、この系に印加される駆
動電圧は液晶層とＭＩＭ素子の容量比で次式のように分
割される。
とＭＩＭ素子が直列に配置され、この系に印加される駆
動電圧は液晶層とＭＩＭ素子の容量比で次式のように分
割される。
【００１１】
【数１】
【００１２】ＭＩＭ素子のパターン寸法の変化によりＭ
ＩＭ素子容量が変化するため、ＭＩＭ素子へ印加される
電圧が変化することになる。
ＩＭ素子容量が変化するため、ＭＩＭ素子へ印加される
電圧が変化することになる。
【００１３】従ってＭＩＭ素子のＯＮ抵抗がのばらつき
となって液晶層に書き込まれる実効電圧をばらつかせる
ため、液晶の動作状態が変化し液晶パネルの画面内にコ
ントラストのむらを生じる。従って逐次露光方式におい
ては各ダイ毎のＭＩＭ素子寸法の変化を如何に抑えるか
が重要となる。画面部分を同一のフォトマスクで露光す
ることによりフォトマスクの製造ばらつきによるマスク
間のパターン寸法差をなくし、さらに各ダイのつなぎ目
位置を各層毎にずらすことによって、ＭＩＭ素子を形成
する各電極の寸法が変化する位置がずれるため「ブロッ
ク分かれ」を抑えることができる。
となって液晶層に書き込まれる実効電圧をばらつかせる
ため、液晶の動作状態が変化し液晶パネルの画面内にコ
ントラストのむらを生じる。従って逐次露光方式におい
ては各ダイ毎のＭＩＭ素子寸法の変化を如何に抑えるか
が重要となる。画面部分を同一のフォトマスクで露光す
ることによりフォトマスクの製造ばらつきによるマスク
間のパターン寸法差をなくし、さらに各ダイのつなぎ目
位置を各層毎にずらすことによって、ＭＩＭ素子を形成
する各電極の寸法が変化する位置がずれるため「ブロッ
ク分かれ」を抑えることができる。
【００１４】
【実施例】以下に、本発明に基づく実施例を順を追って
説明していく。
説明していく。
【００１５】ガラスなどの絶縁基板上に、ＭＩＭ素子の
ベース電極パターンと信号ラインとなる、例えばタンタ
ルなどをスパッタ法により成膜する。次に該タンタル膜
上にフォトレジストを塗布し、図１に示すように画面部
分を第一層目のパターンの同一フォトマスクの繰り返し
によって逐次露光する。画面部分以外は複数のマスクに
割付て露光しても問題ない。
ベース電極パターンと信号ラインとなる、例えばタンタ
ルなどをスパッタ法により成膜する。次に該タンタル膜
上にフォトレジストを塗布し、図１に示すように画面部
分を第一層目のパターンの同一フォトマスクの繰り返し
によって逐次露光する。画面部分以外は複数のマスクに
割付て露光しても問題ない。
【００１６】ここでフォトマスクは、例えばポジプロセ
ス法や多重露光法によってパターン寸法の変動が画面内
で極力少ないものを用いる。通常逐次露光方式に対応し
たフォトマスクは図４のように各パターン群周辺を遮光
帯と呼ばれる１．５〜５ｍｍ幅のＣｒパターンで囲まれ
ており、繰り返しパターンである画面内と遮光帯近傍で
はパターン寸法が変動している。これを解決するために
はポジプロセス法や多重露光法が有効である。
ス法や多重露光法によってパターン寸法の変動が画面内
で極力少ないものを用いる。通常逐次露光方式に対応し
たフォトマスクは図４のように各パターン群周辺を遮光
帯と呼ばれる１．５〜５ｍｍ幅のＣｒパターンで囲まれ
ており、繰り返しパターンである画面内と遮光帯近傍で
はパターン寸法が変動している。これを解決するために
はポジプロセス法や多重露光法が有効である。
【００１７】次に、現像、エッチング及びレジスト剥離
を行い、ベース電極パターンと信号ラインを得る。次に
ＭＩＭ素子の絶縁層としてを陽極酸化法によってベース
電極パターンと、信号ライン上にタンタル酸化膜を形成
する。しかる後に例えば、クロム、チタン、タンタルを
スパッタ法により成膜しＭＩＭ素子の結合電極と信号ラ
インの画面部分を第二層目の同一フォトマスクで逐次露
光する。この時、図２のように各ダイが接続される位置
が第一層のベース電極パターンと第二層の結合電極パタ
ーンで、ずれるように露光を行うとＭＩＭ素子面積の変
動はベース電極と結合電極を同位置でつなぐ場合にくら
べ少なくなる。
を行い、ベース電極パターンと信号ラインを得る。次に
ＭＩＭ素子の絶縁層としてを陽極酸化法によってベース
電極パターンと、信号ライン上にタンタル酸化膜を形成
する。しかる後に例えば、クロム、チタン、タンタルを
スパッタ法により成膜しＭＩＭ素子の結合電極と信号ラ
インの画面部分を第二層目の同一フォトマスクで逐次露
光する。この時、図２のように各ダイが接続される位置
が第一層のベース電極パターンと第二層の結合電極パタ
ーンで、ずれるように露光を行うとＭＩＭ素子面積の変
動はベース電極と結合電極を同位置でつなぐ場合にくら
べ少なくなる。
【００１８】一方、ダイをつなぐ位置であるが、図３の
ようにＭＩＭ素子を形成するパターンと位置的に離すこ
とによってつなぎ精度の影響を少なくすることができ
る。
ようにＭＩＭ素子を形成するパターンと位置的に離すこ
とによってつなぎ精度の影響を少なくすることができ
る。
【００１９】しかる後に現像、エッチング及びレジスト
剥離をおこない、ＭＩＭ素子を完成する。最後に例えば
ＩＴＯをスパッタ法により成膜し、画素電極を形成す
る。
剥離をおこない、ＭＩＭ素子を完成する。最後に例えば
ＩＴＯをスパッタ法により成膜し、画素電極を形成す
る。
【００２０】以上ＭＩＭ素子の形成方法を述べたが、Ｔ
ＦＴでもパターン寸法のばらつきはゲート浮遊容量のば
らつきとなるので、特に中間調を多用するパネルではＭ
ＩＭ同様に「ブロック分かれ」を生じる。従って本発明
はパターン寸法のばらつきを抑える効果が高くその意味
でＴＦＴに対しても有効である。
ＦＴでもパターン寸法のばらつきはゲート浮遊容量のば
らつきとなるので、特に中間調を多用するパネルではＭ
ＩＭ同様に「ブロック分かれ」を生じる。従って本発明
はパターン寸法のばらつきを抑える効果が高くその意味
でＴＦＴに対しても有効である。
【００２１】
【発明の効果】以上説明したように本考案は逐次露光方
式の持つ高精度且つ大型化が容易という利点をＭＩＭ素
子の形成に生かす一方、表示部分の各ダイ毎のパターン
寸法の変化を低減し均一な表示を得るという効果を有す
る。本考案によってＭＩＭ液晶パネルに対する高精細
化、大型化という市場の要求に応えることが可能となっ
た。
式の持つ高精度且つ大型化が容易という利点をＭＩＭ素
子の形成に生かす一方、表示部分の各ダイ毎のパターン
寸法の変化を低減し均一な表示を得るという効果を有す
る。本考案によってＭＩＭ液晶パネルに対する高精細
化、大型化という市場の要求に応えることが可能となっ
た。
【図１】 本発明実施例の一つである画面部分のＭＩＭ
素子を同一マスクの繰り返しで逐次露光した状態を示す
図である。
素子を同一マスクの繰り返しで逐次露光した状態を示す
図である。
【図２】 本発明実施例の一つである画面部分のダイの
つなぎ位置がＭＩＭ第１層と第２層でずらした状態を示
す図である。
つなぎ位置がＭＩＭ第１層と第２層でずらした状態を示
す図である。
【図３】 本発明実施例の一つであるダイのつなぎ位置
をＭＩＭ素子を形成するパターンと位置的にずらした状
態を示す図である。
をＭＩＭ素子を形成するパターンと位置的にずらした状
態を示す図である。
【図４】 逐次露光方式に用いるフォトマスクに用いら
れるパターン群を囲む遮光帯を示す図である。
れるパターン群を囲む遮光帯を示す図である。
【図５】 ＭＩＭ液晶パネルにおけるＭＩＭ素子と液晶
層との電気的な接続状態を示す図である。
層との電気的な接続状態を示す図である。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G03F 7/20 - 7/24
G03F 9/00 - 9/02
G03F 1/00 - 1/16
H01L 21/027
G02F 1/13 - 1/141
Claims (3)
- 【請求項１】 アクティブ素子を備える液晶パネルの製
造方法において、 少なくとも前記液晶パネルの画面部分の前記アクティブ
素子パターンを構成する一の層及び他の層毎に、前記一
の層及び前記他の層の各々上に設けられるフォトレジス
トを複数の領域に分けて逐次露光方式により露光し、 前記逐次露光方式における各前記領域のつなぎ位置を、
前記アクティブ素子パターンを構成する前記一の層と前
記他の層とでずらすことを特徴とする液晶パネルの製造
方法。 - 【請求項２】 露光方法において、 少なくとも液晶パネルの画面部分のアクティブ素子パタ
ーンを構成する一の層及び他の層毎に、前記一の層及び
前記他の層の各々上に設けられるフォトレジストを複数
の領域に分けて逐次露光方式により露光し、 前記逐次露光方式における各前記領域のつなぎ位置を、
前記アクティブ素子パターンを構成する前記一の層と前
記他の層とでずらすことを特徴とする露光方法。 - 【請求項３】 液晶パネルの基板上の第１の層上に設け
られた第１のレジストを逐次露光方式によって複数の領
域に分けて露光し、 前記液晶パネルの基板上の第２の層上に設けられた第２
のレジストを逐次露光方式によって複数の領域に分けて
露光し、 前記液晶パネルの基板の面上において、前記第１のレジ
ストの前記各領域がつながる位置と、前記第２のレジス
トの前記各領域がつながる位置とが、互いに平面的に異
なる位置に配置されることを特徴とする露光方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000019124A JP3473535B2 (ja) | 1993-01-27 | 2000-01-27 | 液晶パネルの製造方法及び露光方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1196793A JPH06222394A (ja) | 1993-01-27 | 1993-01-27 | Ｍｉｍ素子の製造方法 |
| JP2000019124A JP3473535B2 (ja) | 1993-01-27 | 2000-01-27 | 液晶パネルの製造方法及び露光方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1196793A Division JPH06222394A (ja) | 1993-01-27 | 1993-01-27 | Ｍｉｍ素子の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003191104A Division JP2003344872A (ja) | 2003-07-03 | 2003-07-03 | 液晶パネルの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174361A JP2000174361A (ja) | 2000-06-23 |
| JP3473535B2 true JP3473535B2 (ja) | 2003-12-08 |
Family
ID=26347493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000019124A Expired - Fee Related JP3473535B2 (ja) | 1993-01-27 | 2000-01-27 | 液晶パネルの製造方法及び露光方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3473535B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7879514B2 (en) * | 2006-08-04 | 2011-02-01 | Asml Netherlands B.V. | Lithographic method and patterning device |
-
2000
- 2000-01-27 JP JP2000019124A patent/JP3473535B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000174361A (ja) | 2000-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3375966B2 (ja) | 表示素子及びその製造方法 | |
| US6653028B2 (en) | Photo mask for fabricating a thin film transistor liquid crystal display | |
| US7369208B2 (en) | Liquid crystal display device | |
| JP2003140189A (ja) | 液晶ディスプレイ装置用アレー基板及びその製造方法 | |
| JP3592419B2 (ja) | 液晶表示パネル | |
| JP2000029014A (ja) | 液晶表示素子用カラーフィルタ基板及び液晶表示素子 | |
| JP3774570B2 (ja) | 液晶表示装置およびその製造方法 | |
| US7122831B2 (en) | Method of forming a reflective electrode and a liquid crystal display device | |
| TW543199B (en) | Method for forming pattern on substrate and method for fabricating liquid crystal display using the same | |
| JP2000029053A (ja) | 液晶表示装置およびその製造方法 | |
| JPH04294329A (ja) | 液晶表示装置およびその製造方法 | |
| JPH1031230A (ja) | 表示装置用アレイ基板の製造方法 | |
| JP3473535B2 (ja) | 液晶パネルの製造方法及び露光方法 | |
| JP4221074B2 (ja) | 液晶表示装置の製造方法 | |
| JPH06317809A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| TW591698B (en) | Thin film transistor array substrate and photolithography process and mask design thereof | |
| JP4619508B2 (ja) | パターン形成方法、薄膜トランジスタマトリクス基板の製造方法および露光マスク | |
| JP2003344872A (ja) | 液晶パネルの製造方法 | |
| JP3552711B2 (ja) | 液晶パネルの製造方法及び露光方法 | |
| JPH06222394A (ja) | Ｍｉｍ素子の製造方法 | |
| JP2003156831A (ja) | マスク、マスクの製造方法、及びマスクの製造装置 | |
| JP2000174360A (ja) | 液晶パネルの製造方法 | |
| JP2629743B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0570155B2 (ja) | ||
| JPH02273935A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030819 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |