JPWO2019186808A1 - 有機ｅｌ表示装置及びその製造方法 - Google Patents

有機ｅｌ表示装置及びその製造方法 Download PDF

Info

Publication number
JPWO2019186808A1
JPWO2019186808A1 JP2019517112A JP2019517112A JPWO2019186808A1 JP WO2019186808 A1 JPWO2019186808 A1 JP WO2019186808A1 JP 2019517112 A JP2019517112 A JP 2019517112A JP 2019517112 A JP2019517112 A JP 2019517112A JP WO2019186808 A1 JPWO2019186808 A1 JP WO2019186808A1
Authority
JP
Japan
Prior art keywords
film
organic
conductor film
insulating film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019517112A
Other languages
English (en)
Other versions
JP6606309B1 (ja
Inventor
克彦 岸本
克彦 岸本
幸也 西岡
幸也 西岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sakai Display Products Corp
Original Assignee
Sakai Display Products Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sakai Display Products Corp filed Critical Sakai Display Products Corp
Application granted granted Critical
Publication of JP6606309B1 publication Critical patent/JP6606309B1/ja
Publication of JPWO2019186808A1 publication Critical patent/JPWO2019186808A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

有機ＥＬ表示装置の駆動用ＴＦＴに、電子移動度の小さいａ-Ｓｉ層を用いて、レーザ光照射の不均一に基づく問題を解決し、色ムラ、輝度ムラなどを抑制する。そのため、ドレイン電極を構成する第１導体膜（２６ａ）とソース電極を構成する第２導体膜（２５ａ）とのそれぞれの一部（２６ａ１・・・と２５ａ１・・・）が、所定方向に沿って交互に並ぶように第１導体膜（２６ａ）及び第２導体膜（２５ａ）が配置されている。

Description

本発明は、有機ＥＬ表示装置及びその製造方法に関する。
近年、大型のテレビジョン、携帯機器などで、有機ＥＬ表示装置が採用される傾向にある。有機ＥＬ表示装置は、絶縁基板の上に、各画素の領域にスイッチング素子、駆動素子などの能動素子としての薄膜トランジスタ（以下、ＴＦＴともいう）を用いた駆動回路が形成され、その上に各画素の有機発光素子がＴＦＴと接続するように形成されることによって構成されている。有機ＥＬ表示装置としては、発光素子の上面を表示面とするトップエミッション型と、絶縁基板の裏面を表示面とするボトムエミッション型とがあり、トップエミッション型では、有機発光素子の表示領域によらず、その下方に前述の駆動回路が形成される。一方、ボトムエミッション型では、表示領域の周囲に駆動回路が形成される。そのため、駆動回路を形成するスペースが少ない携帯機器などの小型の有機ＥＬ表示装置では、トップエミッション型にして表示領域のほぼ全面の下方にＴＦＴなどの駆動回路が形成されるような構成が多用される。一方、ボトムエミッション型では、画素間のスペースに多少余裕のある大型のテレビジョンなどに適している。
この駆動回路に用いられるＴＦＴの半導体は、アモルファスシリコンからなる半導体の成膜によって形成される。しかし、アモルファスシリコン（非晶質シリコン：以下、ａ-Ｓｉともいう）は、電子移動度が小さいので、多くの電流を必要とする場合には、レーザ光の照射によってポリ（多結晶）シリコン（ＬＴＰＳ）にして使用されている。有機ＥＬ表示装置は、有機発光素子（ＯＬＥＤ）が電流駆動であるため、その駆動素子としてのＴＦＴは、多くの電流を流せるようにする必要がある。そのため、アモルファスシリコンを改質してポリシリコンにすることが必須となる。
また、ＴＦＴなどによって駆動回路が形成されるとその表面が凸凹になる。その上に有機発光素子が形成されるので、駆動回路の上を、樹脂材料などで被覆することによって平坦化膜を形成している。そうすることによって、表面の平坦化が行われている。この平坦化膜は、従来、ＴＦＴが形成された後に、バリア層とする第１無機絶縁膜が形成され、前述の有機発光素子とＴＦＴとを接続するコンタクト孔をフォトリソグラフィ工程によって形成し、その上に感光性の有機絶縁膜を成膜して、フォトリソグラフィ工程と、ウェット現像によるコンタクト孔の形成によって得られていた。このように有機絶縁膜を形成することによって、ＴＦＴなどの形成による表面の凸凹が平坦化されている。
特許文献１には、アクティブマトリクス型表示装置のピクセルごとのスイッチング素子などに好適な、小さな専有面積と優れたトランジスタ特性とを両立したＴＦＴ及びその製造方法が開示されている。これは、同一構成のＴＦＴをＣＭＰ処理によって表面の凹凸を２０ｎｍ以下とされた層間絶縁膜を介して、垂直に複数層のＴＦＴを一体的に形成するものである。すなわち、微細なＴＦＴを形成する際に、浅い焦点深度に対応するために層間絶縁膜の表面の平坦度を２０ｎｍ以下にするもので、ＴＦＴの上に有機発光素子を形成するための平坦化ではない。
特開２０１７−１１１７３号公報
前述したように、有機ＥＬ表示装置では、駆動素子に大きな電流が流れるため、ａ-Ｓｉでは十分な動作が得られない。しかし、レーザ光の照射によってポリシリコン化するとき、大きな面積に均一な強さのレーザ光を照射することが難しい。特に近年の表示装置の大型化、電子機器の価格低下に伴い製造段階では大きいマザー基板で多数個を一度に形成することが行われており、そのマザー基板の大きさは、例えば液晶表示装置ではＧ６（約１５００ｍｍ×１８５０ｍｍ）から、現在ではＧ１２まで大型化しており、Ｇ１０でも、２８５０ｍｍ×３０５０ｍｍ程度である。このような大型のマザー基板にレーザ光を照射するには、部分的な照射を走査しながら行うことになるが、部分的な照射でもレーザ光の強度は均一にはならず、ましてや走査しながらレーザ光の照射を行うと、非常に不均一な照射になる。レーザ光の強度が異なると、ポリシリコン化の程度が異なり、同じ電圧でも駆動電流が異なることになる。各画素で駆動電流が異なると、画素によって輝度が変り、輝度ムラ、色ムラなどの表示ムラの原因になるという問題がある。この点、電流駆動の有機ＥＬ表示装置は、電圧駆動の液晶表示装置とは大きな相違がある。
さらに、大きなマザー基板にレーザ光源を走査しながら照射することは、装置的にも大掛かりになり、コスト上昇の原因にもなる。
前述したような画素による輝度ムラなどを解消するため、さらにＴＦＴを作りこんで、回路的に表示ムラを抑制する方法も考えられているが、ＴＦＴが増えると、発光素子の発光領域の下側で凹凸がさらに増えるという問題がある。このような凹凸を平坦化するため、有機絶縁膜をＴＦＴなどの駆動回路の上に形成して、その上に有機発光素子が形成されるが、本発明者らが鋭意検討を重ねて調べた結果、この有機絶縁膜による平坦化では十分な平坦度が得られず、その非平坦性に起因して輝度ムラ、色ムラなどの表示ムラが生じることを見出した。
さらに、有機発光素子の有機発光層が平坦でない場合には、有機発光層の表面に反射率の大きい層を設けてマイクロキャビティにすることによって発光出力を高める場合に、反射層にも凹凸が形成され、乱反射して完全な共振器とすることができず、出力の増大を得ることができなくなるという問題もある。
一方、微細なＴＦＴを製造するための平坦性を必要とするものではないので、前述の特許文献１に記載されているような表面平坦度が２０ｎｍ以下という厳しい平坦度でなくても、有機発光層で発光する光が、ほぼ正面を中心に発光する程度に平坦になっていればよい。
本発明は、このような状況に鑑みてなされたもので、ａ-Ｓｉをポリシリコン化することなく、ａ-Ｓｉで十分な電流を得られるＴＦＴ構造とすることによって、有機ＥＬ表示装置のコストを大幅に下げると共に、安定した品質で色ムラ及び／又は輝度ムラの発生を抑制することで、表示品位を向上させた有機ＥＬ表示装置及びその製造方法を提供することを目的とする。
本発明の他の目的は、駆動電流を多くするためにＴＦＴの構造が複雑になっても、駆動回路の表面の平坦化を行うことで、有機ＥＬ表示装置の色ムラ及び／又は輝度ムラを抑制することによって表示品位を向上させた有機ＥＬ表示装置及びその製造方法を提供することにある。
本発明の一実施形態の有機ＥＬ表示装置は、薄膜トランジスタを含む駆動回路が形成された表面を有する基板と、前記駆動回路を覆うことによって前記基板の前記表面を平坦化する平坦化膜と、前記平坦化膜の表面上に形成され、前記駆動回路と接続された第１電極、前記第１電極の上に形成された有機発光層、及び前記有機発光層の上に形成された第２電極を有する有機発光素子と、を備え、前記薄膜トランジスタは、ゲート電極、ドレイン電極、ソース電極、及び前記薄膜トランジスタのチャネルとなる領域を含み、前記ゲート電極、半導体層、及び前記半導体層と接続して形成される前記ドレイン電極を構成する第１導体膜と前記ソース電極を構成する第２導体膜との積層構造を有し、前記第１導体膜と前記第２導体膜とのそれぞれの一部が、所定方向に沿って交互に並ぶように前記第１導体膜及び前記第２導体膜が配置されており、前記チャネルは、隣接する前記第１導体膜の一部と前記第２導体膜の一部との間に挟まれる前記半導体層である。
本発明の他の実施形態の有機ＥＬ表示装置の製造方法は、基板の上に、薄膜トランジスタを含む駆動回路を形成する工程と、前記駆動回路の表面に第１無機絶縁膜及び有機絶縁膜を形成する工程と、前記有機絶縁膜の表面をＣＭＰ研磨する工程と、前記有機絶縁膜及び前記第１無機絶縁膜に、前記薄膜トランジスタに達するコンタクト孔を形成する工程と、前記コンタクト孔の内部に金属を埋め込むと共に、所定の領域に第１電極を形成する工程と、前記第１電極の上に有機発光層を形成する工程と、前記有機発光層の上に第２電極を形成する工程と、を含み、前記薄膜トランジスタは、ゲート電極、ゲート絶縁膜、チャネルとする領域を含み、所定方向に沿って延びるアモルファスの半導体層、及び前記半導体層と接続して形成されるドレイン電極とする第１導体膜とソース電極とする第２導体膜との積層構造によって形成され、前記第１導体膜と、前記第２導体膜とは、それぞれの一部が、前記所定方向に沿って交互に並ぶように形成され、前記チャネルは、隣接する前記第１導体膜の一部と前記第２導体膜の一部との間に挟まれる前記半導体層である。
本発明の実施形態によれば、チャネル幅が非常に大きくなり、チャネル長は短くできるので、非常に多くの電流を流すことができる。そのため、有機ＥＬ発光素子の駆動用ＴＦＴの半導体層にａ-Ｓｉが用いられても、十分に駆動電流を供給することができる。その結果、ポリシリコン化のためのレーザ光の照射を必要とせず、非常に低コストで製造し得る。しかも、不均一な強度のレーザ光を照射する必要が無いため、ＴＦＴの特性の均一化が達成される。従って、色ムラ、輝度ムラなどの表示ムラの発生が抑制され、表示品位の優れた有機ＥＬ表示装置が得られる。
本発明の一実施形態の有機ＥＬ表示装置の断面図である。 図１Ａのゲート電極をトップゲートにしたスタガ構造の断面図である。 図１Ｂと同様の構造で、ポリシリコンに適したＴＦＴ構造の例である。 図１のチャネルの部分を説明する平面の説明図である。 図２Ａの第１導体膜と第２導体膜の他の配置例を示す図である。 図２Ａの第１導体膜と第２導体膜のさらに他の配置例を示す図である。 図１Ａの構造で、図２Ａの第１部分の断面図である。 図１Ｂの構造で、図２Ａの第１部分の断面図である。 図１Ａの第２無機絶縁膜のない実施例１の有機ＥＬ表示装置の製造工程を示すフローチャートである。 図４Ａの工程をさらに詳細に説明するフローチャートである。 図１Ａの第２無機絶縁膜のない実施例１の有機ＥＬ表示装置の実施例１の製造工程を示す断面図である。 図１Ａの第２無機絶縁膜のない実施例１の有機ＥＬ表示装置の実施例１の製造工程を示す断面図である。 図１Ａの第２無機絶縁膜のない実施例１の有機ＥＬ表示装置の実施例１の製造工程を示す断面図である。 図１Ａの第２無機絶縁膜のない実施例１の有機ＥＬ表示装置の実施例１の製造工程を示す断面図である。 図１Ａの第２無機絶縁膜のない実施例１の有機ＥＬ表示装置の実施例１の製造工程を示す断面図である。 図１Ａの第２無機絶縁膜のない実施例１の有機ＥＬ表示装置の製造工程を示す断面図である。 図１Ａの第２無機絶縁膜のない実施例１の有機ＥＬ表示装置の製造工程を示す断面図である。 図１Ａの有機ＥＬ表示装置の実施例２の製造工程を示す断面図である。 図１Ａの有機ＥＬ表示装置の実施例２の製造工程を示す断面図である。 図１Ａの有機ＥＬ表示装置の実施例２の製造工程を示す断面図である。 図１Ａの有機ＥＬ表示装置の実施例２の製造工程を示す断面図である。 図１Ａの有機ＥＬ表示装置の実施例２の製造工程を示す断面図である。
次に、図面を参照しながら本発明の一実施形態である有機ＥＬ表示装置が説明される。図１Ａに一実施形態の有機ＥＬ表示装置の一画素（厳密には、一画素中の赤、緑、青のサブ画素であるが、本明細書では、これらのサブ画素も含めて一画素ということもある）分の概略の断面図が示されている。
本発明の一実施形態の有機ＥＬ表示装置は、図１Ａにその断面の説明図が、図２Ａにそのチャネル部分の構造の平面説明図がそれぞれ示されるように、薄膜トランジスタ２０を含む駆動回路が形成された表面を有する基板１０と、駆動回路を覆うことによって基板１０の表面を平坦化する平坦化膜３０と、平坦化膜３０の表面上に形成され、駆動回路と接続された第１電極４１、第１電極４１の上に形成された有機発光層４３、及び有機発光層４３の上に形成された第２電極４４を有する有機発光素子４０と、を備えている。そして、薄膜トランジスタ２０が、ゲート電極２３、ドレイン電極２６、ソース電極２５、及び薄膜トランジスタ２０のチャネル２１ｃとなる領域を含み、ゲート電極２３、半導体層２１、及び半導体層２１と接続して形成されるドレイン電極２６を構成する第１導体膜２６ａとソース電極２５を構成する第２導体膜２５ａとの積層構造を有し、第１導体膜２６ａと第２導体膜２５ａとのそれぞれの一部２６ａ１、２６ａ２・・・と２５ａ１、２５ａ２・・・が、所定方向Ｐ（図２Ａ参照）に沿って交互に並ぶように第１導体膜２６ａ及び第２導体膜２５ａが配置されており、チャネル２１ｃは、隣接する第１導体膜２６ａの一部２６ａ１、２６ａ２・・・と第２導体膜２５ａの一部２５ａ１、２５ａ２・・・との間に挟まれる半導体層２１で形成されている。
すなわち、本実施形態の有機ＥＬ表示装置では、電子移動度の小さいアモルファスの半導体層２１を用いて有機発光素子４０の駆動用ＴＦＴ２０を形成するため、本発明者らが鋭意検討を重ねた結果、駆動用ＴＦＴのチャネル幅を大きくすることによって、大電流を得ることができ、有機発光素子４０を駆動できることを見出した。前述したように、従来は、ａ-Ｓｉにレーザ光を照射することによって、低温ポリシリコンにすることで、大電流を流せるようにしていた。しかし、大きなマザー基板にレーザ光を均一に照射することは、非常に大変であり、コストが非常に嵩むと共に、細心の注意を払ってレーザ光の照射を行っても、レーザ光の照射を大きな基板１０の全面に均一に行うことは難しく、画素によって、十分な電流が得られない場合が生じていた。その結果、色ムラ、輝度ムラなどの表示ムラの原因になっていた。
本実施形態では、ａ-Ｓｉを用いて、チャネル幅を広くすることで大電流を得ているので、レーザ光の照射に基づくＴＦＴ特性のバラツキは無く、均一な特性のＴＦＴで各画素の有機発光素子を駆動することができる。その結果、製造工程が非常に簡単でコストダウンを達成できると共に、品質の安定した、すなわち表示ムラのない表示品位の優れた有機ＥＬ表示装置が得られる。チャネル幅を広げる具体的な構造は以下に説明される。
本実施形態のＴＦＴ２０は、図１Ａ〜１Ｃに示されるような逆スタガ構造又はスタガ構造に形成され得る。図１Ａには、逆スタガ構造のボトムゲートの構造のＴＦＴ２０が示されている。図１Ａ〜１Ｃは、図２Ａの所定方向Ｐに沿った一部の断面に対応する図である。なお、図１Ｂは、トップゲートのスタガ構造を示した図で、図１Ｃは、ポリシリコンに適した構造であるが、ａ-Ｓｉにも適用できる構造であり、ゲート電極２３が下層にあるか、上層にあるかの相違に基づく積層構造の違いだけであり、図１Ａと同じ部分には同じ符号を付して、その説明は省略される。
図１Ａに示される例では、基板１０の上に、ベースコート層１１を介してゲート電極２３が形成されている。この際、陰極配線２７及び他の図示しない配線も同時に形成される。この上に、ゲート絶縁膜２２及びａ-Ｓｉからなる半導体層２１、及びソース電極２５を構成する第２導体膜２５ａとドレイン電極２６を構成する第１導体膜２６ａとが積層して形成されている。図１Ａに示される例では半導体層２１と第１導体膜２６ａ及び第２導体膜２５ａとの間に、それぞれ第１導体膜２６ａ及び第２導体膜２５ａとの電気的接触を良好にするため、高不純物濃度の第２半導体層２１１が介在されている。しかし、これは必須ではなく、半導体層２１の第１導体膜２６ａ及び第２導体膜２５ａの接続される部分に不純物がドーピングされてもよい。本実施形態では、半導体層２１のチャネル２１ｃ（図２Ａ参照）のチャネル幅が広くなるように形成されている。すなわち、図２Ａに示されるように、第１導体膜２６ａ及び第２導体膜２５ａがそれぞれ櫛歯のように分岐した一部２６ａ１、２６ａ２・・・、２５ａ１、２５ａ２・・・が形成され、それぞれの櫛歯が噛み合うように第１導体膜２６ａ及び第２導体膜２５ａが形成されている。
図２Ａは、チャネル部分の平面説明図であり、破線で示される領域がゲート電極２３であり、半導体層２１は示されていないが図示しないゲート絶縁膜を介して、ゲート電極２３をカバーするように形成されている。その半導体層２１と接続して第１導体膜２６ａ、第２導体膜２５ａが形成されている。この積層構造は、図１Ａに示されるように逆スタガ構造でもよいし、後述される図１Ｂに示されるスタガ構造でもよい。すなわち、図３Ａ〜３Ｂに、図２Ａの第１部分２６ａ１に沿った断面の構造例（正確な断面図ではなく、積層構造が示されている）が示されるように、逆スタガの構造例が図３Ａに、スタガの構造例が図３Ｂに示されている。図３Ａ〜３Ｂにおいて、図１Ａ及び図２Ａに示される部分と同じ部分には同じ符号を付してその説明は省略されている。
図２Ａに示されるように、第１導体膜２６の一部である第１部分２６ａ１、２６ａ２、２６ａ３、２６ａ４と、第２導体膜２５の一部である第２部分２５ａ１、２５ａ２、２５ａ３、２５ａ４とが所定の方向Ｐに沿って交互に配置されるように、第１導体膜２６ａと第２導体膜２５ａとが形成されている。
すなわち、第２導体膜２５ａの一部である第２部分２５ａ１と第１導体膜２６ａの一部である第１部分２６ａ１との間に挟まれる半導体層（図示せず）の部分がチャネル２１ｃであり、第１部分２６ａ１と第２部分２５ａ２とで挟まれる半導体層の部分がチャネル２１ｃになる。それ以降も同じであり、交互に配置され、隣接する第１部分２６ａｎと第２部分２５ａｎとの間に挟まれる半導体層の部分にチャネル２１ｃが形成される。従って、チャネル幅は、噛み合った櫛歯の隣接する第１部分２６ａｎと第２部分２５ａｎとの対向する部分の全ての和になる。このチャネル２１ｃはスマートフォンのような小形の表示装置であっても、トップエミッション型にすれば、有機発光素子４０の発光領域の全面に形成することができるので、チャネル２１ｃを沢山形成することができる。その結果、チャネル幅を広くすることができるので、電子移動度が小さくても、大きな電流を流すことができる。
このＴＦＴ２０のチャネル幅Ｗは、１組の第２部分２５ａ１と第１部分２６ａ１とが対向する部分の長さをｗとし、対向する部分がｎ個あるとすると、その全部の和になるので、Ｗ＝ｎ・ｗになる。一方、チャネル長Ｌは、第２部分２５ａ１と第１部分２６ａ１との間隔であり、両者の間隔を全て等しくすれば、チャネル長はＬになる。従って、チャネル幅Ｗとチャネル長Ｌとの比Ｗ／Ｌを大きくできる。従来このＷ／Ｌの値が２.５程度であったが、本実施形態によれば、５０〜５００にすることができた。すなわち、Ｗ／Ｌが大きくなることによって、電流を増大させることができ、ａ-Ｓｉをポリシリコンにすることによる電流の増大の寄与は、２０倍程度であるのに対して、本実施形態によれば、２０倍から２００倍程度に増大させることができた。
図２Ａに示される構造であれば、所定の方向に並ぶ第２部分２５ａ１と第１部分２６ａとが対向する部分（ｗの長さの部分）の間隔は一定で安定してチャネルとして寄与する。しかし、図２Ａに示されるようにゲート電極２３が大きく形成されていれば、第２部分２５ａ１又は第１部分２６ａ１の先端部分と対向する第１導体膜２６ａ及び第２導体膜２５ａ、との間にも、それぞれチャネルが形成される。従って、この間隔も必要最小限のチャネル長Ｌにして形成すれば、さらにチャネル幅は広がる。しかし、第１部分２６ａ１又は第２部分５ａ１の先端のエッジの部分のチャネルとしての寄与が不明確であるので、前述したＷ／Ｌには、この先端部分の寄与を含めていない。従って、実際にはさらにチャネル幅は大きくなっている。
その観点から、有機発光素子４０の発光領域（有機発光層４３の領域）、すなわち有機発光層４３の下層の投影画像の領域であるチャネルの形成領域が矩形形状である場合には、図２Ｂに示されるように、その長辺に沿って第１部分２６ａ１、第２部分２５ａ１が形成されれば、チャネル幅の確定的な長さＷを大きくすることができる。図２Ｂにおいて、図２Ａと同じ部分には同じ符号を付してその説明は省略される。要するに、第１部分２６ａ１などの先端部分の影響を避けた領域を増やすことができる。
図２Ｃは、チャネル２１ｃの形成構造の他の実施例である。すなわち、第１導体膜２６ａの一部である第１部分２６ａ１、２６ａ２・・・が、第１導体膜２６ａから櫛歯状に分岐した形状ではなく、連続して九十九折（ジグザグ状）に形成され、その間に第２導体膜２５ａの第２部分２５ａ１・・・が挿入されることによって、第１導体膜２６ａの第１部分２６ａ１・・・と、第２導体膜２５ａの第２部分２５ａ１・・・とが交互に配置される構造になっている。従って、第２導体膜２５ａの第２部分２５ａ１、・・・は、図の左右両側から挿入され、第２導体膜２５ａによって接続される構造になっている。すなわち、第１部分２６ａ１、・・・と第２部分２５ａ１、・・・とが交互に配置される構造は、図２Ａ等に示される櫛歯状の櫛歯を噛み合わせる構造には限らない。図２Ｃにおいても、図２Ａと同じ部分には同じ符号を付してその説明は省略される。
前述したように、本発明者らは、また、有機ＥＬ表示装置の色ムラ及び／又は輝度ムラが生じる原因について、さらに鋭意検討を重ねて調べた結果、有機発光素子４０の有機発光層４３の面の凹凸に起因していることを見出した。すなわち有機発光層４３の面に凹凸があり、微視的には、有機発光層４３の表面が様々な方向に傾いて完全な平坦ではないこと、すなわち、有機発光層４３の表面の法線方向が表示面の法線方向に対して様々な方向に傾いていることに起因していることを見出した。すなわち、表示面と垂直方向から視認する場合、発光した光が斜め方向に進む画素の光は認識し難くなり、輝度の低下又は混色の色が変化することになる。すなわち、発光する光は、その法線方向に最も輝度が大きく法線方向から傾くにつれてその輝度は低下する。スマートフォンなどの小型の表示装置では、このサブ画素の大きさは、一辺が数十μｍ程度と非常に小さい。そのため、僅かな凹凸があっても有機発光層４３の表面に凸凹のあるサブ画素では、正面に対する発光が非常に弱くなる。
本実施形態では、前述したように、色ムラ及び／又は輝度ムラの原因が有機発光層４３の表面の凹凸に原因があることを見出したので、その有機発光層４３の表面の平坦度を向上させるため、その下地となる平坦化膜３０の表面を算術平均粗さＲａで５０ｎｍ以下にすると共に、コンタクト孔３０ａの直上を避けて、有機発光層４３を形成することで、殆ど色ムラ及び／又は輝度ムラの発生を抑制した。表面粗さは、小さいほど好ましいが、前述した特許文献１に示されるように、２０ｎｍ以下という平坦度にする必要はなく、算術平均粗さＲａで２０ｎｍ以上であっても、色ムラ又は輝度ムラが殆ど現れないことを見出した。すなわち、表面粗さは小さいほど好ましいので下限は設定されないが、表面粗さを小さくするには、研磨作業が大変になるので、２０ｎｍ以上で、５０ｎｍ以下の表面粗さにすることが好ましい。
具体的には、従来の方法では、この平坦化膜は、無機バリア膜を形成してからウェットエッチングによってコンタクト孔を形成し、その上に有機絶縁膜（感光性樹脂）を成膜してウェットエッチングによってコンタクト孔の形成が行われていた。すなわち、前述したように、有機絶縁膜は液状の樹脂を塗布して形成されるため、表面は平坦になり、問題ないと考えられていた。しかし、この有機絶縁膜の表面の平坦度は、非感光性樹脂を用いても、算術平均粗さＲａで１００〜３００ｎｍ程度あり、感光性樹脂ではこれよりもさらに大きくなり、本発明者らは、この程度の平坦化では十分でないことを突き止めた。この場合、感光性樹脂が用いられると、混入される光重合開始剤の影響によって、さらに表面粗さが大きくなる。そして、前述したように、有機絶縁膜３２の表面をＣＭＰ研磨することによって、表面粗さを算術平均粗さＲａで２０ｎｍ以上、５０ｎｍ以下にすることによって、色ムラ及び／又は輝度ムラの発生を殆ど抑制し得ることを見出した。すなわち、前述の特許文献１に記載されているような２０ｎｍ以下の平坦度にする必要はないが、５０ｎｍ程度以下にする必要がある。なお、この有機絶縁膜３２の表面にさらに第２無機絶縁膜３３を形成することによって平坦化膜３０とすることができ、図１Ａに示される例では、この第２無機絶縁膜３３も形成されている。この場合でも、有機絶縁膜３２の表面の平坦度が第２無機絶縁膜３３の表面に維持される。
（有機ＥＬ表示装置の構造）
次に、図１Ａに示される有機ＥＬ表示装置及びその製造方法について具体的に説明がされる。
基板１０は、基板面を表示面として表示画像を視認するボトムエミッション型の場合には、有機発光層４３で発光した光を透過させる必要があり、透光性の材料で、絶縁性の基板が用いられる。具体的には、ガラス基板又は、ポリイミドなどの樹脂フィルムが用いられる。樹脂フィルムが用いられることによって、有機ＥＬ表示装置を可撓性にすることができ、曲面などに貼り付けることも可能になる。
基板１０がガラス基板の場合は必要ないが、基板１０がポリイミドのような樹脂フィルムの場合には、表面が結晶性でなく、半導体層などと反応しやすいため、ベースコート層１１が形成される。ベースコート層１１としては、例えばプラズマＣＶＤ法によってＳｉＯ2を５００ｎｍ厚／ＳｉＮxを５０ｎｍ厚／ＳｉＯ2を２５０ｎｍ厚程度の積層体が形成される。
ベースコート層１１の上にＴＦＴ２０を含む駆動回路が形成されている。図１Ａでは、ゲート電極２３と陰極配線２７のみが示されているが、その他のゲート配線及び信号配線なども同様に形成されている。そして、その上にＴＦＴ２０を構成するゲート絶縁膜２２、半導体層２１、高不純物濃度の第２半導体層２１１、ソース電極２５を構成する第２導体膜２５ａ、ドレイン電極２６を構成する第１導体膜２６ａが順次形成されている。図１Ａでは、発光素子４０を駆動するＴＦＴ２０のみが示されているが、その他のスイッチングＴＦＴなど、他のＴＦＴも同様の構成で形成され得る。この駆動回路は、有機ＥＬ表示装置が基板１０と反対面を表示面とするトップエミッション型の場合は、有機発光素子４０の有機発光領域の下方の全面に亘って形成され得る。本実施形態では、この領域の大部分を使用して、前述のチャネル領域が形成されている。しかし、基板１０側を表示面とするボトムエミッション型では、有機発光素子４０の発光領域の下方にＴＦＴなどを形成することはできない。そのため、ＴＦＴなどは発光領域と平面的に重なる部分の周縁部に形成される必要がある。この場合、周縁部のＴＦＴ又は配線が形成される部分と発光領域の下のＴＦＴなどが形成されない部分との境界部に傾斜面ができるため、発光領域の周縁部で凹凸ができ、表示品位を低下させる原因になる。従って、ボトムエミッション型でも、同様の平坦度が求められる。
図１Ａに示される構造では、ゲート電極２３の上にゲート絶縁膜２２を介して半導体層２１が形成されている。ゲート電極２３は、陰極配線２７などと同時に、２５０ｎｍ厚程度のＭｏなどの成膜後のパターニングなどによって形成されている。その上のゲート絶縁膜２２は、５０ｎｍ厚程度のＳｉＯ2などからなり、また、半導体層２１は、ａ-Ｓｉによって２００ｎｍ程度の厚さに形成されている。図１Ａに示される例では、その上に高不純物濃度シリコンからなる第２半導体層２１１が形成されている。半導体層２１とソース電極２５を構成する第２導体膜２５ａ及びドレイン電極２６を構成する第１導体膜２６ａとの電気的接続を良好にするためである。従って、第２半導体層２１１を形成しないで、半導体層２１の該当領域をドーピングなどによって高不純物濃度にしてもよい。その上にＴｉ／Ａｌ／Ｔｉなどからなる導体膜を形成してパターニングすることによって、ソース電極２５を構成する第２導体膜２５ａ及びドレイン電極２６を構成する第１導体膜２６ａが形成されている。この第１導体膜２６ａ及び第２導体膜２５ａは、前述したように、第１部分２６ａ１、・・・及び第２部分２５ａ１、・・が交互に配置されるように形成される。
後述する平坦化膜３０及び第２導体膜２５ａが露出するようにコンタクト孔３０ａが形成された後に、そのコンタクト孔３０ａ内に埋め込まれた導体層によってソースコンタクト２５ｂが形成され、さらに有機発光素子４０の第１電極４１と接続されている。このソースコンタクト２５ｂを含めて第１導体膜２５ａによってソース電極が形成されている。前述したように、コンタクト孔３０ａの直上を避けて有機発光素子４０の第１電極４１を形成することで、コンタクト孔３０ａ直上部分に埋め込まれたソースコンタクト２５ｂの頂部の金属材料の埋まり方に起因する有機発光層４３の平坦性の低下の問題を避けている。また、ドレイン電極２６を構成する第１導体膜２６ａは、図示されていない部分で駆動回路に接続されている。
図１Ｂに示される例では、ベースコート層１１の上に、第１導体膜２６ａ及び第２導体膜２５ａがまず形成され、その上に半導体層２１が形成されて、ゲート絶縁膜２２及びゲート電極２３が順次形成されることによって、ＴＦＴ２０が形成されている。
図１Ｃに示される例は、従来のポリシリコン化した構造と同じであるが、ａ-Ｓｉでも同様の構成にすることができる。すなわち、ベースコート層１１上にａ-Ｓｉからなる半導体層２１が形成され、ソース電極２５、ドレイン電極２６とそれぞれ接続される部分にドーピングされることによって、ソース２１ｓ及びドレイン２１ｄが形成され、その間にチャネル２１ｃが形成されている。その上にゲート絶縁膜２２とゲート電極２３が形成され、その上には３００ｎｍ厚程度のＳｉＯ2膜と３００ｎｍ厚程度のＳｉＮx膜からなる層間絶縁膜２４が形成されている。この層間絶縁膜２４を介してコンタクト孔２４ａ内に導体膜を埋め込んでソース２１ｓと接続され、ソース電極２５とされる第２導体膜２５ａ及びドレイン２１ｄと接続され、ドレイン電極２６とされる第１導体膜２６ａが形成されている。なお、層間絶縁膜２４が形成される前に、ソース２１ｓ及びドレイン２１ｄの電極接続部には、ボロンがドーピングされてｐ+化され、アニールによって活性化されている。
このＴＦＴ２０を含む駆動回路の表面にバリア層としての２００ｎｍ厚程度のＳｉＮxなどからなる第１無機絶縁膜３１と、例えばポリイミド又はアクリル樹脂からなる有機絶縁膜３２を２μｍ程度成膜して表面がＣＭＰ研磨されることによって、表面粗さが算術平均粗さＲａで５０ｎｍ以下にされている。この有機絶縁膜は、感光性材料を混入した感光性の有機絶縁膜でもよい。感光性の有機絶縁膜であれば、第１無機絶縁膜３１の形成後に有機絶縁膜３２が形成され、フォトリソグラフィ工程による露光と現像でコンタクト孔３０ａが形成される。この場合、コンタクト孔３０ａが形成された後にＣＭＰ研磨がなされてもよい。有機絶縁膜３２をＣＭＰ研磨する際に、コンタクト孔３０ａ内にＣＭＰの研磨剤が入り込んでも、コンタクト孔３０ａの大きさは、研磨剤の粒径より遥かに大きい（例えば５０倍程度）ので、洗浄で除去することができ、特に問題は生じない。有機絶縁膜３２が非感光性の場合には、第１無機絶縁膜３１と一括してコンタクト孔３０ａが形成される。この際、有機ＥＬ表示装置の陰極（第２電極）を陰極配線２７と接続するための第２コンタクト４５を形成するためのコンタクト孔３０ｂも同時に平坦化膜３０に形成されている。
図１Ａに示される例では、この有機絶縁膜３２の上に例えばＳｉＮxなどからなる４００ｎｍ厚程度の第２無機絶縁膜３３が形成されている。この第２無機絶縁膜３３が形成されることによって、コンタクト孔３０ａを形成するエッチングの際に、エッチャントによる有機絶縁膜の腐食を防止することができるので好ましい。また、無機絶縁膜は、その下地の平坦性をそのまま維持するので、研磨をする必要もない。この第２無機絶縁膜３３の形成後に、３層を一括してエッチングすることによってコンタクト孔３０ａが形成されている。
そして、例えばＩＴＯとＡｇ又はＡＰＣなどの金属とＩＴＯがスパッタリングなどによって成膜されることによって、コンタクト孔３０ａ内にＡｇなどの金属が埋め込まれると共に、有機絶縁膜３２又は第２無機絶縁膜３３（第２無機絶縁膜３３が形成される場合）、すなわち平坦化膜３０の表面に同じＡｇ又はＡＰＣなどの金属とＩＴＯの導電層が形成された後にパターニングによって、表面と最下層がＩＴＯ膜で、その間にＡｇ又はＡＰＣがサンドイッチされたＩＴＯ／Ａｇ又はＡＰＣ／ＩＴＯの積層膜などにより第１電極（陽極）４１が形成される。第１電極（陽極）４１は、有機発光層４３との関係で、仕事関数が５ｅＶ程度のものが好ましく、トップエミッション型の場合、上記材料が用いられる。表面と最下層のＩＴＯ膜は１０ｎｍ程度の厚さに形成され、Ａｇ又はＡＰＣは１００ｎｍ程度の厚さに形成される。ボトムエミッション型の場合には、ＩＴＯ膜が３００ｎｍ〜１μｍ程度の厚さに形成される。その第１電極４１の周縁部に各画素を区画すると共に、陽極と陰極の絶縁を図るための絶縁材料からなる絶縁バンク４２が形成されており、その絶縁バンク４２によって囲まれる第１電極４１の上に有機発光層４３が積層されている。
有機発光層４３は、絶縁バンク４２に囲われて露出する第１電極４１の上に積層される。この有機発光層４３は、図１Ａなどでは一層で示されているが、種々の材料が積層されて複数層で形成される。また、この有機発光層４３は水分に弱く全面に形成してからパターニングをすることができないため、蒸着マスクを用いて、蒸発又は昇華させた有機材料を選択的に必要な部分のみに蒸着することによって形成される。又は印刷によって有機発光層４３が形成されてもよい。
具体的には、例えば第１電極（陽極電極）４１に接する層として、正孔の注入性を向上させるイオン化エネルギーの整合性の良い材料からなる正孔注入層が設けられる場合がある。この正孔注入層上に、正孔の安定な輸送を向上させると共に、発光層への電子の閉じ込め（エネルギー障壁）が可能な正孔輸送層が、例えばアミン系材料により形成される。さらに、その上に発光波長に応じて選択される発光層が、例えば赤色、緑色に対してはＡｌｑ3に赤色又は緑色の有機物蛍光材料がドーピングされて形成される。また、青色系の材料としては、ＤＳＡ系の有機材料が用いられる。一方、図示しないカラーフィルタで着色される場合には、発光層は全てドーピングすることなく同じ材料で形成され得る。発光層の上には、さらに電子の注入性を向上させると共に、電子を安定に輸送する電子輸送層が、Ａｌｑ3などにより形成される。これらの各層がそれぞれ数十ｎｍ程度ずつ積層されることにより有機発光層４３の積層膜が形成されている。なお、この有機発光層４３と第２電極４４との間にＬｉＦやＬｉｑなどの電子の注入性を向上させる電子注入層が設けられることもある。これは有機層ではないが、本明細書では、有機層によって発光させるものとして、有機発光層４３内に含めている。
前述したように、有機発光層４３の積層膜のうち、発光層は、Ｒ、Ｇ、Ｂの各色に応じた材料の有機材料が堆積されないで、カラーフィルタによってカラーの表示装置にされてもよい。すなわち、発光層が同じ有機材料で形成され、図示しないカラーフィルタにより発光色が特定されてもよい。また、正孔輸送層、電子輸送層などは、発光性能を重視すれば、発光層に適した材料で別々に堆積されることが好ましい。しかし、材料コストの面を勘案して、Ｒ、Ｇ、Ｂの２色又は３色に共通して同じ材料で積層される場合もある。
ＬｉＦ層などの電子注入層などを含む全ての有機発光層４３の積層膜が形成された後に、その表面に第２電極４４が形成されている。具体的には、第２電極（例えば陰極）４４が有機発光層４３の上に形成される。この第２電極（陰極）４４は、全画素に亘って、共通で連続して形成されている。この陰極４４は、平坦化膜３０に形成された第２コンタクト４５及びＴＦＴ２０の絶縁膜２２、２４に形成された第１コンタクト２８を介して、陰極配線２７に接続されている。第２電極４４は透光性の材料、例えば、薄膜のＭｇ-Ａｇ共晶膜により形成され、水分で腐食しやすいので、その表面に設けられる被覆層４６によって被覆されている。陰極材料は仕事関数の小さい材料が好ましく、アルカリ金属又はアルカリ土類金属などが用いられ得る。Ｍｇは仕事関数が３.６ｅＶと小さいので好ましいが、活性で安定しないので、仕事関数が４.２５ｅＶのＡｇが１０質量％程度の割合で共蒸着されている。Ａｌも仕事関数は４.２５ｅＶ程度と小さく、下地にＬｉＦが用いられることによって陰極材料として十分に使用し得る。そのため、ボトムエミッション型では、この第２電極４４にＡｌを厚く形成し得る。
被覆層（ＴＦＥ）４６は、例えばＳｉＮx、ＳｉＯ2などの無機絶縁膜からなり、一層、又は二層以上の積層膜によって形成され得る。例えば一層の厚さが０.１μｍから０.５μｍ程度で、好ましくは二層程度の積層膜で形成される。この被覆層４６は、異なる材料で多層に形成されるのが好ましい。被覆層４６は、複数層で形成されることによって、ピンホールなどができても、複数層でピンホールが完全に一致することは殆ど無く、外気から完全に遮断する。前述のように、この被覆層４６は、有機発光層４３及び第２電極４４を完全に被覆するように形成される。なお、二層の無機絶縁膜の間に有機絶縁材料を備えていてもよい。
（有機ＥＬ表示装置の製造方法）
実施例１
次に、図１Ａに示される有機ＥＬ表示装置の第２無機絶縁膜３３のない有機ＥＬ表示装置の製造方法が、図４Ａ〜４Ｂのフローチャート及び図５Ａ〜５Ｇの製造工程の図を参照しながら説明される。
まず、図４Ａのフローチャート及び図５Ａに示されるように、基板１０の上に、ＴＦＴ２０を含む駆動回路が形成される（図４ＡのＳ１）。具体的には、図４Ｂにフローチャートが示されるように、基板１０の上にベースコート層１１が形成される。ベースコート層１１は、例えばプラズマＣＶＤ法によって、ＳｉＯ2層を５００ｎｍ程度の厚さに形成し、その上にＳｉＮx層を５０ｎｍ程度の厚さに形成することによって下層を積層し、さらにその上層としてＳｉＯ2層を２５０ｎｍ程度の厚さに積層することによって形成される（Ｓ１１）。
その後、Ｍｏなどの金属膜をスパッタリングなどによって形成してパターニングすることで、ゲート電極２３、陰極配線２７、及びその他のゲート配線、信号配線などの配線が形成される（Ｓ１２）。
その後にゲート絶縁膜２２が成膜される（Ｓ１３）。ゲート絶縁膜２２は、プラズマＣＶＤ法によって、ＳｉＯ2を５０ｎｍ程度成膜することで形成される。
その後、プラズマＣＶＤ法によってアモルファスシリコン（ａ-Ｓｉ）層からなる半導体層２１が形成される（Ｓ１４）。この半導体層２１は、例えば３５０℃程度で、４５分間程度のアニール処理によって脱水素化の処理が行われる。
その後、ソース電極２５を構成する第２導体膜２５ａ及びドレイン電極２６を構成する第１導体膜２６ａと接続される部分に高不純物濃度のＳｉからなる第２半導体層２１１が１０ｎｍ程度の厚さに形成される（Ｓ１５）。第２半導体層を形成しないで、半導体層２１の第１導体膜２６ａ及び第２導体膜２５ａが接続される部分に不純物がドーピングされてもよい。
その上に、導体膜がスパッタリングなどの方法で、２００ｎｍから８００ｎｍ程度の厚さに形成され、パターニングすることによって、第１導体膜２６ａ及び第２導体膜２５ａが形成される（Ｓ１６）。第１導体膜２６ａ及び第２導体膜２５ａの形成は、例えばスパッタリングなどによって、Ｔｉ膜を３００ｎｍ程度と、Ａｌ膜を３００ｎｍ程度積層し、その上にＴｉを１００ｎｍ程度積層することによって形成される。
以上の工程によって、ＴＦＴ２０を含む駆動回路、すなわちバックプレーンと呼ばれる部分が形成される。
その後、図５Ｂに示されるように、駆動回路の表面に第１無機絶縁膜３１と有機絶縁膜３２とが形成される（図４Ａに戻りＳ２）。第１無機絶縁膜３１は、例えばプラズマＣＶＤ法によって、ＳｉＮxを２００ｎｍ程度の厚さに形成される。これは、有機絶縁膜３２の成分がＴＦＴ２０の方に侵入するのを防止するバリア層として機能する。また、有機絶縁膜３２は、ＴＦＴ２０などの形成によって表面に凹凸のある部分に埋め込むもので、液状の樹脂を塗布することで有機絶縁膜３２の表面が平坦化しやすい。塗布法としては、スリットコートやスピンコートなどの方法があるが、両方を合せたスリット・アンド・スピンコート法であってもよい。この有機絶縁膜３２は２μｍ程度の厚さになるように形成され、例えばポリイミド樹脂とか、アクリル樹脂が用いられ得る。これらの樹脂に光重合開始剤を混入させた感光性樹脂でもよい。しかし、光重合開始剤を含まない非感光性樹脂であれば、純度が高く、しかも表面平滑性が高いので好ましい。特に、アクリル樹脂が好ましい。
次に、図５Ｃに示されるように、この有機絶縁膜３２の表面がＣＭＰ研磨される（Ｓ３）。有機絶縁膜３２は、液状の樹脂を塗布して乾燥させるため、表面が平坦になりやすく、前述したように、この表面は、算術平均の表面粗さＲａで１００〜３００ｎｍ程度に形成されている。しかし、前述したように、この有機絶縁膜３２の塗布だけの平坦度では、色ムラ及び／又は輝度ムラが現れ、発光特性を十分に満足し得ないことを本発明者は見出した。そのため、ＣＭＰ研磨によって、その表面の平坦度を算術平均粗さＲａで５０ｎｍ以下になるように研磨している。この平坦度は小さいほど好ましいが、特許文献１に示されるような２０ｎｍ以下という非常に平坦性を要求されるものではない。５０ｎｍ程度以下であれば、色ムラ及び／又は輝度ムラが問題になるほどには現れなかった。このＣＭＰ研磨は、例えばセリア（ＣｅＯ2）系のスラリー又はヒュームドシリカ系スラリーを水とアルコールと共に供給しながら、有機絶縁膜３２の表面を研磨することによってなされる。
その後、図５Ｄに示されるように、この平坦化膜３０にＴＦＴ２０に達するコンタクト孔３０ａが形成される（Ｓ４）。このコンタクト孔３０ａの形成は、レジストマスクを形成して、ドライエッチングなどのエッチングによって行われる。なお、この平坦化膜３０のように、無機絶縁膜と有機絶縁膜とが混在する層を纏めてエッチングをする場合には、両者のエッチングレートが異なるので、特にドライエッチングによってエッチングすることで、両者の界面に段差が生じ難いので好ましい。段差が生じると、コンタクト孔３０ａ内に埋め込む金属が完全に埋め込まれず、ソース電極２５などとの接触抵抗が増大するという問題を発生しやすい。
その後、図５Ｅに示されるように、コンタクト孔３０ａの内部に金属が埋め込まれると共に、所定の領域に有機発光素子４０用の第１電極４１が形成される（Ｓ５）。具体的には、例えばスパッタリングなどによって、ＩＴＯ膜を１０ｎｍ程度とＡｇ膜又はＡＰＣ膜を１００ｎｍ程度積層した下層と、１０ｎｍ厚程度のＩＴＯ膜からなる上層が成膜される。その結果、コンタクト孔３０ａの内部にＩＴＯと金属が埋め込まれると共に、平坦化膜３０の表面にＩＴＯと金属膜とＩＴＯ膜の積層膜が形成される。その後、そのＩＴＯと金属の積層膜をパターニングすることによって、第１電極４１が形成される。
その後、図５Ｆに示されるように、第１電極４１の上で、かつ、コンタクト孔３０の直上を避けて、有機発光層４３が形成される（Ｓ６）。具体的には、第１電極４１の周縁部に各画素を区画すると共に、陰極と陽極の接触を防止するための絶縁バンク４２が形成される。絶縁バンク４２は、ＳｉＯ2などの無機絶縁膜でもよいし、ポリイミド又はアクリル樹脂などの有機絶縁膜でもよい。絶縁バンク４２は全面に成膜され、第１電極４１の所定の場所が露出するように形成される。絶縁バンク４２の高さは、１μｍ程度に形成される。前述したように、有機発光層４３は、各種の有機材料が積層されるが、有機材料の積層は、例えば真空蒸着によって行われ、その場合には、蒸着マスクの開口を通してＲ、Ｇ、Ｂなどの所望のサブ画素を開口した蒸着マスクを介して形成される。有機発光層４３の表面には、電子の注入性を向上させるＬｉＦなどの層が形成され得る。なお、蒸着によらないで、インクジェット法などによる印刷によっても形成され得る。第１電極４１にＡｇを用いるのは、有機発光層４３で発光した光を反射させてトップエミッション型として使用するためである。
その後、図５Ｇに示されるように、有機発光層４３の上に、第２電極（陰極）４４が形成される（Ｓ７）。第２電極４４は、薄膜のＭｇ-Ａｇ共晶膜を蒸着などによって全面に形成し、パターニングすることによって陰極とされる。なお、この第２電極４４は、第２コンタクト４５上にも形成されることで第２コンタクト４５、第１コンタクト２８を介して陰極配線２７に接続されている。このＭｇ-Ａｇ共晶膜は、ＭｇとＡｇの融点が異なるので、別々のるつぼから蒸発させて成膜時に共晶化する。Ｍｇが９０質量％程度でＡｇが１０質量％程度の割合で、１０〜２０ｎｍ程度の厚さに形成される。
この第２電極４４の上には、第２電極４４及び有機発光層４３を水分又は酸素などから護る被覆層４６が形成される。この被覆層４６は、水分又は酸素に弱い第２電極４４及び有機発光層４３を保護するため、水分などを吸収し難い、ＳｉＯ2、ＳｉＮxなどの無機絶縁膜がＣＶＤ法などによって形成される。しかも、この被覆層４６は、その端部が第２無機絶縁膜３３などの無機膜と密着するように形成される。無機膜同士の接合であれば、密着性良く接合されるが、有機膜とでは、完全な密着性のよい接合を得にくいからである。従って、図１Ａに示される第２無機絶縁膜３３が無い場合には、有機絶縁膜３２の一部を除去して、その下層の第１無機絶縁膜と接合させることが好ましい。そうすることによって、水分などの浸入を完全に防止し得る。
実施例２
図４Ａ〜４Ｂ及び図５Ａ〜５Ｇに示される実施例１の製造方法は、平坦化膜３０が第１無機絶縁膜３１と有機絶縁膜３２によって形成されていた（図１Ａの構造の第２無機絶縁膜３３が無い構造）。このような構造でも、有機絶縁膜３２の表面が研磨されており、その表面に第１電極４１が形成されている。そのため、平坦化膜３０の表面は平坦になっていて問題はない。しかし、コンタクト孔３０ａを形成する際に、ウェットエッチングなどを行うと水分などが有機絶縁膜３２に浸入しやすく、ドライエッチングで行っても、エッチングガスなどが浸入しやすいという問題がある。水分などが浸入すると、発光素子が形成されて動作しているときに、浸み出してくると有機発光層４３又は第２電極４４の材料を劣化させる恐れがある。そのため、第２無機絶縁膜３３が有機絶縁膜３２の表面に形成されることが好ましく、図１Ａにはその構造が示されている。その製造方法が図６Ａ〜６Ｅを参照しながら説明される。
前述の図５Ｃに示される工程までは、実施例１と同様に行われる。すなわち、有機絶縁膜３２の表面がＣＭＰ研磨によって、平坦化されている。その後、図６Ａに示されるように第２無機絶縁膜３３が、第１無機絶縁膜３１と同様に、ＳｉＮxをプラズマＣＶＤなどによって、２００ｎｍ程度の厚さで形成される。この第２無機絶縁膜３３は、スパッタリングなどの方法で、無機材料の堆積によって形成され、しかも非常に薄いため、有機絶縁膜３２の研磨された表面の平坦度をそのまま維持する。従って、この第２無機絶縁膜３３の表面も算術平均粗さＲａで５０ｎｍ以下の平坦度が得られる。すなわち、この第２実施例では、平坦化膜３０が第１無機絶縁膜３１と有機絶縁膜３２と第２無機絶縁膜３３とで構成されているが、その平坦化膜３０の表面は、算術平均粗さＲａで５０ｎｍ以下の平坦面に形成されている。
以下の工程は、前述の実施例１と同様であるが、図６Ｂに示されるように、平坦化膜３０にコンタクト孔３０ａが形成される。形成方法は、実施例１と同じであり、その説明は省略される。
その後、図６Ｃに示されるように、コンタクト孔３０ａの内部に金属を埋め込むと共に、平坦化膜３０の表面に、有機発光素子４０の第１電極４１を形成する。この方法も前述した図５Ｅの工程と同じであり、その説明は省略される。
その後、図６Ｄに示されるように、絶縁バンク４２が形成された後、有機発光層４３が、例えば真空蒸着などの方法によって形成される。この方法も前述した実施例１の図５Ｆに示される工程と同じであり、その詳細な説明は省略される。
その後、図６Ｅに示されるように、全面に第２電極４４が形成される。この工程も前述した実施例１の図５Ｇに示される工程と同じであり、同様の方法で形成することができる。その後、この表面に被覆層４６が形成されることによって、図１Ａに示される有機ＥＬ表示装置が得られる。
（まとめ）
（１）本発明の一実施形態に係る有機ＥＬ表示装置は、薄膜トランジスタを含む駆動回路が形成された表面を有する基板と、前記駆動回路を覆うことによって前記基板の前記表面を平坦化する平坦化膜と、前記平坦化膜の表面上に形成され、前記駆動回路と接続された第１電極、前記第１電極の上に形成された有機発光層、及び前記有機発光層の上に形成された第２電極を有する有機発光素子と、を備え、前記薄膜トランジスタは、ゲート電極、ドレイン電極、ソース電極、及び前記薄膜トランジスタのチャネルとなる領域を含み、前記ゲート電極、半導体層、及び前記半導体層と接続して形成される前記ドレイン電極を構成する第１導体膜と前記ソース電極を構成する第２導体膜との積層構造を有し、前記第１導体膜と、前記第２導体膜とのそれぞれの一部が、所定方向に沿って交互に並ぶように前記第１導体膜及び前記第２導体膜が配置されており、前記チャネルは、隣接する前記第１導体膜の一部と前記第２導体膜の一部との間に挟まれる前記半導体層である。
本実施形態によれば、有機発光素子の駆動用ＴＦＴをａ-Ｓｉを用いながら、チャネル幅Ｗを大幅に大きくすることによって、チャネル幅Ｗとチャネル長Ｌとの比（Ｗ／Ｌ）を５０から５００と大きくしているので、十分な駆動電流を得ることができる。その結果、ａ-Ｓｉ層をポリシリコン化する必要がなく、製造工程が非常に簡単になってコストダウンを図れるのみならず、レーザ照射をする必要がないので、品質の非常に安定したＴＦＴを得ることができる。そのため、駆動電流が一定になって、色ムラ、輝度ムラなどの表示ムラが大幅に抑制され、表示品位の優れた有機ＥＬ表示装置になる。
（２）前記第１導体膜及び前記第２導体膜が、それぞれ平面形状で櫛型に形成されると共に、前記第１導体膜及び前記第２導体膜のそれぞれの櫛歯部分が噛み合うように形成されることによって、第１導体膜の第１部分と第２導体膜の第２部分との隣接構造が非常に容易に得られる。
（３）隣接する前記第１導体膜の一部と前記第２導体膜の一部とで挟まれる領域が複数個あり、前記半導体層がアモルファス半導体からなり、前記複数個の隣接する前記第１導体膜の一部と前記第２導体膜の一部との対向する部分の長さの前記複数個の和をＷ、前記対向する部分の間隔をＬとするとき、Ｗ／Ｌが５０以上で、５００以下になるように第１導体膜の一部と第２導体膜の一部とが対向する部分を多く形成することで、大電流を得ることができる。
（４）前記発光素子の発光領域が矩形形状に形成され、かつ、前記薄膜トランジスタが前記発光領域の下層に形成されており、前記第１導体膜の一部及び前記第２導体膜の一部の対向する部分が、前記矩形形状の長辺に沿って形成されていることによって、前記一部の先端部に形成されるチャネルを考慮しないで、確実なチャネル幅を広げることができる。
（５）前記ゲート電極が、前記複数個の隣接する前記第１導体膜の一部と前記第２導体膜の一部との対向する部分の長さの範囲の全体に亘って形成されていることによって、チャネル幅を広くすることができる。
（６）前記薄膜トランジスタの上に形成された前記平坦化膜が、第１無機絶縁膜及び有機絶縁膜の積層構造であり、かつ、前記有機絶縁膜の表面が算術平均粗さＲａで５０ｎｍ以下に形成されていることによって、有機発光素子の第１電極を平坦面に形成することができる。その結果、有機発光層の表面は、微視的な平面状態でも、凹凸が無く、小さなサブ画素の有機発光層の表面の法線方向が表示面の法線方向と一致する。そのため、小さなサブ画素の一部の光が斜め方向に進むという問題は無くなり、輝度ムラ、色ムラなどの表示品位を低下させる要因が無くなる。その結果、非常に表示品位の優れた有機ＥＬ表示装置が得られる。
（７）前記平坦化膜が、前記有機絶縁膜の上に第２無機絶縁膜が形成されることによって３層構造に形成されており、前記有機発光素子と前記薄膜トランジスタとを電気的に接続するコンタクト孔が、前記３層構造に一括して形成されていることが、コンタクト孔の形成工程が簡単であるのみならず、有機絶縁膜が無機絶縁膜で保護されているので、水分などの侵入を抑制し得る点で好ましい。
（８）本発明の他の実施形態の有機ＥＬ表示装置の製造方法は、基板の上に、薄膜トランジスタを含む駆動回路を形成する工程と、前記駆動回路の表面に第１無機絶縁膜及び有機絶縁膜を形成する工程と、前記有機絶縁膜の表面をＣＭＰ研磨する工程と、前記有機絶縁膜及び前記第１無機絶縁膜に、前記薄膜トランジスタに達するコンタクト孔を形成する工程と、前記コンタクト孔の内部に金属を埋め込むと共に、所定の領域に第１電極を形成する工程と、前記第１電極の上に有機発光層を形成する工程と、前記有機発光層の上に第２電極を形成する工程と、を含み、前記薄膜トランジスタは、ゲート電極、ゲート絶縁膜、チャネルとする領域を含み、前記ゲート電極、アモルファスの半導体層、及び前記半導体層と接続して形成される前記ドレイン電極を構成する第１導体膜と前記ソース電極を構成する第２導体膜との積層構造によって形成され、前記第１導体膜と、前記第２導体膜とは、それぞれの一部が、所定方向に沿って交互に並ぶように形成され、前記チャネルは、隣接する前記第１導体膜の一部と前記第２導体膜の一部との間に挟まれる前記半導体層で形成されている。
本実施形態によれば、有機発光素子を駆動するＴＦＴでも、ａ-Ｓｉで形成することができるので、レーザ光照射によるポリシリコン化を行う必要がなくなる。その結果、製造工程が簡単になると共に、照射するレーザ光の強度のバラツキに基づくＴＦＴ特性のバラツキの恐れが全くなくなり、各ＴＦＴの性能が均一になり、表示装置の色ムラ、輝度ムラなどの表示ムラが抑制される。
（９）前記薄膜トランジスタの形成が、基板上に所定方向に沿って延びるゲート電極を形成する工程と、前記ゲート電極の上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にアモルファスの半導体層を、前記所定方向に沿って前記ゲート電極をカバーするように形成する工程と、前記半導体層に接続されると共に、前記所定方向と交差する方向に沿って延びる複数個の第１部分を有する前記第１導体膜と、前記所定方向と交差する方向に沿って延びる複数個の第２部分を有する前記第２導体膜を、前記第１部分と前記第２部分とが交互に配置されるように形成する工程と、を含むことで、逆スタガ構造のＴＦＴにすることができる。
（１０）前記薄膜トランジスタの形成が、基板上に前記所定方向と交差する方向に沿って延びる複数個の第１部分を有する前記第１導体膜と、前記所定方向と交差する方向に沿って延びる複数個の第２部分を有する前記第２導体膜を、前記第１部分と前記第２部分とが交互に配置されるように形成する工程と、前記第１導体膜及び前記第２導体膜の上に、前記第１部分及び前記第２部分と接続されると共に、前記所定方向に沿って延びるアモルファスの半導体層を形成する工程と、前記半導体層の上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上に、前記第１部分と前記第２部分とが対向する部分をカバーするようにゲート電極を形成する工程と、を含むことで、スタガ構造のＴＦＴにすることができる。
（１１）前記第１導体膜及び前記第２導体膜がそれぞれ櫛型形状で、櫛歯が相互に噛み合うように形成されてもよい。
（１２）前記アモルファスの半導体層と、前記第１導体膜及び前記第２導体膜との間に高不純物濃度の第２半導体層を介在させることによって、半導体層と第１導体膜及び第２導体膜との接触抵抗を小さくすることができる。
（１３）前記有機絶縁膜の上に第２無機絶縁膜を形成し、前記第２無機絶縁膜、前記有機絶縁膜及び前記第１絶縁膜の３層を一括してドライエッチングによって前記コンタクト孔を形成することによって、コンタクト孔に段差などが生じないで、連続したコンタクト孔を形成し得る。
（１４）前記コンタクト孔の形成を、中性のセリア系研磨材、又はヒュームドシリカ系スラリーを水とアルコールと共に供給することによって行うことで、表面平坦度を算術平均粗さＲａで５０ｎｍ以下に研磨することができる。
１０ 基板
２０ ＴＦＴ
２１ 半導体層
２１ｃ チャネル
２１１ 第２半導体層
２５ ソース電極
２５ａ 第２導体膜
２５ａ１、２５ａ２・・・ 第２部分
２６ ドレイン電極
２６ａ 第１導体膜
２６ａ１、２６ａ２・・・ 第１部分
３０ 平坦化膜
３１ 第１無機絶縁膜
３２ 有機絶縁膜
３３ 第２無機絶縁膜
４０ 有機発光素子
４１ 第１電極（陽極）
４３ 有機発光層
４４ 第２電極（陰極）

Claims (14)

  1. 薄膜トランジスタを含む駆動回路が形成された表面を有する基板と、
    前記駆動回路を覆うことによって前記基板の前記表面を平坦化する平坦化膜と、
    前記平坦化膜の表面上に形成され、前記駆動回路と接続された第１電極、前記第１電極の上に形成された有機発光層、及び前記有機発光層の上に形成された第２電極を有する有機発光素子と、
    を備え、
    前記薄膜トランジスタは、ゲート電極、ドレイン電極、ソース電極、及び前記薄膜トランジスタのチャネルとなる領域を含み、前記ゲート電極、半導体層、及び前記半導体層と接続して形成される前記ドレイン電極を構成する第１導体膜と前記ソース電極を構成する第２導体膜との積層構造を有し、
    前記第１導体膜と前記第２導体膜とのそれぞれの一部が、所定方向に沿って交互に並ぶように前記第１導体膜及び前記第２導体膜が配置されており、
    前記チャネルは、隣接する前記第１導体膜の一部と前記第２導体膜の一部との間に挟まれる前記半導体層である、有機ＥＬ表示装置。
  2. 前記第１導体膜及び前記第２導体膜が、それぞれ平面形状で櫛型に形成されると共に、前記第１導体膜及び前記第２導体膜のそれぞれの櫛歯部分が噛み合うように形成されている、請求項１に記載の有機ＥＬ表示装置。
  3. 隣接する前記第１導体膜の一部と前記第２導体膜の一部とで挟まれる領域が複数個あり、前記半導体層がアモルファス半導体からなり、前記複数個の隣接する前記第１導体膜の一部と前記第２導体膜の一部との対向する部分の長さの前記複数個の和をＷ、前記対向する部分の間隔をＬとするとき、Ｗ／Ｌが５０以上で、５００以下である、請求項１又は２に記載の有機ＥＬ表示装置。
  4. 前記発光素子の発光領域が矩形形状に形成され、かつ、前記薄膜トランジスタが前記発光領域の下層に形成されており、前記第１導体膜の一部及び前記第２導体膜の一部の対向する部分が、前記矩形形状の長辺に沿って形成されている、請求項１〜３のいずれか１項に記載の有機ＥＬ表示装置。
  5. 前記ゲート電極が、前記複数個の隣接する前記第１導体膜の一部と前記第２導体膜の一部との対向する部分の長さの範囲の全体に亘って形成されている、請求項１〜４のいずれか１項に記載の有機ＥＬ表示装置。
  6. 前記薄膜トランジスタの上に形成された前記平坦化膜が、第１無機絶縁膜及び有機絶縁膜の積層構造であり、かつ、前記有機絶縁膜の表面が算術平均粗さＲａで５０ｎｍ以下に形成されている、請求項１〜５のいずれか１項に記載の有機ＥＬ表示装置。
  7. 前記平坦化膜が、前記有機絶縁膜の上に第２無機絶縁膜が形成されることによって３層構造に形成されており、
    前記有機発光素子と前記薄膜トランジスタとを電気的に接続するコンタクト孔が、前記３層構造に一括して形成されている、請求項６に記載の有機ＥＬ表示装置。
  8. 基板の上に、薄膜トランジスタを含む駆動回路を形成する工程と、
    前記駆動回路の表面に第１無機絶縁膜及び有機絶縁膜を形成する工程と、
    前記有機絶縁膜の表面をＣＭＰ研磨する工程と、
    前記有機絶縁膜及び前記第１無機絶縁膜に、前記薄膜トランジスタに達するコンタクト孔を形成する工程と、
    前記コンタクト孔の内部に金属を埋め込むと共に、所定の領域に第１電極を形成する工程と、
    前記第１電極の上に有機発光層を形成する工程と、
    前記有機発光層の上に第２電極を形成する工程と、
    を含み、
    前記薄膜トランジスタは、ゲート電極、ゲート絶縁膜、チャネルとする領域を含み、前記ゲート電極、アモルファスの半導体層、及び前記半導体層と接続して形成される前記ドレイン電極を構成する第１導体膜と前記ソース電極を構成する第２導体膜との積層構造によって形成され、
    前記第１導体膜と、前記第２導体膜とは、それぞれの一部が、所定方向に沿って交互に並ぶように形成され、
    前記チャネルは、隣接する前記第１導体膜の一部と前記第２導体膜の一部との間に挟まれる前記半導体層である、有機ＥＬ表示装置の製造方法。
  9. 前記薄膜トランジスタの形成が、
    基板上に所定方向に沿って延びるゲート電極を形成する工程と、
    前記ゲート電極の上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜の上にアモルファスの半導体層を、前記所定方向に沿って前記ゲート電極をカバーするように形成する工程と、
    前記半導体層に接続されると共に、前記所定方向と交差する方向に沿って延びる複数個の第１部分を有する前記第１導体膜と、前記所定方向と交差する方向に沿って延びる複数個の第２部分を有する前記第２導体膜を、前記第１部分と前記第２部分とが交互に配置されるように形成する工程と、
    を含む、請求項８に記載の有機ＥＬ表示装置の製造方法。
  10. 前記薄膜トランジスタの形成が、
    基板上に前記所定方向と交差する方向に沿って延びる複数個の第１部分を有する前記第１導体膜と、前記所定方向と交差する方向に沿って延びる複数個の第２部分を有する前記第２導体膜を、前記第１部分と前記第２部分とが交互に配置されるように形成する工程と、
    前記第１導体膜及び前記第２導体膜の上に、前記第１部分及び前記第２部分と接続されると共に、前記所定方向に沿って延びるアモルファスの半導体層を形成する工程と、
    前記半導体層の上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜の上に、前記第１部分と前記第２部分とが対向する部分をカバーするようにゲート電極を形成する工程と、
    を含む、請求項８に記載の有機得Ｌ表示装置の製造方法。
  11. 前記第１導体膜及び前記第２導体膜がそれぞれ櫛型形状で、櫛歯が相互に噛み合うように形成されている、請求項８〜１０のいずれか１項に記載の製造方法。
  12. 前記アモルファスの半導体層と、前記第１導体膜及び前記第２導体膜との間に高不純物濃度の第２半導体層を介在させる、請求項８〜１１のいずれか１項に記載の製造方法。
  13. 前記有機絶縁膜の上に第２無機絶縁膜を形成し、前記第２無機絶縁膜、前記有機絶縁膜及び前記第１絶縁膜の３層を一括してドライエッチングによって前記コンタクト孔を形成する、請求項８〜１２のいずれか１項に記載の製造方法。
  14. 前記コンタクト孔の形成を、中性のセリア系研磨材、又はヒュームドシリカ系スラリーを水とアルコールと共に供給することによって行うことで、表面平坦度を算術平均粗さＲａで５０ｎｍ以下に研磨する、請求項１３に記載の製造方法。
JP2019517112A 2018-03-28 2018-03-28 有機ｅｌ表示装置及びその製造方法 Expired - Fee Related JP6606309B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/012909 WO2019186808A1 (ja) 2018-03-28 2018-03-28 有機ｅｌ表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP6606309B1 JP6606309B1 (ja) 2019-11-13
JPWO2019186808A1 true JPWO2019186808A1 (ja) 2020-04-30

Family

ID=68058646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019517112A Expired - Fee Related JP6606309B1 (ja) 2018-03-28 2018-03-28 有機ｅｌ表示装置及びその製造方法

Country Status (4)

Country Link
US (1) US11152442B2 (ja)
JP (1) JP6606309B1 (ja)
CN (1) CN111886700A (ja)
WO (1) WO2019186808A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019186809A1 (ja) 2018-03-28 2019-10-03 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US11011593B2 (en) * 2018-03-28 2021-05-18 Sakai Display Products Corporation Organic EL display device and manufacturing method for organic EL display device
KR102603399B1 (ko) * 2018-08-09 2023-11-17 삼성디스플레이 주식회사 표시장치 및 그 제조방법
CN109904210B (zh) * 2019-03-27 2021-08-24 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
JP7503418B2 (ja) 2020-05-14 2024-06-20 株式会社荏原製作所 膜厚測定装置、研磨装置及び膜厚測定方法
US20210376668A1 (en) 2020-05-28 2021-12-02 Samsung Electronics Co., Ltd. Electronic device and method for controlling wireless charging in electronic device
KR20220053708A (ko) * 2020-10-22 2022-05-02 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02275672A (ja) 1989-03-30 1990-11-09 Nippon Steel Corp 薄膜トランジスター
JPH03245126A (ja) 1990-02-23 1991-10-31 Hitachi Ltd 薄膜トランジスタパネル
JP2000180892A (ja) * 1998-12-17 2000-06-30 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP3901460B2 (ja) 2001-02-19 2007-04-04 株式会社日立製作所 薄膜トランジスタの製造方法
CN100380673C (zh) * 2001-11-09 2008-04-09 株式会社半导体能源研究所 发光设备及其制造方法
JP2004356646A (ja) 2004-08-06 2004-12-16 Casio Comput Co Ltd 薄膜トランジスタ
JP2008085091A (ja) * 2006-09-28 2008-04-10 Sony Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、および表示装置
JP5521270B2 (ja) * 2007-02-21 2014-06-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP4910779B2 (ja) * 2007-03-02 2012-04-04 凸版印刷株式会社 有機ｅｌディスプレイおよびその製造方法
JP2008235481A (ja) * 2007-03-19 2008-10-02 Nippon Chem Ind Co Ltd 半導体ウエハ研磨用組成物、その製造方法、及び研磨加工方法
TW200913336A (en) * 2007-08-07 2009-03-16 Panasonic Corp Semiconductor device, manufacturing method thereof and image display device
KR100899426B1 (ko) * 2007-09-14 2009-05-27 삼성모바일디스플레이주식회사 유기 전계 발광표시장치 제조방법
WO2009104302A1 (ja) 2008-02-19 2009-08-27 シャープ株式会社 Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、スイッチ回路、および、表示装置
JP2010139920A (ja) 2008-12-15 2010-06-24 Seiko Epson Corp 電気的固体装置、電気光学装置、電気的固体装置の製造方法、および電子機器
JP2010272664A (ja) * 2009-05-21 2010-12-02 Sony Corp ａ−ＳｉＴＦＴ及びこのａ−ＳｉＴＦＴを有するシフトレジスター
JP5436049B2 (ja) 2009-05-29 2014-03-05 三菱電機株式会社 シフトレジスタ回路、シフトレジスタ回路の設計方法及び半導体装置
TWI570719B (zh) * 2011-05-20 2017-02-11 半導體能源研究所股份有限公司 儲存裝置及信號處理電路
US8969867B2 (en) * 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014086705A (ja) * 2012-10-26 2014-05-12 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタの製造方法および薄膜デバイス
WO2015029286A1 (ja) * 2013-08-27 2015-03-05 パナソニック株式会社 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
JP6503458B2 (ja) * 2015-04-20 2019-04-17 堺ディスプレイプロダクト株式会社 薄膜トランジスタの製造方法及び表示パネル
JP6583812B2 (ja) * 2015-06-24 2019-10-02 国立研究開発法人物質・材料研究機構 多層構成の薄膜トランジスタの製造方法
JP6649106B2 (ja) 2016-02-10 2020-02-19 日東電工株式会社 光学積層体および該光学積層体を用いた画像表示装置
US10818705B2 (en) 2016-03-18 2020-10-27 Ricoh Company, Ltd. Method for manufacturing a field effect transistor, method for manufacturing a volatile semiconductor memory element, method for manufacturing a non-volatile semiconductor memory element, method for manufacturing a display element, method for manufacturing an image display device, and method for manufacturing a system
WO2017158843A1 (ja) 2016-03-18 2017-09-21 堺ディスプレイプロダクト株式会社 表示パネル及び表示パネルの製造方法
JP6855848B2 (ja) 2016-03-18 2021-04-07 株式会社リコー 電界効果型トランジスタの製造方法、揮発性半導体メモリ素子の製造方法、不揮発性半導体メモリ素子の製造方法、表示素子の製造方法、画像表示装置の製造方法、システムの製造方法
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기

Also Published As

Publication number Publication date
CN111886700A (zh) 2020-11-03
WO2019186808A1 (ja) 2019-10-03
JP6606309B1 (ja) 2019-11-13
US11152442B2 (en) 2021-10-19
US20200388661A1 (en) 2020-12-10

Similar Documents

Publication Publication Date Title
JP6606309B1 (ja) 有機ｅｌ表示装置及びその製造方法
JP6585322B1 (ja) 有機ｅｌ表示装置及びその製造方法
JP5008606B2 (ja) 有機ｅｌ表示装置及びその製造方法
US20070257253A1 (en) Organic light emitting display device and method of fabricating the same
US11758774B2 (en) Organic EL display apparatus with suppressed color and/or luminance non-uniformity and method of manufacturing organic EL display apparatus
JP6530156B1 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP6530155B1 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US11195457B2 (en) Organic EL display device with reduced surface roughness and manufacturing method therefor
JP6802887B2 (ja) 有機ｅｌ表示装置及びその製造方法
JP7410242B2 (ja) 有機ｅｌ表示装置及びその製造方法
JP6865249B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP6694988B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190328

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190328

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190328

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191017

R150 Certificate of patent or registration of utility model

Ref document number: 6606309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees