WO2009104302A1 - Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、スイッチ回路、および、表示装置 - Google Patents

Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、スイッチ回路、および、表示装置 Download PDF

Info

Publication number
WO2009104302A1
WO2009104302A1 PCT/JP2008/068362 JP2008068362W WO2009104302A1 WO 2009104302 A1 WO2009104302 A1 WO 2009104302A1 JP 2008068362 W JP2008068362 W JP 2008068362W WO 2009104302 A1 WO2009104302 A1 WO 2009104302A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
region
source
tft
line
Prior art date
Application number
PCT/JP2008/068362
Other languages
English (en)
French (fr)
Inventor
田中　信也
菊池　哲郎
今井　元
北川　英樹
片岡　義晴
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN2008801269501A priority Critical patent/CN101946327B/zh
Priority to US12/867,510 priority patent/US8963152B2/en
Publication of WO2009104302A1 publication Critical patent/WO2009104302A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/124—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode interdigital
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Definitions

  • the present invention relates to a transistor structure that is monolithically formed in a display panel.
  • Gate monolithic construction has been promoted to reduce costs by forming gate drivers with amorphous silicon on a liquid crystal panel.
  • Gate monolithic is also referred to as a gate driverless, panel built-in gate driver, gate-in panel, or the like.
  • TFTs using amorphous silicon have low mobility, a large driving voltage is required, and TFTs with a considerably large channel width such as mm order or cm order are manufactured to charge the wiring capacity of the scanning signal line with the scanning pulse. I have to.
  • FIG. 8 is a plan view showing the structure of such a TFT described in Patent Document 1.
  • the TFT is made of amorphous silicon and includes a gate electrode line 310, a drain electrode line 330, and a source electrode line 350.
  • the drain electrode line 330 includes a body drain line 332 extending from the outside of the gate electrode line 310, a hand drain line 334 branched from the body drain line 332, and finger fingers branched vertically from the hand drain line 334. And a drain line 336.
  • the hand / drain line 334 is formed in a region where the gate electrode line 310 is not formed, and the finger / drain line 336 is formed in a region where the gate electrode line 310 is formed.
  • the source electrode line 350 includes a body source line 352 extending from the outside of the gate electrode line 310, a hand source line 354 branched from the body source line 352, and finger fingers branched vertically from the hand source line 354.
  • Source line 356 The hand source line 354 is formed in a region where the gate electrode line 310 is not formed, and the finger source line 356 is formed in a region where the gate electrode line 310 is formed.
  • a U-shaped finger / source line 356 surrounds an I-shaped finger / drain line 336, and a channel is formed therebetween.
  • FIG. 9 shows a configuration which is also described in the cited document 1 and can be used as a partial TFT region 200 in which one finger / drain line 336 is surrounded by a U-shaped finger / source line 356.
  • the partial TFT region 200 is labeled with a gate electrode line 210, a source electrode line 230, and a drain electrode line 240.
  • the gate electrode line 210 continuously extends to the other partial TFT regions 200 along the extending direction of the hand / drain line 334 and the hand / source line 354.
  • the channel width W is represented by 2 ⁇ DL1 + DL2, which is an average distance between the length of the boundary line between the source electrode line 230 and the channel region and the length of the boundary line between the drain electrode line 240 and the channel region. is there.
  • the channel length L is a distance between the boundary line between the source electrode line 230 and the channel region and the boundary line between the drain electrode line 240 and the channel region.
  • one finger / source line 102a of the source electrode line 102 and one finger / drain line 103a of the drain electrode line 103 are When a short circuit occurs due to a defect or the like, the entire source electrode line 102 and the entire drain electrode line 103 are short-circuited, so that the entire TFT does not operate normally. However, in this case, if the shorted finger / drain line 103a is separated from the main body of the drain electrode line 103 at the point P by laser fusing, the entire TFT can be used normally.
  • the conventional TFT has a small distance from the main body of the drain electrode line 103 to the region above the gate electrode line 101, when the finger / drain line 103a is laser blown, the range of the laser spot becomes the gate electrode. This extends to the layer provided in the region above the line 101.
  • FIG. 10B is a cross-sectional view taken along line C-C ′ in which the cut surface in FIG. 10A passes through the center of the finger / drain line 103a in the extending direction.
  • a gate electrode line 101, a gate insulating film 105, an i layer (semiconductor layer) 106, an n + layer 107, a source electrode line 102, a drain electrode line 103, and a finger / drain line 103a are formed on a glass substrate 100.
  • a passivation film 108 are stacked. Assuming that the gate electrode line 101 has a width of xx ′, the stacked body of the i layer 106 and the n + layer 107 has a width of yy ′ that protrudes from the region of xx ′.
  • the laser spot can be separated from the i layer 106 by simply aiming the laser spot in the range of x′-z.
  • the laminated body with the n + layer 107 is directly hit.
  • the laminated body is damaged by laser irradiation, the laminated body is connected to an adjacent partial TFT region, so that the heat of damage is further transferred to the adjacent region. As a result, a wide range of TFT regions including the adjacent partial TFT region are damaged.
  • the y′-z range is narrow, and in the x′-z range, there is a large step in the order of ⁇ m in the layer structure.
  • the optical system has a depth of focus, it is difficult to accurately optically focus both end positions of the range at the same time so as to align the aiming position of the laser spot with high resolution.
  • the present invention has been made in view of the above-described conventional problems, and an object of the present invention is to provide a TFT having a comb-like source / drain structure that can easily repair a leak between the source and the drain, and the TFT A shift register, a scanning signal line driving circuit, a switch circuit, and a display device.
  • the TFT of the present invention is provided with a gate electrode, a first source / drain electrode, and a second source / drain electrode, and the first source / drain electrode and the second source / drain electrode are provided.
  • One of the electrodes is a TFT which is a source electrode and the other is a drain electrode, and an i layer using a semiconductor material so as to face the gate electrode with an insulating film in the film thickness direction.
  • the i-layer and the n + layer are sequentially stacked, and the first source / drain electrode is a first in-panel region in which the i-layer is provided.
  • the second source / drain electrode is disposed on the n + layer in the region, and the second source / drain electrode includes an electrode line provided outside the first region, and a plurality of branch electrodes extending from the electrode line.
  • the branch electrode extends from the electrode line to on the n + layer of the first region, said first source-drain electrodes, between the branch electrodes in the first region.
  • the i layer pattern formed so that the n + layer does not exist in the first region is sandwiched in the in-plane direction of the panel, and the branch electrode starts to cross the first region.
  • the outer edge of the first region of the portion is more than the outer edge of the gate electrode of the second portion where the branch electrode starts to intersect the region of the gate electrode when the gate electrode is viewed in the film thickness direction.
  • the outer edge of the first region at the first location is at the same position as the outer edge of the gate electrode at the second location, and the first region of the first location at the first location.
  • the first distance which is the distance from the outer edge to the electrode line, is It is characterized in that it ⁇ m or more.
  • the first distance from the outer edge of the first region where the branch electrode starts to intersect the first region to the electrode line is set to 5 ⁇ m or more. Therefore, when the first source / drain electrode and the branch electrode of the second source / drain electrode leak from each other, the laser spot is easily separated from the outer edge of the first region on the branch electrode, It can also be applied away from the electrode line. In this case, since the distance is large, the magnification of the optical system for aiming the laser spot does not have to be so large, and the laser spot can be aligned with a macro aim on the branch electrode. . Therefore, even if the branch electrode is laser-cut, it is possible to prevent the laser from directly hitting the laminated body of the i layer and the n + layer, and there is no possibility of damaging other adjacent partial TFT regions due to heat transfer. .
  • the TFT of the present invention is characterized in that the first distance is 10 ⁇ m or less in order to solve the above problems.
  • the TFT it is possible to reduce the overall size of the TFT, and for example, there is an effect that it becomes easy to fit below a standard size as a TFT formed in a general-purpose display device. .
  • the TFT of the present invention is provided with a notch for narrowing the line width of the branch electrode at one or both ends in the line width direction of the branch electrode immediately before the first portion. It is characterized by being.
  • the branch electrode by observing the pattern of the notch provided in the branch electrode, it is possible to easily know the location where the branch electrode starts to intersect the first region, and the branch electrode is made into a laser. The effect of facilitating positioning when fusing is achieved.
  • the TFT of the present invention is provided with a gate electrode, a first source / drain electrode, and a second source / drain electrode, and the first source / drain electrode and the second source / drain electrode are provided.
  • One of the electrodes is a TFT which is a source electrode and the other is a drain electrode, and an i layer using a semiconductor material so as to face the gate electrode with an insulating film in the film thickness direction.
  • the i-layer and the n + layer are sequentially stacked, and the first source / drain electrode is a first in-panel region in which the i-layer is provided.
  • the second source / drain electrode is disposed on the n + layer in the region, and the second source / drain electrode includes an electrode line provided outside the first region, and a plurality of branch electrodes extending from the electrode line.
  • the branch electrode extends from the electrode line to on the n + layer of the first region, said first source-drain electrodes, between the branch electrodes in the first region
  • the i layer pattern formed so that the n + layer does not exist in the first region is sandwiched in the in-plane direction of the panel, and the branch electrode starts to cross the first region.
  • the outer edge of the first region of the portion is more than the outer edge of the gate electrode of the second portion where the branch electrode starts to intersect the region of the gate electrode when the gate electrode is viewed in the film thickness direction.
  • the second distance which is on the side away from the line and is the distance from the outer edge of the gate electrode to the electrode line at the second location is 5 ⁇ m or more.
  • the second distance from the outer edge of the gate electrode to the electrode line at the location where the branch electrode starts to intersect the gate electrode region is set to 5 ⁇ m or more. Therefore, when the first source / drain electrode and the branch electrode of the second source / drain electrode leak together, the laser spot is easily separated from the outer edge of the first region and the outer edge of the gate electrode on the branch electrode. As such, it can also be applied away from the electrode line. In this case, since the distance is large, the magnification of the optical system for aiming the laser spot does not have to be so large, and the laser spot can be aligned with a macro aim on the branch electrode. . Therefore, even if the branch electrode is laser-cut, it is possible to prevent the laser from directly hitting the laminated body of the i layer and the n + layer, and there is no possibility of damaging other adjacent partial TFT regions due to heat transfer. .
  • the TFT of the present invention is characterized in that the second distance is 10 ⁇ m or less in order to solve the above problems.
  • the TFT it is possible to reduce the overall size of the TFT, and for example, there is an effect that it becomes easy to fit below a standard size as a TFT formed in a general-purpose display device. .
  • the TFT of the present invention is provided with a notch for narrowing the line width of the branch electrode at one or both ends in the line width direction of the branch electrode immediately before the second portion. It is characterized by having.
  • the branch electrode by observing the pattern of the notch provided in the branch electrode, it is possible to easily know where the branch electrode starts to cross the gate electrode region, and laser cutting the branch electrode. There is an effect that the positioning becomes easy.
  • the TFT of the present invention is characterized in that a notch for narrowing the line width of the electrode line is provided on one side or both sides of the branch point of the branch electrode in the electrode line. Yes.
  • the position of the branch point of the branch electrode from the electrode line can be easily known, and when the branch electrode is laser blown The effect of facilitating the positioning is provided.
  • the TFT of the present invention is characterized in that the semiconductor material is amorphous silicon in order to solve the above problems.
  • the TFT of the present invention is characterized in that the semiconductor material is microcrystalline silicon.
  • the transistor size can be reduced as compared with the amorphous silicon TFT. Further, when microcrystalline silicon is used for the TFT, it is possible to reduce the space, which is advantageous for a narrow frame. In addition, there is an effect that the fluctuation of the threshold voltage due to the application of the DC bias can be suppressed.
  • the shift register of the present invention is characterized in that the TFT is provided as at least one of transistors constituting each stage.
  • a scanning signal line driving circuit of the present invention includes the shift register, and generates a scanning signal for a display device using the shift register.
  • the scanning signal line driving circuit can be manufactured with a high yield.
  • the scanning signal line driving circuit of the present invention is characterized in that the TFT is an output transistor of the scanning signal in order to solve the above problems.
  • the TFT as an output transistor for a scanning signal, it is possible to produce a TFT requiring a large driving capability with a high yield.
  • the display device of the present invention is characterized by including the scanning signal line driving circuit in order to solve the above-described problems.
  • the display device can be manufactured with a high yield.
  • the display device of the present invention is characterized in that the scanning signal line driving circuit is formed monolithically with a display area on a display panel.
  • a display device in which the scanning signal line drive circuit is formed monolithically on the display panel is manufactured with a high yield, making up for the disadvantage that the channel width of the TFT must be increased. There is an effect that can be.
  • the switch circuit of the present invention is a switch for branching and connecting each output of the data signal line driving circuit to a plurality of paths, and is provided corresponding to each of the paths. It is characterized by having as a switch.
  • each output of the data signal line driving circuit is branched and connected to a plurality of paths through the switch composed of the TFT, so that the output is connected to a low impedance load at each branch destination.
  • the switch circuit made of TFT having a large channel width can be manufactured with high yield.
  • the TFT as the switch has a rectangular region as a whole when viewed in the film thickness direction, and the longitudinal direction is the data as the path.
  • the signal lines are arranged so as to be parallel to the extending direction.
  • each switch it is possible to arrange each switch so that the longitudinal direction of the data signal line extends along the direction in which the data signal line extends.
  • the TFT as the switch has a rectangular region as a whole when viewed in the film thickness direction, and the longitudinal direction is the data as the path.
  • the signal line is arranged so as to be orthogonal to the extending direction.
  • each switch can be arranged so as to be arranged along the direction in which the data signal line extends, that is, the direction orthogonal to the longitudinal direction, for each output of the data signal line driving circuit. .
  • the display device of the present invention includes the switch circuit and the data signal line driving circuit, and the path is a data signal line.
  • the display device is characterized in that, for each output, the switches are driven so as to conduct in a time division manner in each horizontal period.
  • the display device of the present invention is characterized in that the switch circuit is formed monolithically with the display area on the display panel.
  • a display device in which a switch circuit is formed monolithically with a display area on a display panel compensates for the disadvantage of the process that the channel width of the TFT has to be particularly large, and has a high yield. There exists an effect that it can manufacture.
  • the display device of the present invention includes the scanning signal line driving circuit, the switch circuit, and the data signal line driving circuit, and the path is a data signal line. It is said.
  • the scanning signal line driving circuit and the switch circuit can be manufactured with a high yield.
  • the display device of the present invention is characterized in that at least one of the scanning signal line drive circuit and the switch circuit is formed monolithically with a display area on the display panel.
  • the display device of the present invention is characterized in that the TFT is formed monolithically with the display area on the display panel.
  • a display device in which the scanning signal line drive circuit is formed monolithically on the display panel is manufactured with a high yield, making up for the disadvantage that the channel width of the TFT must be increased. There is an effect that can be.
  • FIG. 1 is a plan view showing a detailed configuration of a TFT.
  • FIG. 1A and 1B are cross-sectional views taken along the line A-A ', and FIG. 1B is a cross-sectional view taken along the line B-B'. It is a top view which shows the whole structure of TFT of FIG.
  • FIG. 5 is a plan view showing a detailed configuration of a first modification of a TFT according to an embodiment of the present invention.
  • FIG. 11 is a plan view showing a detailed configuration of a second modification example of a TFT according to the embodiment of the present invention.
  • 1, showing an embodiment of the present invention is a block diagram illustrating a configuration of a display device.
  • FIG. FIG. 1A and 1B are cross-sectional views taken along the line A-A '
  • FIG. 1B is a cross-sectional view taken along the line B-B'. It is a top view which shows the whole structure of TFT of FIG.
  • FIG. 5 is a plan view
  • FIG. 7 is a circuit block diagram illustrating a configuration of a shift register of a scanning signal line driving circuit included in the display device of FIG. 6. It is a top view which shows a prior art and shows the whole structure of TFT. It is a top view which shows the structure of the partial TFT area
  • region applicable to the TFT of FIG. 4A and 4B are diagrams showing a problem of a conventional TFT, where FIG. 5A is a plan view of the TFT, and FIG. 5B is a cross-sectional view taken along line C-C ′ of FIG. 1, showing an embodiment of the present invention, is a block diagram illustrating a configuration of a display device.
  • FIG. 1, showing an embodiment of the present invention is a block diagram illustrating a configuration of a display device.
  • FIG. FIGS. 11A and 11B are plan views for explaining how TFTs are arranged on the display device of FIGS. 11 and 12, in which FIGS. 1 is a block diagram illustrating a general configuration of an SSD display device.
  • FIG. 6 shows a configuration of the liquid crystal display device 11 which is a display device according to the present embodiment.
  • the liquid crystal display device 11 includes a display panel 12, a flexible printed circuit board 13, and a control board 14.
  • the display panel 12 uses amorphous silicon on a glass substrate, a display region 12a, a plurality of gate lines (scanning signal lines) GL, a plurality of source lines (data signal lines) SL, and a gate driver (scanning signal lines).
  • This is an active matrix display panel in which a drive circuit 15 is built.
  • the display area 12a is an area in which a plurality of picture elements PIX ... are arranged in a matrix.
  • the picture element PIX includes a TFT 21, which is a picture element selection element, a liquid crystal capacitor CL, and an auxiliary capacitor Cs.
  • the gate of the TFT 21 is connected to the gate line GL, and the source of the TFT 21 is connected to the source line SL.
  • the liquid crystal capacitor CL and the auxiliary capacitor Cs are connected to the drain of the TFT 21.
  • the plurality of gate lines GL are composed of gate lines GL1, GL2, GL3,... GLn, and are connected to the output of the gate driver (scanning signal line drive circuit) 15, respectively.
  • the plurality of source lines SL are made up of source lines SL1, SL2, SL3,..., SLm, and are connected to the output of the source driver 16 described later. Further, although not shown, auxiliary capacitance lines for applying an auxiliary capacitance voltage to the auxiliary capacitances Cs of the picture elements PIX... Are formed.
  • the gate driver 15 is provided in a region adjacent to the display region 12a on one side of the display region 12a in the direction in which the gate lines GL extend, and sequentially applies a gate pulse (scanning) to each of the gate lines GL. Pulse).
  • the gate driver 15 is formed monolithically with the display region 12a using amorphous silicon or polycrystalline silicon on the display panel 12, and is referred to as gate monolithic, gate driverless, panel built-in gate driver, gate-in panel, or the like. All the gate drivers to be processed can be included in the gate driver 15.
  • the flexible printed circuit board 13 includes a source driver 16.
  • the source driver 16 supplies a data signal to each of the source lines SL.
  • the control board 14 is connected to the flexible printed board 13 and supplies necessary signals and power to the gate driver 15 and the source driver 16. Signals and power supplied to the gate driver 15 output from the control board 14 are supplied from the display panel 12 to the gate driver 15 via the flexible printed board 13.
  • FIG. 7 shows a configuration example of the gate driver 15.
  • the gate driver 15 includes a shift register 15a, and extends along the extending direction of the gate line in which gate outputs G1, G2,... Are performed with respect to the display area 12a which is an active area of the display panel. Are arranged in a region adjacent to one side.
  • the shift register 15a includes a plurality of cascade-connected shift register stages sr (sr1, sr2,). Each shift register stage sr includes a set input terminal Qn ⁇ 1, an output terminal GOUT, a reset input terminal Qn + 1, clock input terminals CKA and CKB, and a low power input terminal VSS.
  • Shift register stage sri becomes the gate output Gi output to the i-th gate line.
  • a gate start pulse GSP1 is input to the set input terminal Qn-1 of the first shift register stage sr1, and the gate output Gi-- of the previous shift register stage sri-1 is supplied to each of the second and subsequent shift register stages sri. 1 is input.
  • the gate output Gi + 1 of the subsequent shift register stage sri + 1 is input to the reset input terminal Qn + 1.
  • the clock signal CK1 is input to one of the clock input terminal CKA and the clock input terminal CKB, and the clock signal CK2 is input to the other, and the input destination of the clock signal CK1 and the input destination of the clock signal CK2 are switched between adjacent shift register stages sr. It is like that.
  • the clock signal CK1 is input to the clock input terminal CKA and the clock signal CK2 is input to the clock input terminal CKB.
  • the clock signal CK2 is input to the clock input terminal CKA, and the clock signal CK1 is input to the clock input terminal CKB.
  • the clock signal CK1 and the clock signal CK2 have a phase relationship in which, for example, clock pulse periods do not overlap each other.
  • FIG. 3 shows a configuration of the TFT 1 formed in the shift register 15a.
  • the TFT 1 can be used as another transistor of the shift register stage sr or any other transistor on the panel.
  • the TFT 1 includes a gate electrode 2, a first source / drain electrode 3, and a second source / drain electrode 4.
  • the first source / drain electrode 3 and the second source / drain electrode 4 are each used as the drain electrode when one is used as the source electrode.
  • the gate electrode 2 is a U-shaped region and is formed on the glass substrate on the lower layer side than the first source / drain electrode 3 and the second source / drain electrode 4.
  • a stacked body (described later) of an i layer (semiconductor layer) and an n + layer using a silicon material is provided above the gate electrode 2 in the film thickness direction with a gate insulating film interposed therebetween.
  • the region where the i layer is provided is a first region R as shown by hatching
  • the region of the stacked body is in the first region R
  • the first source / drain electrode 3 is the first region R. It is provided on the n + layer in R.
  • the region 5 other than the first source / drain electrode 3 is an i-layer region in which no n + layer is provided above.
  • the first source / drain electrode 3 has a shape obtained by removing a region for facing the second source / drain electrode 4 in the in-plane direction from the U-shaped region of the gate electrode 2. .
  • the second source / drain electrode 4 includes one electrode line 4a and a plurality of branch electrodes 4b.
  • the electrode line 4a is a line-shaped electrode provided in the central gap region of the U-shaped region of the gate electrode 2, and the branch electrodes 4b ... are directed from the electrode line 4a to the first source / drain electrodes 3 on both sides. It is an electrode group which branches and extends.
  • Each branch electrode 4b extends to the n + layer in the first region R, and the first source / drain electrodes 3 are arranged so as to surround each branch electrode 4b with a predetermined distance.
  • the first source / drain electrode 3 includes the i layer in the region 5 formed so that no n + layer exists in the stacked body between the first source / drain electrode 3 and the branch electrodes 4b in the first region R.
  • the i layer pattern serves as a channel formation region 5a of the TFT1.
  • the TFT 1 has a comb-like source / drain structure in which the first source / drain electrode 3 and the second source / drain electrode 4 mesh with each other to form a total channel width. have.
  • a voltage is applied to the electrode line 4 a of the gate electrode 2, the first source / drain electrode 3, and the second source / drain electrode 4 from the outside of the TFT 1.
  • FIG. 1 shows a more detailed configuration of the TFT 1.
  • the outer edge of the first region R is the region of the gate electrode 2
  • the laminated body of the i layer (semiconductor layer) and the n + layer protrudes from the boundary line e to the line f at the position of the line f closer to the electrode line 4a than the boundary line e inside the U-shape.
  • a region 6 is provided. Accordingly, the outer edge (line f) of the first region R at the location D is a location where the branch electrode 4b starts to intersect with the region of the gate electrode 2 when the gate electrode 2 is viewed in the film thickness direction (second location).
  • the outer edge (boundary line e) of the gate electrode 2 is on the electrode line 4a side.
  • the outer edge of the first region R is set back to the line g which is on the side farther from the electrode line 4 a than the boundary line e.
  • the distance d1 (first distance) from the location D to the electrode line 4a is set to 5 ⁇ m or more.
  • the distance d1 is 5 ⁇ m or more
  • the first source / drain electrode 3 and the branch electrode 4b of the second source / drain electrode 4 leak with each other, for example, when a short circuit occurs at the location S, At point Q, the laser spot can be applied easily away from location D and away from electrode line 4a.
  • the distance d1 since the distance d1 is large, the magnification of the optical system for aiming the laser spot does not have to be very large, and the laser spot can be aligned with a macro aim on the branch electrode 4b. Become.
  • the branch electrode 4b is laser-cut, it is possible to avoid the laser from directly hitting the laminated body of the i layer and the n + layer, and there is a possibility that other adjacent partial TFT regions may be damaged by heat transfer. Absent. This can also be said when the outer edge of the first region R at the location D is at the same position as the outer edge of the gate line 2 at the second location.
  • the distance d1 is preferably set in the range of 5 ⁇ m to 10 ⁇ m. By setting it within this range, it is possible to suppress the entire size of the TFT 1 to be small, and it becomes easy to keep it below a standard size as a TFT formed in a general-purpose display device.
  • FIG. 2A is a cross-sectional view taken along the line A-A 'of FIG. 1
  • FIG. 2B is a cross-sectional view taken along the line B-B' of FIG.
  • the A-A ′ line cross-sectional view is a cross-sectional view of a portion where the channel forming region 5 a is sandwiched between the first source / drain electrode 3 and the branch electrode 4 b of the second source / drain electrode 4.
  • a gate electrode 2 for example, a gate insulating film 22 (insulating film) made of SiN, for example, an amorphous silicon i layer 23a, for example, an amorphous silicon n + layer 23b, a first A branch electrode 4b of the source / drain electrode 3 and the second source / drain electrode 4 and a passivation film 24 made of, for example, SiN are sequentially stacked.
  • the laminated body 23 is configured by the i layer 23a and the n + layer 23b.
  • the channel formation region 5a is composed of a pattern of the i layer 23a formed so that the n + layer 23b of the stacked body 23 does not exist.
  • the i layer 23 in the channel forming region 5a may be made thinner by etching than the i layer 23 in other places.
  • the cross-sectional view taken along the line B-B ' is a cross-sectional view of the branch electrode 4b cut to a position reaching the electrode line 4a so as to include the position D.
  • the first region R exists on the gate electrode 2 side from the location D. Although there is a large step at the location D, the distance d1 is large, so that the point Q can be aimed only by macro alignment between the vicinity of the upper portion of the gate electrode 2 and the electrode line 4b. It is not necessary to perform a highly accurate operation that avoids this position by focusing the optical system on the outer edge of one region R.
  • a notch 31 that narrows the line width of the branch electrode 4b immediately before intersecting the first region R is formed on the branch electrode 4b. It may be provided at one end or both ends in the line width direction to narrow the branch electrode 4b. By observing the pattern of the notch 31, the position of the location D can be easily known. Further, at the branching point of the branch electrode 4b from the electrode line 4a, a notch 32 for narrowing the line width of the electrode line 4a is provided on one side or both sides of the branching point of the electrode line 4a, thereby narrowing the electrode line 4a. You may make it. By observing the pattern of the notch 32, the position of the branch point can be easily known.
  • FIG. 4 shows a configuration of a first modification of the TFT 1.
  • the first region R is included in the region of the gate electrode 2 when the panel is viewed in the film thickness direction.
  • the outer edge of the first region R at the point D where the branch electrode 4b of the second source / drain electrode 4 starts to intersect the first region R is an electrode beyond the boundary line e inside the U-shape of the gate electrode 2 Retreat to line h on the side away from line 4a.
  • the outer edge (line h) of the first region R at the location D is a location where the branch electrode 4b starts to intersect with the region of the gate electrode 2 when the gate electrode 2 is viewed in the film thickness direction (second ) On the side farther from the electrode line 4 a than the outer edge (boundary line e) of the gate electrode 2.
  • the distance d2 (second distance) from the second location to the electrode line 4a is 5 ⁇ m or more, preferably 5 ⁇ m or more and 10 ⁇ m or less.
  • the action and effect in this case is that, in addition to the case of FIG. 1, damage to adjacent partial TFT regions due to irradiation of the laser spot on the gate electrode 2 can be avoided.
  • the notch 31 may be provided in the branch electrode 4b immediately before the second location, or the notch 32 may be provided in the electrode line 4a.
  • FIG. 5 shows the configuration of the second modification of TFT1.
  • the first region R is entirely shifted to the electrode line 4 b side from the region of the gate electrode 2.
  • the outer edge of the first region R at the point D where the branch electrode 4b of the second source / drain electrode 4 starts to intersect the first region R is an electrode beyond the boundary line e inside the U-shape of the gate electrode 2 Projects to line j on the line 4a side.
  • the outer edge (line j) of the first region R at the location D starts to intersect the region of the gate electrode 2 when the branch electrode 4b looks at the gate electrode 2 in the film thickness direction. It is located on the electrode line 4a side from the outer edge (boundary line e) of the gate electrode 2 at the location (second location). Therefore, the distance d1 (first distance) from the location D to the electrode line 4a is 5 ⁇ m or more, preferably 5 ⁇ m or more and 10 ⁇ m or less. Moreover, it is the same as that of FIG. 1 that the notch part 31 and the notch part 32 may be provided.
  • the branch electrode 4b was laser-fused for all of the TFTs 1 described above, no unnecessary damage occurred, and the TFTs 1 all operated normally. Whether the TFT 1 is operating normally can be determined, for example, by examining the relationship between the drain current and the gate voltage and the relationship between the drain current and the drain-source voltage with the gate voltage as a parameter.
  • the present invention is not limited to this, and the present invention can be applied to display devices in which TFTs are formed, such as EL display devices and plasma displays.
  • the TFT does not need to have a U-shape, and the first source / drain electrode faces the plurality of branch electrodes of the second source / drain electrode in the first region in the in-panel direction. If it is, the shape may be arbitrary as a whole.
  • the branch electrodes of the second source / drain electrode do not need to be branched in a direction perpendicular to the electrode line, and the direction thereof is arbitrary.
  • the direction in which the branch electrode intersects the first region need not be perpendicular to the outer edge of the first region, and is arbitrary.
  • the length until the perpendicular in the in-panel direction with respect to the tangent of the outer edge intersects the electrode line is set to The distance between the outer edge of the region and the electrode line.
  • the semiconductor material to be used is not limited to amorphous silicon, but may be polycrystalline silicon, CG silicon, microcrystalline silicon ( ⁇ c-Si: microcrystal silicon), or the like.
  • TFTs using amorphous silicon are particularly advantageous when adopting a comb-like source / drain structure in which the channel width is increased in order to increase the driving capability. Therefore, the TFT of this embodiment is manufactured using amorphous silicon. As a result, the manufacturing yield of the TFT is improved and the cost can be significantly reduced.
  • the transistor size can be reduced as compared with an amorphous silicon TFT.
  • a space can be reduced, which is advantageous for a narrow frame.
  • fluctuations in threshold voltage due to application of a DC bias can be suppressed.
  • the source driver is often composed of a plurality of chips such as source drivers 16a, 16b, and 16c. . In this case, the number of source drivers and the mounting area are increased.
  • a liquid crystal display device that performs display driving of an SSD (Source ⁇ Shared Driving) system that reduces the number of outputs of the source driver and drives each of the RGB source lines SL in a time-sharing manner.
  • SSD Source ⁇ Shared Driving
  • FIG. 11 shows a configuration of an SSD liquid crystal display device 51 which is a display device according to the present embodiment.
  • the liquid crystal display device 51 includes a display panel 12 and a flexible printed board 13.
  • the liquid crystal display device 51 may further include a control substrate 14.
  • the display panel 12 includes picture elements PIX..., A gate driver (scanning signal line driving circuit) 53, and an SSD circuit (switch circuit) 55.
  • a chip-like source driver (data signal line driving circuit) 52 is mounted on the flexible printed circuit board 13.
  • the gate driver 53 is made monolithically so as to include the TFT 1 in the display panel 12 as with the gate driver 15.
  • the source line (data signal line) RSL to which the R picture elements PIX ... are connected, the source line (data signal line) GSL to which the G picture elements PIX ... are connected, and the B picture element PIX ... are connected.
  • the source lines (data signal lines) BSL are grouped one by one, and each group is adjacently arranged. In FIG.
  • the SSD circuit 55 is connected to a switch ASWR (ASWRn-1, ASWRn, ASWRn + 1 in the figure) connected to one end of each source line RSL on the data signal supply side, and to one end of each source line GSL on the data signal supply side.
  • a switch ASWG (ASWGn-1, ASWGn, ASWGn + 1 in the figure) and a switch ASWB (ASWBn-1, ASWBn, ASWBn + 1 in the figure) connected to one end on the data signal supply side of each source line BSL are provided.
  • the switches ASWR, ASWG, and ASWB one end of which is connected to the same set of source lines RSL, GSL, and BSL, are connected to each other at the other end, and output DATA of the source driver 52 (DATAn-1, DATAn, DATAn + 1 in the figure) )It is connected to the.
  • the number of output DATA of the source driver 52 is as small as one third of the total number of outputs of the source drivers 16a, 16b, and 16c of the liquid crystal display device 41. Therefore, the number of source drivers is reduced to one third, and the mounting area is reduced accordingly.
  • Each of the switches ASWR, ASWG, and ASWB is configured by the TFT 1 described above, and is sequentially turned on in a time-division manner by approximately one third of one horizontal period by an ON signal Ron, Gon, and Bon input to the gate. .
  • the ON signal Ron is High
  • the switch ASWR is turned ON, and the R output DATA output from the source driver 52 at that time is supplied to the source line RSL.
  • the ON signal Gon High
  • the switch ASWG is turned ON, and the G output DATA output from the source driver 52 at that time is supplied to the source line GSL.
  • the ON signal Bon is High
  • the switch ASWB is turned on, and the B output DATA output from the source driver 52 at that time is supplied to the source line BSL.
  • One of the first source / drain electrode 3 and the second source / drain electrode 4 of the switches ASWR / ASWG / ASWB is connected to the corresponding source line, and the other is connected to the output DATA of the source driver 52.
  • the SSD circuit 55 includes the switches ASWR, ASWG, and ASWB that branch-connect the TFT1 to the respective paths of the source lines RSL, GSL, and BSL.
  • the switches ASWR, ASWG, and ASWB are provided corresponding to the respective switches. According to this, since each output of the source driver 52 is branched and connected to a plurality of paths through the switch composed of the TFT1, if the output is used to connect to a low impedance load called a source line at each branch destination.
  • An advantageous switch circuit including a TFT having a large channel width can be manufactured with high yield. Therefore, the liquid crystal display device 51 can be manufactured with a high yield.
  • the switches ASWR, ASWG, and ASWB are driven so as to be conducted in a time division manner in each horizontal period for each output of the source driver 52. Accordingly, an SSD display device can be manufactured with high yield.
  • the SSD circuit 55 is formed monolithically on the display panel 12 with the display area. If the switch circuit is formed monolithically with the display area on the display panel, the channel width of the TFT has to be particularly large in order to increase the driving capability, making it difficult to manufacture with a high yield. Although a disadvantage occurs, since the SSD circuit 55 includes the TFT 1 as a switch, the display device can be manufactured with high yield by compensating for such a disadvantage. Further, in the liquid crystal display device 51, the gate driver 53 is also formed monolithically with the display area on the display panel 12. However, since the gate driver 53 uses the TFT 1, the display device is disadvantageous in the above process. Can be manufactured with good yield.
  • FIG. 12 shows a configuration of an SSD liquid crystal display device 61 which is another display device according to the present embodiment.
  • the liquid crystal display device 61 is configured such that the gate driver 53 in the liquid crystal display device 51 is a gate driver 54 formed of a chip mounted on the flexible printed circuit board 13. Other configurations are the same as those of the liquid crystal display device 51. As in this case, a display device having a configuration in which a TFT 1 is used for the switches ASWR, ASWG, and ASWB of the SSD circuit 55 and a normal CMOS circuit is applied to the gate driver 54 is possible.
  • the liquid crystal display devices 51 and 61 are configured to perform time-division driving with three divisions of RGB, but are SSD type liquid crystal displays that perform time-division driving with an arbitrary division number such as two divisions or four divisions or more. It is also possible to configure the device. If the number of divisions increases, the number of outputs and the number of source drivers can be greatly reduced accordingly.
  • FIG. 13A and 13B show examples of how TFTs 1 are arranged in an SSD liquid crystal display device such as the liquid crystal display devices 51 and 61.
  • FIG. FIG. 13A is a diagram in which the TFT 1, which is entirely rectangular in FIG. 3, is arranged with the longitudinal direction parallel to the extending direction of the source line SL for each of the switches ASWR, ASWG, and ASWB.
  • FIG. 13B is a diagram in which the TFT 1 of FIG. 3 having a rectangular shape as a whole is arranged with the longitudinal direction orthogonal to the extending direction of the source line SL for each of the switches ASWR, ASWG, and ASWB.
  • the length of the electrode line 4a is reduced in the TFT 1 of FIG.
  • the TFT of the present invention is provided with the gate electrode, the first source / drain electrode, and the second source / drain electrode, and the TFT of the first source / drain electrode and the second source / drain electrode are provided.
  • One of them is a TFT which is a source electrode and the other is a drain electrode, and an i layer using a semiconductor material so as to face the gate electrode with an insulating film therebetween in the film thickness direction, and the i layer A layered body in which a layer and an n + layer are sequentially stacked, and the first source / drain electrode is provided in a first region which is a region in a panel surface where the i layer is provided.
  • the second source / drain electrode is disposed on the n + layer, and the second source / drain electrode includes an electrode line provided outside the first region and a plurality of branch electrodes extending from the electrode line.
  • Each branch electrode Extends from the electrode line to on the n + layer in the first region, said first source-drain electrodes, between the branch electrodes in the first region, the first In the region, the i layer pattern formed so that the n + layer does not exist is sandwiched in the in-plane direction of the panel, and the first region at a position where the branch electrode starts to intersect the first region
  • the distance from the outer edge to the electrode line is 5 ⁇ m or more.
  • the present invention can be particularly suitably used for display devices such as liquid crystal display devices and EL display devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　第２のソース・ドレイン電極（４）の電極ライン（４ａ）から分岐した枝電極（４ｂ）が第１の領域（Ｒ）と交差開始する箇所（Ｄ）の第１の領域（Ｒ）の外縁から、電極ライン（４ａ）までの距離（ｄ１）が５μｍ以上である。これにより、ソース・ドレイン間のリークを容易に修復することのできる櫛歯状のソース・ドレイン構造を備えたＴＦＴを実現する。

Description

ＴＦＴ、シフトレジスタ、走査信号線駆動回路、スイッチ回路、および、表示装置
　本発明は、表示パネルにモノリシックに作り込まれるトランジスタの構造に関する。
　近年、ゲートドライバを液晶パネル上にアモルファスシリコンで形成しコスト削減を図るゲートモノリシック化が進められている。ゲートモノリシックは、ゲートドライバレス、パネル内蔵ゲートドライバ、ゲートインパネルなどとも称される。
　アモルファスシリコンを用いたＴＦＴは移動度が小さいため、大きな駆動電圧を要し、走査信号線の配線容量を走査パルスで充電するには、ｍｍオーダーやｃｍオーダーといった相当に大きなチャネル幅のＴＦＴを作製せざるを得ない。
　図８は、特許文献１に記載されたこのようなＴＦＴの構成を示す平面図である。当該ＴＦＴはアモルファスシリコンで作製されており、ゲート電極ライン３１０とドレイン電極ライン３３０とソース電極ライン３５０とを含んでいる。
　ドレイン電極ライン３３０は、ゲート電極ライン３１０の外側から延伸されたボディー・ドレインライン３３２と、ボディー・ドレインライン３３２から分岐したハンド・ドレインライン３３４と、ハンド・ドレインライン３３４から垂直に分岐したフィンガー・ドレインライン３３６とからなる。ハンド・ドレインライン３３４はゲート電極ライン３１０が形成されていない領域に形成されており、フィンガー・ドレインライン３３６はゲート電極ライン３１０が形成された領域に形成されている。
　ソース電極ライン３５０は、ゲート電極ライン３１０の外側から延伸されたボディー・ソースライン３５２と、ボディー・ソースライン３５２から分岐したハンド・ソースライン３５４と、ハンド・ソースライン３５４から垂直に分岐したフィンガー・ソースライン３５６とからなる。ハンド・ソースライン３５４はゲート電極ライン３１０が形成されていない領域に形成されており、フィンガー・ソースライン３５６はゲート電極ライン３１０が形成された領域に形成されている。
　上記ＴＦＴにおいては、Ｉ字形状のフィンガー・ドレインライン３３６をＵ字形状のフィンガー・ソースライン３５６が取り囲み、両者の間にチャネルが形成される。
　図９に、同じく引用文献１に記載された構成であって、１つのフィンガー・ドレインライン３３６をＵ字形状のフィンガー・ソースライン３５６が取り囲んだ部分的ＴＦＴ領域２００として用いることのできる構成を示す。但し、図９では、当該部分的ＴＦＴ領域２００を、ゲート電極ライン２１０とソース電極ライン２３０とドレイン電極ライン２４０とからなるとして符号が付されてある。また、ゲート電極ライン２１０は、図８の構成においては、ハンド・ドレインライン３３４およびハンド・ソースライン３５４の延びる方向に沿って、他の部分的ＴＦＴ領域２００にも連続して延びている。
　図９において、チャネル幅Ｗは２×ＤＬ１＋ＤＬ２で表され、これはソース電極ライン２３０のチャネル領域との境界線の長さと、ドレイン電極ライン２４０のチャネル領域との境界線の長さとの平均距離である。また、チャネル長Ｌはソース電極ライン２３０のチャネル領域との境界線と、ドレイン電極ライン２４０のチャネル領域との境界線との間の距離である。引用文献１では、このような多数の部分的ＴＦＴ領域２００を並列に接続することによりチャネル幅Ｗを非常に大きくしながら、ゲート電極とドレイン電極との間の寄生容量を小さく抑えるようにしている。
日本国公開特許公報「特開２００４－２７４０５０号公報（公開日：２００４年９月３０日）」 日本国公開特許公報「特開２００１－３３０８５３号公報（公開日：２００１年１１月３０日）」 日本国公開特許公報「特開平３－５０７３１号公報（公開日：１９９１年３月５日）」 日本国公開特許公報「特開平２－２７７０２７号公報（公開日：１９９０年１１月１３日）」
　しかしながら、特許文献１に記載されたような、従来の櫛歯状のソース・ドレイン構造を有するＴＦＴでは、ソース電極とドレイン電極との間にいずれか１箇所でもリークが発生すると、ＴＦＴ全体の特性に異常をきたしてしまうという問題がある。
　例えば図１０の（ａ）に示すように、ゲート電極ライン１０１の上方の領域においてソース電極ライン１０２の１つのフィンガー・ソースライン１０２ａとドレイン電極ライン１０３の１つのフィンガー・ドレインライン１０３ａとが、工程不良などによりショートしてしまった場合には、ソース電極ライン１０２全体とドレイン電極ライン１０３全体とがショートしてしまうため、ＴＦＴ全体が正常に動作しなくなる。しかし、このような場合に、ショートしたフィンガー・ドレインライン１０３ａを点Ｐにおいてドレイン電極ライン１０３の本体からレーザ溶断により分離してしまえば、ＴＦＴ全体を正常に使用することが可能になる。
　しかし、従来のＴＦＴは、ドレイン電極ライン１０３の本体からゲート電極ライン１０１の上方の領域までの距離が小さいために、フィンガー・ドレインライン１０３ａをレーザ溶断しようとすると、レーザ・スポットの範囲がゲート電極ライン１０１の上方の領域に設けられた層にまで及んでしまう。
　図１０の（ｂ）に、図１０の（ａ）において切断面がフィンガー・ドレインライン１０３ａの延伸方向中心を通るＣ－Ｃ’線断面図を示す。
　この断面構造においては、ガラス基板１００上に、ゲート電極ライン１０１、ゲート絶縁膜１０５、ｉ層（半導体層）１０６、ｎ＋層１０７、ソース電極ライン１０２、ドレイン電極ライン１０３、フィンガー・ドレインライン１０３ａ、および、パッシベーション膜１０８が積層されている。ゲート電極ライン１０１がｘ－ｘ’の幅であるとすると、ｉ層１０６とｎ＋層１０７との積層体はｘ－ｘ’の領域からはみ出すｙ－ｙ’の幅を有している。フィンガー・ドレインライン１０３ａとドレイン電極ライン１０３の本体との接続位置をｚとすると、ｘ’－ｚの範囲におよそ照準を合わせてレーザ・スポットを当てただけでは、レーザ・スポットがｉ層１０６とｎ＋層１０７との積層体を直撃することとなる。当該積層体がレーザ照射により損傷すると、当該積層体は隣接する部分的ＴＦＴ領域に繋がっているために、損傷熱を隣接領域へとさらに伝達してしまう。その結果、当該隣接する部分的ＴＦＴ領域をも含めた広範囲のＴＦＴ領域が損傷してしまう。
　また、たとえ、ｙ’－ｚの範囲にレーザ・スポットを偏らせようとしても、ｙ’－ｚの範囲が狭い上に、ｘ’－ｚの範囲では層構造にμｍオーダーの大きな段差があるために、光学系が焦点深度を有しているとしても、当該範囲の両端位置を同時に正確に光学的にフォーカスして、高解像度にレーザ・スポットの照準位置を合わせるのは困難である。
　このように、従来の長チャネル幅ＴＦＴでは、ソース・ドレイン間のリークを修復させることが困難であった。このリークが修復できなければ、表示パネル全体が不良品となるので、製造上、大きな損害をもたらす。
　本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、ソース・ドレイン間のリークを容易に修復することのできる櫛歯状のソース・ドレイン構造を備えたＴＦＴ、およびそれを備えたシフトレジスタ、走査信号線駆動回路、スイッチ回路、および、表示装置を実現することにある。
　本発明のＴＦＴは、上記課題を解決するために、ゲート電極、第１ソース・ドレイン電極、および、第２ソース・ドレイン電極が設けられ、上記第１ソース・ドレイン電極と上記第２ソース・ドレイン電極とのうちの一方はソース電極であるとともに他方はドレイン電極であるＴＦＴであって、上記ゲート電極と膜厚方向に絶縁膜を隔てて対向するように、半導体材料を用いた、ｉ層と、上記ｉ層とｎ＋層とが順次積層された積層体とが設けられており、上記第１ソース・ドレイン電極は、上記ｉ層が設けられているパネル面内の領域である第１の領域内の上記ｎ＋層上に配置されており、上記第２ソース・ドレイン電極は、上記第１の領域外に設けられた電極ラインと、上記電極ラインから分岐して延びる複数の枝電極とを備えており、各上記枝電極は、上記電極ラインから上記第１の領域内の上記ｎ＋層上まで延びており、上記第１ソース・ドレイン電極は、上記第１の領域内にある上記枝電極との間に、上記第１の領域において上記ｎ＋層が存在しないように形成された上記ｉ層のパターンをパネル面内方向に挟んでおり、上記枝電極が上記第１の領域と交差開始する第１の箇所の上記第１の領域の外縁は、上記枝電極が上記ゲート電極を膜厚方向に見たときの上記ゲート電極の領域と交差開始する第２の箇所の上記ゲート電極の外縁よりも上記電極ライン側にある、あるいは、上記第１の箇所の上記第１の領域の外縁は上記第２の箇所の上記ゲート電極の外縁と同じ位置にあり、上記第１の箇所の上記第１の領域の外縁から上記電極ラインまでの距離である第１の距離が５μｍ以上であることを特徴としている。
　上記の発明によれば、枝電極が第１の領域と交差開始する箇所の第１の領域の外縁から電極ラインまでの第１の距離が５μｍ以上に設定されている。従って、第１ソース・ドレイン電極と第２ソース・ドレイン電極の枝電極とが互いにリークした場合に、枝電極上において、レーザ・スポットを容易に第１の領域の外縁から離れるように、また、電極ラインからも離れるように当てることができる。この場合には、上記距離が大きいために、レーザ・スポットの照準を合わせるための光学系の倍率はあまり大きくなくてよく、枝電極上にマクロな照準でレーザ・スポットの位置合わせが可能になる。従って、枝電極をレーザ溶断したとしても、ｉ層とｎ＋層との積層体にレーザが直撃することを避けることができ、隣接する他の部分的ＴＦＴ領域を伝熱により損傷させる虞がない。
　以上により、ソース・ドレイン間のリークを容易に修復することのできる櫛歯状のソース・ドレイン構造を備えたＴＦＴを実現することができるという効果を奏する。
　本発明のＴＦＴは、上記課題を解決するために、上記第１の距離は１０μｍ以下であることを特徴としている。
　上記の発明によれば、ＴＦＴの全体のサイズを小さく抑制することが可能であり、例えば汎用の表示装置に形成されるＴＦＴとして標準的なサイズ以下に収めることが容易になる、という効果を奏する。
　本発明のＴＦＴは、上記課題を解決するために、上記第１の箇所の直前の、上記枝電極のライン幅方向の片端あるいは両端に、枝電極のライン幅を狭める切り欠き部が設けられていることを特徴としている。
　上記の発明によれば、枝電極に設けられた切り欠き部のパターンを観察することにより、上記枝電極が上記第１の領域と交差開始する箇所を容易に知ることができ、枝電極をレーザ溶断するときの位置決めが容易になるという効果を奏する。
　本発明のＴＦＴは、上記課題を解決するために、ゲート電極、第１ソース・ドレイン電極、および、第２ソース・ドレイン電極が設けられ、上記第１ソース・ドレイン電極と上記第２ソース・ドレイン電極とのうちの一方はソース電極であるとともに他方はドレイン電極であるＴＦＴであって、上記ゲート電極と膜厚方向に絶縁膜を隔てて対向するように、半導体材料を用いた、ｉ層と、上記ｉ層とｎ＋層とが順次積層された積層体とが設けられており、上記第１ソース・ドレイン電極は、上記ｉ層が設けられているパネル面内の領域である第１の領域内の上記ｎ＋層上に配置されており、上記第２ソース・ドレイン電極は、上記第１の領域外に設けられた電極ラインと、上記電極ラインから分岐して延びる複数の枝電極とを備えており、各上記枝電極は、上記電極ラインから上記第１の領域内の上記ｎ＋層上まで延びており、上記第１ソース・ドレイン電極は、上記第１の領域内にある上記枝電極との間に、上記第１の領域において上記ｎ＋層が存在しないように形成された上記ｉ層のパターンをパネル面内方向に挟んでおり、上記枝電極が上記第１の領域と交差開始する第１の箇所の上記第１の領域の外縁は、上記枝電極が上記ゲート電極を膜厚方向に見たときの上記ゲート電極の領域と交差開始する第２の箇所の上記ゲート電極の外縁よりも上記電極ラインから離れる側にあり、上記第２の箇所の上記ゲート電極の外縁から上記電極ラインまでの距離である第２の距離が５μｍ以上であることを特徴としている。
　上記の発明によれば、枝電極がゲート電極の領域と交差開始する箇所のゲート電極の外縁から電極ラインまでの第２の距離が５μｍ以上に設定されている。従って、第１ソース・ドレイン電極と第２ソース・ドレイン電極の枝電極とが互いにリークした場合に、枝電極上において、レーザ・スポットを容易に第１の領域の外縁およびゲート電極の外縁から離れるように、また、電極ラインからも離れるように当てることができる。この場合には、上記距離が大きいために、レーザ・スポットの照準を合わせるための光学系の倍率はあまり大きくなくてよく、枝電極上にマクロな照準でレーザ・スポットの位置合わせが可能になる。従って、枝電極をレーザ溶断したとしても、ｉ層とｎ＋層との積層体にレーザが直撃することを避けることができ、隣接する他の部分的ＴＦＴ領域を伝熱により損傷させる虞がない。
　以上により、ソース・ドレイン間のリークを容易に修復することのできる櫛歯状のソース・ドレイン構造を備えたＴＦＴを実現することができるという効果を奏する。
　本発明のＴＦＴは、上記課題を解決するために、上記第２の距離は１０μｍ以下であることを特徴としている。
　上記の発明によれば、ＴＦＴの全体のサイズを小さく抑制することが可能であり、例えば汎用の表示装置に形成されるＴＦＴとして標準的なサイズ以下に収めることが容易になる、という効果を奏する。
　本発明のＴＦＴは、上記課題を解決するために、上記第２の箇所の直前の、上記枝電極のライン幅方向の片端あるいは両端に、上記枝電極のライン幅を狭める切り欠き部が設けられていることを特徴としている。
　上記の発明によれば、枝電極に設けられた切り欠き部のパターンを観察することにより、上記枝電極がゲート電極の領域と交差開始する箇所を容易に知ることができ、枝電極をレーザ溶断するときの位置決めが容易になるという効果を奏する。
　本発明のＴＦＴは、上記課題を解決するために、上記電極ラインにおける上記枝電極の分岐点の片側あるいは両側に、上記電極ラインのライン幅を狭める切り欠き部が設けられていることを特徴としている。
　上記の発明によれば、電極ラインに設けられた切り欠き部のパターンを観察することにより、電極ラインからの枝電極の分岐点の位置を容易に知ることができ、枝電極をレーザ溶断するときの位置決めが容易になるという効果を奏する。
　本発明のＴＦＴは、上記課題を解決するために、上記半導体材料はアモルファスシリコンであることを特徴としている。
　上記の発明によれば、アモルファスシリコンを用いたＴＦＴは、駆動能力を大きくするためにチャネル幅を大きくする櫛歯状のソース・ドレイン構造を採用すると有利であるので、この材料により上記ＴＦＴを製造することにより、ＴＦＴの製造歩留まりが向上して大幅なコストダウンが可能になるという効果を奏する。
　本発明のＴＦＴは、上記課題を解決するために、上記半導体材料は微結晶シリコンであることを特徴としている。
　上記の発明によれば、微結晶シリコンを用いたＴＦＴは、アモルファスシリコンＴＦＴよりも高移動度なため、アモルファスシリコンＴＦＴと比較してトランジスタサイズの小型化ができるという効果を奏する。また、ＴＦＴに微結晶シリコンを用いると、小スペース化が可能となるため狭額縁に有利であるという効果を奏する。また、直流バイアスの印加による閾値電圧の変動を抑えることができるという効果を奏する。
　本発明のシフトレジスタは、上記課題を解決するために、上記ＴＦＴを、各段を構成するトランジスタの少なくとも１つとして備えていることを特徴としている。
　上記の発明によれば、シフトレジスタを歩留まりよく製造することができるという効果を奏する。
　本発明の走査信号線駆動回路は、上記課題を解決するために、上記シフトレジスタを備え、上記シフトレジスタを用いて表示装置の走査信号を生成することを特徴としている。
　上記の発明によれば、走査信号線駆動回路を歩留まりよく製造することができるという効果を奏する。
　本発明の走査信号線駆動回路は、上記課題を解決するために、上記ＴＦＴは、上記走査信号の出力トランジスタであることを特徴としている。
　上記の発明によれば、上記ＴＦＴを走査信号の出力トランジスタに用いることにより、大きな駆動能力が要求されるＴＦＴを歩留まりよく製造することができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、上記走査信号線駆動回路を備えていることを特徴としている。
　上記の発明によれば、表示装置を歩留まりよく製造することができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、上記走査信号線駆動回路は、表示パネルに表示領域とモノリシックに形成されていることを特徴としている。
　上記の発明によれば、走査信号線駆動回路が表示パネルに表示領域とモノリシックに形成される表示装置を、ＴＦＴのチャネル幅が大きくならざるを得ない不利な点を補って、歩留まりよく製造することができるという効果を奏する。
　本発明のスイッチ回路は、上記課題を解決するために、上記ＴＦＴを、データ信号線駆動回路の各出力を複数の経路に分岐接続するスイッチであって、上記経路のそれぞれに対応して設けられたスイッチとして備えていることを特徴としている。
　上記の発明によれば、データ信号線駆動回路の各出力を、上記ＴＦＴからなるスイッチを介して複数の経路に分岐接続するので、上記出力を各分岐先で低インピーダンスの負荷に接続するのに用いると有利なチャネル幅の大きなＴＦＴからなるスイッチ回路を、歩留まりよく製造することができるという効果を奏する。
　本発明のスイッチ回路は、上記課題を解決するために、上記スイッチとしてのＴＦＴは、膜厚方向に見て、全体が長方形状の領域を有しているとともに、長手方向が上記経路としてのデータ信号線が延びる方向に平行であるように配置されていることを特徴としている。
　上記の発明によれば、データ信号線ごとに、各スイッチを長手方向がデータ信号線の延びる方向に沿うように配置することができるという効果を奏する。
　本発明のスイッチ回路は、上記課題を解決するために、上記スイッチとしてのＴＦＴは、膜厚方向に見て、全体が長方形状の領域を有しているとともに、長手方向が上記経路としてのデータ信号線が延びる方向に直交しているように配置されていることを特徴としている。
　上記の発明によれば、データ信号線駆動回路の出力ごとに、各スイッチを、データ信号線の延びる方向、すなわち長手方向と直交する方向に沿って並ぶように配置することができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、上記スイッチ回路と上記データ信号線駆動回路とを備えており、上記経路がデータ信号線であることを特徴としている。
　上記の発明によれば、データ信号線駆動回路の出力が複数のデータ信号線に分岐接続される表示装置を歩留まりよく製造することができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、上記出力ごとに、上記スイッチどうしが各水平期間に時分割で導通するように駆動されることを特徴としている。
　上記の発明によれば、データ信号線駆動回路の各出力に接続された複数のスイッチを時分割で導通するように駆動する、いわゆるＳＳＤ方式の表示装置を歩留まりよく製造することができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、上記スイッチ回路は、表示パネルに表示領域とモノリシックに形成されていることを特徴としている。
　上記の発明によれば、スイッチ回路が表示パネルに表示領域とモノリシックに形成される表示装置を、ＴＦＴのチャネル幅が特に大きくならざるを得ないという工程上の不利な点を補って、歩留まりよく製造することができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、上記走査信号線駆動回路と、上記スイッチ回路および上記データ信号線駆動回路とを備えており、上記経路がデータ信号線であることを特徴としている。
　上記の発明によれば、走査信号線駆動回路とスイッチ回路とを歩留まりよく製造することができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、上記走査信号線駆動回路と上記スイッチ回路との少なくとも一方は、表示パネルに表示領域とモノリシックに形成されていることを特徴としている。
　上記の発明によれば、走査信号線駆動回路やスイッチ回路が表示パネルに表示領域とモノリシックに形成される表示装置を、ＴＦＴのチャネル幅が特に大きくならざるを得ないという工程上の不利な点を補って、歩留まりよく製造することができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、上記ＴＦＴが表示パネルに表示領域とモノリシックに形成されていることを特徴としている。
　上記の発明によれば、走査信号線駆動回路が表示パネルに表示領域とモノリシックに形成される表示装置を、ＴＦＴのチャネル幅が大きくならざるを得ない不利な点を補って、歩留まりよく製造することができるという効果を奏する。
　本発明の他の目的、特徴、および優れた点は、以下に示す記載によって十分分かるであろう。また、本発明の利点は、添付図面を参照した次の説明によって明白になるであろう。
本発明の実施形態を示すものであり、ＴＦＴの詳細な構成を示す平面図である。 図１の断面図を示しており、（ａ）はＡ－Ａ’線断面図であり、（ｂ）はＢ－Ｂ’線断面図である。 図１のＴＦＴの全体構成を示す平面図である。 本発明の実施形態を示すものであり、ＴＦＴの第１の変形例の詳細な構成を示す平面図である。 本発明の実施形態を示すものであり、ＴＦＴの第２の変形例の詳細な構成を示す平面図である。 本発明の実施形態を示すものであり、表示装置の構成を示すブロック図である。 図６の表示装置が備える走査信号線駆動回路のシフトレジスタの構成を示す回路ブロック図である。 従来技術を示すものであり、ＴＦＴの全体構成を示す平面図である。 図８のＴＦＴに適用可能な部分的ＴＦＴ領域の構成を示す平面図である。 従来のＴＦＴの課題を示す図を示しており、（ａ）はＴＦＴの平面図であり、（ｂ）は（ａ）のＣ－Ｃ’線断面図である。 本発明の実施形態を示すものであり、表示装置の構成を示すブロック図である。 本発明の実施形態を示すものであり、表示装置の構成を示すブロック図である。 図１１および図１２の表示装置上でのＴＦＴの配置の仕方を説明する平面図であり、（ａ）および（ｂ）はそれぞれ異なる配置を示している。 ＳＳＤ方式の表示装置の一般的な構成を示すブロック図である。
符号の説明
　１　　　　　　　ＴＦＴ
　２　　　　　　　ゲート電極
　３　　　　　　　第１のソース・ドレイン電極
　４　　　　　　　第２のソース・ドレイン電極
　４ａ　　　　　　電極ライン
　４ｂ　　　　　　枝電極
　１１　　　　　　液晶表示装置（表示装置）
　１５　　　　　　ゲートドライバ（走査信号線駆動回路）
　１５ａ　　　　　シフトレジスタ
　２２　　　　　　ゲート絶縁膜（絶縁膜）
　２３　　　　　　積層体
　２３ａ　　　　　ｉ層
　２３ｂ　　　　　ｎ＋層
　３１　　　　　　切り欠き部（枝電極に設けられた切り欠き部）
　３２　　　　　　切り欠き部（電極ラインに設けられた切り欠き部）
　５１　　　　　　液晶表示装置（表示装置）
　５２　　　　　　ソースドライバ（データ信号線駆動回路）
　５４　　　　　　ゲートドライバ（走査信号線駆動回路）
　５５　　　　　　スイッチ回路
　６１　　　　　　液晶表示装置（表示装置）
　Ｄ　　　　　　　箇所（第１の箇所）
　ｄ１　　　　　　距離（第１の距離）
　ｄ２　　　　　　距離（第２の距離）
　Ｒ　　　　　　　第１の領域
　ＡＳＷＲ、ＡＳＷＧ、ＡＳＷＢ
　　　　　　　　　スイッチ
　ＤＡＴＡ　　　　出力
　〔実施の形態１〕
　本発明の一実施形態について図１ないし図７に基づいて説明すると以下の通りである。
　図６に、本実施形態に係る表示装置である液晶表示装置１１の構成を示す。
　液晶表示装置１１は、表示パネル１２、フレキシブルプリント基板１３、および、コントロール基板１４を備えている。
　表示パネル１２は、ガラス基板上にアモルファスシリコンを用いて表示領域１２ａ、複数のゲートライン（走査信号線）ＧＬ…、複数のソースライン（データ信号線）ＳＬ…、および、ゲートドライバ（走査信号線駆動回路）１５が作りこまれたアクティブマトリクス型の表示パネルである。表示領域１２ａは、複数の絵素ＰＩＸ…がマトリクス状に配置された領域である。絵素ＰＩＸは、絵素の選択素子であるＴＦＴ２１、液晶容量ＣＬ、および、補助容量Ｃｓを備えている。ＴＦＴ２１のゲートはゲートラインＧＬに接続されており、ＴＦＴ２１のソースはソースラインＳＬに接続されている。液晶容量ＣＬおよび補助容量ＣｓはＴＦＴ２１のドレインに接続されている。
　複数のゲートラインＧＬ…はゲートラインＧＬ１・ＧＬ２・ＧＬ３・…・ＧＬｎからなり、それぞれゲートドライバ（走査信号線駆動回路）１５の出力に接続されている。複数のソースラインＳＬ…はソースラインＳＬ１・ＳＬ２・ＳＬ３・…・ＳＬｍからなり、それぞれ後述するソースドライバ１６の出力に接続されている。また、図示しないが、絵素ＰＩＸ…の各補助容量Ｃｓに補助容量電圧を与える補助容量配線が形成されている。
　ゲ－トドライバ１５は、表示パネル１２上で表示領域１２ａに対してゲートラインＧＬ…の延びる方向の一方側に隣接する領域に設けられており、ゲートラインＧＬ…のそれぞれに順次ゲートパルス（走査パルス）を供給する。このゲートドライバ１５は表示パネル１２に、アモルファスシリコンや多結晶シリコンを用いて、表示領域１２ａとモノリシックに作りこまれており、ゲートモノリシック、ゲートドライバレス、パネル内蔵ゲートドライバ、ゲートインパネルなどと称されるゲートドライバは全てゲートドライバ１５に含まれ得る。
　フレキシブルプリント基板１３は、ソースドライバ１６を備えている。ソースドライバ１６はソースラインＳＬ…のそれぞれにデータ信号を供給する。コントロール基板１４はフレキシブルプリント基板１３に接続されており、ゲートドライバ１５およびソースドライバ１６に必要な信号や電源を供給する。コントロール基板１４から出力されたゲートドライバ１５へ供給する信号および電源は、フレキシブルプリント基板１３を介して表示パネル１２上からゲートドライバ１５へ供給される。
　図７に、ゲートドライバ１５の構成例を示す。
　図７に示すように、ゲートドライバ１５はシフトレジスタ１５ａを備えており、表示パネルのアクティブエリアである表示領域１２ａに対して、ゲート出力Ｇ１・Ｇ２・…が行われるゲートラインの延びる方向に沿って片側に隣接する領域に配置されている。
　シフトレジスタ１５ａは、縦続接続された複数のシフトレジスタ段ｓｒ（ｓｒ１・ｓｒ２・…）を備えている。各シフトレジスタ段ｓｒは、セット入力端子Ｑｎ－１、出力端子ＧＯＵＴ、リセット入力端子Ｑｎ＋１、クロック入力端子ＣＫＡ・ＣＫＢ、および、Ｌｏｗ電源入力端子ＶＳＳを備えている。
　ｉ番目（ｉ＝１、２、…）のシフトレジスタ段ｓｒｉの出力端子ＧＯＵＴからの出力は、ｉ番目のゲートラインに出力されるゲート出力Ｇｉとなる。
　初段のシフトレジスタ段ｓｒ１のセット入力端子Ｑｎ－１にはゲートスタートパルスＧＳＰ１が入力され、２段目以降のシフトレジスタ段ｓｒｉのそれぞれには、前段のシフトレジスタ段ｓｒｉ－１のゲート出力Ｇｉ－１が入力される。また、リセット入力端子Ｑｎ＋１には後段のシフトレジスタ段ｓｒｉ＋１のゲート出力Ｇｉ＋１が入力される。
　クロック入力端子ＣＫＡとクロック入力端子ＣＫＢとの一方にクロック信号ＣＫ１、他方にクロック信号ＣＫ２が入力され、隣接するシフトレジスタ段ｓｒどうしでクロック信号ＣＫ１の入力先とクロック信号ＣＫ２の入力先とが入れ替わるようになっている。ここでは、ｉが奇数（ｉ＝１、３、５、…）のシフトレジスタ段ｓｒｉにおいては、クロック入力端子ＣＫＡにはクロック信号ＣＫ１が入力され、クロック入力端子ＣＫＢにはクロック信号ＣＫ２が入力される。ｉが偶数（ｉ＝２、４、６、…）のシフトレジスタ段ｓｒｉにおいては、クロック入力端子ＣＫＡにはクロック信号ＣＫ２が入力され、クロック入力端子ＣＫＢにはクロック信号ＣＫ１が入力される。クロック信号ＣＫ１とクロック信号ＣＫ２とは、例えばクロックパルスの期間が互いに重ならない位相関係にある。
　次に、図３に、上記シフトレジスタ１５ａに形成されたＴＦＴ１の構成を示す。このＴＦＴ１は、図７の各シフトレジスタ段ｓｒの出力トランジスタとして用いられる他に、シフトレジスタ段ｓｒの他のトランジスタや、その他パネル上のあらゆるトランジスタとして使用可能である。
　ＴＦＴ１は、ゲート電極２、第１ソース・ドレイン電極３、および、第２ソース・ドレイン電極４を備えている。第１ソース・ドレイン電極３および第２ソース・ドレイン電極４は、それぞれ、一方がソース電極として用いられるときは他方がドレイン電極として用いられるものである。
　ゲート電極２はコの字状をなす領域であり、ガラス基板上に、第１ソース・ドレイン電極３および第２ソース・ドレイン電極４よりも下層側に形成されている。
　ゲート電極２の膜厚方向上方には、ゲート絶縁膜を隔ててシリコン材料を用いたｉ層（半導体層）とｎ＋層との積層体（後述する）が設けられている。ｉ層が設けられている領域をハッチングで示すように第１の領域Ｒとすると、当該積層体の領域は第１の領域Ｒ内にあり、上記第１ソース・ドレイン電極３は第１の領域Ｒ内のｎ＋層上に設けられている。第１の領域Ｒにおいて、第１ソース・ドレイン電極３以外の領域５は、上方にｎ＋層が設けられていないｉ層の領域である。第１ソース・ドレイン電極３は、ゲート電極２のコの字状の領域から、ほぼ、第２ソース・ドレイン電極４とパネル面内方向に対峙するための領域分を除いた形状をなしている。
　第２ソース・ドレイン電極４は、１本の電極ライン４ａと、複数の枝電極４ｂ…とを備えている。電極ライン４ａは、ゲート電極２のコの字状領域の中央の間隙領域に設けられたライン状電極であり、枝電極４ｂ…は、電極ライン４ａから両側の第１ソース・ドレイン電極３に向って分岐して延びる電極群である。各枝電極４ｂは、第１の領域Ｒ内のｎ＋層上まで延びており、第１ソース・ドレイン電極３は、各枝電極４ｂを所定の距離だけ離れて囲むように配置されている。
　これにより、第１ソース・ドレイン電極３は、第１の領域Ｒ内にある枝電極４ｂ…との間に、上記積層体においてｎ＋層が存在しないように形成された領域５が有するｉ層のパターンをパネル面内方向に挟んでおり、このｉ層のパターンがＴＦＴ１のチャネル形成領域５ａとなっている。このように、ＴＦＴ１は、第１ソース・ドレイン電極３と第２ソース・ドレイン電極４とが互いに複数の歯状の電極を噛み合わせて全チャネル幅を形成する、櫛歯状のソース・ドレイン構造を有している。
　また、ゲート電極２、第１ソース・ドレイン電極３、および、第２ソース・ドレイン電極４の電極ライン４ａには、ＴＦＴ１の外部から電圧が印加される。
　図１に、上記ＴＦＴ１のさらに詳細な構成を示す。
　第２ソース・ドレイン電極４の枝電極４ｂが図中ハッチングを施した第１の領域Ｒと交差開始する箇所Ｄ（第１の箇所）では、第１の領域Ｒの外縁はゲート電極２の領域のコの字の内側にある境界ラインｅよりも電極ライン４ａ側となるラインｆの位置にあり、ｉ層（半導体層）とｎ＋層との積層体が境界ラインｅからラインｆまでせり出している領域６が設けられている。従って、箇所Ｄの第１の領域Ｒの外縁（ラインｆ）は、枝電極４ｂがゲート電極２を膜厚方向に見たときのゲート電極２の領域と交差開始する箇所（第２の箇所）のゲート電極２の外縁（境界ラインｅ）よりも電極ライン４ａ側にある。また、隣接する領域６どうしの間では、第１の領域Ｒの外縁は、境界ラインｅよりも電極ライン４ａから離れた側にあるラインｇまで後退している。
　そして、上記箇所Ｄから電極ライン４ａまでの距離ｄ１（第１の距離）は５μｍ以上に設定されている。距離ｄ１が５μｍ以上であることにより、第１ソース・ドレイン電極３と第２ソース・ドレイン電極４の枝電極４ｂとが互いにリークした場合、例えば箇所Ｓでショートした場合に、枝電極４ｂ上の点Ｑにおいて、レーザ・スポットを容易に箇所Ｄから離れるように、また、電極ライン４ａからも離れるように当てることができる。この場合には、距離ｄ１が大きいために、レーザ・スポットの照準を合わせるための光学系の倍率はあまり大きくなくてよく、枝電極４ｂ上にマクロな照準でレーザ・スポットの位置合わせが可能になる。従って、枝電極４ｂをレーザ溶断したとしても、ｉ層とｎ＋層との積層体にレーザが直撃することを避けることができ、隣接する他の部分的ＴＦＴ領域を伝熱により損傷させる虞がない。また、このことは、箇所Ｄの第１の領域Ｒの外縁が、第２の箇所のゲートライン２の外縁と同じ位置にある場合にも言える。
　また、上記距離ｄ１は好ましくは５μｍ以上１０μｍ以下の範囲に設定される。この範囲に設定すれば、ＴＦＴ１の全体のサイズを小さく抑制することが可能であり、汎用の表示装置に形成されるＴＦＴとして標準的なサイズ以下に収めることが容易になる。
　図２の（ａ）に図１のＡ－Ａ’線断面図、図２の（ｂ）に図１のＢ－Ｂ’線断面図をそれぞれ示す。
　Ａ－Ａ’線断面図は、第１ソース・ドレイン電極３と第２ソース・ドレイン電極４の枝電極４ｂとが間にチャネル形成領域５ａを挟んでいる部分の断面図である。
　絶縁性基板あるいは透明基板であるガラス基板２１上に、ゲート電極２、例えばＳｉＮからなるゲート絶縁膜２２（絶縁膜）、例えばアモルファスシリコンのｉ層２３ａ、例えばアモルファスシリコンのｎ＋層２３ｂ、第１ソース・ドレイン電極３および第２ソース・ドレイン電極４の枝電極４ｂ、および、例えばＳｉＮからなるパッシベーション膜２４が順次積層された構成である。ｉ層２３ａとｎ＋層２３ｂとで積層体２３が構成されている。チャネル形成領域５ａは、積層体２３のｎ＋層２３ｂが存在しないように形成されたｉ層２３ａのパターンからなる。チャネル形成領域５ａのｉ層２３は、他の箇所のｉ層２３よりもエッチングにより膜厚を小さくしてもよい。
　Ｂ－Ｂ’線断面図は、枝電極４ｂを、箇所Ｄを含むようにして、電極ライン４ａに至る箇所まで切断した断面図である。
　第１の領域Ｒは箇所Ｄからゲート電極２側に存在する。箇所Ｄでは大きな段差があるが、距離ｄ１が大きいので、点Ｑはゲート電極２の上方付近と電極ライン４ｂとの間でのマクロな位置合わせのみで照準を合わせることができ、箇所Ｄで第１の領域Ｒの外縁に光学系の焦点を合わせてこの位置を避けるような高精度な操作は必要ない。
　あるいは、さらに点Ｑの位置合わせを容易にするために、図１に示すように、第１の領域Ｒと交差する直前の枝電極４ｂのライン幅を狭める切り欠き部３１を、枝電極４ｂのライン幅方向片端あるいは両端に設けて、枝電極４ｂをくびらすようにしてもよい。この切り欠き部３１のパターンを観察することにより、箇所Ｄの位置を容易に知ることができる。また、枝電極４ｂの電極ライン４ａからの分岐点において、電極ライン４ａのライン幅を狭める切り欠き部３２を、電極ライン４ａの上記分岐点の片側あるいは両側に設けて、電極ライン４ａをくびらすようにしてもよい。この切り欠き部３２のパターンを観察することにより、上記分岐点の位置を容易に知ることができる。
　次に、上記ＴＦＴ１の変形例について説明する。
　図４にＴＦＴ１の第１の変形例の構成を示す。
　図４の構成では、パネルを膜厚方向に見たときに第１の領域Ｒがゲート電極２の領域内に包含されている。第２のソース・ドレイン電極４の枝電極４ｂが第１の領域Ｒと交差開始する箇所Ｄにおける第１の領域Ｒの外縁は、ゲート電極２のコの字の内側の境界ラインｅよりも電極ライン４ａから離れた側にあるラインｈまで後退している。
　この場合には、箇所Ｄの第１の領域Ｒの外縁（ラインｈ）は、枝電極４ｂがゲート電極２を膜厚方向に見たときのゲート電極２の領域と交差開始する箇所（第２の箇所）のゲート電極２の外縁（境界ラインｅ）よりも電極ライン４ａから離れた側にある。
　この場合には、第２の箇所から電極ライン４ａまでの距離ｄ２（第２の距離）を５μｍ以上とし、好ましくは５μｍ以上１０μｍ以下とする。この場合の作用・効果は、図１の場合のものに加えて、ゲート電極２にレーザ・スポットが照射されることによる隣接する部分的ＴＦＴ領域の損傷を避けることができることである。また、この場合に、図１と同様の理由により、第２の箇所の直前の枝電極４ｂに切り欠き部３１を設けたり、電極ライン４ａに切り欠き部３２を設けたりしてもよい。
　図５にＴＦＴ１の第２の変形例の構成を示す。
　図５の構成では、パネルを膜厚方向に見たときに第１の領域Ｒがゲート電極２の領域よりも全体的に電極ライン４ｂ側にずれている。第２のソース・ドレイン電極４の枝電極４ｂが第１の領域Ｒと交差開始する箇所Ｄにおける第１の領域Ｒの外縁は、ゲート電極２のコの字の内側の境界ラインｅよりも電極ライン４ａ側にあるラインｊまでせり出している。
　この場合は、図１と同様に、箇所Ｄの第１の領域Ｒの外縁（ラインｊ）は、枝電極４ｂがゲート電極２を膜厚方向に見たときのゲート電極２の領域と交差開始する箇所（第２の箇所）のゲート電極２の外縁（境界ラインｅ）よりも電極ライン４ａ側にある。従って、箇所Ｄから電極ライン４ａまでの距離ｄ１（第１の距離）を５μｍ以上とし、好ましくは５μｍ以上１０μｍ以下とする。また、切り欠き部３１や切り欠き部３２を設けてもよいことは図１と同様である。
　以上の全てのＴＦＴ１について枝電極４ｂをレーザ溶断したところ、不要な損傷箇所は発生せず、ＴＦＴ１は全て正常に動作した。ＴＦＴ１が正常動作しているか否かは、例えばドレイン電流とゲート電圧との関係、ゲート電圧をパラメータとするドレイン電流とドレイン・ソース間電圧との関係を調べることで判定することが可能である。
　なお、以上では、表示装置が液晶表示装置である場合について述べたが、これに限ることはなく、ＥＬ表示装置やプラズマディスプレイなど、ＴＦＴが形成される表示装置一般に本発明が適用可能である。
　また、上記ＴＦＴはコの字形状である必要はなく、第１のソース・ドレイン電極が第２のソース・ドレイン電極の複数の枝電極と、第１の領域内でパネル面内方向に対峙していれば、全体として任意の形状でよい。
　また、第２のソース・ドレイン電極の枝電極は、電極ラインに対して直角方向に分岐している必要はなく、その方向は任意である。さらに、枝電極が第１の領域に交差する方向も、第１の領域の外縁に対して直角方向である必要はなく、任意である。なお、電極ラインの延びる方向と第１の領域の外縁の接線とが平行でない場合には、当該外縁の接線に対するパネル面内方向の垂線が電極ラインと交差するまでの長さを、第１の領域の外縁と電極ラインとの間の距離とする。
　また、用いる半導体材料としては、アモルファスシリコンに限ることはなく、多結晶シリコンやＣＧシリコン、微結晶シリコン（μｃ－Ｓｉ：マイクロクリスタルシリコン）なども可能である。しかし、特に、アモルファスシリコンを用いたＴＦＴは、駆動能力を大きくするためにチャネル幅を大きくする櫛歯状のソース・ドレイン構造を採用すると有利であるので、アモルファスシリコンにより本実施形態のＴＦＴを製造することにより、ＴＦＴの製造歩留まりが向上して大幅なコストダウンが可能になる。また、微結晶シリコンを用いたＴＦＴは、アモルファスシリコンＴＦＴよりも高移動度なため、アモルファスシリコンＴＦＴと比較してトランジスタサイズの小型化ができる。また、ＴＦＴに微結晶シリコンを用いると、小スペース化が可能となるため狭額縁に有利である。また、直流バイアスの印加による閾値電圧の変動を抑えることができる。
　〔実施の形態２〕
　本発明の他の実施形態について図１１ないし図１４に基づいて説明すると以下の通りである。なお、前記実施の形態１で説明した部材と同一の符号を付した部材は、特に断らない限り同等の機能を有するものとする。
　高精細の液晶表示装置ではソースラインＳＬの本数が多いため、図１４の液晶表示装置４１に示すように、ソースドライバはソースドライバ１６ａ・１６ｂ・１６ｃといったように複数チップで構成されることが多い。この場合にはソースドライバの個数および実装面積が大きくなってしまう。そこで、ソースドライバの出力数を減らしてＲＧＢの各ソースラインＳＬを時分割で駆動するＳＳＤ（Source Shared Driving）方式の表示駆動を行う液晶表示装置が提供されている。
　図１１に、本実施形態に係る表示装置である、ＳＳＤ方式の液晶表示装置５１の構成を示す。
　液晶表示装置５１は、表示パネル１２およびフレキシブルプリント基板１３を備えている。液晶表示装置５１は、さらに、コントロール基板１４を備えていてもよい。
　表示パネル１２は、絵素ＰＩＸ…、ゲートドライバ（走査信号線駆動回路）５３、および、ＳＳＤ回路（スイッチ回路）５５を備えている。フレキシブルプリント基板１３にはチップ状のソースドライバ（データ信号線駆動回路）５２が実装されている。
　ゲートドライバ５３はゲートドライバ１５と同様に表示パネル１２に前記ＴＦＴ１を含むようにモノリシックに作り込まれている。Ｒの絵素ＰＩＸ…が接続されたソースライン（データ信号線）ＲＳＬと、Ｇの絵素ＰＩＸ…が接続されたソースライン（データ信号線）ＧＳＬと、Ｂの絵素ＰＩＸ…が接続されたソースライン（データ信号線）ＢＳＬとが１本ずつ組になって、各組が隣接配置されている。図１１ではｎ－１番目の組のソースラインＲＳＬ（ＲＳＬｎ－１、ＧＳＬｎ－１、ＢＳＬｎ－１）、ｎ番目の組のソースラインＲＳＬ（ＲＳＬｎ、ＧＳＬｎ、ＢＳＬｎ）、ｎ＋１番目の組のソースラインＲＳＬ（ＲＳＬｎ＋１、ＧＳＬｎ＋１、ＢＳＬｎ＋１）が示されている。
　ＳＳＤ回路５５は、各ソースラインＲＳＬのデータ信号供給側の一端に接続されたスイッチＡＳＷＲ（図ではＡＳＷＲｎ－１、ＡＳＷＲｎ、ＡＳＷＲｎ＋１）と、各ソースラインＧＳＬのデータ信号供給側の一端に接続されたスイッチＡＳＷＧ（図ではＡＳＷＧｎ－１、ＡＳＷＧｎ、ＡＳＷＧｎ＋１）と、各ソースラインＢＳＬのデータ信号供給側の一端に接続されたスイッチＡＳＷＢ（図ではＡＳＷＢｎ－１、ＡＳＷＢｎ、ＡＳＷＢｎ＋１）とを備えている。一端が同じ組のソースラインＲＳＬ・ＧＳＬ・ＢＳＬに接続されたスイッチＡＳＷＲ・ＡＳＷＧ・ＡＳＷＢは、それぞれ他端側で互いに接続されて、ソースドライバ５２の出力ＤＡＴＡ（図ではＤＡＴＡｎ－１、ＤＡＴＡｎ、ＤＡＴＡｎ＋１）に接続されている。
　ソースドライバ５２は、このように、出力ＤＡＴＡの数が液晶表示装置４１のソースドライバ１６ａ・１６ｂ・１６ｃの合計の出力数の３分の１と少ない。従って、ソースドライバの個数が３分の１になり、実装面積もそれに準じて小さくなる。
　スイッチＡＳＷＲ・ＡＳＷＧ・ＡＳＷＢは、それぞれ前述のＴＦＴ１で構成されており、ゲートに入力されるＯＮ信号Ｒｏｎ・Ｇｏｎ・Ｂｏｎによって、１水平期間のほぼ３分の１ずつ時分割で順次ＯＮ状態となる。ＯＮ信号ＲｏｎがＨｉｇｈであるときにはスイッチＡＳＷＲがＯＮ状態となり、そのときにソースドライバ５２から出力されているＲの出力ＤＡＴＡがソースラインＲＳＬに供給される。ＯＮ信号ＧｏｎがＨｉｇｈであるときにはスイッチＡＳＷＧがＯＮ状態となり、そのときにソースドライバ５２から出力されているＧの出力ＤＡＴＡがソースラインＧＳＬに供給される。ＯＮ信号ＢｏｎがＨｉｇｈであるときにはスイッチＡＳＷＢがＯＮ状態となり、そのときにソースドライバ５２から出力されているＢの出力ＤＡＴＡがソースラインＢＳＬに供給される。
　スイッチＡＳＷＲ・ＡＳＷＧ・ＡＳＷＢの第１ソース・ドレイン電極３および第２ソース・ドレイン電極４の一方は対応するソースラインに接続されており、他方はソースドライバ５２の出力ＤＡＴＡに接続されている。
　液晶表示装置５１によれば、ＳＳＤ回路５５がＴＦＴ１を、ソースドライバ５２の各出力をソースラインＲＳＬ・ＧＳＬ・ＢＳＬという複数の経路に分岐接続するスイッチＡＳＷＲ・ＡＳＷＧ・ＡＳＷＢであって、上記経路のそれぞれに対応して設けられたスイッチＡＳＷＲ・ＡＳＷＧ・ＡＳＷＢとして備えている。これによれば、ソースドライバ５２の各出力を、ＴＦＴ１からなるスイッチを介して複数の経路に分岐接続するので、上記出力を各分岐先でソースラインという低インピーダンスの負荷に接続するのに用いると有利なチャネル幅の大きなＴＦＴからなるスイッチ回路を、歩留まりよく製造することができる。従って、液晶表示装置５１を歩留まりよく製造することができる。
　また、液晶表示装置５１によれば、ソースドライバ５２の出力ごとに、スイッチＡＳＷＲ・ＡＳＷＧ・ＡＳＷＢどうしが各水平期間に時分割で導通するように駆動される。従って、ＳＳＤ方式の表示装置を歩留まりよく製造することができる。
　また、液晶表示装置５１によれば、ＳＳＤ回路５５は、表示パネル１２に表示領域とモノリシックに形成されている。スイッチ回路が表示パネルに表示領域とモノリシックに形成されると、駆動能力を大きくするためにＴＦＴのチャネル幅が特に大きくならざるを得ず、高歩留まりに製造することが困難になるという工程上の不利な点が発生するが、ＳＳＤ回路５５はスイッチとしてＴＦＴ１を備えているので、当該表示装置を、このような不利な点を補って歩留まりよく製造することができる。また、液晶表示装置５１ではゲートドライバ５３も表示パネル１２に表示領域とモノリシックに形成されているが、ゲートドライバ５３がＴＦＴ１を用いていることにより、当該表示装置を、上記工程上の不利な点を補って歩留まりよく製造することができる。
　図１２に、本実施形態に係る他の表示装置である、ＳＳＤ方式の液晶表示装置６１の構成を示す。
　液晶表示装置６１は、液晶表示装置５１においてゲートドライバ５３を、フレキシブルプリント基板１３上に実装したチップからなるゲートドライバ５４としたものである。その他の構成は液晶表示装置５１と同様である。この場合のように、ＳＳＤ回路５５のスイッチＡＳＷＲ・ＡＳＷＧ・ＡＳＷＢにはＴＦＴ１を用い、ゲートドライバ５４には通常のＣＭＯＳ回路を適用するといった構成の表示装置が可能である。
　なお、上記液晶表示装置５１・６１は、ＲＧＢという３分割数で時分割駆動を行う構成であるが、２分割や４分割以上などの任意の分割数で時分割駆動を行うＳＳＤ方式の液晶表示装置を構成することも可能である。分割数が増せば、それだけソースドライバの出力数や個数をより大きく減少させることができる。
　図１３の（ａ）および図１３の（ｂ）に、液晶表示装置５１・６１などのＳＳＤ方式の液晶表示装置におけるＴＦＴ１の配置の仕方の例を示す。図１３の（ａ）は、図３の全体が長方形状をなすＴＦＴ１を、スイッチＡＳＷＲ・ＡＳＷＧ・ＡＳＷＢのそれぞれについて、長手方向をソースラインＳＬの延びる方向に平行にして配置したものである。図１３の（ｂ）は、全体が長方形状をなす図３のＴＦＴ１を、スイッチＡＳＷＲ・ＡＳＷＧ・ＡＳＷＢのそれぞれについて、長手方向をソースラインＳＬの延びる方向に直交させて配置したものである。図１３の（ｂ）では、例えば、図３のＴＦＴ１を、コの字形状のまま電極ライン４ａの長さを縮めるとともにそれに応じて枝電極４ｂの本数を減らし、さらに枝電極４ｂの長さを大きくすることにより、図３のＴＦＴ１とは長短が逆転した長方形状を採用することができる。
　本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　本発明のＴＦＴは、以上のように、ゲート電極、第１ソース・ドレイン電極、および、第２ソース・ドレイン電極が設けられ、上記第１ソース・ドレイン電極と上記第２ソース・ドレイン電極とのうちの一方はソース電極であるとともに他方はドレイン電極であるＴＦＴであって、上記ゲート電極と膜厚方向に絶縁膜を隔てて対向するように、半導体材料を用いた、ｉ層と、上記ｉ層とｎ＋層とが順次積層された積層体とが設けられており、上記第１ソース・ドレイン電極は、上記ｉ層が設けられているパネル面内の領域である第１の領域内の上記ｎ＋層上に配置されており、上記第２ソース・ドレイン電極は、上記第１の領域外に設けられた電極ラインと、上記電極ラインから分岐して延びる複数の枝電極とを備えており、各上記枝電極は、上記電極ラインから上記第１の領域内の上記ｎ＋層上まで延びており、上記第１ソース・ドレイン電極は、上記第１の領域内にある上記枝電極との間に、上記第１の領域において上記ｎ＋層が存在しないように形成された上記ｉ層のパターンをパネル面内方向に挟んでおり、上記枝電極が上記第１の領域と交差開始する箇所の上記第１の領域の外縁から、上記電極ラインまでの距離が５μｍ以上である。
　以上により、ソース・ドレイン間のリークを容易に修復することのできる櫛歯状のソース・ドレイン構造を備えたＴＦＴを実現することができるという効果を奏する。
　発明の詳細な説明の項においてなされた具体的な実施形態または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する請求の範囲内において、いろいろと変更して実施することができるものである。
　本発明は、液晶表示装置やＥＬ表示装置などの表示装置に特に好適に使用することができる。

Claims (23)

  1. 　ゲート電極、第１ソース・ドレイン電極、および、第２ソース・ドレイン電極が設けられ、上記第１ソース・ドレイン電極と上記第２ソース・ドレイン電極とのうちの一方はソース電極であるとともに他方はドレイン電極であるＴＦＴであって、
    　上記ゲート電極と膜厚方向に絶縁膜を隔てて対向するように、半導体材料を用いた、ｉ層と、上記ｉ層とｎ＋層とが順次積層された積層体とが設けられており、
    　上記第１ソース・ドレイン電極は、上記ｉ層が設けられているパネル面内の領域である第１の領域内の上記ｎ＋層上に配置されており、
    　上記第２ソース・ドレイン電極は、上記第１の領域外に設けられた電極ラインと、上記電極ラインから分岐して延びる複数の枝電極とを備えており、
    　各上記枝電極は、上記電極ラインから上記第１の領域内の上記ｎ＋層上まで延びており、
    　上記第１ソース・ドレイン電極は、上記第１の領域内にある上記枝電極との間に、上記第１の領域において上記ｎ＋層が存在しないように形成された上記ｉ層のパターンをパネル面内方向に挟んでおり、
    　上記枝電極が上記第１の領域と交差開始する第１の箇所の上記第１の領域の外縁は、上記枝電極が上記ゲート電極を膜厚方向に見たときの上記ゲート電極の領域と交差開始する第２の箇所の上記ゲート電極の外縁よりも上記電極ライン側にある、あるいは、上記第１の箇所の上記第１の領域の外縁は上記第２の箇所の上記ゲート電極の外縁と同じ位置にあり、
    　上記第１の箇所の上記第１の領域の外縁から上記電極ラインまでの距離である第１の距離が５μｍ以上であることを特徴とするＴＦＴ。
  2. 　上記第１の距離は１０μｍ以下であることを特徴とする請求の範囲第１項に記載のＴＦＴ。
  3. 　上記第１の箇所の直前の、上記枝電極のライン幅方向の片端あるいは両端に、上記枝電極のライン幅を狭める切り欠き部が設けられていることを特徴とする請求の範囲第１項または第２項に記載のＴＦＴ。
  4. 　ゲート電極、第１ソース・ドレイン電極、および、第２ソース・ドレイン電極が設けられ、上記第１ソース・ドレイン電極と上記第２ソース・ドレイン電極とのうちの一方はソース電極であるとともに他方はドレイン電極であるＴＦＴであって、
    　上記ゲート電極と膜厚方向に絶縁膜を隔てて対向するように、半導体材料を用いた、ｉ層と、上記ｉ層とｎ＋層とが順次積層された積層体とが設けられており、
    　上記第１ソース・ドレイン電極は、上記ｉ層が設けられているパネル面内の領域である第１の領域内の上記ｎ＋層上に配置されており、
    　上記第２ソース・ドレイン電極は、上記第１の領域外に設けられた電極ラインと、上記電極ラインから分岐して延びる複数の枝電極とを備えており、
    　各上記枝電極は、上記電極ラインから上記第１の領域内の上記ｎ＋層上まで延びており、
    　上記第１ソース・ドレイン電極は、上記第１の領域内にある上記枝電極との間に、上記第１の領域において上記ｎ＋層が存在しないように形成された上記ｉ層のパターンをパネル面内方向に挟んでおり、
    　上記枝電極が上記第１の領域と交差開始する第１の箇所の上記第１の領域の外縁は、上記枝電極が上記ゲート電極を膜厚方向に見たときの上記ゲート電極の領域と交差開始する第２の箇所の上記ゲート電極の外縁よりも上記電極ラインから離れる側にあり、
    　上記第２の箇所の上記ゲート電極の外縁から上記電極ラインまでの距離である第２の距離が５μｍ以上であることを特徴とするＴＦＴ。
  5. 　上記第２の距離は１０μｍ以下であることを特徴とする請求の範囲第４項に記載のＴＦＴ。
  6. 　上記第２の箇所の直前の、上記枝電極のライン幅方向の片端あるいは両端に、上記枝電極のライン幅を狭める切り欠き部が設けられていることを特徴とする請求の範囲第４項または第５項に記載のＴＦＴ。
  7. 　上記電極ラインにおける上記枝電極の分岐点の片側あるいは両側に、上記電極ラインのライン幅を狭める切り欠き部が設けられていることを特徴とする請求の範囲第１項から第６項までのいずれか１項に記載のＴＦＴ。
  8. 　上記半導体材料はアモルファスシリコンであることを特徴とする請求の範囲第１項から第７項までのいずれか１項に記載のＴＦＴ。
  9. 　上記半導体材料は微結晶シリコンであることを特徴とする請求の範囲第１項から第７項までのいずれか１項に記載のＴＦＴ。
  10. 　請求の範囲第１項から第９項までのいずれか１項に記載のＴＦＴを、各段を構成するトランジスタの少なくとも１つとして備えていることを特徴とするシフトレジスタ。
  11. 　請求の範囲第１０項に記載のシフトレジスタを備え、上記シフトレジスタを用いて表示装置の走査信号を生成することを特徴とする走査信号線駆動回路。
  12. 　上記ＴＦＴは、上記走査信号の出力トランジスタであることを特徴とする請求の範囲第１１項に記載の走査信号線駆動回路。
  13. 　請求の範囲第１１項または第１２項に記載の走査信号線駆動回路を備えていることを特徴とする表示装置。
  14. 　上記走査信号線駆動回路は、表示パネルに表示領域とモノリシックに形成されていることを特徴とする請求の範囲第１３項に記載の表示装置。
  15. 　請求の範囲第１項から第９項までのいずれか１項に記載のＴＦＴを、データ信号線駆動回路の各出力を複数の経路に分岐接続するスイッチであって、上記経路のそれぞれに対応して設けられたスイッチとして備えていることを特徴とするスイッチ回路。
  16. 　上記スイッチとしてのＴＦＴは、膜厚方向に見て、全体が長方形状の領域を有しているとともに、長手方向が上記経路としてのデータ信号線が延びる方向に平行であるように配置されていることを特徴とする請求の範囲第１５項に記載のスイッチ回路。
  17. 　上記スイッチとしてのＴＦＴは、膜厚方向に見て、全体が長方形状の領域を有しているとともに、長手方向が上記経路としてのデータ信号線が延びる方向に直交しているように配置されていることを特徴とする請求の範囲第１５項に記載のスイッチ回路。
  18. 　請求の範囲第１５項から第１７項までのいずれか１項に記載の上記スイッチ回路と上記データ信号線駆動回路とを備えており、上記経路がデータ信号線であることを特徴とする表示装置。
  19. 　上記出力ごとに、上記スイッチどうしが各水平期間に時分割で導通するように駆動されることを特徴とする請求の範囲第１８項に記載の表示装置。
  20. 　上記スイッチ回路は、表示パネルに表示領域とモノリシックに形成されていることを特徴とする請求の範囲第１８項または第１９項に記載の表示装置。
  21. 　請求の範囲第１１項または第１２項に記載の走査信号線駆動回路と、請求の範囲第１５項から第１７項までのいずれか１項に記載の上記スイッチ回路および上記データ信号線駆動回路とを備えており、上記経路がデータ信号線であることを特徴とする表示装置。
  22. 　上記走査信号線駆動回路と上記スイッチ回路との少なくとも一方は、表示パネルに表示領域とモノリシックに形成されていることを特徴とする請求の範囲第２１項に記載の表示装置。
  23. 　請求の範囲第１項から第９項までのいずれか１項に記載のＴＦＴが表示パネルに表示領域とモノリシックに形成されていることを特徴とする表示装置。
PCT/JP2008/068362 2008-02-19 2008-10-09 Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、スイッチ回路、および、表示装置 WO2009104302A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2008801269501A CN101946327B (zh) 2008-02-19 2008-10-09 Tft、移位寄存器、扫描信号线驱动电路、开关电路和显示装置
US12/867,510 US8963152B2 (en) 2008-02-19 2008-10-09 TFT, shift register, scanning signal line drive circuit, switch circuit, and display device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008037624 2008-02-19
JP2008-037624 2008-02-19
JP2008126372 2008-05-13
JP2008-126372 2008-05-13

Publications (1)

Publication Number Publication Date
WO2009104302A1 true WO2009104302A1 (ja) 2009-08-27

Family

ID=40985196

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/068362 WO2009104302A1 (ja) 2008-02-19 2008-10-09 Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、スイッチ回路、および、表示装置

Country Status (3)

Country Link
US (1) US8963152B2 (ja)
CN (1) CN101946327B (ja)
WO (1) WO2009104302A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944318A (zh) * 2010-08-31 2011-01-12 友达光电股份有限公司 移位寄存装置与有源阵列基板
WO2011096125A1 (ja) 2010-02-08 2011-08-11 シャープ株式会社 表示装置
CN102714220A (zh) * 2009-11-25 2012-10-03 夏普株式会社 移位寄存器和显示装置
CN102870163A (zh) * 2010-04-28 2013-01-09 夏普株式会社 移位寄存器电路和显示装置及移位寄存器电路的驱动方法
TWI419098B (zh) * 2010-07-29 2013-12-11 Au Optronics Corp 主動元件陣列基板、顯示面板與修補方法
JP2014027271A (ja) * 2012-07-25 2014-02-06 Internatl Rectifier Corp ロバストヒューズ付トランジスタ
TWI487111B (zh) * 2012-05-21 2015-06-01 Au Optronics Corp 電晶體結構以及驅動電路結構
JP6606309B1 (ja) * 2018-03-28 2019-11-13 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及びその製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI387804B (zh) * 2008-12-25 2013-03-01 Chunghwa Picture Tubes Ltd 主動陣列式顯示器之切換元件結構
CN101969060B (zh) * 2010-08-18 2012-08-08 友达光电股份有限公司 主动元件阵列基板、显示面板与修补方法
CN103149755B (zh) * 2011-12-06 2015-09-16 上海中航光电子有限公司 一种薄膜晶体管液晶显示装置及其修复方法
TWI459567B (zh) 2012-06-08 2014-11-01 Au Optronics Corp 主動元件、驅動電路結構以及顯示面板
TWI532191B (zh) * 2013-12-31 2016-05-01 友達光電股份有限公司 薄膜電晶體結構
CN104465787B (zh) 2014-12-31 2017-10-17 京东方科技集团股份有限公司 一种薄膜晶体管及电路结构
DE102015101312A1 (de) * 2015-01-29 2016-08-04 Thyssenkrupp Steel Europe Ag Verfahren zum Aufbringen eines metallischen Schutzüberzugs auf eine Oberfläche eines Stahlprodukts
CN105047125A (zh) * 2015-09-18 2015-11-11 京东方科技集团股份有限公司 移位寄存器、其修复方法、栅极集成驱动电路及相应装置
CN107425013B (zh) * 2017-05-11 2018-11-16 成都京东方光电科技有限公司 像素结构、阵列基板和显示装置
CN107204375B (zh) * 2017-05-19 2019-11-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN111886702A (zh) 2018-03-28 2020-11-03 堺显示器制品株式会社 有机el显示装置以及有机el显示装置的制造方法
FR3084965B1 (fr) * 2018-08-10 2020-10-30 Commissariat Energie Atomique Transistor a effet de champ
US11189704B2 (en) * 2019-06-10 2021-11-30 Tcl China Star Optofi Fctronics Technology Co.. Ltd. Thin film transistor and electrical circuit
CN110289309B (zh) * 2019-06-10 2021-04-27 Tcl华星光电技术有限公司 薄膜晶体管及电路
CN116504791A (zh) * 2020-06-28 2023-07-28 京东方科技集团股份有限公司 一种薄膜晶体管、栅极行驱动电路及阵列基板
CN115335890B (zh) * 2021-03-01 2023-06-09 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路和显示面板
CN112925136B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN112925137B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02275672A (ja) * 1989-03-30 1990-11-09 Nippon Steel Corp 薄膜トランジスター
JPH03245126A (ja) * 1990-02-23 1991-10-31 Hitachi Ltd 薄膜トランジスタパネル
JPH05283695A (ja) * 1992-04-03 1993-10-29 Nec Corp 薄膜トランジスタ
JP2005084416A (ja) * 2003-09-09 2005-03-31 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置
JP2005535147A (ja) * 2002-08-30 2005-11-17 シャープ株式会社 薄膜トランジスタ、液晶表示装置、薄膜トランジスタの製造方法および液晶表示装置の製造方法
WO2006126460A1 (ja) * 2005-05-23 2006-11-30 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置および画素欠陥修正方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2703328B2 (ja) 1989-04-19 1998-01-26 三洋電機株式会社 液晶表示装置
JPH0350731A (ja) 1989-07-19 1991-03-05 Hitachi Ltd 薄膜半導体装置
JP2001330853A (ja) 2000-05-22 2001-11-30 Toshiba Corp アクティブマトリクス型表示装置及びその製造方法
KR100918180B1 (ko) 2003-03-04 2009-09-22 삼성전자주식회사 쉬프트 레지스터
KR101246023B1 (ko) * 2005-01-06 2013-03-26 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시장치
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP5178492B2 (ja) * 2007-12-27 2013-04-10 株式会社半導体エネルギー研究所 表示装置および当該表示装置を具備する電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02275672A (ja) * 1989-03-30 1990-11-09 Nippon Steel Corp 薄膜トランジスター
JPH03245126A (ja) * 1990-02-23 1991-10-31 Hitachi Ltd 薄膜トランジスタパネル
JPH05283695A (ja) * 1992-04-03 1993-10-29 Nec Corp 薄膜トランジスタ
JP2005535147A (ja) * 2002-08-30 2005-11-17 シャープ株式会社 薄膜トランジスタ、液晶表示装置、薄膜トランジスタの製造方法および液晶表示装置の製造方法
JP2005084416A (ja) * 2003-09-09 2005-03-31 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置
WO2006126460A1 (ja) * 2005-05-23 2006-11-30 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置および画素欠陥修正方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714220A (zh) * 2009-11-25 2012-10-03 夏普株式会社 移位寄存器和显示装置
EP2506306A4 (en) * 2009-11-25 2017-10-11 Sharp Kabushiki Kaisha Shift register and display apparatus
EP2535888A4 (en) * 2010-02-08 2013-10-23 Sharp Kk DISPLAY DEVICE
CN102741913A (zh) * 2010-02-08 2012-10-17 夏普株式会社 显示装置
EP2535888A1 (en) * 2010-02-08 2012-12-19 Sharp Kabushiki Kaisha Display device
US8723845B2 (en) 2010-02-08 2014-05-13 Sharp Kabushiki Kaisha Display device
WO2011096125A1 (ja) 2010-02-08 2011-08-11 シャープ株式会社 表示装置
CN102870163A (zh) * 2010-04-28 2013-01-09 夏普株式会社 移位寄存器电路和显示装置及移位寄存器电路的驱动方法
TWI419098B (zh) * 2010-07-29 2013-12-11 Au Optronics Corp 主動元件陣列基板、顯示面板與修補方法
CN101944318A (zh) * 2010-08-31 2011-01-12 友达光电股份有限公司 移位寄存装置与有源阵列基板
TWI487111B (zh) * 2012-05-21 2015-06-01 Au Optronics Corp 電晶體結構以及驅動電路結構
JP2014027271A (ja) * 2012-07-25 2014-02-06 Internatl Rectifier Corp ロバストヒューズ付トランジスタ
JP6606309B1 (ja) * 2018-03-28 2019-11-13 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及びその製造方法
US11152442B2 (en) 2018-03-28 2021-10-19 Sakai Display Products Corporation Organic electroluminescent (EL) display device with comb-shaped source and drain electrodes and manufacturing method therefor

Also Published As

Publication number Publication date
CN101946327A (zh) 2011-01-12
US20110001736A1 (en) 2011-01-06
CN101946327B (zh) 2012-03-28
US8963152B2 (en) 2015-02-24

Similar Documents

Publication Publication Date Title
WO2009104302A1 (ja) Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、スイッチ回路、および、表示装置
JP5690916B2 (ja) ディスプレイ装置用アレイ基板
KR100895311B1 (ko) 액정 표시 장치 및 그 검사 방법
JP5341079B2 (ja) Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および表示装置、ならびにｔｆｔの成形方法
JP5350495B2 (ja) 表示装置
US7626670B2 (en) TFT array panel with improved connection to test lines and with the addition of auxiliary test lines commonly connected to each other through respective conductive layers which connect test lines to respective gate or data lines
JP2019144326A (ja) 表示パネル
WO2011007464A1 (ja) シフトレジスタ
US20050275609A1 (en) Driving apparatus for display device and display panel thereof
JP2007316104A (ja) 表示装置
JP2000275669A (ja) 液晶表示装置とその製造方法
EP2889682A1 (en) Display device with redundant transistor structure
KR102365774B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JPH02189522A (ja) 表示電極基板
TWI703540B (zh) 顯示面板
JP4658172B2 (ja) 液晶表示装置とその製造方法
US11537012B2 (en) Substrate for display device and display device
KR20070080143A (ko) 액정표시장치
JP4658173B2 (ja) 液晶表示装置とその製造方法
JP2007316105A (ja) 表示装置
KR101090251B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
JP2005223254A (ja) 薄膜トランジスタ
US20230217797A1 (en) Display device
KR102241774B1 (ko) 표시 패널
KR102494157B1 (ko) 표시장치

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880126950.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08872572

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 12867510

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 08872572

Country of ref document: EP

Kind code of ref document: A1