JPH0350731A - 薄膜半導体装置 - Google Patents

薄膜半導体装置

Info

Publication number
JPH0350731A
JPH0350731A JP18463189A JP18463189A JPH0350731A JP H0350731 A JPH0350731 A JP H0350731A JP 18463189 A JP18463189 A JP 18463189A JP 18463189 A JP18463189 A JP 18463189A JP H0350731 A JPH0350731 A JP H0350731A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor device
film semiconductor
gate
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18463189A
Other languages
English (en)
Inventor
Yoshiyuki Kaneko
好之 金子
Ken Tsutsui
謙 筒井
Norio Koike
小池 紀雄
Toshihisa Tsukada
俊久 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18463189A priority Critical patent/JPH0350731A/ja
Publication of JPH0350731A publication Critical patent/JPH0350731A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に係り、特に非晶質シリコン等によ
る半導体薄膜を用いた薄膜電界効果トランジスタ(以下
TPTと略す)アレーに代表される薄膜半導体装置に関
する。
〔従来の技術〕
TFTアレイを例にとって従来技術を説明する。
TFTアレイは、液晶等との組合せにより、画像表示装
置などを構成する薄膜電界効果トランジスタのスイッチ
ングアレイとして有用である。その構成の概略を、第6
図の等価回路に示す、TFT15はデータバス5′とゲ
ートバス1′の各交点に設けられる。ここでデータバス
とゲートバスの層間絶縁は、通常TPTのゲート絶縁膜
を両配線の交差部に延在させることによって行なわれて
いる。
ところで、アレイの大型化、高精細化に伴い、上記両バ
ス間の交差部の面積が増大し、従来においては配線間の
短絡が生じやすくなり、歩留りが低下するという問題が
あった。
従来は上記の問題に対処するため、前記両配線交差部に
、’1’ ト”l”のゲート絶縁膜の他に、非単結晶半
導体膜を延在させて短絡を防止させてきた。
このような技術は1例えば特開昭58−199323号
、同59−42584号または同59−9941号公報
に開示されている。
〔発明が解決しようとする課題〕
上記従来技術によれば、歩留りは改善されるが、−旦、
配線間に短絡が生じた場合に回復が不可能であるという
点には配慮がなされていなかった。
本発明は上記配線間短絡の場合に備え、装置に冗長性を
持たせることにより、欠陥救済の口f能な薄膜半導体装
置を実現することを目的としてなされたものである。
〔課題を解決するための手段〕
上記目的を達成するために本発明においては、前記第1
の導体配線と第2の導体配線の交差部において上記第1
あるいは第2の導体配線を複線化したものである。
また、上記第1.第2の配線短絡時に備え、上記複線化
した配線の一部を切断する箇所(切断点)を設けたもの
である。さらに、配線の一部を切断する場合、交差部に
設けられた半導体素子の機能を損なうことがないような
位置に、上記切断点を設けたものである。
〔作用〕
上記のように導体配線の複線化された交差部を有する薄
膜半導体装置では、交差部の一部で4体配線間の層間絶
縁不良による短絡が生じた場合に、上記複線の一部を切
断することにより、上記短絡に基づく欠陥の発生から半
導体装置を救済することができる。すなわち、本発明に
よる薄膜半導体装置は、従来になかった冗長性を具備す
ることが口f能になる。
また、上述のように複線の一部を切断する場合に、特に
交差部に設けられた半導体素子の機能を損うことなく、
切断がIJJ能であるので、完全な欠陥の救済が口f能
となる。
〔実施例〕
以を実施例によって1本発明の詳細な説明する。
本実施例は、”i’ h’ 71’アレイによって駆動
される液晶表示装置に関するものである。
第1図に本発明によるT F ′rアレイの平面図、第
2図に、第1図A−A’線部分に相当する断面図を示す
まず、第1図及び第2図のごとく、透光性絶縁性基板上
10に1000人〜2000人程度鹿島さのCr金属を
ゲート電極、ゲートバス1,1′として選択的に被着形
成する。次いで全面にわたってシランとアンモニアの混
合ガス(H2,Nz、などを含める場合もある)などの
プラズマ放電によって窒化シリコン11を2000人〜
3000人程度鹿島ト絶縁膜、層間絶縁膜として堆積さ
せる。次いでシラン(H2を含める場合もある)ガスの
プラズマ放電により非晶質シリコン層をTトゴのチャネ
ル部形成用等の非単結晶半導体層2として、1000人
〜3000人程度鹿島させる。さらにシランとFHsを
混合したガス(Hxを含める場合もある)のプラズマ放
電により、1°l−”1’のソース・ドレイン電極のオ
ーミックコンタクト用のn型非晶質シリコン(n層)3
を500人程0堆積させる。
上記の3層の成膜は同一のチャンバを用いて真空を保ち
ながら、ガス種を切り換えて行なった。
もちろん真空中の搬送系を有する分離型の成膜装置を用
いてもよい、尚成膜温度は250〜350℃である。
次に、非晶質シリコン(n層も含む)2,3を所望のパ
ターンにエツチングする。この場合、データバスとゲー
トバスの交差部に非晶質シリコン2′を残した。これに
よりデータバスとゲートバスの短絡をより生じ難くする
ことができる。
そしてCr、Afiあるいはこれらの多重構造等の金属
を形成し、ソース電極4.ドレイン電極5及びデータバ
ス5′を形成し、このパターンをマスクにしてn型非晶
質シリコンをエツチングする。
しかる後、インジウム、スズ酸化物(I TO)を用い
て1000人程度0透明電極6を選択的に被着させ、窒
化シリコン等を用いてほぼ全面に保護膜7を被着させて
TF ′1°アレイ基板を完成した。
この’l’ I”r基板を用いて、通常の対向基板、液
晶12.データ信号走査回路13.垂直走査回路、等1
4と組合せることにより液晶表示装置が完成する。その
等価回路図は第3図に示す通りである。
さて第1図から明らかなように、データバスはゲートバ
スとの交差部で2本に複線化(分岐I。
■と表示)させである、これらの複線のそれぞれの幅W
i、Wzはほぼ等しくdt〜d2とし、それらの和は分
岐前のWoとほぼ等しく保った。すなわちW i + 
W z〜Woとした。これにより複線化による配線抵抗
の増大を抑えることができ、データ信号の伝播遅延の影
響を小さく保つことができる。
もつとも、画素サイズに裕度がなく、データ信号伝播遅
延の影響が小さい場合には、交差部でW1+ W z 
< W oとなってもかまわない。
切断点x、y、zの部分は欠陥救済時に用いるスペース
にあたり、索子等は設けずにおく。
上記のように複線化された交差部を持っ1’ l−”l
’アレイでは欠陥救済がof能である。すなわち例えば
分岐した交差部B点でデータバスとゲートバスの間に短
絡が発生した場合は、切断点又と切断点Yの部分でデー
タバスの一部を除去すればよい。
除去法はレーザトリミングあるいはスポットエツチング
等を行なえばよい。上述のような除去により短絡部をデ
ータバスから隔離することができ、L’ t”l’の機
能は何ら損なわれるものがないので、画像表示における
線欠陥が救済される。この場合短絡の発生した複線交差
部では残る一方の配線のみでデータバスを形成すること
になる。しかしながらその長さは高々ゲート配線幅程度
であるので。
その区間のデータ配線幅縮少によるデータ配線抵抗の増
大は問題とならない。
さらに第1図C点に示されるようにゲート電極とデータ
バスの間で短絡を起こした場合は、切断点Y、Zでデー
タバスの一部を除去すればよい。
この時は、′I’ l−”l’部がデータバスから隔離
される。
すなわち従来は線欠陥であったものを画素欠陥にまで抑
えられることになる。この欠陥の程度の低減は複線化し
た部分の一部にL’ 1−”1’を形成することにより
口■能となったものである。
本実施例では、上記のように交差部で2本に複線化した
ものであるが1m本(mは3以上の整数)の複線化もI
l+1能である。
次に本発明の別の実施例による”l” F”1’アレイ
を説明する。
第4図はその平面図を示したものである。この製造工程
は、前実施例にて説明したものと全く同様である。本実
施例ではゲートバスの交差部を複線化しである点が上記
実施例と異なる。またゲートバスを複線化して生じた間
隙の位置にデータバスから”1’ I−”L’のドレイ
ン電極を延在させである。
この場合の切断線は、Xl、Yl、Zlである。
分岐tVの0点でゲートバスとデータバスが短絡した場
合は切断点、Xi、Ylでゲートラインを除去し、’1
” )”l”部のE点でゲート電極とドレイン電極が短
終した場合は切断点Yl、Zlで’11’ F ’1’
部を隔離すればよい、これらのゲート電極除去部には非
晶質シリコン膜を残さなかった。これは、レーザトリミ
ング等の簡便さのためである。
上記の実施例を組合せてゲートバス、ドレインバスの双
方を複線化してもよいことはもちろんである。また、第
5図の等価回路に示すように、各分岐毎に”l’ )”
l’を1個すなわち、ゲートバスとデータバスの1交差
点あたりに計4個の1°ド′1°を設けて、画素4分割
方式に応用することもできる。
その他の画素分割方式との組合せも==■能であること
もいうまでもない。
以上のT F Tアレイにおいて、絶縁膜は窒化シリコ
ンに限らない0例えば酸化シリコンでも良いし、AΩの
陽極化成膜あるいはこれらの複合膜でも良い、また1’
 )”1”の構造は本実施例以外の構造でもかまわない
〔発明の効果〕
以上述べてきたように、本発明によれば、’l’ F 
?’アレイのゲートバス、データバスの交差部で配線の
複線化を行い、配線間の短絡が発生した場合にはその複
線化した部分の一部を除去することで欠陥救済が01能
になるという効果がある。すなわち’1’ l−” ’
1’アレイの大面積にわたって完全な製品を歩留りよく
提供することがu(能になる。
上記では、゛1′FTアレイとそれを用いた液晶表示装
置に関して本発明の詳細な説明したが、本発明は、絶縁
層を介して2つ以上の導体層があり、これらの導体層の
層間絶縁が重要となるその他の半導体装置すべてに有効
であることは云うまでもない。また、第3図等において
’1’ F ’l’アレイの一端に接続した液晶を光検
知素子(例えば光ダイオード等)に置き換えればその構
成は固体撮像装置となる。したがって、本発明は固体撮
影装置等にも採用することが口■能である。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するための’L’ F
”L°アレイの平向図、第2図は第1図の八−A′線断
面図、第3図は第1図のT F”1’アレイを用いた液
晶表示装置の等価回路図、第4図は本発明の別の実施例
の′1°ド1°アレイの平面図、第5図は本発明の他の
実施例の液晶衣が装置の等価回路図、第6図は従来例に
よるT F ’I”アレイの等価回路図である。 1・・・ゲート電極、1′・・・ゲートバス、2・・・
非単結晶シリコン層、4・・・ソース電極、5・・・ド
レイン電極、5′・・・データバス、6・・・透明電極
、15・・・’i’)/’1°。 奉 ! 困 孕 2 ■ 第 第 図

Claims (1)

  1. 【特許請求の範囲】 1、絶縁性基板上に選択的に形成された半導体素子と前
    記半導体素子から前記基板上に延在し、前記基板上で少
    なくとも絶縁膜を挾んで互いに交差する第1、第2の導
    体配線を有する薄膜半導体装置であつて、前記第1、第
    2の導体配線の少なくとも交差部において、前記第1あ
    るいは第2の導体配線が複線化されていることを特徴と
    する薄膜半導体装置。 2、半導体素子が薄膜電界効果トランジスタであり、第
    1の導体配線をゲートバスとし、第2の導体配線をデー
    タバスとしてなる特許請求の範囲第1項記載の薄膜半導
    体装置。 3、前記薄膜電界効果トランジスタのゲート電極は、前
    記ゲートバスの複線化された部分の一部のみを用いるこ
    とを特徴とする特許請求の範囲第2項記載の薄膜半導体
    装置。 4、前記薄膜電界効果トランジスタのドレイン電極は、
    前記データバスの複線化された部分の一部のみを用いる
    ことを特徴とする特許請求の範囲第2項ないし第3項記
    載の薄膜半導体装置。 5、前記半導体素子の働きを損うことなく、前記複線化
    された前記第1、第2の導体配線の交差部において、そ
    の一部を前記第1の導体配線あるいは第2の導体配線か
    ら切断する部位を有することを特徴とする特許請求の範
    囲第1項ないし第4項記載の薄膜半導体装置。 6、前記第1または第2の導体配線間において、前記配
    線の上または下に全面または選択的に非単結晶半導体層
    を設置してなることを特徴とする特許請求の範囲第1項
    ないし第5項記載の薄膜半導体装置。 7、前記絶縁性基板上に光透過型の画像表示部を有し、
    前記画像表示部以外の基板上に前記第1、第2の導体配
    線、前記半導体素子を形成してなることを特徴とする特
    許請求の範囲第1図ないし第6項記載の薄膜半導体装置
    。 8、画素表示の駆動手段として、上記第1項ないし第7
    項に記載の薄膜半導体装置を用いたことを特徴とする液
    晶表示装置。
JP18463189A 1989-07-19 1989-07-19 薄膜半導体装置 Pending JPH0350731A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18463189A JPH0350731A (ja) 1989-07-19 1989-07-19 薄膜半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18463189A JPH0350731A (ja) 1989-07-19 1989-07-19 薄膜半導体装置

Publications (1)

Publication Number Publication Date
JPH0350731A true JPH0350731A (ja) 1991-03-05

Family

ID=16156610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18463189A Pending JPH0350731A (ja) 1989-07-19 1989-07-19 薄膜半導体装置

Country Status (1)

Country Link
JP (1) JPH0350731A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267581A (ja) * 2000-03-22 2001-09-28 Mitsubishi Electric Corp 半導体装置、液晶表示装置、半導体装置の製造方法および液晶表示装置の製造方法
JP2012074625A (ja) * 2010-09-29 2012-04-12 Fujifilm Corp 放射線検出素子
US8405584B2 (en) 2005-09-05 2013-03-26 Au Optronics Corp. Display and thin-film-transistor discharge method therefor
US8963152B2 (en) 2008-02-19 2015-02-24 Sharp Kabushiki Kaisha TFT, shift register, scanning signal line drive circuit, switch circuit, and display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267581A (ja) * 2000-03-22 2001-09-28 Mitsubishi Electric Corp 半導体装置、液晶表示装置、半導体装置の製造方法および液晶表示装置の製造方法
US8405584B2 (en) 2005-09-05 2013-03-26 Au Optronics Corp. Display and thin-film-transistor discharge method therefor
US8963152B2 (en) 2008-02-19 2015-02-24 Sharp Kabushiki Kaisha TFT, shift register, scanning signal line drive circuit, switch circuit, and display device
JP2012074625A (ja) * 2010-09-29 2012-04-12 Fujifilm Corp 放射線検出素子

Similar Documents

Publication Publication Date Title
TW507189B (en) Liquid crystal display capable of repairing the defects of data line
US5017984A (en) Amorphous silicon thin film transistor array
TW200528822A (en) Active matrix substrate and display apparatus
JP2008107849A (ja) 液晶表示装置及びその製造方法
JP2000310796A (ja) 液晶表示装置用薄膜トランジスタ基板
JPH1010583A (ja) アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板
JP2003307748A (ja) 液晶表示装置及びその製造方法
US8013947B2 (en) Display device and manufacturing method of the same
EP0315319B1 (en) Liquid crystal display device
JPH01100518A (ja) アクティブマトリクス基板の製造方法
JPS61249078A (ja) マトリクス型表示装置
JPH0350731A (ja) 薄膜半導体装置
JPH02277027A (ja) 液晶表示装置
JP2800958B2 (ja) アクティブマトリクス基板
JP2005227538A (ja) 大画面および高精細のディスプレイに対応したアレイ基板およびその製造方法
JP3162526B2 (ja) アクティブマトリクス型液晶表示素子の製造方法
JPH0534717A (ja) 液晶表示装置およびその製造方法
KR100686224B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
JPH0261620A (ja) 液晶表示装置
JP2003255371A (ja) 表示装置および該表示装置の断線修復方法
JPH01284831A (ja) アクティブマトリックス基板
JPH0568708B2 (ja)
JP3262729B2 (ja) 液晶表示装置の製造方法
JPH0584914B2 (ja)
JPH01291218A (ja) アクティブマトリクス基板