JPH01100518A - アクティブマトリクス基板の製造方法 - Google Patents
アクティブマトリクス基板の製造方法Info
- Publication number
- JPH01100518A JPH01100518A JP62257184A JP25718487A JPH01100518A JP H01100518 A JPH01100518 A JP H01100518A JP 62257184 A JP62257184 A JP 62257184A JP 25718487 A JP25718487 A JP 25718487A JP H01100518 A JPH01100518 A JP H01100518A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- forming
- semiconductor layer
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000011159 matrix material Substances 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 239000012212 insulator Substances 0.000 claims abstract description 3
- 230000001681 protective effect Effects 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 27
- 230000015572 biosynthetic process Effects 0.000 description 12
- 239000011651 chromium Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、液晶表示素子等に用いられるアクティブマト
リクス基板の製造方法に係り、特に、大面積アクティブ
マトリクス基板の製造に好適なアクティブマトリクス基
板の製造方法に関する。
リクス基板の製造方法に係り、特に、大面積アクティブ
マトリクス基板の製造に好適なアクティブマトリクス基
板の製造方法に関する。
近年、オフィスオートメーション（ＯＡ）機器の小形化
、軽量化の進展に伴って、表示装置として、ブラウン管
に代わって液晶表示素子の要求が高まっている。特に、
アクティブマトリクス基板（以下、ＡＭＸ基板と称する
）は、クロストーク等の欠陥がないため、研究、開発が
活発に進められている。
、軽量化の進展に伴って、表示装置として、ブラウン管
に代わって液晶表示素子の要求が高まっている。特に、
アクティブマトリクス基板（以下、ＡＭＸ基板と称する
）は、クロストーク等の欠陥がないため、研究、開発が
活発に進められている。
これまでのＡＭＸ基板は、第５図に示すように、信号線
１０、走査線２、薄膜トランジスタ部１２、および画素
電極７から構成されており、薄膜トランジスタ部断面（
第５図ｃ−ｃ’＞および信号線−走査線交差部断面（第
５図Ｄ−Ｄ’ ）は、それぞれ、第６図および第７図に
示す構造を有するも・ ２・ のであった。また、該ＡＭＸ基板の製造は、例えばジャ
パン・デイスプレィ１８３、第３５６頁〜第３５９頁（
１９８３年）（ＪＡＰＡＮ ＤＩ’５ＰＬＡＹ ’８
３ｐｐ３５６〜３５９ （１９８３））記載にみられる
ように、概略、第８図に示す工程によって製造されてい
た。すなわち、 （ａ）少なくとも表面が絶縁物からなる基板（ガラス、
石英等）１上にアルミニウム（ＡＱ）あるいはクロム（
Ｃｒ）等の金属膜により走査線となるゲート電極２を形
成する工程（ｂ） （ａ）により得た試料上にゲート絶
縁膜３゜半導体層４を順次堆積し、半導体層を島状に形
成する工程 （ｃ） （ｂ）により得た試料上にＡＱあるいはＣｒ等
の金属膜により、画素電極７と接続するソース電極５、
信号線となるドレイン電極６を形成する工程 （ｄ） （ｃ）により得た試料のソース電極６上にＩＴ
Ｏ（Ｉ ｎｄｉｕｍ−Ｔ ｉｎ−Ｏｘｉｄｅ）等の透
明導電膜により画素電極７を形成する工程 （ｅ） （ｄ）により得た試料上に保護膜８を形成する
工程 （ｆ） （ｅ）により得た試料上にＡＱあるいはＣｒ等
の金属膜により遮光膜１１を形成する工程からなる工程
によるものである。
１０、走査線２、薄膜トランジスタ部１２、および画素
電極７から構成されており、薄膜トランジスタ部断面（
第５図ｃ−ｃ’＞および信号線−走査線交差部断面（第
５図Ｄ−Ｄ’ ）は、それぞれ、第６図および第７図に
示す構造を有するも・ ２・ のであった。また、該ＡＭＸ基板の製造は、例えばジャ
パン・デイスプレィ１８３、第３５６頁〜第３５９頁（
１９８３年）（ＪＡＰＡＮ ＤＩ’５ＰＬＡＹ ’８
３ｐｐ３５６〜３５９ （１９８３））記載にみられる
ように、概略、第８図に示す工程によって製造されてい
た。すなわち、 （ａ）少なくとも表面が絶縁物からなる基板（ガラス、
石英等）１上にアルミニウム（ＡＱ）あるいはクロム（
Ｃｒ）等の金属膜により走査線となるゲート電極２を形
成する工程（ｂ） （ａ）により得た試料上にゲート絶
縁膜３゜半導体層４を順次堆積し、半導体層を島状に形
成する工程 （ｃ） （ｂ）により得た試料上にＡＱあるいはＣｒ等
の金属膜により、画素電極７と接続するソース電極５、
信号線となるドレイン電極６を形成する工程 （ｄ） （ｃ）により得た試料のソース電極６上にＩＴ
Ｏ（Ｉ ｎｄｉｕｍ−Ｔ ｉｎ−Ｏｘｉｄｅ）等の透
明導電膜により画素電極７を形成する工程 （ｅ） （ｄ）により得た試料上に保護膜８を形成する
工程 （ｆ） （ｅ）により得た試料上にＡＱあるいはＣｒ等
の金属膜により遮光膜１１を形成する工程からなる工程
によるものである。
しかしながら、従来技術により、第８図に示す工程によ
って、第６図および第７図に示す断面構造のＡＭＸ基板
を製造した場合、信号線６と走査線２との交差部で絶縁
不良による短絡が発生しやすいという欠点があり、この
ため、大面積ＡＭＸ基板製造において歩留りが低く、原
価高になるという問題点があった。
って、第６図および第７図に示す断面構造のＡＭＸ基板
を製造した場合、信号線６と走査線２との交差部で絶縁
不良による短絡が発生しやすいという欠点があり、この
ため、大面積ＡＭＸ基板製造において歩留りが低く、原
価高になるという問題点があった。
本発明の目的は、上記従来技術にみられた信号線−走査
線間短絡の問題を解決し、高い製造歩留りを示すＡＭＸ
基板の製造方法を提供することにある。
線間短絡の問題を解決し、高い製造歩留りを示すＡＭＸ
基板の製造方法を提供することにある。
発明者等は、ＡＭＸ基板の製造方法について鋭意検討を
重ねた結果、ソース電極およびドレイン・ ３・ 電極の形成と信号線形成とを分離したものとし、信号線
形成を遮光膜形成と同時に行うことにより、上記目的を
達成することができるという結果を得ることができた。
重ねた結果、ソース電極およびドレイン・ ３・ 電極の形成と信号線形成とを分離したものとし、信号線
形成を遮光膜形成と同時に行うことにより、上記目的を
達成することができるという結果を得ることができた。
信号線形成をソース電極およびドレイン電極の形成から
分離したものとし、信号線の形成を遮光膜の形成と同時
に行うという工程をとることによって、信号線−走査線
交差部がゲート絶縁膜と保護膜とによって２重に絶縁さ
れることとなり、これによって、信号線−走査線間の絶
縁性が格段に向上し、従って、短絡の発生を防ぐことが
できる。
分離したものとし、信号線の形成を遮光膜の形成と同時
に行うという工程をとることによって、信号線−走査線
交差部がゲート絶縁膜と保護膜とによって２重に絶縁さ
れることとなり、これによって、信号線−走査線間の絶
縁性が格段に向上し、従って、短絡の発生を防ぐことが
できる。
以下、本発明の方法の一実施例について、図によって説
明する。
明する。
第１図は１本発明の方法によるＡＭＸ基板の製造の過程
を示す工程図で、（ａ）は少なくとも表面が絶縁物から
なる基板１上にＡｆｉあるいはＣｒ等の金属膜により走
査線となるゲート電極２を形成した状態、（ｂ）は（ａ
）によって得た試料上にゲー・ ４・ ト＃！！縁膜３および半導体層４を順次堆積し、半導体
層４を島状に形成した状態、（Ｃ）は（ｂ）によって得
た試料の半導体層４上にＡＱあるいはＣｒ等の金属膜に
よりソース電極５およびドレイン電極６を形成した状態
、（ｄ）は（ｃ）によって得た試料のソース電極５上に
ＩＴＯ等の透明導電膜により画素電極７を形成した状態
、（ｅ）は（ｄ）によって得た試料上にシリコン窒化膜
等の保護膜８を形成し、さらに、ドレイン電極６上の該
保護膜８にスルーホール９を形成した状態、（ｆ）は（
ｅ）によって得た試料上に信号線１０および遮光膜１１
を形成し、同時に、スルーホール９の接続を形成してＡ
ＭＸ基板を完成した状態を、それぞれ、示したものであ
る。
を示す工程図で、（ａ）は少なくとも表面が絶縁物から
なる基板１上にＡｆｉあるいはＣｒ等の金属膜により走
査線となるゲート電極２を形成した状態、（ｂ）は（ａ
）によって得た試料上にゲー・ ４・ ト＃！！縁膜３および半導体層４を順次堆積し、半導体
層４を島状に形成した状態、（Ｃ）は（ｂ）によって得
た試料の半導体層４上にＡＱあるいはＣｒ等の金属膜に
よりソース電極５およびドレイン電極６を形成した状態
、（ｄ）は（ｃ）によって得た試料のソース電極５上に
ＩＴＯ等の透明導電膜により画素電極７を形成した状態
、（ｅ）は（ｄ）によって得た試料上にシリコン窒化膜
等の保護膜８を形成し、さらに、ドレイン電極６上の該
保護膜８にスルーホール９を形成した状態、（ｆ）は（
ｅ）によって得た試料上に信号線１０および遮光膜１１
を形成し、同時に、スルーホール９の接続を形成してＡ
ＭＸ基板を完成した状態を、それぞれ、示したものであ
る。
また、第２図は本発明の方法により製造したＡＭＸ基板
の構成を示す平面図、第３図は本発明の方法により製造
したＡＭＸ基板の薄膜トランジスタ部の第２図Ａ−Ａ’
断面図、第４図は同じく本発明の方法により製造したＡ
ＭＸ基板の走査線−信号線交差部の第２図Ｂ−Ｂ’断面
図を示す図である。第３図から明らかなように、信号線
１０とドレイン電極６とは、ドレイン電極６上の保護膜
８に形成したスルーホール９上の導体を介して接続され
ており、また、第４図から明らかなように、信号線１０
−走査線２間は、ゲート絶縁膜３および保護膜８によっ
て２重に絶縁された形状となっている。
の構成を示す平面図、第３図は本発明の方法により製造
したＡＭＸ基板の薄膜トランジスタ部の第２図Ａ−Ａ’
断面図、第４図は同じく本発明の方法により製造したＡ
ＭＸ基板の走査線−信号線交差部の第２図Ｂ−Ｂ’断面
図を示す図である。第３図から明らかなように、信号線
１０とドレイン電極６とは、ドレイン電極６上の保護膜
８に形成したスルーホール９上の導体を介して接続され
ており、また、第４図から明らかなように、信号線１０
−走査線２間は、ゲート絶縁膜３および保護膜８によっ
て２重に絶縁された形状となっている。
発明者等は、ＡＭＸ基板の製造において、上記本発明の
方法を適用することによって、信号線−走査線間短絡の
発生を生ずることなく、良好な歩留りでＡＭＸ基板を製
造することができるという結果を得た。
方法を適用することによって、信号線−走査線間短絡の
発生を生ずることなく、良好な歩留りでＡＭＸ基板を製
造することができるという結果を得た。
以上述べてきたように、ＡＭＸ基板の製造において、本
発明の方法、すなわち、略述すれば、ソース電極および
ドレイン電極の形成と信号線形成とを分離したものとし
、信号線形成を遮光膜形成と同時に行う方法、を適用す
ることによって、従来技術にみられたような走査線−信
号線間短絡不良を発生することなく、良好な歩留りでＡ
ＭＸ基板を製造することができた。
発明の方法、すなわち、略述すれば、ソース電極および
ドレイン電極の形成と信号線形成とを分離したものとし
、信号線形成を遮光膜形成と同時に行う方法、を適用す
ることによって、従来技術にみられたような走査線−信
号線間短絡不良を発生することなく、良好な歩留りでＡ
ＭＸ基板を製造することができた。
第１図は本発明の方法によるＡＭＸ基板製造の過程を示
す工程図、第２図は本発明の方法により製造したＡＭＸ
基板の構成を示す平面図、第３図は本発明の方法により
製造したＡＭＸ基板の第２図Ａ−Ａ’の断面図、第４図
は本発明の方法により製造したＡＭＸ基板の第２図Ｂ−
Ｂ’の断面図、第５図は従来技術により製造したＡＭＸ
基板の構成を示す平面図、第６図は従来技術の方法によ
り製造したＡＭＸ基板の第５図ｃ−ｃ’の断面図、第７
図は従来技術の方法により製造したＡＭＸ基板の第５図
Ｄ−Ｄ’の断面図、第８図は従来技術の方法よるＡＭＸ
基板製造の過程を示す工程図である。 １・・・基板、２・・・ゲート電極（走査線）、３・・
・ゲート絶縁膜、４・・・半導体層、５・・・ソース電
極、６・・・ドレイン電極、７・・・画素電極、８・・
・保護膜、９・・・スルーホール、１０・・・信号線、
１１・・・遮光膜、１２・・・薄膜トランジスタ部。 躬 ３図 筋４ ロ
す工程図、第２図は本発明の方法により製造したＡＭＸ
基板の構成を示す平面図、第３図は本発明の方法により
製造したＡＭＸ基板の第２図Ａ−Ａ’の断面図、第４図
は本発明の方法により製造したＡＭＸ基板の第２図Ｂ−
Ｂ’の断面図、第５図は従来技術により製造したＡＭＸ
基板の構成を示す平面図、第６図は従来技術の方法によ
り製造したＡＭＸ基板の第５図ｃ−ｃ’の断面図、第７
図は従来技術の方法により製造したＡＭＸ基板の第５図
Ｄ−Ｄ’の断面図、第８図は従来技術の方法よるＡＭＸ
基板製造の過程を示す工程図である。 １・・・基板、２・・・ゲート電極（走査線）、３・・
・ゲート絶縁膜、４・・・半導体層、５・・・ソース電
極、６・・・ドレイン電極、７・・・画素電極、８・・
・保護膜、９・・・スルーホール、１０・・・信号線、
１１・・・遮光膜、１２・・・薄膜トランジスタ部。 躬 ３図 筋４ ロ
Claims (1)
- 【特許請求の範囲】 １、下記の工程からなることを特徴とするアクティブマ
トリクス基板の製造方法。 ｉ 少なくとも表面が絶縁物からなる基材上にゲート電
極（走査線）を形成する工程 ｉｉ ｉの試料上にゲート絶縁膜、半導体層を順次堆積
する工程 ｉｉｉ ｉｉの試料の半導体層上にソース電極およびド
レイン電極を形成する工程 ｉｖ ｉｉｉの試料のソース電極上に画素電極を形成す
る工程 ｖ ｉｖの試料上に保護膜を形成し、ドレイン電極上の
該保護膜にスルーホールを形成する工程 ｖｉ ｖの試料上に、信号線および遮光膜を形成し、同
時にスルーホールの接続を形成する工程
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62257184A JPH01100518A (ja) | 1987-10-14 | 1987-10-14 | アクティブマトリクス基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62257184A JPH01100518A (ja) | 1987-10-14 | 1987-10-14 | アクティブマトリクス基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01100518A true JPH01100518A (ja) | 1989-04-18 |
Family
ID=17302847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62257184A Pending JPH01100518A (ja) | 1987-10-14 | 1987-10-14 | アクティブマトリクス基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01100518A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08130313A (ja) * | 1994-11-02 | 1996-05-21 | Furontetsuku:Kk | 逆スタガー型薄膜トランジスタ及びその製造方法 |
| KR100288150B1 (ko) * | 1997-11-27 | 2001-05-02 | 구본준 | 액정표시장치의 제조방법 |
| KR100299684B1 (ko) * | 1998-10-01 | 2001-10-27 | 윤종용 | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 |
| KR100316762B1 (ko) * | 1999-03-24 | 2001-12-12 | 구본준, 론 위라하디락사 | 액정표시장치의 구조 및 그 제조방법 |
| KR100314200B1 (ko) * | 1997-08-18 | 2002-09-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| KR100344844B1 (ko) * | 1998-07-07 | 2002-11-18 | 엘지.필립스 엘시디 주식회사 | 액정표시소자및그제조방법 |
| KR100303134B1 (ko) * | 1995-05-09 | 2002-11-23 | 엘지.필립스 엘시디 주식회사 | 액정표시소자및그제조방법. |
| KR100315921B1 (ko) * | 1998-12-31 | 2002-12-26 | 삼성전자 주식회사 | 액정표시장치용박막트랜지스터기판의제조방법 |
| KR100380894B1 (ko) * | 1999-07-19 | 2003-04-21 | 샤프 가부시키가이샤 | Ｔｆｔ로 복귀하는 광의 광량을 감소시킬 수 있는액정표시장치 및 그의 제조방법 |
| KR100384672B1 (ko) * | 1998-01-30 | 2003-05-22 | 가부시키가이샤 히타치세이사쿠쇼 | 액정 표시 장치 |
| KR100333978B1 (ko) * | 1998-12-28 | 2003-06-02 | 삼성전자 주식회사 | 액정표시장치용박막트랜지스터기판의제조방법 |
| KR100394838B1 (ko) * | 1999-12-22 | 2003-08-19 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정 표시장치 |
| WO2003085448A1 (en) * | 2002-04-04 | 2003-10-16 | Samsung Electronics Co., Ltd. | Method for manufacturing thin film transistor array panel for display device |
| US7083900B2 (en) | 1997-11-27 | 2006-08-01 | Lg Electronics Inc. | Method for manufacturing a liquid crystal display device |
| US7504290B2 (en) | 1998-10-01 | 2009-03-17 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same |
-
1987
- 1987-10-14 JP JP62257184A patent/JPH01100518A/ja active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08130313A (ja) * | 1994-11-02 | 1996-05-21 | Furontetsuku:Kk | 逆スタガー型薄膜トランジスタ及びその製造方法 |
| KR100303134B1 (ko) * | 1995-05-09 | 2002-11-23 | 엘지.필립스 엘시디 주식회사 | 액정표시소자및그제조방법. |
| KR100314200B1 (ko) * | 1997-08-18 | 2002-09-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| KR100288150B1 (ko) * | 1997-11-27 | 2001-05-02 | 구본준 | 액정표시장치의 제조방법 |
| US7083900B2 (en) | 1997-11-27 | 2006-08-01 | Lg Electronics Inc. | Method for manufacturing a liquid crystal display device |
| US6410211B1 (en) | 1997-11-27 | 2002-06-25 | Lg Electronics, Inc. | Method for manufacturing a liquid crystal display device |
| KR100384672B1 (ko) * | 1998-01-30 | 2003-05-22 | 가부시키가이샤 히타치세이사쿠쇼 | 액정 표시 장치 |
| US6509939B1 (en) | 1998-07-07 | 2003-01-21 | Lg. Philips Lcd Co., Ltd | Hybrid switching mode liquid crystal display device and method of manufacturing thereof |
| KR100344844B1 (ko) * | 1998-07-07 | 2002-11-18 | 엘지.필립스 엘시디 주식회사 | 액정표시소자및그제조방법 |
| US7145627B2 (en) | 1998-07-07 | 2006-12-05 | Lg.Philips Lcd. Co., Ltd. | Liquid crystal display device and method of manufacturing thereof |
| KR100299684B1 (ko) * | 1998-10-01 | 2001-10-27 | 윤종용 | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 |
| US7504290B2 (en) | 1998-10-01 | 2009-03-17 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same |
| KR100333978B1 (ko) * | 1998-12-28 | 2003-06-02 | 삼성전자 주식회사 | 액정표시장치용박막트랜지스터기판의제조방법 |
| KR100315921B1 (ko) * | 1998-12-31 | 2002-12-26 | 삼성전자 주식회사 | 액정표시장치용박막트랜지스터기판의제조방법 |
| US6335543B1 (en) | 1999-03-24 | 2002-01-01 | Lg. Philips Lcd Co., Ltd. | Polycrystalline silicon thin film transistor and manufacturing method thereof |
| KR100316762B1 (ko) * | 1999-03-24 | 2001-12-12 | 구본준, 론 위라하디락사 | 액정표시장치의 구조 및 그 제조방법 |
| US6603518B1 (en) | 1999-07-19 | 2003-08-05 | Sharp Kabushiki Kaisha | Liquid crystal display capable of reducing amount of return light to TFT and manufacturing method therefor |
| KR100380894B1 (ko) * | 1999-07-19 | 2003-04-21 | 샤프 가부시키가이샤 | Ｔｆｔ로 복귀하는 광의 광량을 감소시킬 수 있는액정표시장치 및 그의 제조방법 |
| US6917392B2 (en) | 1999-12-22 | 2005-07-12 | Nec Lcd Technologies, Ltd. | Liquid crystal display apparatus of a lateral direction electric field drive type |
| KR100394838B1 (ko) * | 1999-12-22 | 2003-08-19 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정 표시장치 |
| WO2003085448A1 (en) * | 2002-04-04 | 2003-10-16 | Samsung Electronics Co., Ltd. | Method for manufacturing thin film transistor array panel for display device |
| US7129105B2 (en) | 2002-04-04 | 2006-10-31 | Samsung Electronics Co., Ltd. | Method for manufacturing thin film transistor array panel for display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4199357B2 (ja) | 液晶表示装置及びその製造方法 | |
| US6373546B1 (en) | Structure of a liquid crystal display and the method of manufacturing the same | |
| US4821092A (en) | Thin film transistor array for liquid crystal display panel | |
| US7259035B2 (en) | Methods of forming thin-film transistor display devices | |
| KR100264112B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
| JPH06160904A (ja) | 液晶表示装置とその製造方法 | |
| JPH01100518A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH10213809A (ja) | 液晶表示装置及びその製造方法 | |
| US5065202A (en) | Amorphous silicon thin film transistor array substrate and method for producing the same | |
| GB2169746A (en) | Thin film transistor | |
| KR930005549B1 (ko) | 표시패널 및 그의 제조방법 | |
| US5657101A (en) | LCD having a thin film capacitor with two lower capacitor electrodes and a pixel electrode serving as an upper electrode | |
| US5453856A (en) | Liquid crystal display with gate lines connected with a doped semiconductor layer where they cross data lines | |
| JPH0572553A (ja) | 液晶表示装置およびその製造方法 | |
| JP2820738B2 (ja) | 液晶表示装置用の薄膜トランジスタとクロスオーバ構体およびその製造法 | |
| JP3326832B2 (ja) | 液晶表示装置 | |
| JP3133676B2 (ja) | 液晶表示装置 | |
| US4738513A (en) | Liquid crystal display including a non-linear resistance element | |
| JPH06163891A (ja) | 薄膜トランジスタ | |
| JPH0261618A (ja) | 液晶表示装置の製造方法 | |
| JPH0235420A (ja) | 非晶質シリコン薄膜トランジスタマトリクスによってアドレス指定された液晶表示装置用の同一平面内にない電極構造物およびその製造方法 | |
| JPH0210331A (ja) | アクティブマトリクス | |
| JPH04106938A (ja) | 薄膜電界効果型トランジスタ | |
| KR100249191B1 (ko) | 표시소자의 액정표시장치 제조방법 | |
| JPS6235669A (ja) | 薄膜トランジスタマトリツクスアレ−パネル及びその製造方法 |