JP2001267581A - 半導体装置、液晶表示装置、半導体装置の製造方法および液晶表示装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 断線などの欠陥部を容易に修復することが可
能な半導体装置を提供する。 【解決手段】 半導体装置は、基板上に形成され、チャ
ネル領域と、そのチャネル領域に隣接する導電領域３ａ
と含むトップゲート型の薄膜型半導体電界効果トランジ
スタ３６と、薄膜電界効果トランジスタの上に形成さ
れ、上部表面を有し、導電領域３ａの表面を露出させる
コンタクトホール１１ａが形成されている絶縁膜１０
と、絶縁膜の上部表面上において薄膜電界効果トランジ
スタの導電領域３ａと平面的に重ならない領域に形成さ
れた導電線１２ａと、導電領域３ａと電気的に接続さ
れ、コンタクトホール１１ａの内部から絶縁膜の上部表
面における導電線１２ａに隣接する領域にまで延在し、
導電線１２ａと電気的に接続された接続導電線４８とを
備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法ならびに液晶表示装置およびその製造方
法に関し、より特定的には、ソース配線の断線などの不
良を容易に救済することが可能な半導体装置およびその
製造方法、液晶表示装置およびその製造方法に関する。

【０００２】

【従来の技術】近年、液晶表示装置の一種として、ポリ
シリコン薄膜電界効果トランジスタを用いた液晶表示装
置の開発が進んできている。このポリシリコン薄膜電界
効果トランジスタを用いた液晶表示装置は、従来のアモ
ルファスシリコン薄膜電界効果トランジスタを用いた液
晶表示装置と比較して、以下のような利点を有してい
る。すなわち、第１の利点として、ポリシリコン薄膜電
界効果トランジスタを用いた液晶表示装置は高精細な表
示画面を実現できる。また、第２の利点として、基板上
に駆動回路と表示画素とを一体形成できるので、駆動回
路を別の回路基板上などに準備して後から液晶の表示部
と駆動回路とを接続する場合より、液晶表示装置の製造
工程を簡略化できる。さらに、このように製造工程が簡
略化できるので、結果的に液晶表示装置の低コスト化が
可能である。また、レーザ結晶化技術を応用した低温ポ
リシリコン技術は低コスト化に有利であるとともに、基
板として大型化が容易なガラス基板を使用することがで
きる。このため、このレーザ結晶化技術を利用したポリ
シリコン薄膜電界効果トランジスタを用いた液晶表示装
置の開発が盛んに行なわれている。

【０００３】

【発明が解決しようとする課題】上記のようなポリシリ
コン薄膜電界効果トランジスタを用いた液晶表示装置と
しては、たとえば図２４および２５に示したような液晶
表示装置が挙げられる。図２４は、本発明の基礎となる
技術としての液晶表示装置の表示画素領域を示す平面模
式図であり、図２５は、図２４に示した線分４００−４
００における断面模式図である。図２４および２５を参
照して、液晶表示装置を説明する。

【０００４】図２４および２５を参照して、液晶表示装
置の表示画素領域においては、画素用薄膜電界効果トラ
ンジスタ１３６と容量１３７とが形成されている。ま
た、図示していないが、基板１０１上の駆動回路領域に
おいてはｐ型およびｎ型の薄膜電界効果トランジスタが
形成され、これらの薄膜電界効果トランジスタは駆動回
路の一部を構成している。

【０００５】液晶表示装置の表示画素領域においては、
ガラス基板１０１上に下地膜１０２が形成されている。
下地膜１０２はシリコン窒化膜およびシリコン酸化膜の
２層膜からなる。この下地膜１０２上には画素用薄膜電
界効果トランジスタ１３６のソース／ドレイン領域とし
てのｎ⁺型不純物領域１０３ａ〜１０３ｃ、ｎ^-型不純物
領域１０４ａ〜１０４ｄとチャネル領域１０６ａ、１０
６ｂとが同一レイヤの半導体膜としてのポリシリコン膜
により形成されている。このポリシリコン膜上にゲート
絶縁膜として作用する絶縁膜１０７が形成されている。
ゲート絶縁膜膜１０７上のチャネル領域１０６ａ、１０
６ｂ上に位置する領域にはゲート電極１０８ａが形成さ
れている。このゲート電極１０８ａ、ゲート絶縁膜とし
て作用する絶縁膜１０７、ソース／ドレイン領域として
のｎ⁺型不純物領域１０３ａ〜１０３ｃ、ｎ^-型不純物領
域１０４ａ〜１０４ｄおよびチャネル領域１０６ａ、１
０６ｂから画素用薄膜電界効果トランジスタ１３６が構
成されている。

【０００６】また、下地膜１０２上には、画素用薄膜電
界効果トランジスタ１３６と間隔を隔てて隣接するよう
に容量１３７の下電極１０９が形成されている。この下
電極１０９上には誘電体膜として作用する絶縁膜１０７
が形成されている。この絶縁膜１０７上において、下電
極１０９上に位置する領域には上電極１０８ｂが形成さ
れている。この上電極１０８ｂと誘電体膜としての絶縁
膜１０７と下電極１０９とから容量１３７が構成され
る。この画素用薄膜電界効果トランジスタ１３６と容量
１３７との上に層間絶縁膜１１０が形成されている。こ
の層間絶縁膜１１０においては、ｎ⁺型不純物領域１０
３ａ、１０３ｃと下電極１０９との上に位置する領域に
コンタクトホール１１１ａ〜１１１ｃが形成されてい
る。なお、コンタクトホール１１１ｃは容量１３７の上
電極１０８ｂの平面外形における凹部１４０を介して層
間絶縁膜１１０の上部表面から下電極１０９にまで到達
するように形成されている。

【０００７】コンタクトホール１１１ａの内部から層間
絶縁膜１１０の上部表面上にまで延在するように、ｎ⁺
型不純物領域１０３ａと電気的に接続されたソース配線
１１２ａが形成されている。また、コンタクトホール１
１１ｂ、１１１ｃの内部から層間絶縁膜１１０の上部表
面上にまで延在し、ｎ⁺型不純物領域１０３ｃと下電極
１０９とを電気的に接続するメタル配線１１２ｂが形成
されている。ソース配線１１２ａとメタル配線１１２ｂ
との上には平坦化膜１１３が形成されている。平坦化膜
１１３においては、コンタクトホール１１１ｃ上に位置
する領域にコンタクトホール１１４が形成されている。

【０００８】コンタクトホール１１４の内部から平坦化
膜１１３の上部表面上にまで延在するように透明性導電
体膜からなる画素電極１１５が形成されている。画素電
極１１５上には配向膜１１６ａが形成されている。

【０００９】画素用薄膜電界効果トランジスタ１３６と
容量１３７とが形成されたガラス基板１０１に対向する
ように上ガラス基板１１７が配置されている。上ガラス
基板１１７のガラス基板１０１に対向する面上にはカラ
ーフィルタ１１８が形成されている。カラーフィルタ１
１８のガラス基板１０１に対向する面上には対向電極１
１９が形成されている。対向電極１１９のガラス基板１
０１に対向する面上には配向膜１１６ｂが形成されてい
る。そして、配向膜１１６ａ、１１６ｂ間の領域には液
晶１２０が注入され封止されている。

【００１０】次に、図２４および２５に示した液晶表示
装置の製造方法を簡単に説明する。図２４および２５を
参照して、まずガラス基板１０１上にＰＥＣＶＤ（Plas
ma Enhanced Chemical Vapor Deposition）によって下
地膜１０２を形成する。下地膜１０２としては上述のよ
うにシリコン窒化膜およびシリコン酸化膜の２層膜を用
いることができる。この下地膜１０２上にアモルファス
シリコン膜を形成する。エキシマレーザを用いてアモル
ファスシリコン膜をアニールすることにより、画素用薄
膜電界効果トランジスタ１３６のソース／ドレイン領域
およびチャネル領域１０６ａ，１０６ｂと下電極１０９
とになるべきポリシリコン膜を形成する。この後、形成
されたポリシリコン膜上にレジスト膜を形成する。この
レジスト膜をマスクとして、ドライエッチングによりｎ
⁺型不純物領域１０３ａ〜１０３ｃ、ｎ^-型不純物領域１
０４ａ〜１０４ｄおよびチャネル領域１０６ａ、１０６
ｂとなるべきポリシリコン膜および下電極１０９となる
べきポリシリコン膜を形成する。その後レジスト膜を除
去する。

【００１１】次に、容量１３７の下電極１０９となるべ
きポリシリコン膜にｎ型の導電性不純物を注入する。こ
のようにして下電極１０９が形成される。次に、ゲート
絶縁膜および容量１３７の誘電体膜となる絶縁膜１０７
を形成する。この絶縁膜１０７としては、たとえばＴＥ
ＯＳ（Tetra Etyle Ortho Silicate）を原料ガスとして
用いたＰＥＣＶＤ（以下、ＴＥＯＳ ＰＥＣＶＤとい
う）を用いて形成したシリコン酸化膜を用いることがで
きる。この絶縁膜１０７上にスパッタリング法を用いて
クロム膜を形成する。このクロム膜上にレジスト膜を形
成する。このとき、表示画素領域における画素用薄膜電
界効果トランジスタ１３６が形成されるべき領域上を覆
うように第１のレジスト膜を形成する。そして、この第
１のレジスト膜から間隔を隔てて、かつ下電極１０９が
形成されている領域上を覆うように第２のレジスト膜を
形成する。そしてこれらの第１および第２のレジスト膜
をマスクとしてクロム膜の一部をエッチングにより除去
することにより、図２６に示した領域１４７ａ、１４７
ｂにそれぞれクロム膜を残存させる。なお、図２６は、
図２４に示した液晶表示装置の製造工程を説明するため
の平面模式図であり、図２４に示した領域５００を示し
ている。このとき、図示していないが駆動回路領域にお
いてはｐ型薄膜電界効果トランジスタのゲート電極がこ
のエッチング工程によって形成されている。そして、こ
のｐ型薄膜電界効果トランジスタについては、このエッ
チング工程によって形成されたゲート電極をマスクとし
てｐ型の導電性不純物を所定の領域に注入する。このよ
うにしてｐ型薄膜電界効果トランジスタのソース／ドレ
イン領域を形成する。そして、このｐ型の導電性不純物
を注入する際には、領域１４７ａ、１４７ｂに残存させ
たクロム膜はこれらのｐ型の導電性不純物が画素用薄膜
電界効果トランジスタ１３６および容量１３７が形成さ
れるべき領域に注入されることを防止する保護膜として
作用する。

【００１２】この後、領域１４７ａ、１４７ｂに残存さ
せたクロム膜上に再度レジスト膜を形成する。このレジ
スト膜は、ゲート電極１０８ａが形成されるべき領域お
よび容量１３７の上電極１０８ｂが形成されるべき領域
上に形成される。そして、これらのレジスト膜をマスク
としてクロム膜をエッチングにより部分的に除去するこ
とにより、ゲート電極１０８ａおよび上電極１０８ｂを
形成する。このとき、図２６を参照して、ゲート電極１
０８ａと上電極１０８ｂとの間に位置する領域のクロム
膜は、領域１４７ａ、１４７ｂにクロム膜を残存させた
１回目のエッチング工程と、ゲート電極１０８ａ、上電
極１０８ｂを形成するための２回目のエッチング工程と
いう２回のエッチング工程を受けている。このため、ゲ
ート電極１０８ａと上電極１０８ｂとがエッチング不良
などによって短絡するといった問題の発生確率を低減す
ることができる。

【００１３】その後、ｎ型の導電性不純物を所定の領域
に注入することにより、ｎ⁺型不純物領域１０３ａ〜１
０３ｃ、ｎ^-型不純物領域１０４ａ〜１０４ｄを形成す
る。ここで、ｎ型の導電性不純物としてはたとえばリン
を用いることができ、ｐ型の導電性不純物としてはたと
えばボロンイオンを用いることができる。このようにし
て、画素用薄膜電界効果トランジスタ１３６と容量１３
７とを形成する。

【００１４】次に、ゲート電極１０８ａおよび上電極１
０８ｂの上に層間絶縁膜１１０を形成する。この層間絶
縁膜１１０として、たとえばＴＥＯＳ ＰＥＣＶＤを用
いて形成されたシリコン酸化膜を用いることができる。
層間絶縁膜１１０の膜厚は５００ｎｍとする。この後、
加熱温度を４００℃とした活性化アニールを行なう。層
間絶縁膜１１０上にレジスト膜を形成する。このレジス
ト膜をマスクとして、層間絶縁膜１１０と絶縁膜１０７
との一部をエッチングにより除去することにより、コン
タクトホール１１１ａ〜１１１ｃを形成する。その後レ
ジスト膜を除去する。コンタクトホール１１１ａ〜１１
１ｃの内部と層間絶縁膜１１０の上部表面上とにクロム
膜を形成する。このクロム膜の膜厚は１００ｎｍとす
る。クロム膜上にスパッタリング法を用いてアルミニウ
ム系の合金膜を形成する。このアルミニウム系の合金膜
の膜厚は４００ｎｍとする。このアルミニウム系の合金
膜上にレジスト膜を形成する。このレジスト膜をマスク
として、アルミニウム系の合金膜とクロム膜とをエッチ
ングにより除去することにより、ソース配線１１２ａ、
メタル配線１１２ｂを形成する。その後レジスト膜を除
去する。このソース配線１１２ａとメタル配線１１２ｂ
とは上述のクロム膜とアルミニウム系の合金膜とからな
る。

【００１５】その後、水素プラズマを用いてチャネル領
域１０６ａ、１０６ｂの水素化を行なうことにより、画
素用薄膜電界効果トランジスタ１３６の特性の向上およ
び安定化を図る。そして、ソース配線１１２ａとメタル
配線１１２ｂと上に平坦化膜１１３を形成する。平坦化
膜１１３上にレジスト膜を形成する。このレジスト膜を
マスクとして用いて平坦化膜１１３の一部をエッチング
により除去することによりコンタクトホール１１４を形
成する。レジスト膜をその後除去する。コンタクトホー
ル１１４の内部から平坦化膜１１３の上部表面上にまで
透明性導電体膜を形成する。この透明性導電体膜として
は、たとえばＩＴＯ（錫添加酸化インジウム）を用いる
ことができる。この透明性導電体膜上にレジスト膜を形
成する。このレジスト膜をマスクとして透明性導電体膜
を部分的にエッチングにより部分的に除去することによ
り、画素電極１１５を形成する。その後レジスト膜を除
去する。画素電極１１５上に配向膜１１６ａを形成す
る。

【００１６】さらに、カラーフィルタ１１８、対向電極
１１９および配向膜１１６ｂが形成された上ガラス基板
１１７を準備する。この上ガラス基板１１７とガラス基
板１０１とを対向するように配置して固定する。そし
て、このガラス基板１０１と上ガラス基板１１７との間
（配向膜１１６ａと配向膜１１６ｂとの間）に液晶１２
０を注入、封止することによって、図２４および２５に
示したような液晶表示装置を得ることができる。

【００１７】ここで、図２４および２５に示したような
液晶表示装置においては、その製造工程において、ガラ
ス基板１上に存在する異物などが原因となって欠陥があ
る確率で発生する。たとえば、この異物が原因となっ
て、ソース配線１１２ａとゲート電極１０８ａとの間に
位置する層間絶縁膜１１０の領域において欠陥が発生す
ると、このソース配線１１２ａとゲート電極１０８ａと
が短絡する場合がある。また、ゲート電極１０８ａを形
成するためのエッチング工程において、レジスト膜に上
記のような異物に起因するパターン不良が発生している
場合、図２７に示すようにゲート電極１０８ａを構成す
るクロム膜がコンタクトホール１１１ａの形成されるべ
き領域にまで延在するように残存することにより、エッ
チング残部１３２が形成される場合がある。図２７は、
本発明の基礎となった液晶表示装置における問題点を説
明するための平面模式図である。この場合、コンタクト
ホール１１１ａを介してソース配線１１２ａとゲート電
極１０８ａとが短絡することになる。上述した製造工程
においては、ゲート電極１０８ａと上電極１０８ｂとの
間に位置するクロム膜は合計２回のエッチングを受ける
ため、ゲート電極１０８ａと上電極１０８ｂとの分離は
確実に行なわれるが、コンタクトホール１１１ａが形成
されるべき領域（ｎ⁺型不純物領域１０３ａ上に位置す
る領域）に存在するクロム膜については１回しかエッチ
ング工程を受けていない。このため、上記のような異物
に起因するレジスト膜のパターン不良が発生した場合、
上述のようにゲート電極１０８ａとソース配線１１２ａ
との短絡が発生する場合があった。また、ソース配線１
１２ａを形成する場合、上記異物に起因してソース配線
１１２ａが断線する場合があった。

【００１８】従来のアモルファスシリコン薄膜電界効果
トランジスタを用いた液晶表示装置では、上記のような
配線間の短絡やソース配線１１２ａの断線などについて
は以下のようにして修復作業が行なわれていた。たとえ
ば、ソース配線が断線した場合、表示画素領域の外部に
形成したリペア配線に断線したソース配線を接続する。
このようにすれば、このリペア配線を経由して断線部よ
り先に位置するソース配線に信号を送ることができる。
この結果、ソース配線の断線部以外の領域については、
画素の薄膜電界効果トランジスタを正常に動作させるこ
とができるので、液晶表示装置が上記断線に起因して不
良品となることを防止できる。また、配線間、たとえば
ソース配線１１２ａとゲート電極１０８ａとの間におい
て短絡が発生したような場合、まず短絡が発生した部分
のソース配線を切断して短絡発生部を孤立させる。次
に、上記切断工程によって発生したソース配線の断線に
対して、上述のリペア配線を用いた修復と同様の作業を
行なうことにより、液晶表示装置が不良品となることを
防止していた。

【００１９】しかし、上述のようにポリシリコン薄膜電
界効果トランジスタを用いた液晶表示装置は１つのガラ
ス基板上に表示画素領域と駆動回路領域とが形成された
駆動回路一体型の液晶表示装置として構成される。そし
て、その駆動方式として主に点順次駆動が用いられる。
このため、書込時間などの条件から考えてその駆動能力
に大きな余裕はない。そのため、上述のようにリペア配
線を用いてソース配線の断線に対する修復を行なうと、
配線容量の大きなリペア配線を経由して信号をソース配
線に伝送することになるので、信号に遅延が発生する。
この結果、このような信号の遅延に起因して液晶表示装
置の表示が不均一になるなど、液晶表示装置の表示特性
が劣化することになる。その結果、上記のような不良の
発生した液晶表示装置を救済することができないため、
液晶表示装置の製造歩留りが低下することになってい
た。

【００２０】このように、ポリシリコン薄膜電界効果ト
ランジスタを用いた駆動回路一体型の液晶表示装置に対
しては、従来のアモルファスシリコン薄膜電界効果トラ
ンジスタを用いた液晶表示装置において利用可能であっ
た欠陥部の救済方法を適用することが困難である。この
ため、ポリシリコン薄膜電界効果トランジスタを用いた
駆動回路一体型の液晶表示装置では、上記のような配線
間の短絡やソース配線の断線がそのまま製品歩留りの低
下を招いていた。このため、ポリシリコン薄膜電界効果
トランジスタを用いた液晶表示装置では、駆動回路一体
型とできることによる低コスト化は可能である一方、上
記のような欠陥の救済が困難であるため歩留りが低下す
ることによる製造コストの増大が大きな問題となってい
た。

【００２１】この発明は、上記のような課題を解決する
ためになされたものであり、この発明の１つの目的は、
配線間の短絡や断線などの欠陥を容易に救済することが
可能な半導体装置およびその製造方法を提供することで
ある。

【００２２】この発明のもう１つの目的は、配線間の短
絡や断線などの欠陥の救済を容易に行なうことが可能な
液晶表示装置およびその製造方法を提供することであ
る。

【００２３】

【課題を解決するための手段】この発明の一の局面にお
ける半導体装置は、薄膜電界効果トランジスタと絶縁膜
と導電線と接続導電線とを備える。薄膜電界効果トラン
ジスタは基板上に形成され、チャネル領域と、そのチャ
ネル領域に隣接する導電領域とを含むトップゲート型の
薄膜電界効果トランジスタである。絶縁膜は薄膜電界効
果トランジスタの上に形成され、上部表面を有し、導電
領域の表面を露出させるコンタクトホールが形成されて
いる。導電線は絶縁膜の上部表面上において、薄膜電界
効果トランジスタの導電領域と平面的に重ならない領域
に形成されている。接続導電線は導電領域と電気的に接
続され、コンタクトホールの内部から絶縁膜の上部表面
における導電線に隣接する領域にまで延在し、導電線と
電気的に接続されている（請求項１）。

【００２４】このようにすれば、この薄膜電界効果トラ
ンジスタにおいて短絡などの不良が発生した場合、絶縁
膜の上部表面上に位置する接続導電線の部分をレーザ照
射などによって切断することにより、導電線と薄膜電界
効果トランジスタとの電気的接続を容易に切断すること
ができる。このため、薄膜電界効果トランジスタにおい
て欠陥が発生した場合、その欠陥が発生した薄膜電界効
果トランジスタが同電線に接続されていることに起因し
て導電線において所定の信号を伝送することができない
などの不良を、レーザ照射などの事後的な手段で容易に
修復できる。

【００２５】上記一の局面における半導体装置では、接
続導電線は、絶縁膜の上部表面上において薄膜電界効果
トランジスタの位置する領域と平面的に重ならない領域
に位置する被切断部分を含むことが好ましい（請求項
２）。

【００２６】このように、事後的にレーザ照射などによ
って切断されるべき被切断部分を、薄膜電界効果トラン
ジスタの位置する領域と平面的に重ならない領域、つま
り薄膜電界効果トランジスタとは平面的にずれた位置に
形成すれば、上記のようなレーザ照射によって薄膜電界
効果トランジスタがダメージを受けるといった問題の発
生を防止できる。

【００２７】この発明の他の局面における半導体装置
は、トップゲート型の薄膜電界効果トランジスタと絶縁
膜と導電線とバイパス導電線と第１および第２のバイパ
ス接続導電線とを備える。薄膜電界効果トランジスタは
基板上に形成され、チャネル領域とそのチャネル領域に
隣接する導電領域とを含む。絶縁膜は薄膜電界効果トラ
ンジスタの上に形成され、上部表面を有し、導電領域の
表面を露出させるコンタクトホールが形成されている。
導電線は絶縁膜の上部表面上に形成され、コンタクトホ
ールを介して導電領域と接続された接続部を有する。バ
イパス導電線は導電線と並列に配置されている。第１お
よび第２のバイパス接続導電線は、導電線の接続部を挟
むように配置された導電線における２つのバイパス接続
部とバイパス導電線とを接続する（請求項３）。

【００２８】このようにすれば、薄膜電界効果トランジ
スタにおいて断線や短絡などの不良が発生した場合、導
電線の接続部と２つのバイパス接続部との間にそれぞれ
位置する導電線の２つの領域を事後的にレーザ照射など
によって切断することにより、容易に導電線とその不良
の発生した薄膜電界効果トランジスタとの電気的接続を
遮断することができる。そして、このような処置を行な
った後、導電線には第１および第２のバイパス接続導電
線とバイパス導電線とを介して切断部を迂回するように
所定の信号を伝送することができる。このため、不良の
発生した薄膜電界効果トランジスタを導電線から容易に
分離することができる。その結果、不良の発生した薄膜
電界効果トランジスタ以外の薄膜電界効果トランジスタ
などの素子であって、導電線に接続された素子に、導電
線を介して正常な信号を伝送できる。この結果、事後的
なレーザ照射などの手段により容易に半導体装置を救済
することができる。

【００２９】上記他の局面における半導体装置では、２
つのバイパス接続部と接続部との間に位置する導電線の
部分は、薄膜電界効果トランジスタの導電領域と平面的
に重ならない領域に位置する被切断部分を含むことが好
ましい（請求項４）。

【００３０】このように、事後的にレーザ照射などによ
って切断されるべき被切断部分が薄膜電界効果トランジ
スタの導電領域と平面的にずれた領域に形成されること
により、レーザ照射によって薄膜電界効果トランジスタ
がダメージを受けるといった問題の発生を未然に防止で
きる。

【００３１】上記一の局面または他の局面における半導
体装置では、絶縁膜下において、導電線に沿って延びる
ように形成され、薄膜電界効果トランジスタとは間隔を
隔てて形成された上下方向バイパス導電線を備えること
が好ましい（請求項５、８）。

【００３２】この場合、上下方向バイパス導電線上に位
置する導電線の部分に断線などが発生しても、この断線
部を挟むような導電線の２つの領域と上下方向バイパス
導電線とをレーザ照射などによって事後的に接続すれ
ば、この断線部を迂回するように上下方向バイパス導電
線を経由して導電線において所定の信号を伝送できる。
この結果、導電線の局所的な断線などの不良を事後的な
レーザ照射によって容易に救済することができる。

【００３３】上記一の局面または他の局面における半導
体装置では、導電線上に形成され、上部表面を有する上
層絶縁膜を備えることが好ましく、導電線における上下
方向バイパス導電線と重なる領域上では、上層絶縁膜の
上部表面に凹部が形成されていることが好ましい（請求
項６、９）。

【００３４】この場合、導電線における上下方向バイパ
ス導電線と重なる領域は、事後的にレーザ照射などによ
って上下方向バイパス導電線と接続される領域を含む。
そして、この領域上において、上記のように上層絶縁膜
の上部表面に凹部が形成されることによって、上層絶縁
膜の膜厚を他の領域よりも薄くしている。このため、レ
ーザ照射などを行なう際に照射されたレーザ光を確実に
導電線および絶縁膜へと到達させることができる。この
結果、導電線の断線などの不良を修復するレーザ照射作
業を確実に行なうことができる。

【００３５】上記一の局面または他の局面における半導
体装置では、被切断部分上に形成された上層絶縁膜と、
この上層絶縁膜上において、被切断部分とは平面的に重
ならない領域に形成された上層導電体膜とを備えること
が好ましい（請求項７）。

【００３６】この場合、上層導電体膜は被切断部分上に
は形成されていないので、事後的に不良部の救済を行な
うためのレーザ照射などを行なう際、この上層導電体膜
がレーザ照射などの被切断部分を切断する作業の妨げと
なることはない。このため、上記被切断部分を切断する
作業を容易に行なうことができる。

【００３７】この発明のさらに他の局面における半導体
装置は、トップゲート型の薄膜電界効果トランジスタと
絶縁膜と導電線と上下方向バイパス導電線とを備える。
トップゲート型の薄膜電界効果トランジスタは、基板上
に形成され、チャネル領域と、そのチャネル領域に隣接
する導電領域とを含む。絶縁膜は、薄膜電界効果トラン
ジスタの上に形成され、上部表面を有する。また、絶縁
膜には導電領域の表面を露出させるコンタクトホールが
形成されている。導電線は絶縁膜の上部表面上に形成さ
れ、コンタクトホールを介して導電領域と接続された接
続部を有する。上下方向バイパス導電線は、絶縁膜下に
おいて、導電線に沿って延びるように形成され、薄膜電
界効果トランジスタとは間隔を隔てて形成されている
（請求項１０）。

【００３８】この場合、上下方向バイパス導電線上に位
置する導電線の部分に断線などが発生しても、この断線
部を挟むような導電線の２つの領域と上下方向バイパス
導電線とをレーザ照射などによって事後的に接続すれ
ば、この断線部を迂回するように上下方向バイパス導電
線を経由して導電線において所定の信号を伝送できる。
この結果、導電線における断線などの不良を事後的なレ
ーザ照射によって容易に救済することができる。

【００３９】上記一の局面または他の局面またはさらに
他の局面における半導体装置では、導電線がアルミニウ
ムを主成分とする金属を含むことが好ましい（請求項１
１）。

【００４０】この場合、アルミニウムを主成分とする金
属はレーザ照射によって比較的容易に溶融するので、導
電線と上下方向バイパス導電線との接続を確実に行なう
ことができる。なお、導電線として、アルミニウムから
なる単層導電線、アルミニウム合金からなる単層導電
線、アルミニウムからなる層を含む多層導電線、アルミ
ニウム合金からなる層を含む多層導電線などを用いるこ
とができる。

【００４１】上記一の局面または他の局面またはさらに
他の局面における半導体装置では、薄膜電界効果トラン
ジスタはゲート電極を含んでいてもよく、上下方向バイ
パス導電線はゲート電極と同一の材料からなることが好
ましい（請求項１２）。

【００４２】この場合、ゲート電極を形成する工程にお
いて上下方向バイパス導電線を同時に形成することがで
きる。このため、上下方向バイパス導電線を形成するた
めに半導体装置の製造工程数が増加することを防止でき
る。

【００４３】上記一の局面または他の局面またはさらに
他の局面における半導体装置では、絶縁膜には上下方向
バイパス導電線と導電線との間に位置する領域に第１お
よび第２のコンタクトホールが形成されることが好まし
く、上下方向バイパス導電線と導電線とは、この第１お
よび第２のコンタクトホールを介して電気的に接続され
ていることが好ましい（請求項１３）。

【００４４】この場合、第１および第２のコンタクトホ
ールの間に位置する領域においては導電線と上下方向バ
イパス導電線とが並列に接続された二重回路が構成され
ている。このため、第１および第２のコンタクトホール
間に位置する領域において導電線に断線などが発生して
も、事後的なレーザ照射などを行なうことなくこの断線
部を迂回するように上下方向バイパス導電線を介して、
所定の信号を導電線に流すことが可能となる。

【００４５】この発明の別の局面における半導体装置
は、ゲート導電線と絶縁膜と上層導電体膜とを備える。
ゲート導電線は基板上に形成され、薄膜電界効果トラン
ジスタのゲート電極となる領域を含む。絶縁膜はゲート
導電線上に形成され、上部表面を有する。上層導電体膜
は絶縁膜の上部表面上に形成されている。上層導電体膜
は、ゲート導電線上に重なるように配置された開口部を
含む（請求項１４）。

【００４６】このようにすれば、薄膜電界効果トランジ
スタのゲート電極において断線や短絡などが発生した場
合、開口部を介して事後的にゲート導電線にレーザ照射
を行なうことによりこのゲート導電線の開口部下に位置
する部分を容易に切断できる。このため、不良の発生し
た電界効果トランジスタのゲート電極を挟むような位置
でゲート導電線を切断すれば、この不良の発生した薄膜
電界効果トランジスタをゲート導電線から容易に分離す
ることができる。

【００４７】上記別の局面における半導体装置では、上
層導電体膜の開口部下に位置する領域において、絶縁膜
の上部表面には凹部が形成されていることが好ましい
（請求項１５）。

【００４８】このようにすれば、この開口部下に位置す
る絶縁膜の膜厚を絶縁膜における他の領域の膜厚より薄
くしておくことができる。このため、開口部を介して事
後的にゲート導電線にレーザ光を照射する場合、確実に
このゲート導電線にまでレーザ光を到達させることがで
きる。これにより、ゲート導電線の被切断部分（開口部
下に位置する領域）を確実にレーザ光によって切断する
ことが可能になる。この結果、上記のような欠陥部の救
済措置を確実に行なうことができる。

【００４９】この発明のもう１つの局面における半導体
装置は、トップゲート型の薄膜電界効果トランジスタと
絶縁膜と導電線と上下方向バイパス導電線とを備える。
薄膜電界効果トランジスタは基板上に形成され、導電領
域を含む。絶縁膜は導電領域上に形成され、導電領域の
表面を露出させるコンタクトホールが形成されている。
導電線は、絶縁膜上に形成され、コンタクトホールを介
して導電領域と接続された接続部を有する。上下方向バ
イパス導電線は導電線に沿って延びるとともに、導電線
の上方または下方のいずれかにおいて導電線と間隔をへ
だてて形成されている（請求項１６）。

【００５０】このようにすれば、上下方向バイパス導電
線の上方または下方に重なるように位置する導電線の部
分に断線などが発生しても、この断線部を挟むような導
電線の２つの領域と上下方向バイパス導電線とをレーザ
照射などによって事後的に接続すれば、この断線部を迂
回するように上下方向バイパス導電線を経由して導電線
において所定の信号を伝送できる。この結果、導電線の
局所的な断線などの不良を事後的なレーザ照射によって
容易に救済することができる。

【００５１】上記もう１つの局面における半導体装置で
は、導電線上に形成され、上部表面を有する上層絶縁膜
を備えることが好ましく、導電線の上下方向バイパス導
電線と重なる領域上では、上層絶縁膜の上部表面に凹部
が形成されていることが好ましい（請求項１７）。

【００５２】導電線における上下方向バイパス導電線と
重なる領域は、事後的にレーザ照射などによって上下方
向バイパス導電線と接続される領域を含む。そして、こ
の領域上において、上記のように上層絶縁膜の上部表面
に凹部が形成されることによって、上層絶縁膜の膜厚を
他の領域よりも薄くしている。このため、レーザ照射な
どを行なう際に照射されたレーザ光を確実に導電線およ
び絶縁膜へと到達させることができる。この結果、導電
線の断線などの不良を修復するレーザ照射作業を確実に
行なうことができる。

【００５３】上記もう１つの局面における半導体装置で
は、導電線が、第１の接続領域と、この第１の接続領域
と間隔をへだてて位置する第２の接続領域とにおいて上
下方向バイパス導電線と電気的に接続されていることが
好ましい（請求項１８）。

【００５４】この場合、第１および第２の接続領域の間
に位置する領域においては導電線とバイパス導電線とが
並列に接続された二重回路が構成されている。このた
め、第１および第２の接続領域間に位置する領域におい
て導電線に断線などが発生しても、事後的なレーザ照射
などを行なうことなくバイパス導電線を介して所定の信
号を導電線に流すことが可能となる。

【００５５】上記もう１つの局面における半導体装置
は、導電線と並列に配置されたバイパス導電線と、導電
線の接続部を挟むように配置された導電線における２つ
のバイパス接続部とこのバイパス導電線とを接続する第
１および第２のバイパス接続導電線とを備えることが好
ましく、２つのバイパス接続部のうちの一方は、導電線
における第１または第２の接続領域であることが好まし
い（請求項１９）。

【００５６】この場合、導電線に対してバイパス導電線
と上下方向バイパス導電線とが形成された領域を連続し
て配置することが可能となる。このため、バイパス導電
線と上下方向バイパス導電線とを用いて、導電線のほぼ
全長にわたって並列回路を形成することができる。この
結果、導電線のどの領域において断線部が発生しても、
このバイパス導電線または上下方向バイパス導電線を用
いて所定の信号を導電線に流すことが可能となる。

【００５７】上記もう１つの局面における半導体装置
は、薄膜電界効果トランジスタのゲート電極となる領域
を含むゲート導電線と、ゲート導電線上に形成され、上
部表面を有する上層絶縁膜と、上層絶縁膜の上部表面上
に形成された上層導電体膜とを備えることが好ましい。
上層導電体膜は、ゲート導電線と重なる領域に配置され
た開口部を含むことが好ましい（請求項２０）。

【００５８】このようにすれば、薄膜電界効果トランジ
スタのゲート電極において断線や短絡などが発生した場
合、開口部を介して事後的にゲート導電線にレーザ照射
を行なうことにより、このゲート導電線の開口部下に位
置する部分を容易に切断できる。このため、不良の発生
した電界効果トランジスタをゲート導電線から容易に分
離することができる。

【００５９】この発明のさらに他の局面における液晶表
示装置は、上記一の局面または他の局面または別の局面
またはもう１つの局面またはさらに他の局面における半
導体装置を備える（請求項２１）。

【００６０】このように、液晶表示装置に本発明による
半導体装置を適用すれば、欠陥の発生した薄膜電界効果
トランジスタをソース配線などの導電線から容易に分離
することができるとともに、導電線によって所定の信号
を伝送することができる。このため、上記薄膜電界効果
トランジスタの欠陥によって従来では不良品となってい
た液晶表示装置を救済することができる。この結果、液
晶表示装置の製造歩留りの低下を抑制できる。

【００６１】また、上述のようにポリシリコン薄膜電界
効果トランジスタを用いた液晶表示装置においては、従
来のアモルファスシリコン薄膜電界効果トランジスタを
用いた液晶表示装置とは異なり、外部回路を用いて欠陥
部を救済することが困難であった。しかし、本発明によ
る半導体装置をポリシリコン薄膜電界効果トランジスタ
を用いた液晶表示装置に適用すれば、外部回路を用いる
ことなく欠陥部を救済でき、かつソース配線などの導電
線における欠陥が発生していない領域には影響を与えな
い。このため、ポリシリコン薄膜電界効果トランジスタ
を用いた液晶表示装置の歩留りの向上に特に顕著な効果
を示す。

【００６２】この発明のさらに別の局面における半導体
装置の製造方法では、基板上に、チャネル領域と、その
チャネル領域に隣接する導電領域とを含むトップゲート
型の薄膜電界効果トランジスタを形成する。薄膜電界効
果トランジスタの上において、導電領域の表面を露出さ
せるコンタクトホールが形成され、かつ、上部表面を有
する絶縁膜を形成する。絶縁膜の上部表面上において、
薄膜電界効果トランジスタの導電領域と平面的に重なら
ない領域に位置する導電線と、導電領域と電気的に接続
され、コンタクトホールの内部から絶縁膜の上部表面に
おける導電線に隣接する領域にまで延在し、導電線と電
気的に接続された接続導電線とを形成する（請求項２
２）。

【００６３】このようにすれば、本発明の一の局面にお
ける半導体装置を容易に得ることができる。

【００６４】この発明のさらにもう１つの局面における
半導体装置の製造方法では、基板上に、チャネル領域
と、そのチャネル領域に隣接する導電領域とを含むトッ
プゲート型の薄膜電界効果トランジスタを形成する。薄
膜電界効果トランジスタの上において、導電領域の表面
を露出させるコンタクトホールが形成され、かつ、上部
表面を有する絶縁膜を形成する。絶縁膜の上部表面上に
おいて、コンタクトホールを介して導電領域と接続され
た接続部を有する導電線と、導電線と並列に配置された
バイパス導電線と、バイパス導電線と導電線の接続部を
挟むように配置された導電線における２つのバイパス接
続部とを接続するための第１および第２のバイパス接続
導電線とを形成する（請求項２３）。

【００６５】このようにすれば、この本発明の他の局面
における半導体装置を容易に得ることができる。

【００６６】この発明のまた別の局面における半導体装
置の製造方法では、基板上に、薄膜電界効果トランジス
タのゲート電極となる領域を含むゲート導電線を形成す
る。ゲート導電線上において、上部表面を有する絶縁膜
を形成する。絶縁膜の上部表面上に、ゲート導電線と重
なるように配置された開口部を含む上層導電体膜を形成
する（請求項２４）。

【００６７】このようにすれば、本発明の別の局面にお
ける半導体装置を容易に得ることができる。

【００６８】この発明のまたもう１つの局面における半
導体装置の製造方法では、基板上に、導電領域を含むト
ップゲート型の薄膜電界効果トランジスタを形成する。
薄膜電界効果トランジスタの上に、導電領域の表面を露
出させるコンタクトホールが形成された絶縁膜を形成す
る。絶縁膜上に、コンタクトホールを介して導電領域と
接続された導電線を形成する。導電線に沿って延びると
ともに、導電線の上方または下方のいずれかにおいて導
電線と間隔をへだてて上下方向バイパス導電線を形成す
る（請求項２５）。

【００６９】このようにすれば、本発明のもう１つの局
面における半導体装置を容易に得ることができる。

【００７０】上記またもう１つの局面における半導体装
置の製造方法では、導電線を、この導電線の第１の接続
領域と、この第１の接続領域と間隔をへだてて位置する
導電線の第２の接続領域とにおいて上下方向バイパス導
電線と電気的に接続することが好ましい。

【００７１】このようにすれば、上下方向バイパス導電
線と導電線とが予め第１および第２の接続領域を介して
接続された状態となる。このため、第１および第２の接
続領域の間に位置する導電線の領域において断線などが
発生しても、上下方向バイパス導電線がそのまま断線部
を迂回するバイパス回路となる。この結果、上下方向バ
イパス導電線を介して所定の電気信号をこの導電線に流
すことが可能となる。

【００７２】この発明のその他の局面における液晶表示
装置の製造方法は、上記さらに別の局面、上記さらにも
う１つの局面、上記また別の局面、上記またもう１つの
局面における半導体装置の製造方法を用いる（請求項２
６）。

【００７３】このようにすれば、本発明による半導体装
置を備える液晶表示装置を容易に得ることができる。

【００７４】

【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態を説明する。なお、以下の図面において、同一
または相当する部分には同一の参照番号を付し、その説
明は繰返さない。

【００７５】（実施の形態１）図１は、本発明による液
晶表示装置の実施の形態１を示す平面模式図である。ま
た、図２は図１に示した液晶表示装置の断面模式図であ
る。なお、図２における表示画素領域を示す断面模式図
は図１に示した線分１００−１００における断面模式図
に対応する。また、図３は、図１に示した線分２００−
２００における断面模式図である。図１〜３を参照し
て、液晶表示装置を説明する。

【００７６】図１〜３を参照して、液晶表示装置の表示
画素領域においては、ガラス基板１上にｎ型の画素用薄
膜電界効果トランジスタ３６と容量３７とが形成されて
いる。ガラス基板１上にはシリコン窒化膜とシリコン酸
化膜との２層膜からなる下地膜２が形成されている。

【００７７】この下地膜２上には画素用薄膜電界効果ト
ランジスタ３６のソース／ドレイン領域としてのｎ⁺型
不純物領域３ａ〜３ｃ、ｎ^-型不純物領域４ａ〜４ｄお
よびチャネル領域６ａ、６ｂが形成された半導体膜が形
成されている。この半導体膜上には絶縁膜７が形成され
ている。この絶縁膜７上のチャネル領域６ａ、６ｂ上に
位置する領域にはゲート電極８ａが形成されている。ゲ
ート電極８ａとゲート絶縁膜としての絶縁膜７とソース
／ドレイン領域としてのｎ⁺型不純物領域３ａ〜３ｃ、
ｎ^-型不純物領域４ａ〜４ｄとチャネル領域６ａ、６ｂ
とから画素用薄膜電界効果トランジスタ３６が構成され
る。

【００７８】また、下地膜２上には、画素用薄膜電界効
果トランジスタ３６と間隔を隔てて容量３７の下電極９
が形成されている。下電極９上には誘電体膜としての絶
縁膜７が形成されている。絶縁膜７上には上電極８ｂが
形成されている。上電極８ｂと誘電体膜としての絶縁膜
７と下電極９とから容量３７が構成される。ゲート電極
８ａと上電極８ｂとの上に層間絶縁膜１０が形成されて
いる。ｎ⁺型不純物領域３ａ、３ｃおよび下電極９の上
に位置する領域においては、層間絶縁膜１０と絶縁膜７
との一部を除去することによりコンタクトホール１１ａ
〜１１ｃが形成されている。コンタクトホール１１ａの
内部から層間絶縁膜１０の上部表面上にまで延在する接
続導電線４８と、この接続導電線４８と接触して電気的
に接続されている導電線としてのソース配線１２ａとが
形成されている。このソース配線１２ａは、アルミニウ
ムを主成分とする金属を含む。具体的には、ソース配線
１２ａとして、アルミニウムからなる単層導電線、アル
ミニウム合金からなる単層導電線、アルミニウムからな
る層を含む多層導電線、アルミニウム合金からなる層を
含む多層導電線などを用いることができる。コンタクト
ホール１１ｂ、１１ｃの内部から層間絶縁膜１０の上部
表面上にまで延在するようにメタル配線１２ｂが形成さ
れている。ソース配線１２ａとメタル配線１２ｂとの上
にはシリコン窒化膜からなる絶縁膜２１が形成されてい
る。絶縁膜２１上には平坦化膜１３が形成されている。
平坦化膜１３と絶縁膜２１との所定の領域にはコンタク
トホール１４が形成されている。コンタクトホール１４
の内部から平坦化膜１３の上部表面上にまで延在するよ
うにＩＴＯからなる画素電極１５ａ〜１５ｃが形成され
ている。この画素電極１５ａ〜１５ｃの平面外形には、
凹部２３ａ〜２３ｅが形成されている。画素電極１５ａ
〜１５ｃ上には配向膜１６ａが形成されている。そし
て、ガラス基板１と対向するように上ガラス基板１７が
配置されている。上ガラス基板１７のガラス基板１に対
向する面上にはカラーフィルタ１８が形成されている。
カラーフィルタ１８のガラス基板１に対向する面上には
対向電極１９が形成されている。対向電極１９の上ガラ
ス基板１７に対向する面上には配向膜１６ｂが形成され
ている。そして、ガラス基板１と上ガラス基板１７との
間に位置する領域（配向膜１６ａ、１６ｂ間の領域）に
は液晶２０が注入され、封止されている。

【００７９】また、図１および３を参照して、ゲート電
極８ａおよび上電極８ｂと同一レイヤにおいて、絶縁膜
７上には遮光膜２４が形成されている。遮光膜２４はゲ
ート電極８ａと同一の材料からなる。遮光膜２４上には
絶縁膜１０が形成されている。絶縁膜１０上には遮光膜
２４の延びる方向と同じ方向に延在するソース配線１２
ａが形成されている。ソース配線１２ａには、レーザ照
射部２９が形成されている。ソース配線１２ａ上には上
述のように絶縁膜２１が形成されている。絶縁膜２１上
には平坦化膜１３が形成されている。平坦化膜１３上に
は画素電極１５ａ〜１５ｃが形成されている。

【００８０】液晶表示装置の駆動回路領域においては、
同様にガラス基板１上にシリコン窒化膜とシリコン酸化
膜との２層膜からなる下地膜２が形成されている。この
下地膜２上にｐ型薄膜電界効果トランジスタ３８とｎ型
薄膜電界効果トランジスタ３９とが形成されている。こ
のｐ型薄膜電界効果トランジスタ３８とｎ型薄膜電界効
果トランジスタ３９とは駆動回路の一部を構成してい
る。

【００８１】下地膜２上にはｐ型不純物領域２７ａ、２
７ｂとチャネル領域６ｃとを含む半導体膜が形成されて
いる。この半導体膜上にゲート絶縁膜となる絶縁膜７が
形成されている。絶縁膜７上のチャネル領域６ｃ上に位
置する領域にはゲート電極８ｃが形成されている。この
ゲート電極８ｃとゲート絶縁膜としての絶縁膜７とソー
ス／ドレイン領域としてのｐ型不純物領域２７ａ、２７
ｂとチャネル領域６ｃとからｐ型薄膜電界効果トランジ
スタ３８が構成される。また、下地膜２上にはｐ型薄膜
電界効果トランジスタ３８と間隔を隔ててｎ⁺型不純物
領域３ｄ、３ｅ、ｎ^-型不純物領域４ｅ、４ｆおよびチ
ャネル領域６ｄが形成された半導体膜が形成されてい
る。この半導体膜上にはゲート絶縁膜としての絶縁膜７
が形成されている。この絶縁膜７上において、チャネル
領域６ｄ上に位置する領域にはゲート電極８ｄが形成さ
れている。このゲート電極８ｄとゲート絶縁膜としての
絶縁膜７とソース／ドレイン領域としてのｎ⁺型不純物
領域３ｄ、３ｅおよびｎ^-型不純物領域４ｅ、４ｆとチ
ャネル領域６ｄとからｎ型薄膜電界効果トランジスタ３
９が構成される。

【００８２】ゲート電極８ｃ、８ｄ上には層間絶縁膜１
０が形成される。ｐ型不純物領域２７ａ、２７ｂおよび
ｎ⁺型不純物領域３ｄ、３ｅ上に位置する領域では、そ
れぞれ層間絶縁膜１０および絶縁膜７の一部が除去され
ることによりコンタクトホール１１ｄ〜１１ｇが形成さ
れている。コンタクトホール１１ｄ〜１１ｇの内部から
層間絶縁膜１０の上部表面上にまで延在するようにメタ
ル配線１２ｃ〜１２ｅが形成されている。メタル配線１
２ｃ〜１２ｅ上にはシリコン窒化膜からなる絶縁膜２１
が形成されている。絶縁膜２１上には平坦化膜１３が形
成されている。そして、ガラス基板１と対向する領域に
上ガラス基板１７が配置されている。このガラス基板１
と上ガラス基板１７との間には液晶２０が注入され、封
止されている。

【００８３】このように、ソース配線１２ａが画素用薄
膜電界効果トランジスタ３６のｎ⁺型不純物領域３ａ〜
３ｃおよびｎ^-型不純物領域４ａ〜４ｄとは平面的に重
ならない領域に形成され、かつ、導電領域としてのｎ⁺
型不純物領域３ａとソース配線１２ａとが接続導電線４
８によって接続されているので、画素用薄膜電界効果ト
ランジスタ３６において不良が発生した場合、この接続
導電線４８の被切断部分２２をレーザ照射などによって
切断することにより、ソース配線１２ａと不良の発生し
た画素用薄膜電界効果トランジスタ３６との電気的接続
を容易に遮断することができる。この結果、１つの画素
用薄膜電界効果トランジスタ３６の不良によってソース
配線１２ａ全体について所定の信号を伝送することがで
きないといった問題を回避できる。このため、欠陥の発
生した画素用薄膜電界効果トランジスタ３６のみをソー
ス配線１２ａから分離して、ソース配線１２ａに接続さ
れた他の表示画素については正常に動作させることがで
きる。つまり、上記のような不良の発生した画素用薄膜
電界効果トランジスタ３６をソース配線１２ａに接続し
たままの状態では、ソース配線１２ａにおいて正常な信
号を伝送できないため、ソース配線１２ａに接続された
画素全てが動作不良を起こす。しかし、上述のように、
本発明によれば、ソース配線１２ａにおいて、不良の発
生した画素用薄膜電界効果トランジスタ３６のみを点欠
陥として回路から切り離すことができる。この結果、上
記のような不良の発生した半導体装置を救済することが
できるので、半導体装置の製造歩留りが低下することを
防止できる。

【００８４】また、接続導電線４８は導電領域としての
ｎ⁺型不純物領域３ａ〜３ｃ、ｎ^-型不純物領域４ａ〜４
ｄと平面的に重ならない領域に形成された被切断部分２
２を含んでいるので、この被切断部分２２にレーザ照射
などを行なう場合に、レーザ照射によって画素用薄膜電
界効果トランジスタが損傷を受けるといった問題の発生
を未然に防止できる。

【００８５】また、ソース配線１２ａ下には、上述のよ
うにソース配線１２ａに沿って延びるように形成され、
画素用薄膜電界効果トランジスタ３６とは間隔を隔てて
形成された上下方向バイパス導電線としての導電体から
なる遮光膜２４が形成されている。このため、この遮光
膜２４上に位置するソース配線１２ａにおいて断線など
が発生しても、ソース配線１２ａのレーザ照射部２９に
レーザを照射することによってソース配線１２ａと遮光
膜２４とを接続すれば、この遮光膜２４をバイパス導電
線として利用できる。これにより、ソース配線１２ａの
切断部を回避するように、遮光膜２４を介して所定の信
号をソース配線１２ａに流すことができるので、ソース
配線１２ａの断線を容易に救済することができる。

【００８６】また、遮光膜２４と平面的に重なった領域
におけるソース配線１２ａの被切断部分であるレーザ照
射部２９および接続導電線４８の被切断部分２２上にお
いては、上述のように画素電極１５ａ〜１５ｃの平面外
形に凹部２３ａ〜２３ｅが形成されている。そのため、
このレーザ照射部２９と平面的に重なる領域上には上層
導電体膜としての画素電極１５ａ〜１５ｃは形成されて
いない。このため、ソース配線１２ａの断線を事後的に
救済するため、または不良の発生した画素用薄膜電界効
果トランジスタ３６をソース配線１２ａから切り離すた
め、レーザ照射部２９または被切断部分２２へとレーザ
光を照射する場合、この画素電極１５ａ〜１５ｃが邪魔
になってレーザ照射を十分に行なうことができないとい
った問題の発生を防止できる。

【００８７】また、このように断線などの不良が発生し
た場合、レーザ照射などによって容易にバイパス回路を
形成したり、不良の発生した画素用薄膜電界効果トラン
ジスタ３６をソース配線１２ａから分離できるので、従
来のように駆動回路領域に形成された迂回回路を用いる
必要がない。このため、ポリシリコン薄膜電界効果トラ
ンジスタを用いた液晶表示装置において信号遅延などの
問題を発生させることなく、不良の発生した液晶表示装
置を救済することができる。

【００８８】また、ソース配線１２ａはアルミニウムを
主成分とする金属を含んでいるが、アルミニウムを主成
分とする金属はレーザ照射によって比較的容易に溶融す
るので、ソース配線１２ａと上下方向バイパス導電線と
しての遮光膜２４との接続を確実に行なうことができ
る。

【００８９】また、遮光膜２４とゲート電極８ａとは同
一の材料により形成されているため、後述する製造工程
において示すように、ゲート電極８ａと遮光膜２４とを
同じ工程において形成できる。このため、上下方向バイ
パス導電線としての遮光膜２４を形成するために製造工
程数が増加することを防止できる。

【００９０】図４〜６は、図１〜３に示した液晶表示装
置の製造工程を説明するための平面模式図である。ま
た、図７〜９は、図１〜３に示した液晶表示装置の製造
工程を説明するための断面模式図である。図４〜９を参
照して、液晶表示装置の製造工程を説明する。

【００９１】まず、ガラス基板１（図７参照）の表面上
にたとえばＰＥＣＶＤを用いて下地膜２（図７参照）を
形成する。下地膜としてはシリコン窒化膜およびシリコ
ン酸化膜の２層膜を用いる。この下地膜２上にアモルフ
ァスシリコン膜を連続して形成する。このアモルファス
シリコン膜をエキシマレーザを用いてアニールすること
によりポリシリコン膜を生成する。そして、このポリシ
リコン膜上にレジスト膜を形成する。このレジスト膜を
マスクとして用いて、ポリシリコン膜をドライエッチン
グにより部分的に除去することにより、ソース／ドレイ
ン領域としてのｎ⁺型不純物領域３ａ〜３ｃ、ｎ^-型不純
物領域４ａ〜４ｄ、およびチャネル領域６ａ、６ｂとな
るべきポリシリコン膜３と、下電極９（図７参照）とな
るべきポリシリコン膜とを形成する。その後レジスト膜
を除去する。次に、下電極９となるべきポリシリコン膜
が位置する領域以外の領域にレジスト膜を形成する。そ
して、下電極９となるべきポリシリコン膜にリンイオン
を注入する。このようにして下電極９が形成される。そ
して、上述のレジスト膜を除去する。次に、ゲート絶縁
膜および誘電体膜として作用するシリコン酸化膜からな
る絶縁膜７（図７参照）を下電極９およびｎ⁺型不純物
３ａ〜３ｃ、ｎ^-型不純物領域４ａ〜４ｄ、チャネル領
域６ａ、６ｂが形成されるべきポリシリコン膜３上に形
成する。この絶縁膜７はたとえばＴＥＯＳ ＰＥＣＶＤ
を用いて形成される。この後、絶縁膜７上に導電体膜を
形成する。この導電体膜としてはたとえばクロム膜を用
いることができる。このクロム膜はスパッタリング法な
どを用いて形成する。このクロム膜上にレジスト膜２５
ａ〜２５ｃ（図４および７参照）を形成する。このレジ
スト膜２５ａ〜２５ｃをマスクとして、クロム膜を部分
的にエッチングにより除去することにより、遮光膜２４
（図３参照）と、画素用薄膜電界効果トランジスタ３６
が形成されるべき領域を覆うように形成されたクロム膜
からなる金属膜２６ａと容量３７の上電極となるべき金
属膜２６ｂとを形成する。遮光膜２４はレジスト膜２５
ｃの下に形成されている。このようにして、図４および
７に示すような構造を得る。なお、図７は、図４に示し
た線分１００−１００における断面模式図である。

【００９２】このとき、駆動回路領域においては、この
遮光膜２４などを形成するためのエッチング工程によ
り、ｐ型トランジスタ３８のゲート電極８ｃがクロム膜
の一部を除去することにより形成されている。また、駆
動回路領域におけるｎ型薄膜電界効果トランジスタ３９
が形成されるべき領域上にはこの領域を覆うようにクロ
ム膜からなる金属膜が形成されている。そして、ｐ型薄
膜電界効果トランジスタ３８については、ゲート電極８
ｃをマスクとしてボロンイオンを注入することによりｐ
型不純物領域２７ａ、２７ｂ（図２参照）を形成する。
その後、レジスト膜２５ａ〜２５ｃを除去する。

【００９３】次に、ゲート電極８ａおよび上電極８ｂを
形成すためのレジスト膜を金属膜２６ａ、２６ｂ上に形
成する。また、ゲート電極８ｄ（図２参照）を形成する
ためのレジスト膜を駆動回路領域におけるｎ型薄膜電界
効果トランジスタ３９が形成されるべき領域上に位置す
る金属膜上に形成する。このレジスト膜２８ａ、２８ｂ
をマスクとして金属膜２６ａ、２６ｂをエッチングによ
り部分的に除去することにより、ゲート電極８ａおよび
上電極８ｂ（図８参照）を形成する。なお、遮光膜２４
を覆うようにレジスト膜２８ｃ（図５参照）が形成さ
れ、駆動回路領域においては、ｐ型薄膜電界効果トラン
ジスタ３８を覆うようにレジスト膜が形成されている。
そして、ゲート電極８ａをマスクとして所定の領域にリ
ンイオンなどのｎ型の導電性不純物を注入することによ
りｎ⁺型不純物領域３ａ〜３ｃ（図８参照）を形成す
る。このようにして、図５および８に示したような構造
を得る。なお、図８は図５に示した線分１００−１００
における断面模式図である。

【００９４】なお、駆動回路領域におけるｎ型薄膜電界
効果トランジスタ３９が形成されるべき領域上に形成さ
れた金属膜上にも、ゲート電極８ｄ（図２参照）が形成
されるべき領域上にレジスト膜が形成されており、この
レジスト膜をマスクとしてエッチングにより上記金属膜
を部分的に除去することによりゲート電極８ｄが形成さ
れている。そして、上述のリンイオンの注入工程によっ
て所定の領域にリンイオンが注入されることにより、ｎ
⁺型不純物領域３ｄ、３ｅ（図２参照）が形成されてい
る。また、図４および７に示した工程での１回目のエッ
チング工程と、図５および８に示した２回目のエッチン
グ工程とによりゲート電極８ａと上電極８ｂとの間に位
置する領域のクロム膜は２回のエッチングを受けてい
る。このため、ゲート電極８ａと上電極８ｂとがエッチ
ング不良によって短絡するといった不良の発生を確実に
抑制できる。また、同様に、ゲート電極８ａと遮光膜２
４との間に位置するクロム膜および上電極８ｂと遮光膜
２４との間に位置するクロム膜も同様に２回のエッチン
グを受けることになるので、このゲート電極８ａと遮光
膜２４との間の短絡および上電極８ｂと遮光膜２４との
間の短絡を確実に防止できる。

【００９５】次に、ゲート電極８ａ、上電極８ｂおよび
遮光膜２４（図３参照）上に層間絶縁膜１０を形成す
る。この層間絶縁膜１０としては、ＴＥＯＳ ＰＥＣＶ
Ｄ法を用いて形成されたシリコン酸化膜を用いることが
できる。駆動回路領域においても、ゲート電極８ｃ、８
ｄ上に同様に層間絶縁膜１０を形成する。この層間絶縁
膜１０の膜厚は５００ｎｍ程度とする。次に、活性化ア
ニール処理を行なう。この活性化アニール処理における
加熱温度は４００℃である。次に、層間絶縁膜１０上に
レジスト膜（図示せず）を形成する。このレジスト膜を
マスクとしてドライエッチングにより層間絶縁膜１０お
よび絶縁膜７の一部を除去することによりコンタクトホ
ール１１ａ〜１１ｇ（図２参照）を形成する。その後レ
ジスト膜を除去する。層間絶縁膜１０の上部表面上とコ
ンタクトホール１１ａ〜１１ｇの内部とにスパッタリン
グ法を用いてクロム膜を形成する。このクロム膜の膜厚
は１００ｎｍとする。このクロム膜上にスパッタリング
法を用いて膜厚が４００ｎｍのアルミニウム系合金膜を
形成する。このアルミニウム系合金膜上にスパッタリン
グ法を用いて膜厚が１００ｎｍの上層クロム膜を形成す
る。この上層クロム膜上にレジスト膜を形成する。この
レジスト膜をマスクとしてウェットエッチングを順次行
なうことにより、クロム膜、アルミニウム系合金膜およ
び上層クロム膜の３層からなるソース配線１２ａおよび
メタル配線１２ｂ〜１２ｅを形成する。この後レジスト
膜を除去する。このようにして、図６および９に示した
構造を得る。なお、図９は、図６に示した線分１００−
１００における断面模式図である。この後、水素プラズ
マでチャネル領域６ａ〜６ｄのポリシリコン膜の水素化
を行なうなどの処理によって薄膜電界効果トランジスタ
の特性の向上および安定化を行なう。

【００９６】なお、ソース配線１２ａは画素用薄膜電界
効果トランジスタ３６のソース／ドレイン領域であるｎ
⁺型不純物領域３ａ〜３ｃとは平面的に重ならない領域
に延在するように形成されている。また、ソース配線１
２ａと遮光膜２４とは互いに重なって同じ方向に延在す
るように形成されている。ソース配線１２ａの幅Ｗ１
は、遮光膜２４の幅Ｗ２より小さくなっている。また、
図６に示すように、遮光膜２４の端部上に位置する領域
におけるソース配線１２ａにはレーザ照射部２９が形成
されている。このレーザ照射部２９の幅Ｗ３は、ソース
配線１２ａの幅Ｗ１および遮光膜２４の幅Ｗ２より大き
い。このレーザ照射部２９の幅Ｗ３は約５μｍ程度とな
るように設定した。このようにすれば、レーザ照射部２
９にソース配線１２ａと遮光膜２４とを接続するためレ
ーザ光を照射する場合、レーザ光の照射領域として必要
な３μｍ程度の円形状のレーザ光照射領域をこのレーザ
照射部２９において確保することができる。この結果、
レーザ光の照射を確実に行なうことができる。また、コ
ンタクトホール１１ａとソース配線１２ａとの距離Ｗ４
は３μｍ程度とした。

【００９７】次に、ソース配線１２ａおよびメタル配線
１２ｂ〜１２ｅ上にシリコン窒化膜などからなる絶縁膜
２１（図２参照）を形成する。次に、有機膜などかなる
平坦化膜１３をこの絶縁膜２１上に形成する。この平坦
化膜１３上にレジスト膜を形成する。このレジスト膜を
マスクとして用いて、平坦化膜１３および絶縁膜２１の
一部をエッチングにより除去することによりコンタクト
ホール１４（図２参照）を形成する。その後レジスト膜
を除去する。

【００９８】そして、コンタクトホール１４の内部から
平坦化膜１３の上部表面上にまで延在するようにＩＴＯ
などからなる透明性導電体膜（図示せず）を形成する。
この透明性導電体膜上にレジスト膜を形成する。このレ
ジスト膜をマスクとしてエッチングにより透明性導電体
膜を部分的に除去することにより、画素電極１５ａ〜１
５ｃ（図１および２参照）を形成する。その後レジスト
膜を除去する。

【００９９】このようにガラス基板１上に画素電極１５
ａ〜１５ｃまでを形成した時点でソース配線１２ａなど
の断線、あるいは配線間の短絡などの発生の有無を確認
する電気的検査を行なう。その後、画素電極１５ａ〜１
５ｃ上に配向膜１６ａを形成する。さらに、カラーフィ
ルタ１８、対向電極１９および配向膜１６ｂが形成され
た上ガラス基板１７を準備する。この上ガラス基板１７
とガラス基板１とを対向するように配置して固定する。
そして、このガラス基板１と上ガラス基板１７との間
（配向膜１６ａと配向膜１６ｂとの間）に液晶２０を注
入、封止することによって、図１および２に示したよう
な液晶表示装置を得ることができる。

【０１００】上記の電気的検査において発見される配線
間の短絡の態様としては、ゲート電極８ａとソース配線
１２ａとの短絡などが挙げられる。このゲート電極８ａ
とソース配線１２ａとの短絡が発生する原因としては、
主に領域３０（図１０参照）で示した部分などでチャネ
ル領域６ａとゲート電極８ａとの間に位置するゲート絶
縁膜としての絶縁膜７における欠陥の発生が挙げられ
る。このような場合、図１０に示すように、不良が発生
した画素用薄膜電界効果トランジスタ３６の導電領域で
あるソース領域としてのｎ⁺型不純物領域３ａに電気的
に接続された接続導電線４８における被切断部分２２に
おいて、レーザ光を照射することによって切断部３１を
形成する。図１０は、図１〜３に示した半導体装置にお
いて欠陥発生部の復旧作業を行なった様子を説明するた
めの平面模式図である。このようにすれば、不良の発生
した画素用薄膜電界効果トランジスタ３６のみをソース
配線１２ａから容易に分離することができる。この結
果、このソース配線１２ａに接続された他の画素につい
ては正常な信号を供給できる。

【０１０１】また、ゲート電極８ａとソース配線１２ａ
との短絡の別の態様としては、図１１に示すような態様
が考えられる。図１１は、図１〜３に示した液晶表示装
置において、欠陥発生部の復旧作業を行なった状態を説
明するための平面模式図である。すなわち、図１１を参
照して、ゲート電極８ａを形成するためのエッチングの
際に、コンタクトホール１１ａが形成されるべき領域上
にまで延在するようにゲート電極８ａを構成するクロム
膜が残存する場合である。このようなゲート電極８ａの
エッチング残部３２が発生した場合、ゲート電極８ａと
ソース配線１２ａとがこのエッチング残部３２を介して
短絡することになる。この場合も、図１０に示した場合
と同様に、接続導電線４８の被切断部分２２にレーザ光
を照射することにより切断部３１を形成する。このた
め、不良の発生した画素用薄膜電界効果トランジスタ３
６とソース配線１２ａとを確実に分離することができ
る。この結果、短絡の発生した画素用薄膜電界効果トラ
ンジスタ３６のみをソース配線１２ａから分離する一
方、ソース配線１２ａに電気的に接続されている他の画
素については正常な動作を確保することができる。

【０１０２】また、接続導電線４８における被切断部分
２２は、画素用薄膜電界効果トランジスタ３６のｎ⁺型
不純物領域３ａが位置する領域とは平面的に重ならない
領域、すなわち図４および５に示した工程において２回
のエッチングを受ける領域に形成されているので、ゲー
ト電極８ａを構成するクロム膜がこの被切断部分２２に
まで延在して残存することはほとんどない。つまり、コ
ンタクトホール１１ａとソース配線１２ａとの間の距離
Ｗ４は図６に示したように約３μｍ程度と十分な長さに
設定されているので、この被切断部分２２下にまでエッ
チング残部３２が延在して残存することはない。この結
果、レーザ照射工程に起因してこのエッチング残部３２
とソース配線１２ａとが短絡するといった問題の発生を
防止できる。

【０１０３】また、ソース配線１２ａにおいて断線が発
生した場合、たとえば図１２に示すようにそのソース配
線１２ａの断線部３５が遮光膜２４上に位置する領域で
ある場合には、レーザ照射部２９にレーザ光を照射する
ことによって接続部５４を形成する。図１２は図１〜３
に示した液晶表示装置において、欠陥発生部の復旧作業
を行なった状態を説明するための平面模式図である。こ
の接続部５４においてソース配線１２ａと遮光膜２４と
を図１３に示すように電気的に接続する。このようにす
れば、この遮光膜２４をバイパス回路として利用でき
る。この結果、断線部３５が発生したソース配線１２ａ
においても、この遮光膜２４を介して所定の信号を流す
ことが可能となる。ここで、図１２はソース配線の断線
が発生した場合の液晶表示装置の平面模式図を示してお
り、図１３は図１２に示した線分２００−２００におけ
る断面模式図である。

【０１０４】図１３を参照して、レーザ照射部２９に形
成された接続部５４においては、レーザ光によってソー
ス配線１２ａが溶融し、遮光膜２４と接触している。な
お、確実にソース配線１２ａと遮光膜２４とを短絡させ
るためには、レーザ照射部２９において複数箇所にレー
ザ光を照射することが好ましい。図１および２に示した
液晶表示装置では、レーザ照射部２９を３μｍ程度の円
が少なくとも入る程度の大きさとしているので、レーザ
光のビーム径が１μｍである場合、レーザ照射部２９に
おいて４箇所以上レーザ光を照射できる。このため、確
実にソース配線１２ａと遮光膜２４とを短絡させること
ができる。また、従来のように駆動回路領域に用意した
リペア配線を用いる場合より、バイパス配線の長さを短
くできるので信号遅延などの問題が発生することは無
い。

【０１０５】なお、図１４に示すように、レーザ照射部
２９上に位置する平坦化膜１３の上部表面には凹部３３
が形成されていることが好ましい。図１４は、図１〜３
に示した液晶表示装置の変形例を説明するための断面模
式図であり、図１に示した線分２００−２００における
断面模式図である。図１４を参照して、液晶表示装置の
変形例では、凹部３３が形成されることによって、上層
絶縁膜としての平坦化膜１３の膜厚を他の領域よりも薄
くできる。このため、レーザ照射などを行なう際に照射
されたレーザ光を確実に導電線としてのソース配線１２
ａへと到達させることができる。

【０１０６】（実施の形態２）図１５は、本発明による
液晶表示装置の実施の形態２を示す平面模式図である。
図１５を参照して、液晶表示装置を説明する。

【０１０７】図１５を参照して、液晶表示装置は、基本
的には図１に示した液晶表示装置と同様の構造を備える
が、導電線としてのソース配線１２ａは、画素用薄膜電
界効果トランジスタ３６の導電領域としてのｎ⁺型不純
物領域３ａと、コンタクトホール１１ａを介して接続さ
れた接続部５１を含む。このソース配線１２ａと並列に
バイパス導電線４２が層間絶縁膜１０上に形成されてい
る。バイパス導電線４２は、ソース配線１２ａの上記接
続部を挟むように配置されたソース配線１２ａの２つの
バイパス接続部５０ａ、５０ｂと第１および第２のバイ
パス接続導電線４９ａ、４９ｂによって接続されてい
る。

【０１０８】このようにすれば、画素用薄膜電界効果ト
ランジスタ３６において断線や短絡などの不良が発生し
た場合、ソース配線１２ａの接続部５１と２つのバイパ
ス接続部５０ａ、５０ｂとの間にそれぞれ位置するソー
ス配線１２ａの２つの領域である被切断部分５２ａ、５
２ｂを事後的にレーザ照射などによって切断することに
より、容易にソース配線１２ａと不良の発生した画素用
薄膜電界効果トランジスタ３６との電気的接続を遮断す
ることができる。そして、このような処置を行なった
後、ソース配線１２ａには第１および第２のバイパス接
続導電線４９ａ、４９ｂとバイパス導電線４２とを介し
て切断部を迂回するように所定の信号を伝送することが
できる。このため、不良の発生した画素用薄膜電界効果
トランジスタ３６をソース配線１２ａから容易に分離す
ることができる。また、不良の発生した画素用薄膜電界
効果トランジスタ３６以外の画素用薄膜電界効果トラン
ジスタなどの素子であって、ソース配線１２ａに接続さ
れた素子に、ソース配線１２ａを介して正常な信号を伝
送できる。この結果、事後的なレーザ照射などの手段に
より容易に液晶表示装置を救済することができる。

【０１０９】また、２つのバイパス接続部５０ａ、５０
ｂと接続部５１との間に位置するソース配線１２ａの部
分は、画素用薄膜電界効果トランジスタ３６の導電領域
としてのｎ⁺型不純物領域３ａと平面的に重ならない領
域に位置する被切断部分５２ａ、５２ｂを含んでいる。
このため、事後的にレーザ照射などによって切断される
べき被切断部分５２ａ、５２ｂが画素用薄膜電界効果ト
ランジスタのｎ⁺型不純物領域３ａと平面的にずれた領
域に形成されることにより、レーザ照射によって画素用
薄膜電界効果トランジスタ３６がダメージを受けるとい
った問題の発生を未然に防止できる。また、バイパスの
分岐部分である２つのバイパス接続部５０ａ、５０ｂと
画素用薄膜電界効果トランジスタ３６のｎ⁺型不純物領
域３ａ、３ｂとの間の距離Ｗ６、Ｗ７（図１７参照）は
いずれも３μｍ以上となっている。

【０１１０】また、被切断部分５２ａ、５２ｂ上には上
層絶縁膜としての平坦化膜１３が形成され、この平坦化
膜１３上において、被切断部分５２ａ、５２ｂとは平面
的に重ならない領域に上層導電体膜としての画素電極１
５ａ〜１５ｃが形成されている。つまり、画素電極１５
ａ〜１５ｃの平面外形には凹部４１が形成され、画素電
極１５ａ〜１５ｃが被切断部分５２ａ、５２ｂ上に重な
らないようになっている。このため、事後的に不良部の
救済を行なうため被切断部分５２ａ、５２ｂにレーザ照
射などを行なう際、この画素電極１５ａ〜１５ｃがレー
ザ照射などの被切断部分５２ａ、５２ｂを切断する作業
の妨げとなることはない。

【０１１１】また、絶縁膜としての層間絶縁膜１０には
上下方向バイパス導電線としての遮光膜２４と導電線と
してのソース配線１２ａとの間に位置する領域にコンタ
クトホール３４が形成されている。コンタクトホール３
４の直径は約３μｍである。ソース配線１２ａは、この
コンタクトホール３４を介して遮光膜２４と接続されて
おり、このコンタクトホール３４上に位置する領域が第
１および第２の接続領域となっている。このため、第１
および第２のコンタクトホール３４の間に位置する領域
においては、ソース配線１２ａと遮光膜２４とが並列に
接続された二重回路が構成されている。このため、第１
および第２のコンタクトホール３４間に位置する領域に
おいてソース配線１２ａに断線などが発生しても、事後
的なレーザ照射などを行なうことなくこの断線部を迂回
するように遮光膜２４を介して、所定の信号をソース配
線１２ａに流すことが可能となる。

【０１１２】なお、図１５に示した液晶表示装置では、
ソース配線１２ａはコンタクトホール１１ａ上を通るよ
うに形成されている。

【０１１３】次に、図１６および１７を参照して、図１
５に示した半導体装置の製造工程を説明する。図１６お
よび１７は、図１５に示した液晶表示装置の製造工程を
説明するための平面模式図である。

【０１１４】まず、本発明の実施の形態１における半導
体装置の製造工程における図４、５および７、８に示し
た工程と基本的に同じ工程を実施して、図１６に示すよ
うな構造を得る。図１６は、図５に対応する。ただし、
遮光膜２４の位置（レジスト膜２８の位置）が図５に示
した工程とは異なる。

【０１１５】次に、本発明の実施の形態１における半導
体装置の製造工程における図６および９に示した工程と
基本的に同様の工程を実施して、図１７に示すような構
造を得る。図１７は図１６に対応する。図１７を参照し
て、層間絶縁膜１０にはコンタクトホール３４が形成さ
れている。そして、ソース配線１２ａはこのコンタクト
ホール３４を介して遮光膜２４と接続されている。ま
た、ソース配線１２ａには、バイパス導電線４２、バイ
パス接続導電線４９ａ、４９ｂが形成されている。

【０１１６】この後、本発明の実施の形態１と同様に、
図１５に示したような画素電極１５ａ〜１５ｃまでを形
成した後、電気的検査を実施する。

【０１１７】図１１において示した場合と同様に、ゲー
ト電極８ａのエッチング残部３２が残存する場合、図１
８に示すように、ソース配線１２ａの被切断部分５２
ａ、５２ｂにおいてレーザ照射により切断部３１ａ、３
１ｂを形成することにより（被切断部分５２ａ、５２ｂ
を切断することにより）、容易に不良部をソース配線１
２ａから分離できる。図１８は、図１５に示した液晶表
示装置において、欠陥部の復旧作業を行なった状態を説
明するための平面模式図である。また、バイパス導電線
４２が形成されているため、ソース線１２ａには正常な
信号を流すことができる。また、この被切断部分５２
ａ、５２ｂは、画素用薄膜電界効果トランジスタ３６の
導電領域と十分離れているので、この被切断部分５２
ａ、５２ｂの下に位置する領域では、ゲート電極８ａを
構成するクロム膜はその製造工程において２回のエッチ
ングを受ける。そのため、被切断部分５２ａ、５２ｂの
下に位置する領域に上記クロム膜はほとんど残存するこ
とは無い。

【０１１８】また、図１０に示したように、チャネル領
域６ａとゲート電極８ａとの間に位置するゲート絶縁膜
としての絶縁膜７において欠陥が発生した場合も、同様
の対応で液晶表示装置を救済できる。また、上述のよう
に、バイパスの分岐部分である２つのバイパス接続部５
０ａ、５０ｂと画素用薄膜電界効果トランジスタ３６の
ｎ⁺型不純物領域３ａ、３ｂとの間の距離Ｗ６、Ｗ７は
いずれも３μｍ以上となっているので、被切断部分５２
ａ、５２ｂに対して確実にレーザ照射を行うことができ
る。このため、ほとんどのゲート電極８ａとソース配線
１２ａとの短絡トラブルを修復できる。

【０１１９】また、図１８を参照して、ソース配線１２
ａに断線部３５が発生しても、上述のようにコンタクト
ホール３４を介してソース配線１２ａと遮光膜２４とが
電気的に接続された並列回路となっているので、通常の
信号をソース配線１２ａにて伝送できる。また、この
際、特にレーザ照射などの事後的な処理は必要無い。

【０１２０】さらに、ゲート電極８ａに起因する段差に
よってソース配線１２ａに断線などが発生しても、バイ
パス導電線４２が形成されているため、このゲート電極
８ａ上に位置する領域におけるソース配線１２ａの断線
が発生しても、このバイパス導電線４２を介して正常な
信号を伝送できる。

【０１２１】上記のような電気的検査および修復作業が
終了した後、本発明の実施の形態１と同様の工程を実施
することにより、図１５に示した液晶表示装置を得るこ
とができる。

【０１２２】図１９は、図１５に示した本発明の実施の
形態２の液晶表示装置の第１の変形例を説明するための
断面模式図であり、図１５に示した線分３００−３００
における断面模式図である。図１９を参照して、ソース
配線１２ａの被切断部分５２ａ、５２ｂ上に位置する領
域では、平坦化膜１３の上部表面に凹部３３が形成され
ている。このようにすれば、被切断部分５２ａ、５２ｂ
上において平坦化膜１３の膜厚を他の領域より薄くでき
るので、被切断部分５２ａ、５２ｂにレーザ照射を行う
場合、レーザ光を確実に被切断部分５２ａ、５２ｂに到
達させることができる。

【０１２３】図２０は、図１５に示した本発明の実施の
形態２の液晶表示装置の第２の変形例を示す平面模式図
である。図２０を参照して、液晶表示装置は、基本的に
は図１５に示した液晶表示装置と同様の構造を備える
が、バイパス接続部５０ｂは、ソース配線１２ａにおい
てコンタクトホール３４を介して遮光膜２４と接続され
た領域である。この場合、ソース配線１２ａに対してバ
イパス導電線４２と上下方向バイパス導電線としての遮
光膜２４とが形成された領域を連続して配置することが
可能となる。このため、バイパス導電線４２と遮光膜２
４とを用いて、ソース配線１２ａのほぼ全長にわたって
並列回路を形成することができる。すなわち、ほとんど
全ての範囲のソース配線１２ａを冗長とすることができ
る。

【０１２４】（実施の形態３）図２１は、本発明による
液晶表示装置の実施の形態３を示す平面模式図である。
図２１を参照して、液晶表示装置を説明する。

【０１２５】図２１を参照して、液晶表示装置は、基本
的には図１５に示した液晶表示装置と同様の構造を備え
るが、バイパス導電線４２（図１５参照）は形成されて
いない。そして、上層導電体膜としての画素電極１５ａ
〜１５ｃには、ゲート電極８ａとなる領域を挟むように
配置されたゲート導電線の被切断部分５３上に位置する
領域に、ゲート導電線と重なるように開口部４５が形成
されている。このようにすれば、画素用薄膜電界効果ト
ランジスタ３６のゲート電極８ａにおいて断線などが発
生した場合、開口部４５を介して事後的に被切断部分５
３にレーザ照射を行なうことができる。このレーザ照射
によりこの被切断部分５３を容易に切断できる。このた
め、不良の発生した画素用電界効果トランジスタ３６を
ゲート電極８ａとなる領域を含む導電線から容易に分離
することができる。

【０１２６】また、画素電極１５ａ〜１５ｃ開口部４５
下に位置する領域において、平坦化膜１３の上部表面に
は凹部が形成されている。このようにすれば、この被切
断部分５３上に位置する平坦化膜１３の膜厚を他の領域
の平坦化膜１３の膜厚より薄くできる。このため、開口
部４５を介して事後的に被切断部分５３にレーザ光を照
射する場合、確実にこの被切断部分５３にまでレーザ光
を到達させることができる。

【０１２７】なお、図２１に示した液晶表示装置では、
駆動回路領域において、ゲート電極８ａについての駆動
回路をこのゲート電極８ａを含む導電線の両側に配置し
て、この導電線の両端から制御信号を入力できるように
した。

【０１２８】図２２を参照して、図２１に示した液晶表
示装置の製造工程を説明する。図２２は、図２１に示し
た液晶表示装置の製造工程を説明するための平面模式図
である。

【０１２９】まず、本発明の実施の形態２と同様に、本
発明の実施の形態１における半導体装置の製造工程にお
ける図４、５および７、８に示した工程と基本的に同じ
工程を実施して、図１６に示すような構造を得る。

【０１３０】次に、本発明の実施の形態１における半導
体装置の製造工程における図６および９に示した工程と
基本的に同様の工程を実施して、図２２に示すような構
造を得る。図２２は図１７に対応する。図２２に示した
構造は、基本的には図１７に示した構造と同様である
が、ソース配線１２ａにバイパス導電線４２（図１７参
照）は形成されていない。この後、本発明の実施の形態
２と同様に、絶縁膜２１、平坦化膜１３および画素電極
１５ａ〜１５ｃを形成する。この画素電極１５ａ〜１５
ｃには、開口部４５が形成されている。その後、電気的
検査を実施する。

【０１３１】図１１において示した場合と同様に、ゲー
ト電極８ａのエッチング残部３２が残存してゲート電極
８ａとソース配線１２ａとが短絡する場合、図２３に示
すように、エッチング残部３２が存在する部分を挟むよ
うに配置されるゲート電極８ａの被切断部分５３にレー
ザ照射することにより、切断部４６を形成する。図２３
は、図２１に示した液晶表示装置において欠陥部の復旧
作業を行なった状態を説明するための平面模式図であ
る。この切断部４６により、エッチング残部３２が存在
する領域はゲート電極８ａから分離される。画素電極１
５ａ〜１５ｃにおいて開口部４５を形成しない場合に
は、被切断部分５３にレーザ光を照射して切断部４６を
形成しようとしても、このレーザ光の照射によって画素
電極１５ａ〜１５ｃとゲート電極８ａとが短絡するなど
の不具合が発生する。しかし、本発明のように、開口部
４５を画素電極１５ａ〜１５ｃに形成することによって
上述のような問題が発生することを防止できる。なお、
本発明の実施の形態３では、ゲート電極８ａの両端から
制御信号を入力しているので、上記のような切断部４６
を形成しても、他の領域における画素用薄膜電界効果ト
ランジスタ３６のゲート電極には正常な信号を伝送でき
る。

【０１３２】また、画素用薄膜電界効果トランジスタの
ゲート絶縁膜の欠陥によってソース配線１２ａとゲート
電極とが短絡した場合にも、同様の手法によってゲート
電極８ａを含む導電線から欠陥の発生した画素を分離す
ることができる。

【０１３３】また、ソース配線１２ａと遮光膜２４とが
コンタクトホール３４を介して並列に接続されているた
め、本発明の実施の形態２と同様の効果を得ることがで
きる。

【０１３４】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した実施の形態ではなくて特
許請求の範囲によって示され、特許請求の範囲と均等の
意味および範囲内でのすべての変更が含まれることが意
図される。

【０１３５】

【発明の効果】このように、本発明によれば、バイパス
回路を用いて信号の遅延などの問題を発生させることな
く配線の断線部を復旧することができ、また短絡などが
発生した薄膜電界効果トランジスタを他の正常な回路部
分から容易に分離することができる。この結果、半導体
装置および液晶表示装置において上記のような不良に起
因して製造歩留まりが低下することを有効に防止でき
る。

【図面の簡単な説明】

【図１】 本発明による液晶表示装置の実施の形態１を
示す平面模式図である。

【図２】 図１に示した液晶表示装置の断面模式図であ
る。

【図３】 図１に示した線分２００−２００における断
面模式図である。

【図４】 図１〜３に示した液晶表示装置の製造工程の
第１工程を説明するための平面模式図である。

【図５】 図１〜３に示した液晶表示装置の製造工程の
第２工程を説明するための平面模式図である。

【図６】 図１〜３に示した液晶表示装置の製造工程の
第３工程を説明するための平面模式図である。

【図７】 図４に示した線分１００−１００における断
面模式図である。

【図８】 図５に示した線分１００−１００における断
面模式図である。

【図９】 図６に示した線分１００−１００における断
面模式図である。

【図１０】 図１〜３に示した半導体装置において欠陥
発生部の復旧作業を行なった様子を説明するための平面
模式図である。

【図１１】 図１〜３に示した液晶表示装置において、
欠陥発生部の復旧作業を行なった状態を説明するための
平面模式図である。

【図１２】 図１〜３に示した液晶表示装置において、
欠陥発生部の復旧作業を行なった状態を説明するための
平面模式図である。

【図１３】 図１２に示した線分２００−２００におけ
る断面模式図である。

【図１４】 図１〜３に示した液晶表示装置の変形例を
説明するための断面模式図である。

【図１５】 本発明による液晶表示装置の実施の形態２
を示す平面模式図である。

【図１６】 図１５に示した液晶表示装置の製造工程の
第１工程を説明するための平面模式図である。

【図１７】 図１５に示した液晶表示装置の製造工程の
第２工程を説明するための平面模式図である。

【図１８】 図１５に示した液晶表示装置において、欠
陥部の復旧作業を行なった状態を説明するための平面模
式図である。

【図１９】 図１５に示した液晶表示装置の第１の変形
例を説明するための断面模式図である。

【図２０】 図１５に示した液晶表示装置の第２の変形
例を説明するための平面模式図である。

【図２１】 本発明による液晶表示装置の実施の形態３
を示す平面模式図である。

【図２２】 図２１に示した液晶表示装置の製造工程を
説明するための平面模式図である。

【図２３】 図２１に示した液晶表示装置において欠陥
部の復旧作業を行なった状態を説明するための平面模式
図である。

【図２４】 本発明の基礎となる液晶表示装置を示す平
面模式図である。

【図２５】 図２４に示した線分４００−４００におけ
る断面模式図である。

【図２６】 図２４に示した液晶表示装置の製造工程を
説明するための平面模式図である。

【図２７】 本発明の基礎となった液晶表示装置におけ
る問題点を説明するための平面模式図である。

【符号の説明】

１ ガラス基板、２ 下地膜、３ａ〜３ｅ ｎ⁺型不純
物領域、４ａ〜４ｆｎ^-型不純物領域、３ ポリシリコ
ン膜、６ａ〜６ｄ チャネル領域、７，２１絶縁膜、８
ａ，８ｃ，８ｄ ゲート電極、８ｂ 上電極、９ 下電
極、１０層間絶縁膜、１１ａ〜１１ｇ，１４，３４ コ
ンタクトホール、１２ａ ソース配線、１２ｂ〜１２ｅ
メタル配線、１３ 平坦化膜、１５ａ〜１５ｃ 画素
電極、１６ａ，１６ｂ 配向膜、１７ 上ガラス基板、
１８カラーフィルタ、１９対向電極、２０ 液晶、２
２，５２ａ，５２ｂ，５３ 被切断部分、２３ａ〜２３
ｅ 画素電極の平面外形における凹部、２４ 遮光膜、
２５ａ〜２５ｃ，２８ａ〜２８ｃ レジスト膜、２９
レーザ照射部、３０ ゲート絶縁膜の欠損部、３１，３
１ａ，３１ｂ レーザ照射による切断部、３２ ゲート
電極のエッチング残分、３３，４０，４１ 凹部、３５
ソース線の切断部、３６ 画素用薄膜電界効果トラン
ジスタ、３７ 容量、３８ ｐ型薄膜電界効果トランジ
スタ、３９ ｎ型薄膜電界効果トランジスタ、４２ バ
イパス導電線、４５ レーザ照射用の開口部、４６ レ
ーザ照射によるゲート電極の切断部、４８ 接続導電
線、４９ａ，４９ｂ バイパス接続導電線、５０ａ，５
０ｂ バイパス接続部、５１ 接続部、５４ 接続部。

フロントページの続き (72)発明者 小松 紀和 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 Ｆターム(参考） 2H092 GA29 GA59 HA06 JA25 JA46 KA04 KA05 KB04 KB25 MA05 MA47 NA15 NA29 PA06 5C094 AA04 AA42 AA43 AA48 BA03 BA43 CA19 CA24 DA09 DA13 DB01 DB04 DB10 EA04 EA05 EA10 EB02 ED03 ED15 FA01 FA02 FB12 FB14 FB15 GB10 5F033 GG03 HH08 HH17 HH38 JJ01 JJ08 JJ17 JJ38 KK04 LL04 MM08 NN06 QQ59 QQ65 RR04 RR06 SS04 SS15 TT02 UU05 VV15 XX36 5F110 AA27 BB02 BB04 CC02 DD02 DD13 DD14 DD17 EE04 EE36 EE37 EE44 FF02 FF30 GG02 GG13 GG45 HL03 HL04 HL06 HL12 HL14 HL23 HM15 HM17 HM19 NN02 NN04 NN23 NN24 NN27 NN35 NN46 NN54 NN72 PP03 QQ08 QQ19 QQ25

Claims (26)

【特許請求の範囲】
1. 【請求項１】 基板上に形成され、チャネル領域と、そ
   のチャネル領域に隣接する導電領域とを含むトップゲー
   ト型の薄膜電界効果トランジスタと、 前記薄膜電界効果トランジスタの上に形成され、上部表
   面を有し、前記導電領域の表面を露出させるコンタクト
   ホールが形成されている絶縁膜と、 前記絶縁膜の上部表面上において、前記薄膜電界効果ト
   ランジスタの導電領域と平面的に重ならない領域に形成
   された導電線と、 前記導電領域と電気的に接続され、前記コンタクトホー
   ルの内部から前記絶縁膜の上部表面における前記導電線
   に隣接する領域にまで延在し、前記導電線と電気的に接
   続された接続導電線とを備える半導体装置。
2. 【請求項２】 前記接続導電線は、前記絶縁膜の上部表
   面上において前記薄膜電界効果トランジスタの位置する
   領域と平面的に重ならない領域に位置する被切断部分を
   含む、請求項１に記載の半導体装置。
3. 【請求項３】 基板上に形成され、チャネル領域と、そ
   のチャネル領域に隣接する導電領域とを含むトップゲー
   ト型の薄膜電界効果トランジスタと、 前記薄膜電界効果トランジスタの上に形成され、上部表
   面を有し、前記導電領域の表面を露出させるコンタクト
   ホールが形成されている絶縁膜と、 前記絶縁膜の上部表面上に形成され、前記コンタクトホ
   ールを介して前記導電領域と接続された接続部を有する
   導電線と、 前記導電線と並列に配置されたバイパス導電線と、 前記導電線の接続部を挟むように配置された前記導電線
   における２つのバイパス接続部と前記バイパス導電線と
   を接続する第１および第２のバイパス接続導電線とを備
   える、半導体装置。
4. 【請求項４】 前記２つのバイパス接続部と前記接続部
   との間に位置する前記導電線の部分は、前記薄膜電界効
   果トランジスタの導電領域と平面的に重ならない領域に
   位置する被切断部分を含む、請求項３に記載の半導体装
   置。
5. 【請求項５】 前記絶縁膜下において、前記導電線に沿
   って延びるように形成され、前記薄膜電界効果トランジ
   スタとは間隔を隔てて形成された上下方向バイパス導電
   線を備える、請求項１〜４のいずれか１項に記載の半導
   体装置。
6. 【請求項６】 前記導電線上に形成され、上部表面を有
   する上層絶縁膜を備え、 前記導電線における前記上下方向バイパス導電線と重な
   る領域上では、前記上層絶縁膜の上部表面に凹部が形成
   されている、請求項５に記載の半導体装置。
7. 【請求項７】 前記被切断部分上に形成された上層絶縁
   膜と、 前記上層絶縁膜上において、前記被切断部分とは平面的
   に重ならない領域に形成された上層導電体膜とを備え
   る、請求項２または４に記載の半導体装置。
8. 【請求項８】 前記絶縁膜下において、前記導電線に沿
   って延びるように形成され、前記薄膜電界効果トランジ
   スタとは間隔を隔てて形成された上下方向バイパス導電
   線を備える、請求項７に記載の半導体装置。
9. 【請求項９】 前記導電線における前記上下方向バイパ
   ス導電線と重なる領域上では、前記上層絶縁膜の上部表
   面に凹部が形成されている、請求項８に記載の半導体装
   置。
10. 【請求項１０】 基板上に形成され、チャネル領域と、
    そのチャネル領域に隣接する導電領域とを含むトップゲ
    ート型の薄膜電界効果トランジスタと、 前記薄膜電界効果トランジスタの上に形成され、上部表
    面を有し、前記導電領域の表面を露出させるコンタクト
    ホールが形成されている絶縁膜と、 前記絶縁膜の上部表面上に形成され、前記コンタクトホ
    ールを介して前記導電領域と接続された接続部を有する
    導電線と、 前記絶縁膜下において、前記導電線に沿って延びるよう
    に形成され、前記薄膜電界効果トランジスタとは間隔を
    隔てて形成された上下方向バイパス導電線を備える半導
    体装置。
11. 【請求項１１】 前記導電線はアルミニウムを主成分と
    する金属を含む、請求項５、６、８〜１０に記載の半導
    体装置。
12. 【請求項１２】 前記薄膜電界効果トランジスタはゲー
    ト電極を含み、 前記上下方向バイパス導電線は前記ゲート電極と同一の
    材料からなる、請求項５、６、８〜１１のいずれか１項
    に記載の半導体装置。
13. 【請求項１３】 前記絶縁膜には、前記上下方向バイパ
    ス導電線と前記導電線との間に位置する領域に第１およ
    び第２のコンタクトホールが形成され、前記上下方向バ
    イパス導電線と前記導電線とは、前記第１および第２の
    コンタクトホールを介して電気的に接続されている、請
    求項５、６、８〜１２のいずれか１項に記載の半導体装
    置。
14. 【請求項１４】 基板上に形成され、薄膜電界効果トラ
    ンジスタのゲート電極となる領域を含むゲート導電線
    と、 前記ゲート導電線上に形成され、上部表面を有する絶縁
    膜と、 前記絶縁膜の上部表面上に形成された上層導電体膜とを
    備え、 前記上層導電体膜は、前記ゲート導電線上に重なるよう
    に配置された開口部を含む、半導体装置。
15. 【請求項１５】 前記上層導電体膜の開口部下に位置す
    る領域において、前記絶縁膜の上部表面には凹部が形成
    されている、請求項１４に記載の半導体装置。
16. 【請求項１６】 基板上に形成され、導電領域を含むト
    ップゲート型の薄膜電界効果トランジスタと、 前記導電領域上に形成され、前記導電領域の表面を露出
    させるコンタクトホールが形成された絶縁膜と、 前記絶縁膜上に形成され、前記コンタクトホールを介し
    て前記導電領域と接続された接続部を有する導電線と、 前記導電線に沿って延びるとともに、前記導電線の上方
    または下方のいずれかにおいて前記導電線と間隔をへだ
    てて形成されている上下方向バイパス導電線とを備え
    る、半導体装置。
17. 【請求項１７】 前記導電線上に形成され、上部表面を
    有する上層絶縁膜を備え、 前記導電線の前記上下方向バイパス導電線と重なる領域
    上では、前記上層絶縁膜の上部表面に凹部が形成されて
    いる、請求項１６に記載の半導体装置。
18. 【請求項１８】 前記導電線は、第１の接続領域と、こ
    の第１の接続領域と間隔をへだてて位置する第２の接続
    領域とにおいて前記上下方向バイパス導電線と電気的に
    接続されている、請求項１６または１７に記載の半導体
    装置。
19. 【請求項１９】 前記導電線と並列に配置されたバイパ
    ス導電線と、 前記導電線の接続部を挟むように配置された前記導電線
    における２つのバイパス接続部と前記バイパス導電線と
    を接続する第１および第２のバイパス接続導電線とを備
    え、 前記２つのバイパス接続部のうちの一方は、前記導電線
    における前記第１または第２の接続領域である、請求項
    １８に記載の半導体装置。
20. 【請求項２０】 前記薄膜電界効果トランジスタのゲー
    ト電極となる領域を含むゲート導電線と、 前記ゲート導電線上に形成され、上部表面を有する上層
    絶縁膜と、 前記上層絶縁膜の上部表面上に形成された上層導電体膜
    とを備え、 前記上層導電体膜は、前記ゲート導電線と重なる領域に
    配置された開口部を含む、請求項１６〜１９のいずれか
    １項に記載の半導体装置。
21. 【請求項２１】 請求項１〜２０のいずれか１項に記載
    の半導体装置を備える液晶表示装置。
22. 【請求項２２】 基板上に、チャネル領域と、そのチャ
    ネル領域に隣接する導電領域とを含むトップゲート型の
    薄膜電界効果トランジスタを形成する工程と、 前記薄膜電界効果トランジスタの上において、前記導電
    領域の表面を露出させるコンタクトホールが形成され、
    かつ、上部表面を有する絶縁膜を形成する工程と、 前記絶縁膜の上部表面上において、前記薄膜電界効果ト
    ランジスタの導電領域と平面的に重ならない領域に位置
    する導電線と、前記導電領域と電気的に接続され、前記
    コンタクトホールの内部から前記絶縁膜の上部表面にお
    ける前記導電線に隣接する領域にまで延在し、前記導電
    線と電気的に接続された接続導電線とを形成する工程と
    を備える、半導体装置の製造方法。
23. 【請求項２３】 基板上に、チャネル領域と、そのチャ
    ネル領域に隣接する導電領域とを含むトップゲート型の
    薄膜電界効果トランジスタを形成する工程と、 前記薄膜電界効果トランジスタの上において、前記導電
    領域の表面を露出させるコンタクトホールが形成され、
    かつ、上部表面を有する絶縁膜を形成する工程と、 前記絶縁膜の上部表面上において、前記コンタクトホー
    ルを介して前記導電領域と接続された接続部を有する導
    電線と、前記導電線と並列に配置されたバイパス導電線
    と、前記バイパス導電線と前記導電線の接続部を挟むよ
    うに配置された前記導電線における２つのバイパス接続
    部とを接続するための第１および第２のバイパス接続導
    電線とを形成する工程とを備える、半導体装置の製造方
    法。
24. 【請求項２４】 基板上に、薄膜電界効果トランジスタ
    のゲート電極となる領域を含むゲート導電線を形成する
    工程と、 前記ゲート導電線上において、上部表面を有する絶縁膜
    を形成する工程と、 前記絶縁膜の上部表面上に、前記ゲート導電線と重なる
    ように配置された開口部を含む上層導電体膜を形成する
    工程とを備える、半導体装置の製造方法。
25. 【請求項２５】 基板上に、導電領域を含むトップゲー
    ト型の薄膜電界効果トランジスタを形成する工程と、 前記薄膜電界効果トランジスタの上に、前記導電領域の
    表面を露出させるコンタクトホールが形成された絶縁膜
    を形成する工程と、 前記絶縁膜上に、前記コンタクトホールを介して前記導
    電領域と接続された導電線を形成する工程と、前記導電
    線に沿って延びるとともに、前記導電線の上方または下
    方のいずれかにおいて前記導電線と間隔をへだてて上下
    方向バイパス導電線を形成する工程とを備える、半導体
    装置の製造方法。
26. 【請求項２６】 請求項２２〜２５のいずれか１項に記
    載の半導体装置の製造方法を用いる液晶表示装置の製造
    方法。