JP2001177103A - 薄膜半導体装置及び表示装置とその製造方法 - Google Patents
薄膜半導体装置及び表示装置とその製造方法Info
- Publication number
- JP2001177103A JP2001177103A JP36118699A JP36118699A JP2001177103A JP 2001177103 A JP2001177103 A JP 2001177103A JP 36118699 A JP36118699 A JP 36118699A JP 36118699 A JP36118699 A JP 36118699A JP 2001177103 A JP2001177103 A JP 2001177103A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- thin film
- layer
- wiring layer
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 148
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000010410 layer Substances 0.000 claims abstract description 148
- 239000010408 film Substances 0.000 claims abstract description 66
- 239000002344 surface layer Substances 0.000 claims abstract description 48
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 239000002184 metal Substances 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229910052782 aluminium Inorganic materials 0.000 claims description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 19
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 17
- 229910052750 molybdenum Inorganic materials 0.000 claims description 17
- 239000011733 molybdenum Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 15
- 239000002356 single layer Substances 0.000 claims description 14
- 238000002844 melting Methods 0.000 claims description 13
- 230000008018 melting Effects 0.000 claims description 13
- 239000011159 matrix material Substances 0.000 claims description 11
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 10
- 229910052804 chromium Inorganic materials 0.000 claims description 10
- 239000011651 chromium Substances 0.000 claims description 10
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 239000010937 tungsten Substances 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000005224 laser annealing Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000382 optic material Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 薄膜半導体装置に形成された配線の段切れ不
良を防止するとともに電気抵抗を下げる。 【解決手段】 薄膜半導体装置は、ボトムゲート型の薄
膜トランジスタＴＦＴを絶縁性の基板の上に集積形成し
たものであり、基板に形成された下側のゲート配線２
と、ゲート配線２と同電位で且つ同時にパタニングされ
たゲート電極５と、ゲート配線２及びゲート電極５の上
に形成された絶縁膜と、絶縁膜の上に形成され薄膜トラ
ンジスタＴＦＴの素子領域を構成する半導体薄膜４と、
半導体薄膜４の上に形成された層間膜と、層間膜の上に
形成されコンタクトホールを介して薄膜トランジスタＴ
ＦＴに接続する上側の信号配線３とを含む。ここで、ゲ
ート配線２は、その厚みがゲート電極５より大きく、電
気抵抗を低く押さえている。又、ゲート配線２は、表層
ＳＬが内層ＩＬを被覆した階段構造になっており、段切
れの原因となる段差を緩和している。
良を防止するとともに電気抵抗を下げる。 【解決手段】 薄膜半導体装置は、ボトムゲート型の薄
膜トランジスタＴＦＴを絶縁性の基板の上に集積形成し
たものであり、基板に形成された下側のゲート配線２
と、ゲート配線２と同電位で且つ同時にパタニングされ
たゲート電極５と、ゲート配線２及びゲート電極５の上
に形成された絶縁膜と、絶縁膜の上に形成され薄膜トラ
ンジスタＴＦＴの素子領域を構成する半導体薄膜４と、
半導体薄膜４の上に形成された層間膜と、層間膜の上に
形成されコンタクトホールを介して薄膜トランジスタＴ
ＦＴに接続する上側の信号配線３とを含む。ここで、ゲ
ート配線２は、その厚みがゲート電極５より大きく、電
気抵抗を低く押さえている。又、ゲート配線２は、表層
ＳＬが内層ＩＬを被覆した階段構造になっており、段切
れの原因となる段差を緩和している。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜半導体装置及び
表示装置とその製造方法に関する。より詳しくは、薄膜
半導体装置に集積形成されるボトムゲート型の薄膜トラ
ンジスタのゲート電極並びにゲート配線構造に関する。
表示装置とその製造方法に関する。より詳しくは、薄膜
半導体装置に集積形成されるボトムゲート型の薄膜トラ
ンジスタのゲート電極並びにゲート配線構造に関する。
【０００２】
【従来の技術】ボトムゲート構造の薄膜トランジスタを
集積形成した薄膜半導体装置や表示装置は、例えば特開
平１１−１５３８０８号公報、特開平１１−２５８６３
３号公報、特開平１１−２５９０１６号公報などに開示
されている。この種の薄膜半導体装置は、絶縁性の基板
に形成されたゲート配線や補助容量配線などの下側配線
と、これに同電位で且つ同時にパタニングされたゲート
電極と、下側配線及びゲート電極の上に形成されたゲー
ト絶縁膜と、ゲート絶縁膜の上に形成され薄膜トランジ
スタの素子領域を構成する半導体薄膜と、半導体薄膜の
上に形成された層間絶縁膜と、層間絶縁膜の上に形成さ
れコンタクトホールを介して薄膜トランジスタに接続す
る信号配線などの上側配線を含んでいる。
集積形成した薄膜半導体装置や表示装置は、例えば特開
平１１−１５３８０８号公報、特開平１１−２５８６３
３号公報、特開平１１−２５９０１６号公報などに開示
されている。この種の薄膜半導体装置は、絶縁性の基板
に形成されたゲート配線や補助容量配線などの下側配線
と、これに同電位で且つ同時にパタニングされたゲート
電極と、下側配線及びゲート電極の上に形成されたゲー
ト絶縁膜と、ゲート絶縁膜の上に形成され薄膜トランジ
スタの素子領域を構成する半導体薄膜と、半導体薄膜の
上に形成された層間絶縁膜と、層間絶縁膜の上に形成さ
れコンタクトホールを介して薄膜トランジスタに接続す
る信号配線などの上側配線を含んでいる。
【０００３】
【発明が解決しようとする課題】ボトムゲート構造の薄
膜トランジスタは、ゲート電極の上にゲート絶縁膜を介
して半導体薄膜を重ねた積層になっている。ここで、半
導体薄膜はレーザ光の照射により結晶化された多結晶シ
リコンなどからなる。所謂、レーザアニールは比較的低
温で特性の良好な多結晶シリコンが得られる為、低温多
結晶シリコン薄膜トランジスタを製造する上で重要なプ
ロセス技術になっている。但し、レーザ光を照射すると
基板は瞬間的ではあるが１０００℃を超える高温になる
為、ゲート電極やゲート配線などは耐熱性に優れた高融
点金属が用いられる。しかし、高融点金属を用いると、
表示装置の画面サイズの大型化や高精細化に伴い、ゲー
ト配線の電気抵抗が問題となってくる。電気抵抗が高い
とゲート配線の時定数が増大化し、ゲートパルスの伝達
遅延を招く為、画面の左右にシェーディングなどが現れ
表示特性の低下をもたらす。この為、なるべく電気抵抗
の低い金属材料が用いられる。更に画面の大型化が進む
と、電気抵抗を下げる為ゲート配線の膜厚を大きくする
必要がある。
膜トランジスタは、ゲート電極の上にゲート絶縁膜を介
して半導体薄膜を重ねた積層になっている。ここで、半
導体薄膜はレーザ光の照射により結晶化された多結晶シ
リコンなどからなる。所謂、レーザアニールは比較的低
温で特性の良好な多結晶シリコンが得られる為、低温多
結晶シリコン薄膜トランジスタを製造する上で重要なプ
ロセス技術になっている。但し、レーザ光を照射すると
基板は瞬間的ではあるが１０００℃を超える高温になる
為、ゲート電極やゲート配線などは耐熱性に優れた高融
点金属が用いられる。しかし、高融点金属を用いると、
表示装置の画面サイズの大型化や高精細化に伴い、ゲー
ト配線の電気抵抗が問題となってくる。電気抵抗が高い
とゲート配線の時定数が増大化し、ゲートパルスの伝達
遅延を招く為、画面の左右にシェーディングなどが現れ
表示特性の低下をもたらす。この為、なるべく電気抵抗
の低い金属材料が用いられる。更に画面の大型化が進む
と、電気抵抗を下げる為ゲート配線の膜厚を大きくする
必要がある。
【０００４】しかしながら、製造技術の観点から見る
と、ゲート配線の膜厚が厚くなる程ゲート絶縁膜のステ
ップカバレージが悪くなり、層間ショートの原因ともな
っていた。即ち、ゲート配線の膜厚が大きくなると絶縁
性の基板の表面に大きな段差が生じる。この段差は、薄
いゲート絶縁膜によっては平坦化できない。この上に、
半導体薄膜や信号配線が形成されると、ステップカバレ
ージが十分でない部分で、下側配線と上側配線との間に
短絡欠陥が生じる。この層間ショートは良好な品質の大
型表示装置を高歩留りで製造する上で大きな障害となっ
ていた。従来の製造技術では、画面の大型化に伴うゲー
ト配線の低抵抗化の必要性と、歩留りの向上に必要なゲ
ート配線の薄膜化を両立させることが困難であった。
と、ゲート配線の膜厚が厚くなる程ゲート絶縁膜のステ
ップカバレージが悪くなり、層間ショートの原因ともな
っていた。即ち、ゲート配線の膜厚が大きくなると絶縁
性の基板の表面に大きな段差が生じる。この段差は、薄
いゲート絶縁膜によっては平坦化できない。この上に、
半導体薄膜や信号配線が形成されると、ステップカバレ
ージが十分でない部分で、下側配線と上側配線との間に
短絡欠陥が生じる。この層間ショートは良好な品質の大
型表示装置を高歩留りで製造する上で大きな障害となっ
ていた。従来の製造技術では、画面の大型化に伴うゲー
ト配線の低抵抗化の必要性と、歩留りの向上に必要なゲ
ート配線の薄膜化を両立させることが困難であった。
【０００５】一般に、ゲート電極はゲート配線や補助容
量配線などの下側配線と同層の材料で形成されている。
ゲート配線の厚みが大きくなるとゲート電極の厚みも必
然的に増大する。このゲート電極の厚膜化はレーザアニ
ールによる半導体薄膜の結晶化に悪影響を与えている。
ゲート電極の膜厚が増大すると、熱力学的にはレーザ光
の照射時シリコン層に対する吸熱部となる金属の熱容量
が増すことになり、効率的にシリコンを加熱することが
困難になる。シリコンからの放熱量を補う為過剰なエネ
ルギーを供給すると、結晶化されたシリコンの薄膜に欠
陥が生じるなどの問題が発生する。
量配線などの下側配線と同層の材料で形成されている。
ゲート配線の厚みが大きくなるとゲート電極の厚みも必
然的に増大する。このゲート電極の厚膜化はレーザアニ
ールによる半導体薄膜の結晶化に悪影響を与えている。
ゲート電極の膜厚が増大すると、熱力学的にはレーザ光
の照射時シリコン層に対する吸熱部となる金属の熱容量
が増すことになり、効率的にシリコンを加熱することが
困難になる。シリコンからの放熱量を補う為過剰なエネ
ルギーを供給すると、結晶化されたシリコンの薄膜に欠
陥が生じるなどの問題が発生する。
【０００６】
【課題を解決する為の手段】上述した従来の技術の課題
を解決する為に以下の第一の手段を講じた。即ち、薄膜
トランジスタを絶縁性の基板の上に集積形成した薄膜半
導体装置であって、該基板に形成された下側配線と、該
下側配線と同電位で且つ同時にパタニングされたゲート
電極と、該下側配線及びゲート電極の上に形成された絶
縁膜と、該絶縁膜の上に形成され薄膜トランジスタの素
子領域を構成する半導体薄膜と、該半導体薄膜の上に形
成された層間膜と、該層間膜の上に形成されコンタクト
ホールを介して薄膜トランジスタに接続する上側配線と
を含み、前記ゲート電極は、その厚みが前記下側配線よ
り小さいことを特徴とする。具体的には、前記ゲート電
極及び下側配線は共に層構造を有し、前記ゲート電極を
構成する層の数が、前記下側配線を構成する層の数より
少ない。さらに具体的には、前記ゲート電極は表層のみ
からなる単層構造を有し、前記下側配線は該表層の下に
内層を重ねた多層構造を有する。この場合、内層は表層
に比べて電気抵抗が低い金属からなり、表層は内層に比
べて融点が高い金属からなる。例えば、内層はアルミニ
ウムを主体とする金属からなり、表層はモリブデン、タ
ンタル、タングステン及びクロムから選択された金属か
らなる。好ましくは、前記半導体薄膜は、レーザ光の照
射により結晶化された多結晶シリコンからなる。
を解決する為に以下の第一の手段を講じた。即ち、薄膜
トランジスタを絶縁性の基板の上に集積形成した薄膜半
導体装置であって、該基板に形成された下側配線と、該
下側配線と同電位で且つ同時にパタニングされたゲート
電極と、該下側配線及びゲート電極の上に形成された絶
縁膜と、該絶縁膜の上に形成され薄膜トランジスタの素
子領域を構成する半導体薄膜と、該半導体薄膜の上に形
成された層間膜と、該層間膜の上に形成されコンタクト
ホールを介して薄膜トランジスタに接続する上側配線と
を含み、前記ゲート電極は、その厚みが前記下側配線よ
り小さいことを特徴とする。具体的には、前記ゲート電
極及び下側配線は共に層構造を有し、前記ゲート電極を
構成する層の数が、前記下側配線を構成する層の数より
少ない。さらに具体的には、前記ゲート電極は表層のみ
からなる単層構造を有し、前記下側配線は該表層の下に
内層を重ねた多層構造を有する。この場合、内層は表層
に比べて電気抵抗が低い金属からなり、表層は内層に比
べて融点が高い金属からなる。例えば、内層はアルミニ
ウムを主体とする金属からなり、表層はモリブデン、タ
ンタル、タングステン及びクロムから選択された金属か
らなる。好ましくは、前記半導体薄膜は、レーザ光の照
射により結晶化された多結晶シリコンからなる。
【０００７】又、上述した従来の技術の課題を解決する
為、以下の第二の手段を講じた。即ち、薄膜トランジス
タを絶縁性の基板の上に集積形成した薄膜半導体装置で
あって、該基板に形成された下側配線と、該下側配線に
接続したゲート電極と、該下側配線及びゲート電極の上
に形成された絶縁膜と、該絶縁膜の上に形成され薄膜ト
ランジスタの素子領域を構成する半導体薄膜と、該半導
体薄膜の上に形成された層間膜と、該層間膜の上に形成
されコンタクトホールを介して薄膜トランジスタに接続
する上側配線とを含み、前記下側配線は第一の配線層に
少なくとも第二の配線層を重ねた多層構造を有し、第二
の配線層の幅寸法を第一の配線層の幅寸法より大きく設
定して、第二の配線層が第一の配線層を覆い、第一の配
線層の端部から幅方向外側に余った第二の配線層の端部
までの寸法が、第二の配線層の厚み寸法より大きいこと
を特徴とする。好ましくは、第一の配線層は第二の配線
層に比べて電気抵抗が低い金属からなり、第二の配線層
は第一の配線層に比べて融点が高い金属からなる。例え
ば、第一の配線層ははアルミニウムを主体とする金属か
らなり、第二の配線層はモリブデン、タンタル、タング
ステン及びクロムから選択された金属からなる。応用例
では、前記下側配線は第一の配線層に少なくとも第二の
配線層を重ねた多層構造を有するのに対し、前記ゲート
電極は第二の配線層のみからなる単層構造を有する。
又、前記半導体薄膜は、レーザ光の照射により結晶化さ
れた多結晶シリコンからなる。
為、以下の第二の手段を講じた。即ち、薄膜トランジス
タを絶縁性の基板の上に集積形成した薄膜半導体装置で
あって、該基板に形成された下側配線と、該下側配線に
接続したゲート電極と、該下側配線及びゲート電極の上
に形成された絶縁膜と、該絶縁膜の上に形成され薄膜ト
ランジスタの素子領域を構成する半導体薄膜と、該半導
体薄膜の上に形成された層間膜と、該層間膜の上に形成
されコンタクトホールを介して薄膜トランジスタに接続
する上側配線とを含み、前記下側配線は第一の配線層に
少なくとも第二の配線層を重ねた多層構造を有し、第二
の配線層の幅寸法を第一の配線層の幅寸法より大きく設
定して、第二の配線層が第一の配線層を覆い、第一の配
線層の端部から幅方向外側に余った第二の配線層の端部
までの寸法が、第二の配線層の厚み寸法より大きいこと
を特徴とする。好ましくは、第一の配線層は第二の配線
層に比べて電気抵抗が低い金属からなり、第二の配線層
は第一の配線層に比べて融点が高い金属からなる。例え
ば、第一の配線層ははアルミニウムを主体とする金属か
らなり、第二の配線層はモリブデン、タンタル、タング
ステン及びクロムから選択された金属からなる。応用例
では、前記下側配線は第一の配線層に少なくとも第二の
配線層を重ねた多層構造を有するのに対し、前記ゲート
電極は第二の配線層のみからなる単層構造を有する。
又、前記半導体薄膜は、レーザ光の照射により結晶化さ
れた多結晶シリコンからなる。
【０００８】第一の手段によれば、ボトムゲート型の薄
膜トランジスタのゲート電極は、その厚みがゲート配線
や補助容量配線などの下側配線より小さく設定されてい
る。ゲート電極が薄い分レーザ光を照射した時の放熱量
が少なくなる為、レーザ光のエネルギーを有効に半導体
薄膜の結晶化に利用できる。一方、ゲート配線や補助容
量配線などの下側配線は十分な厚みを取れるので電気抵
抗を低く抑えることができ、画面が大型化しても時定数
の増大化を防ぐことが可能である。又、本発明の第二の
手段によれば、ゲート配線や容量配線などの下側配線は
比較的低抵抗の第一の配線層の上に耐熱性の優れた第二
の配線層を重ねた多層構造を有する。第二の配線層（表
層）の幅寸法を第一の配線層（内層）の幅寸法より大き
く設定して、表層が内層を完全に覆う様にしている。更
に、内層の端部から幅方向外側に出た表層の端部までの
寸法が、表層の厚み寸法より大きく設定されている。こ
の様に、表層と内層を重ねて断面構造を段階状にするこ
とで下側配線の段差を緩和し、層間ショートを防ぐこと
が可能になる。層間ショートを抑制することにより歩留
りの改善が見込まれる。加えて、内層として比較的低抵
抗の金属材料を用いることで下側配線全体の電気抵抗を
抑制することが可能である。
膜トランジスタのゲート電極は、その厚みがゲート配線
や補助容量配線などの下側配線より小さく設定されてい
る。ゲート電極が薄い分レーザ光を照射した時の放熱量
が少なくなる為、レーザ光のエネルギーを有効に半導体
薄膜の結晶化に利用できる。一方、ゲート配線や補助容
量配線などの下側配線は十分な厚みを取れるので電気抵
抗を低く抑えることができ、画面が大型化しても時定数
の増大化を防ぐことが可能である。又、本発明の第二の
手段によれば、ゲート配線や容量配線などの下側配線は
比較的低抵抗の第一の配線層の上に耐熱性の優れた第二
の配線層を重ねた多層構造を有する。第二の配線層（表
層）の幅寸法を第一の配線層（内層）の幅寸法より大き
く設定して、表層が内層を完全に覆う様にしている。更
に、内層の端部から幅方向外側に出た表層の端部までの
寸法が、表層の厚み寸法より大きく設定されている。こ
の様に、表層と内層を重ねて断面構造を段階状にするこ
とで下側配線の段差を緩和し、層間ショートを防ぐこと
が可能になる。層間ショートを抑制することにより歩留
りの改善が見込まれる。加えて、内層として比較的低抵
抗の金属材料を用いることで下側配線全体の電気抵抗を
抑制することが可能である。
【０００９】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図１は本発明に係る薄膜半導
体装置の実施形態の一例を示す模式図である。尚、本薄
膜半導体装置はボトムゲート構造の薄膜トランジスタに
加え画素電極を含んでおり、所謂アクティブマトリクス
型の表示装置の駆動基板として用いられる。（Ａ）は特
に一画素分の平面図を表わしている。図示する様に、本
薄膜半導体装置はガラスなどからなる絶縁性の基板の上
にボトムゲート構造の薄膜トランジスタＴＦＴを集積形
成したものである。基板の表面には行方向（Ｘ方向）に
沿ってゲート配線２や補助容量配線２０を含む下側配線
が形成されている。又、ゲート電極５がゲート配線２と
同電位で且つ同時にパタニングされている。本実施形態
の場合薄膜トランジスタはダブルゲート構造を有し、ゲ
ート電極５は二本になっている。ゲート配線２、補助容
量配線２０及びゲート電極５を被覆する様に絶縁膜が形
成されている。特に、ゲート電極５の上に形成された絶
縁膜の部分がゲート絶縁膜となる。更に、絶縁膜の上に
薄膜トランジスタＴＦＴの素子領域を構成する半導体薄
膜４が形成されている。本実施形態の場合、半導体薄膜
４はレーザ光の照射によって結晶化された多結晶シリコ
ンからなる。半導体薄膜４の一部は補助容量配線２０の
下に延設されており、補助容量Ｃｓを形成する。半導体
薄膜４の上には、層間絶縁膜を介して列状の信号配線３
を含む上側配線が形成されている。信号配線３は層間絶
縁膜に開口したソース側コンタクトホールを介して薄膜
トランジスタＴＦＴのソース領域に電気接続している。
以上の説明から明らかな様に、信号配線３は列方向（Ｙ
方向）に延設され、ゲート配線２は行方向（Ｘ方向）に
延設されている。両配線の交差部に薄膜トランジスタＴ
ＦＴが形成される。更に、信号配線３の上には平坦化層
を介して画素電極１０が形成されている。この画素電極
１０はコンタクトホールを介して薄膜トランジスタＴＦ
Ｔのドレイン領域に電気接続している。透過型の表示装
置を作る場合には、画素電極１０はＩＴＯなどの透明導
電膜を用いる。反射型の表示装置の場合には、画素電極
１０としてアルミニウムや銀などの金属材料を用いる。
の形態を詳細に説明する。図１は本発明に係る薄膜半導
体装置の実施形態の一例を示す模式図である。尚、本薄
膜半導体装置はボトムゲート構造の薄膜トランジスタに
加え画素電極を含んでおり、所謂アクティブマトリクス
型の表示装置の駆動基板として用いられる。（Ａ）は特
に一画素分の平面図を表わしている。図示する様に、本
薄膜半導体装置はガラスなどからなる絶縁性の基板の上
にボトムゲート構造の薄膜トランジスタＴＦＴを集積形
成したものである。基板の表面には行方向（Ｘ方向）に
沿ってゲート配線２や補助容量配線２０を含む下側配線
が形成されている。又、ゲート電極５がゲート配線２と
同電位で且つ同時にパタニングされている。本実施形態
の場合薄膜トランジスタはダブルゲート構造を有し、ゲ
ート電極５は二本になっている。ゲート配線２、補助容
量配線２０及びゲート電極５を被覆する様に絶縁膜が形
成されている。特に、ゲート電極５の上に形成された絶
縁膜の部分がゲート絶縁膜となる。更に、絶縁膜の上に
薄膜トランジスタＴＦＴの素子領域を構成する半導体薄
膜４が形成されている。本実施形態の場合、半導体薄膜
４はレーザ光の照射によって結晶化された多結晶シリコ
ンからなる。半導体薄膜４の一部は補助容量配線２０の
下に延設されており、補助容量Ｃｓを形成する。半導体
薄膜４の上には、層間絶縁膜を介して列状の信号配線３
を含む上側配線が形成されている。信号配線３は層間絶
縁膜に開口したソース側コンタクトホールを介して薄膜
トランジスタＴＦＴのソース領域に電気接続している。
以上の説明から明らかな様に、信号配線３は列方向（Ｙ
方向）に延設され、ゲート配線２は行方向（Ｘ方向）に
延設されている。両配線の交差部に薄膜トランジスタＴ
ＦＴが形成される。更に、信号配線３の上には平坦化層
を介して画素電極１０が形成されている。この画素電極
１０はコンタクトホールを介して薄膜トランジスタＴＦ
Ｔのドレイン領域に電気接続している。透過型の表示装
置を作る場合には、画素電極１０はＩＴＯなどの透明導
電膜を用いる。反射型の表示装置の場合には、画素電極
１０としてアルミニウムや銀などの金属材料を用いる。
【００１０】（Ｂ）は、（Ａ）に示したＹ−Ｙ方向に沿
った断面図であり、特にゲート電極５、ゲート配線２及
び補助容量配線２０の部分のみを表わしている。図から
明らかな様に、ゲート電極５はその厚みがゲート配線２
や補助容量配線２０などの下側配線より小さく設定され
ている。これにより、半導体薄膜４をレーザ光で照射す
る際放熱量が少なくて済み、レーザ光のエネルギーを効
率的に半導体薄膜４の結晶化に利用できる。本実施形態
では、ゲート電極５及びゲート配線２は共に層構造を有
し、ゲート電極５を構成する層の数が、ゲート配線２や
補助容量配線２０などの下側配線を構成する層の数より
少ない。本実施形態では特に、ゲート電極５は表層ＳＬ
のみからなる単層構造を有し、ゲート配線２や補助容量
配線２０などの下側配線は表層ＳＬの下に内層ＩＬを重
ねた多層構造を有する。具体的には、内層ＩＬは表層Ｓ
Ｌに比べて電気抵抗が低い金属からなり、表層ＳＬは内
層ＩＬに比べて融点が高い金属からなり内層ＩＬを保護
している。例えば、内層ＩＬはアルミニウムを主体とす
る金属からなり、表層ＳＬはモリブデン、タンタル、タ
ングステン及びクロムから選択された金属からなる。内
層ＩＬはアルミニウムの純金属もしくはアルミニウムに
シリコンを飽和するまで添加した合金が用いられる。こ
の様に、電気抵抗の低い内層ＩＬに高融点金属などから
なる表層ＳＬを重ねた多層構造をゲート配線２に用いる
ことで配線抵抗の上昇を防ぎ大画面化に対応することが
可能になる。
った断面図であり、特にゲート電極５、ゲート配線２及
び補助容量配線２０の部分のみを表わしている。図から
明らかな様に、ゲート電極５はその厚みがゲート配線２
や補助容量配線２０などの下側配線より小さく設定され
ている。これにより、半導体薄膜４をレーザ光で照射す
る際放熱量が少なくて済み、レーザ光のエネルギーを効
率的に半導体薄膜４の結晶化に利用できる。本実施形態
では、ゲート電極５及びゲート配線２は共に層構造を有
し、ゲート電極５を構成する層の数が、ゲート配線２や
補助容量配線２０などの下側配線を構成する層の数より
少ない。本実施形態では特に、ゲート電極５は表層ＳＬ
のみからなる単層構造を有し、ゲート配線２や補助容量
配線２０などの下側配線は表層ＳＬの下に内層ＩＬを重
ねた多層構造を有する。具体的には、内層ＩＬは表層Ｓ
Ｌに比べて電気抵抗が低い金属からなり、表層ＳＬは内
層ＩＬに比べて融点が高い金属からなり内層ＩＬを保護
している。例えば、内層ＩＬはアルミニウムを主体とす
る金属からなり、表層ＳＬはモリブデン、タンタル、タ
ングステン及びクロムから選択された金属からなる。内
層ＩＬはアルミニウムの純金属もしくはアルミニウムに
シリコンを飽和するまで添加した合金が用いられる。こ
の様に、電気抵抗の低い内層ＩＬに高融点金属などから
なる表層ＳＬを重ねた多層構造をゲート配線２に用いる
ことで配線抵抗の上昇を防ぎ大画面化に対応することが
可能になる。
【００１１】続いて、本発明の別の特徴を説明する。前
述した様に、ゲート配線２や補助容量配線２０などの下
側配線は第一の配線層（内層ＩＬ）に少なくとも第二の
配線層（表層ＳＬ）を重ねた多層構造を有している。こ
こで、第二の配線層である表層ＳＬの幅寸法を、第一の
配線層である内層ＩＬの幅寸法より大きく設定して、表
層ＳＬが内層ＩＬを完全に被覆している。そして、内層
ＩＬの端部から幅方向外側に余った表層ＳＬの端部まで
の寸法ｗが、表層ＳＬの厚み寸法ｔより大きくなる様に
設定している。これにより、ゲート配線２及び補助容量
配線２０の断面形状はなだらかな階段を成す様になり、
これら下側配線の段差を大幅に緩和可能である。この
為、絶縁膜のステップカバレージが良好となり、下側配
線と上側配線との間の層間ショートを有効に防止でき、
歩留りの向上に大きく貢献できる。
述した様に、ゲート配線２や補助容量配線２０などの下
側配線は第一の配線層（内層ＩＬ）に少なくとも第二の
配線層（表層ＳＬ）を重ねた多層構造を有している。こ
こで、第二の配線層である表層ＳＬの幅寸法を、第一の
配線層である内層ＩＬの幅寸法より大きく設定して、表
層ＳＬが内層ＩＬを完全に被覆している。そして、内層
ＩＬの端部から幅方向外側に余った表層ＳＬの端部まで
の寸法ｗが、表層ＳＬの厚み寸法ｔより大きくなる様に
設定している。これにより、ゲート配線２及び補助容量
配線２０の断面形状はなだらかな階段を成す様になり、
これら下側配線の段差を大幅に緩和可能である。この
為、絶縁膜のステップカバレージが良好となり、下側配
線と上側配線との間の層間ショートを有効に防止でき、
歩留りの向上に大きく貢献できる。
【００１２】本実施形態は特にレーザアニールを用いて
結晶化された多結晶シリコンを用いた薄膜トランジスタ
を対象にしている。この他、大画面用に先行開発された
表示装置は、多結晶シリコン薄膜トランジスタに代えて
非晶質シリコン薄膜トランジスタを集積形成している。
非晶質シリコン薄膜トランジスタも一般にボトムゲート
構造が採用されており、ゲート配線の低抵抗化も画面の
大型化に伴って必要となっている。非晶質シリコン薄膜
トランジスタアレイでは、例えばアルミニウムもしくは
アルミニウム合金の単層をゲート配線に用い、その表面
を陽極酸化することでアルミニウムに特有のヒロックを
抑制している。或いは、アルミニウム乃至アルミニウム
合金からなる第一配線層の上に高融点金属からなる第二
配線層を連続成膜し、一括してパタニングしている。こ
の場合には、高融点金属からなる第二配線層がアルミニ
ウムからなる第一配線層を完全に被覆した構造とはなら
ず、又断面形状も段階的にはなっていない。更には、ゲ
ート電極とゲート配線を同時にパタニングする為、その
厚みも等しくなっている。非晶質シリコン薄膜トランジ
スタアレイでは多結晶シリコン薄膜トランジスタと異な
りレーザアニールによる半導体薄膜の結晶化を前提とし
ない為、ゲート電極の厚みはゲート配線の厚みと同様に
厚くしてある。
結晶化された多結晶シリコンを用いた薄膜トランジスタ
を対象にしている。この他、大画面用に先行開発された
表示装置は、多結晶シリコン薄膜トランジスタに代えて
非晶質シリコン薄膜トランジスタを集積形成している。
非晶質シリコン薄膜トランジスタも一般にボトムゲート
構造が採用されており、ゲート配線の低抵抗化も画面の
大型化に伴って必要となっている。非晶質シリコン薄膜
トランジスタアレイでは、例えばアルミニウムもしくは
アルミニウム合金の単層をゲート配線に用い、その表面
を陽極酸化することでアルミニウムに特有のヒロックを
抑制している。或いは、アルミニウム乃至アルミニウム
合金からなる第一配線層の上に高融点金属からなる第二
配線層を連続成膜し、一括してパタニングしている。こ
の場合には、高融点金属からなる第二配線層がアルミニ
ウムからなる第一配線層を完全に被覆した構造とはなら
ず、又断面形状も段階的にはなっていない。更には、ゲ
ート電極とゲート配線を同時にパタニングする為、その
厚みも等しくなっている。非晶質シリコン薄膜トランジ
スタアレイでは多結晶シリコン薄膜トランジスタと異な
りレーザアニールによる半導体薄膜の結晶化を前提とし
ない為、ゲート電極の厚みはゲート配線の厚みと同様に
厚くしてある。
【００１３】図２は、図１に示したＸ−Ｘ線に沿った断
面図である。この断面図を参照して、本発明に係る薄膜
半導体装置の製造方法を詳細に説明する。まず、ガラス
などからなる絶縁性の基板１の上にアルミニウムを例え
ば５０ｎｍの厚みで成膜し、所定の形状にパタニングし
て第一配線層（内層）とする。次に金属モリブデンを例
えばスパッタリングで５０ｎｍの厚みに成膜し、所定の
形状にパタニングして第二配線層（表層ＳＬ）とする。
図示する様に、ゲート電極５の部分は表層ＳＬのみで構
成され、薄膜化されている。断面図には現れないが、ゲ
ート配線や補助容量配線は内層と表層ＳＬを重ねた多層
構造となっている。この多層構造の部分では、表層ＳＬ
の幅寸法が内層の幅寸法より例えば２μｍ程度太らせた
パタンとなっている。５０ｎｍの厚みを有する金属アル
ミニウムと同じく５０ｎｍの厚みを有する金属モリブデ
ンの積層はシート抵抗が約０．７Ω／□である。このシ
ート抵抗は２００ｎｍの厚みを有するモリブデンからな
る単層配線のシート抵抗とほぼ同等である。モリブデン
からなる単層構造に代えてモリブデンとアルミニウムの
多層構造を採用することで、シート抵抗を維持しつつ膜
厚を半減化可能である。又、５０ｎｍの厚みの内層と５
０ｎｍの厚みの表層は階段状に重ねられている為、下側
配線の段差が緩和され、絶縁膜のカバレージが良好とな
り、層間ショートを殆ど皆無とすることができる。
面図である。この断面図を参照して、本発明に係る薄膜
半導体装置の製造方法を詳細に説明する。まず、ガラス
などからなる絶縁性の基板１の上にアルミニウムを例え
ば５０ｎｍの厚みで成膜し、所定の形状にパタニングし
て第一配線層（内層）とする。次に金属モリブデンを例
えばスパッタリングで５０ｎｍの厚みに成膜し、所定の
形状にパタニングして第二配線層（表層ＳＬ）とする。
図示する様に、ゲート電極５の部分は表層ＳＬのみで構
成され、薄膜化されている。断面図には現れないが、ゲ
ート配線や補助容量配線は内層と表層ＳＬを重ねた多層
構造となっている。この多層構造の部分では、表層ＳＬ
の幅寸法が内層の幅寸法より例えば２μｍ程度太らせた
パタンとなっている。５０ｎｍの厚みを有する金属アル
ミニウムと同じく５０ｎｍの厚みを有する金属モリブデ
ンの積層はシート抵抗が約０．７Ω／□である。このシ
ート抵抗は２００ｎｍの厚みを有するモリブデンからな
る単層配線のシート抵抗とほぼ同等である。モリブデン
からなる単層構造に代えてモリブデンとアルミニウムの
多層構造を採用することで、シート抵抗を維持しつつ膜
厚を半減化可能である。又、５０ｎｍの厚みの内層と５
０ｎｍの厚みの表層は階段状に重ねられている為、下側
配線の段差が緩和され、絶縁膜のカバレージが良好とな
り、層間ショートを殆ど皆無とすることができる。
【００１４】続いてゲート電極５を被覆する様に、例え
ばプラズマＣＶＤ法でＳｉＯ2 を例えば１５０ｎｍの厚
みで堆積し、ゲート絶縁膜１２とする。その上に、同じ
くプラズマＣＶＤ法で非晶質シリコンを例えば５０ｎｍ
の厚みで連続成膜する。成膜後例えば４００℃で２時間
程度アニールし、非晶質シリコンに含まれていた水素を
除去する。続いて波長が例えば３０８ｎｍのエキシマレ
ーザ光を例えば４００ｍＪ／ｃｍ2 のエネルギー密度で
照射し、非晶質シリコンを多結晶シリコンに転換する。
これにより、多結晶シリコンからなる半導体薄膜４が得
られる。この段階で、半導体薄膜４をパタニングし、薄
膜トランジスタの素子領域及び補助容量の素子領域とす
る。本実施例ではゲート電極５を薄膜化している為、従
来に比べ非晶質シリコンを結晶化させる為に必要なレー
ザ光のエネルギー密度を低く抑えることが可能である。
例えば、ゲート電極５が膜厚２００ｎｍのモリブデンの
ものに比べ、膜厚が５０ｎｍのモリブデンを使った場合
には、レーザ光のエネルギー密度を４０ｍＪ／ｃｍ2 程
低下させることができた。
ばプラズマＣＶＤ法でＳｉＯ2 を例えば１５０ｎｍの厚
みで堆積し、ゲート絶縁膜１２とする。その上に、同じ
くプラズマＣＶＤ法で非晶質シリコンを例えば５０ｎｍ
の厚みで連続成膜する。成膜後例えば４００℃で２時間
程度アニールし、非晶質シリコンに含まれていた水素を
除去する。続いて波長が例えば３０８ｎｍのエキシマレ
ーザ光を例えば４００ｍＪ／ｃｍ2 のエネルギー密度で
照射し、非晶質シリコンを多結晶シリコンに転換する。
これにより、多結晶シリコンからなる半導体薄膜４が得
られる。この段階で、半導体薄膜４をパタニングし、薄
膜トランジスタの素子領域及び補助容量の素子領域とす
る。本実施例ではゲート電極５を薄膜化している為、従
来に比べ非晶質シリコンを結晶化させる為に必要なレー
ザ光のエネルギー密度を低く抑えることが可能である。
例えば、ゲート電極５が膜厚２００ｎｍのモリブデンの
ものに比べ、膜厚が５０ｎｍのモリブデンを使った場合
には、レーザ光のエネルギー密度を４０ｍＪ／ｃｍ2 程
低下させることができた。
【００１５】この後ＣＶＤ法でＳｉＯ2 を２００ｎｍの
厚みに成膜する。ゲート電極５をマスクとしてセルフア
ライメントによりこのＳｉＯ2 をパタニングして、ゲー
ト電極５上に位置する半導体薄膜４の部分を被覆する様
にストッパ膜１３を形成する。このストッパ膜１３をマ
スクとして例えば不純物燐を１×１０13／ｃｍ2 のドー
ズ量でイオン注入し、薄膜トランジスタのＬＤＤ領域を
形成する。更に、ストッパ膜１３及びその周辺をフォト
レジストでマスクした後、不純物燐を１×１０ 15／ｃｍ
2 程度の高ドーズ量でイオン注入し、薄膜トランジスタ
のソース領域Ｓ及びドレイン領域Ｄを形成する。これに
より、ＬＤＤ構造のｎチャネル型の薄膜トランジスタが
得られる。尚、ｐチャネル型の薄膜トランジスタを作成
する場合には、不純物として燐に代えボロンを例えば８
×１０14／ｃｍ2 のドーズ量で注入すればよい。この
後、紫外線ランプを用いたアニールにより、半導体薄膜
４に注入された不純物を活性化する。そして、ＳｉＯ2
などからなる層間絶縁膜１４を形成した後、更にその上
にＳｉＮなどからなるパシベーション膜１５を形成す
る。これらの絶縁膜１４，１５にコンタクトホールを開
口した後、信号配線３などの上側配線を形成する。上側
配線の上にアクリル樹脂などからなる平坦化用の絶縁層
９０を形成する。この絶縁層９０にコンタクトホールを
開口した後、ＩＴＯなどの透明導電膜からなる画素電極
１０を絶縁層９０の上に形成する。以上により、アクテ
ィブマトリクス型の表示装置の駆動基板に用いられる薄
膜半導体装置が完成する。
厚みに成膜する。ゲート電極５をマスクとしてセルフア
ライメントによりこのＳｉＯ2 をパタニングして、ゲー
ト電極５上に位置する半導体薄膜４の部分を被覆する様
にストッパ膜１３を形成する。このストッパ膜１３をマ
スクとして例えば不純物燐を１×１０13／ｃｍ2 のドー
ズ量でイオン注入し、薄膜トランジスタのＬＤＤ領域を
形成する。更に、ストッパ膜１３及びその周辺をフォト
レジストでマスクした後、不純物燐を１×１０ 15／ｃｍ
2 程度の高ドーズ量でイオン注入し、薄膜トランジスタ
のソース領域Ｓ及びドレイン領域Ｄを形成する。これに
より、ＬＤＤ構造のｎチャネル型の薄膜トランジスタが
得られる。尚、ｐチャネル型の薄膜トランジスタを作成
する場合には、不純物として燐に代えボロンを例えば８
×１０14／ｃｍ2 のドーズ量で注入すればよい。この
後、紫外線ランプを用いたアニールにより、半導体薄膜
４に注入された不純物を活性化する。そして、ＳｉＯ2
などからなる層間絶縁膜１４を形成した後、更にその上
にＳｉＮなどからなるパシベーション膜１５を形成す
る。これらの絶縁膜１４，１５にコンタクトホールを開
口した後、信号配線３などの上側配線を形成する。上側
配線の上にアクリル樹脂などからなる平坦化用の絶縁層
９０を形成する。この絶縁層９０にコンタクトホールを
開口した後、ＩＴＯなどの透明導電膜からなる画素電極
１０を絶縁層９０の上に形成する。以上により、アクテ
ィブマトリクス型の表示装置の駆動基板に用いられる薄
膜半導体装置が完成する。
【００１６】図３は単層構造のゲート配線２や補助容量
配線２０を形成した従来の薄膜半導体装置を参考例とし
て表わしたものである。（Ａ）は一画素分の平面図を表
わし、（Ｂ）は（Ａ）に示したＹ−Ｙ線に沿った断面図
である。尚、理解を容易にする為図１に示した本発明の
実施形態と対応する部分には対応する参照番号を付して
ある。図から明らかな様に、ゲート配線２、補助容量配
線２０及びゲート電極５は全て共通の単層からなる。
（Ｂ）に示す様に、ゲート配線２、ゲート電極５及び補
助容量配線２０はその厚みＴが共通となっている。この
参考例では、金属モリブデンを２００ｎｍの厚みに堆積
した後、下側配線及びゲート電極の形状にパタニングし
ている。
配線２０を形成した従来の薄膜半導体装置を参考例とし
て表わしたものである。（Ａ）は一画素分の平面図を表
わし、（Ｂ）は（Ａ）に示したＹ−Ｙ線に沿った断面図
である。尚、理解を容易にする為図１に示した本発明の
実施形態と対応する部分には対応する参照番号を付して
ある。図から明らかな様に、ゲート配線２、補助容量配
線２０及びゲート電極５は全て共通の単層からなる。
（Ｂ）に示す様に、ゲート配線２、ゲート電極５及び補
助容量配線２０はその厚みＴが共通となっている。この
参考例では、金属モリブデンを２００ｎｍの厚みに堆積
した後、下側配線及びゲート電極の形状にパタニングし
ている。
【００１７】図４は、本発明に係る薄膜半導体装置を用
いて組立てられたアクティブマトリクス型の表示装置の
一例を示す模式的な斜視図である。図示する様に、本表
示装置は一対の絶縁基板１０１，１０２と両者の間に保
持された電気光学物質１０３とを備えたパネル構造を有
する。電気光学物質１０３としては液晶材料が広く用い
られている。下側の絶縁基板１０１には画素アレイ部１
０４と駆動回路部とが集積形成されている。駆動回路部
は垂直駆動回路１０５と水平駆動回路１０６とに分かれ
ている。又、絶縁基板１０１の周辺部上端には外部接続
用の端子部１０７が形成されている。端子部１０７は配
線１０８を介して垂直駆動回路１０５及び水平駆動回路
１０６に接続している。画素アレイ部１０４には行状の
ゲート配線１０９と列状の信号配線１１０が形成されて
いる。両配線の交差部には画素電極１１１とこれを駆動
する薄膜トランジスタ１１２が形成されている。薄膜ト
ランジスタ１１２のゲート電極は対応するゲート配線１
０９から延設されたものであり、ドレイン領域は対応す
る画素電極１１１に接続され、ソース領域は対応する信
号配線１１０に接続している。ゲート配線１０９は垂直
駆動回路１０５に接続する一方、信号配線１１０は水平
駆動回路１０６に接続している。画素電極１１１をスイ
ッチング駆動する薄膜トランジスタ１１２及び垂直駆動
回路１０５と水平駆動回路１０６に含まれる薄膜トラン
ジスタは、本発明に従って作成されたものである。尚、
上側の基板１０２の内表面には図示しないが対向電極が
形成されている。
いて組立てられたアクティブマトリクス型の表示装置の
一例を示す模式的な斜視図である。図示する様に、本表
示装置は一対の絶縁基板１０１，１０２と両者の間に保
持された電気光学物質１０３とを備えたパネル構造を有
する。電気光学物質１０３としては液晶材料が広く用い
られている。下側の絶縁基板１０１には画素アレイ部１
０４と駆動回路部とが集積形成されている。駆動回路部
は垂直駆動回路１０５と水平駆動回路１０６とに分かれ
ている。又、絶縁基板１０１の周辺部上端には外部接続
用の端子部１０７が形成されている。端子部１０７は配
線１０８を介して垂直駆動回路１０５及び水平駆動回路
１０６に接続している。画素アレイ部１０４には行状の
ゲート配線１０９と列状の信号配線１１０が形成されて
いる。両配線の交差部には画素電極１１１とこれを駆動
する薄膜トランジスタ１１２が形成されている。薄膜ト
ランジスタ１１２のゲート電極は対応するゲート配線１
０９から延設されたものであり、ドレイン領域は対応す
る画素電極１１１に接続され、ソース領域は対応する信
号配線１１０に接続している。ゲート配線１０９は垂直
駆動回路１０５に接続する一方、信号配線１１０は水平
駆動回路１０６に接続している。画素電極１１１をスイ
ッチング駆動する薄膜トランジスタ１１２及び垂直駆動
回路１０５と水平駆動回路１０６に含まれる薄膜トラン
ジスタは、本発明に従って作成されたものである。尚、
上側の基板１０２の内表面には図示しないが対向電極が
形成されている。
【００１８】図５は、本発明に係る表示装置の他の実施
例を示す模式的な部分断面図である。本実施例は、画素
として有機エレクトロルミネッセンス素子ＯＬＥＤを用
いている。ＯＬＥＤは陽極Ａ，有機層２１０及び陰極Ｋ
を順に重ねたものである。陽極Ａは画素毎に分離してお
り、例えばクロムからなり基本的に光反射性である。陰
極Ｋは画素間で共通接続されており、例えば金属層２１
１と透明導電層２１２の積層構造であり、基本的に光透
過性である。係る構成を有するＯＬＥＤの陽極Ａ／陰極
Ｋ間に順方向の電圧（１０Ｖ程度）を印加すると、電子
や正孔などキャリアの注入が起こり、発光が観測され
る。ＯＬＥＤの動作は、陽極Ａから注入された正孔と陰
極Ｋから注入された電子により形成された励起子による
発光と考えられる。
例を示す模式的な部分断面図である。本実施例は、画素
として有機エレクトロルミネッセンス素子ＯＬＥＤを用
いている。ＯＬＥＤは陽極Ａ，有機層２１０及び陰極Ｋ
を順に重ねたものである。陽極Ａは画素毎に分離してお
り、例えばクロムからなり基本的に光反射性である。陰
極Ｋは画素間で共通接続されており、例えば金属層２１
１と透明導電層２１２の積層構造であり、基本的に光透
過性である。係る構成を有するＯＬＥＤの陽極Ａ／陰極
Ｋ間に順方向の電圧（１０Ｖ程度）を印加すると、電子
や正孔などキャリアの注入が起こり、発光が観測され
る。ＯＬＥＤの動作は、陽極Ａから注入された正孔と陰
極Ｋから注入された電子により形成された励起子による
発光と考えられる。
【００１９】一方、ＯＬＥＤを駆動する薄膜トランジス
タＴＦＴは、ガラスなどからなる基板１の上に形成され
たゲート電極５と、その上面に重ねられたゲート絶縁膜
１２と、このゲート絶縁膜１２を介してゲート電極５の
上方に重ねられた半導体薄膜４とからなる。この半導体
薄膜４は例えばレーザアニールにより多結晶化されたシ
リコン薄膜からなる。薄膜トランジスタＴＦＴはＯＬＥ
Ｄに供給される電流の通路となるソース領域Ｓ、チャネ
ル領域Ｃｈ及びドレイン領域Ｄを備えている。チャネル
領域Ｃｈは丁度ゲート電極５の直上に位置する。このボ
トムゲート構造を有する薄膜トランジスタＴＦＴは層間
絶縁膜１４により被覆されており、その上には信号配線
３及びドレイン電極２００が形成されている。これらの
上には別の層間絶縁膜９１を介して前述したＯＬＥＤが
成膜されている。このＯＬＥＤの陽極Ａはドレイン電極
２００を介して薄膜トランジスタＴＦＴに電気接続され
ている。
タＴＦＴは、ガラスなどからなる基板１の上に形成され
たゲート電極５と、その上面に重ねられたゲート絶縁膜
１２と、このゲート絶縁膜１２を介してゲート電極５の
上方に重ねられた半導体薄膜４とからなる。この半導体
薄膜４は例えばレーザアニールにより多結晶化されたシ
リコン薄膜からなる。薄膜トランジスタＴＦＴはＯＬＥ
Ｄに供給される電流の通路となるソース領域Ｓ、チャネ
ル領域Ｃｈ及びドレイン領域Ｄを備えている。チャネル
領域Ｃｈは丁度ゲート電極５の直上に位置する。このボ
トムゲート構造を有する薄膜トランジスタＴＦＴは層間
絶縁膜１４により被覆されており、その上には信号配線
３及びドレイン電極２００が形成されている。これらの
上には別の層間絶縁膜９１を介して前述したＯＬＥＤが
成膜されている。このＯＬＥＤの陽極Ａはドレイン電極
２００を介して薄膜トランジスタＴＦＴに電気接続され
ている。
【００２０】
【発明の効果】以上説明したように、本発明の第一面に
よれば、ボトムゲート構造を有する薄膜トランジスタに
おいて、ゲート電極はその厚みがゲート配線より小さく
設定されている。従って、半導体薄膜をレーザアニール
で結晶化する際、レーザ光のエネルギーがゲート電極側
に放散されることなく有効活用できる。一方、ゲート電
極を薄くしたままゲート配線は十分に厚みを確保するこ
とができるので低抵抗化が可能となり大型の表示装置に
も十分対応できる。又、本発明の第二面によれば、ゲー
ト配線は内層に表層を重ねた多層構造を有し、表層の幅
寸法を内層の幅寸法より大きく設定して表層が内層を完
全に覆い、且つ内層の端部から幅方向外側に余った表層
の端部までの寸法が表層の厚み寸法より大きく設定され
ている。この様な多層構造を採用することで、従来の単
層構造に比べ電気抵抗を上げることなく薄膜化が可能に
なるとともに、断面形状が段階的となる為層間ショート
などの欠陥が発生しにくくなり、歩留りの向上につなが
る。
よれば、ボトムゲート構造を有する薄膜トランジスタに
おいて、ゲート電極はその厚みがゲート配線より小さく
設定されている。従って、半導体薄膜をレーザアニール
で結晶化する際、レーザ光のエネルギーがゲート電極側
に放散されることなく有効活用できる。一方、ゲート電
極を薄くしたままゲート配線は十分に厚みを確保するこ
とができるので低抵抗化が可能となり大型の表示装置に
も十分対応できる。又、本発明の第二面によれば、ゲー
ト配線は内層に表層を重ねた多層構造を有し、表層の幅
寸法を内層の幅寸法より大きく設定して表層が内層を完
全に覆い、且つ内層の端部から幅方向外側に余った表層
の端部までの寸法が表層の厚み寸法より大きく設定され
ている。この様な多層構造を採用することで、従来の単
層構造に比べ電気抵抗を上げることなく薄膜化が可能に
なるとともに、断面形状が段階的となる為層間ショート
などの欠陥が発生しにくくなり、歩留りの向上につなが
る。
【図１】本発明に係る薄膜半導体装置の実施形態を示す
模式図である。
模式図である。
【図２】図１に示した薄膜半導体装置の断面図である。
【図３】薄膜半導体装置の参考例を示す模式図である。
【図４】本発明に係る表示装置の一例を示す模式的な斜
視図である。
視図である。
【図５】本発明に係る表示装置の他の例を示す断面図で
ある。
ある。
１・・・基板、２・・・ゲート配線、３・・・信号配
線、４・・・半導体薄膜、５・・・ゲート電極、１０・
・・画素電極、２０・・・補助容量配線、ＳＬ・・・表
層、ＩＬ・・・内層
線、４・・・半導体薄膜、５・・・ゲート電極、１０・
・・画素電極、２０・・・補助容量配線、ＳＬ・・・表
層、ＩＬ・・・内層
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA26 JA39 JA40 JA46 JB24 JB27 KA04 KB04 MA30 NA15 NA28 5C094 AA04 AA25 AA32 AA42 AA43 AA48 AA53 BA03 CA19 DA09 DA13 DB01 DB04 EA04 EB02 FA01 FA02 FB02 FB12 FB14 FB15 GB10 5F110 AA03 AA18 AA26 BB01 BB02 CC08 DD02 EE03 EE04 EE28 EE37 FF02 FF30 GG02 GG13 GG15 GG24 GG25 GG45 GG58 HJ01 HJ04 HJ13 HJ23 HM15 NN02 NN03 NN04 NN14 NN23 NN24 NN27 NN35 NN73 PP03 PP04 PP10 PP35 QQ12
Claims (37)
- 【請求項１】 薄膜トランジスタを絶縁性の基板の上に
集積形成した薄膜半導体装置であって、 該基板に形成された下側配線と、該下側配線と同電位で
且つ同時にパタニングされたゲート電極と、該下側配線
及びゲート電極の上に形成された絶縁膜と、該絶縁膜の
上に形成され薄膜トランジスタの素子領域を構成する半
導体薄膜と、該半導体薄膜の上に形成された層間膜と、
該層間膜の上に形成されコンタクトホールを介して薄膜
トランジスタに接続する上側配線とを含み、 前記ゲート電極は、その厚みが前記下側配線より小さい
ことを特徴とする薄膜半導体装置。 - 【請求項２】 前記ゲート電極及び下側配線は共に層構
造を有し、前記ゲート電極を構成する層の数が、前記下
側配線を構成する層の数より少ないことを特徴とする請
求項１記載の薄膜半導体装置。 - 【請求項３】 前記ゲート電極は表層のみからなる単層
構造を有し、前記下側配線は該表層の下に内層を重ねた
多層構造を有することを特徴とする請求項２記載の薄膜
半導体装置。 - 【請求項４】 内層は表層に比べて電気抵抗が低い金属
からなり、表層は内層に比べて融点が高い金属からなる
ことを特徴とする請求項３記載の薄膜半導体装置。 - 【請求項５】 内層はアルミニウムを主体とする金属か
らなり、表層はモリブデン、タンタル、タングステン及
びクロムから選択された金属からなることを特徴とする
請求項４記載の薄膜半導体装置。 - 【請求項６】 前記半導体薄膜は、レーザ光の照射によ
り結晶化された多結晶シリコンからなることを特徴とす
る請求項１記載の薄膜半導体装置。 - 【請求項７】 薄膜トランジスタを絶縁性の基板の上に
集積形成した薄膜半導体装置であって、 該基板に形成された下側配線と、該下側配線に接続した
ゲート電極と、該下側配線及びゲート電極の上に形成さ
れた絶縁膜と、該絶縁膜の上に形成され薄膜トランジス
タの素子領域を構成する半導体薄膜と、該半導体薄膜の
上に形成された層間膜と、該層間膜の上に形成されコン
タクトホールを介して薄膜トランジスタに接続する上側
配線とを含み、 前記下側配線は第一の配線層に少なくとも第二の配線層
を重ねた多層構造を有し、 第二の配線層の幅寸法を第一の配線層の幅寸法より大き
く設定して、第二の配線層が第一の配線層を覆い、 第一の配線層の端部から幅方向外側に余った第二の配線
層の端部までの寸法が、第二の配線層の厚み寸法より大
きいことを特徴とする薄膜半導体装置。 - 【請求項８】 第一の配線層は第二の配線層に比べて電
気抵抗が低い金属からなり、第二の配線層は第一の配線
層に比べて融点が高い金属からなることを特徴とする請
求項７記載の薄膜半導体装置。 - 【請求項９】 第一の配線層ははアルミニウムを主体と
する金属からなり、第二の配線層はモリブデン、タンタ
ル、タングステン及びクロムから選択された金属からな
ることを特徴とする請求項８記載の薄膜半導体装置。 - 【請求項１０】 前記下側配線は第一の配線層に少なく
とも第二の配線層を重ねた多層構造を有するのに対し、
前記ゲート電極は第二の配線層のみからなる単層構造を
有することを特徴とする請求項７記載の薄膜半導体装
置。 - 【請求項１１】 前記半導体薄膜は、レーザ光の照射に
より結晶化された多結晶シリコンからなることを特徴と
する請求項７記載の薄膜半導体装置。 - 【請求項１２】 マトリクス状に配列した画素と、各画
素を駆動する薄膜トランジスタとを絶縁性の基板の上に
集積形成した表示装置であって、 該基板に形成された下側配線と、該下側配線と同電位で
且つ同時にパタニングされたゲート電極と、該下側配線
及びゲート電極の上に形成された絶縁膜と、該絶縁膜の
上に形成され薄膜トランジスタの素子領域を構成する半
導体薄膜と、該半導体薄膜の上に形成された層間膜と、
該層間膜の上に形成されコンタクトホールを介して薄膜
トランジスタに接続する上側配線とを含み、 前記ゲート電極は、その厚みが前記下側配線より小さい
ことを特徴とする表示装置。 - 【請求項１３】 前記ゲート電極及び下側配線は共に層
構造を有し、前記ゲート電極を構成する層の数が、前記
下側配線を構成する層の数より少ないことを特徴とする
請求項１２記載の表示装置。 - 【請求項１４】 前記ゲート電極は表層のみからなる単
層構造を有し、前記下側配線は該表層の下に内層を重ね
た多層構造を有することを特徴とする請求項１３記載の
表示装置。 - 【請求項１５】 内層は表層に比べて電気抵抗が低い金
属からなり、表層は内層に比べて融点が高い金属からな
ることを特徴とする請求項１４記載の表示装置。 - 【請求項１６】 内層はアルミニウムを主体とする金属
からなり、表層はモリブデン、タンタル、タングステン
及びクロムから選択された金属からなることを特徴とす
る請求項１５記載の表示装置。 - 【請求項１７】 前記半導体薄膜は、レーザ光の照射に
より結晶化された多結晶シリコンからなることを特徴と
する請求項１２記載の表示装置。 - 【請求項１８】 マトリクス状に配列した各画素を駆動
する前記薄膜トランジスタに加え、該基板には同じく多
結晶シリコンの薄膜トランジスタが集積形成されてお
り、周辺回路を構成していることを特徴とする請求項１
７記載の表示装置。 - 【請求項１９】 マトリクス状の画素と、各画素を駆動
する薄膜トランジスタとを絶縁性の基板の上に集積形成
した表示装置であって、 該基板に形成された下側配線と、該下側配線に接続した
ゲート電極と、該下側配線及びゲート電極の上に形成さ
れた絶縁膜と、該絶縁膜の上に形成され薄膜トランジス
タの素子領域を構成する半導体薄膜と、該半導体薄膜の
上に形成された層間膜と、該層間膜の上に形成されコン
タクトホールを介して薄膜トランジスタに接続する上側
配線とを含み、 前記下側配線は第一の配線層に少なくとも第二の配線層
を重ねた多層構造を有し、 第二の配線層の幅寸法を第一の配線層の幅寸法より大き
く設定して、第二の配線層が第一の配線層を覆い、 第一の配線層の端部から幅方向外側に余った第二の配線
層の端部までの寸法が、第二の配線層の厚み寸法より大
きいことを特徴とする表示装置。 - 【請求項２０】 第一の配線層は第二の配線層に比べて
電気抵抗が低い金属からなり、第二の配線層は第一の配
線層に比べて融点が高い金属からなることを特徴とする
請求項１９記載の表示装置。 - 【請求項２１】 第一の配線層ははアルミニウムを主体
とする金属からなり、第二の配線層はモリブデン、タン
タル、タングステン及びクロムから選択された金属から
なることを特徴とする請求項２０記載の表示装置。 - 【請求項２２】 前記下側配線は第一の配線層に少なく
とも第二の配線層を重ねた多層構造を有するのに対し、
前記ゲート電極は第二の配線層のみからなる単層構造を
有することを特徴とする請求項１９記載の表示装置。 - 【請求項２３】 前記半導体薄膜は、レーザ光の照射に
より結晶化された多結晶シリコンからなることを特徴と
する請求項１９記載の表示装置。 - 【請求項２４】 マトリクス状に配列した各画素を駆動
する前記薄膜トランジスタに加え、該基板には同じく多
結晶シリコンの薄膜トランジスタが集積形成されてお
り、周辺回路を構成していることを特徴とする請求項２
３記載の表示装置。 - 【請求項２５】 マトリクス状に配列した画素と、各画
素を駆動する薄膜トランジスタとを絶縁性の基板の上に
集積形成する表示装置の製造方法であって、該基板の上
に配される下側配線と、該下側配線と同電位で且つ同時
にパタニングされるゲート電極と、該下側配線及びゲー
ト電極の上に配される絶縁膜と、該絶縁膜の上に配され
薄膜トランジスタの素子領域になる半導体薄膜と、該半
導体薄膜の上に配される層間膜と、該層間膜の上に配さ
れコンタクトホールを介して薄膜トランジスタに接続す
る上側配線とを順に形成する工程を含み、 前記ゲート電極は、その厚みが前記下側配線より小さく
なる様に形成することを特徴とする表示装置の製造方
法。 - 【請求項２６】 前記ゲート電極及び下側配線は共に層
構造を有し、前記ゲート電極を構成する層の数が、前記
下側配線を構成する層の数より少なくなる様に形成する
ことを特徴とする請求項２５記載の表示装置の製造方
法。 - 【請求項２７】 前記ゲート電極は表層のみからなる単
層構造で形成し、前記下側配線は該表層の下に内層を重
ねた多層構造で形成することを特徴とする請求項２６記
載の表示装置の製造方法。 - 【請求項２８】 内層は表層に比べて電気抵抗が低い金
属で形成し、表層は内層に比べて融点が高い金属で形成
することを特徴とする請求項２７記載の表示装置の製造
方法。 - 【請求項２９】 内層はアルミニウムを主体とする金属
で形成し、表層はモリブデン、タンタル、タングステン
及びクロムから選択された金属で形成することを特徴と
する請求項２８記載の表示装置の製造方法。 - 【請求項３０】 前記半導体薄膜は、レーザ光の照射に
より結晶化された多結晶シリコンで形成することを特徴
とする請求項２５記載の表示装置の製造方法。 - 【請求項３１】 マトリクス状に配列した各画素を駆動
する前記薄膜トランジスタに加え、該基板には同じく多
結晶シリコンの薄膜トランジスタを集積形成して周辺回
路を設けることを特徴とする請求項３０記載の表示装置
の製造方法。 - 【請求項３２】 マトリクス状の画素と、各画素を駆動
する薄膜トランジスタとを絶縁性の基板の上に集積形成
する表示装置の製造方法であって、 該基板の上に配する下側配線と、該下側配線に接続する
ゲート電極と、該下側配線及びゲート電極の上に配する
絶縁膜と、該絶縁膜の上に配し薄膜トランジスタの素子
領域となる半導体薄膜と、該半導体薄膜の上に配する層
間膜と、該層間膜の上に配しコンタクトホールを介して
薄膜トランジスタに接続する上側配線とを順に形成する
工程を含み、 前記下側配線は第一の配線層に少なくとも第二の配線層
を重ねた多層構造で形成し、 第二の配線層の幅寸法を第一の配線層の幅寸法より大き
く形成して、第二の配線層が第一の配線層を覆い、 第一の配線層の端部から幅方向外側に出た第二の配線層
の端部までの寸法が、第二の配線層の厚み寸法より大き
くなる様に形成することを特徴とする表示装置の製造方
法。 - 【請求項３３】 第一の配線層は第二の配線層に比べて
電気抵抗が低い金属で形成し、第二の配線層は第一の配
線層に比べて融点が高い金属で形成することを特徴とす
る請求項３２記載の表示装置の製造方法。 - 【請求項３４】 第一の配線層はアルミニウムを主体と
する金属で形成し、第二の配線層はモリブデン、タンタ
ル、タングステン及びクロムから選択された金属で形成
することを特徴とする請求項３３記載の表示装置の製造
方法。 - 【請求項３５】 前記下側配線は第一の配線層に少なく
とも第二の配線層を重ねた多層構造で形成するのに対
し、前記ゲート電極は第二の配線層のみからなる単層構
造で形成することを特徴とする請求項３２記載の表示装
置の製造方法。 - 【請求項３６】 前記半導体薄膜は、レーザ光の照射に
より結晶化された多結晶シリコンで形成することを特徴
とする請求項３２記載の表示装置の製造方法。 - 【請求項３７】 マトリクス状に配列した各画素を駆動
する前記薄膜トランジスタに加え、該基板には同じく多
結晶シリコンの薄膜トランジスタを集積形成して周辺回
路を設けることを特徴とする請求項３６記載の表示装置
の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36118699A JP2001177103A (ja) | 1999-12-20 | 1999-12-20 | 薄膜半導体装置及び表示装置とその製造方法 |
| TW089125885A TW464836B (en) | 1999-12-20 | 2000-12-05 | Thin-film semiconductor apparatus, display, and method for manufacturing the same |
| US09/735,937 US6476416B1 (en) | 1999-12-20 | 2000-12-14 | Thin-film semiconductor apparatus, display apparatus using such semiconductor apparatus, and method of manufacturing such display apparatus |
| KR1020000076960A KR20010062476A (ko) | 1999-12-20 | 2000-12-15 | 박막 반도체 장치 및 표시 장치와 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36118699A JP2001177103A (ja) | 1999-12-20 | 1999-12-20 | 薄膜半導体装置及び表示装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001177103A true JP2001177103A (ja) | 2001-06-29 |
Family
ID=18472550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36118699A Pending JP2001177103A (ja) | 1999-12-20 | 1999-12-20 | 薄膜半導体装置及び表示装置とその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6476416B1 (ja) |
| JP (1) | JP2001177103A (ja) |
| KR (1) | KR20010062476A (ja) |
| TW (1) | TW464836B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004040115A (ja) * | 2002-07-12 | 2004-02-05 | Hannstar Display Corp | Ｘ線検出アレイ素子を製造する方法 |
| US7525135B2 (en) | 2004-07-09 | 2009-04-28 | Nec Corporation | Semiconductor device and display device |
| WO2011142061A1 (ja) * | 2010-05-14 | 2011-11-17 | シャープ株式会社 | 薄膜トランジスタ基板及びそれを備えた液晶表示装置 |
| JP2013115097A (ja) * | 2011-11-25 | 2013-06-10 | Japan Display West Co Ltd | 半導体装置およびその製造方法ならびに表示装置および電子機器 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1168451A3 (en) * | 2000-06-27 | 2005-11-09 | Canon Kabushiki Kaisha | Semiconductor device, and radiation detection device and radiation detection system having same |
| US6950115B2 (en) * | 2001-05-09 | 2005-09-27 | Clairvoyante, Inc. | Color flat panel display sub-pixel arrangements and layouts |
| US6777249B2 (en) * | 2001-06-01 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of repairing a light-emitting device, and method of manufacturing a light-emitting device |
| US7049636B2 (en) * | 2002-10-28 | 2006-05-23 | Universal Display Corporation | Device including OLED controlled by n-type transistor |
| JP4362696B2 (ja) * | 2003-03-26 | 2009-11-11 | ソニー株式会社 | 発光素子およびその製造方法、ならびに表示装置 |
| KR100566612B1 (ko) * | 2003-09-23 | 2006-03-31 | 엘지.필립스 엘시디 주식회사 | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 |
| KR100623232B1 (ko) * | 2003-11-29 | 2006-09-18 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
| JP4058695B2 (ja) * | 2004-02-16 | 2008-03-12 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| CN100533746C (zh) * | 2004-08-03 | 2009-08-26 | 株式会社半导体能源研究所 | 显示器件、其制造方法以及电视机 |
| EP1624333B1 (en) * | 2004-08-03 | 2017-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device, manufacturing method thereof, and television set |
| TWI255059B (en) * | 2005-02-18 | 2006-05-11 | Ind Tech Res Inst | Organic semiconductor components with multiple protection layers and the manufacturing method thereof |
| JP2008124266A (ja) * | 2006-11-13 | 2008-05-29 | Hitachi Displays Ltd | 表示装置および表示装置の製造方法 |
| TWI363240B (en) * | 2008-03-31 | 2012-05-01 | Au Optronics Corp | Active array substrate, electrode substrate, and liquid crystal display panel |
| US8901544B2 (en) * | 2011-12-06 | 2014-12-02 | Corning Incorporated | Organic thin film transistor with ion exchanged glass substrate |
| KR102248641B1 (ko) * | 2013-11-22 | 2021-05-04 | 엘지디스플레이 주식회사 | 유기전계 발광소자 |
| CN110828485B (zh) * | 2019-11-19 | 2022-08-26 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0063026A3 (en) | 1981-04-09 | 1983-07-20 | Dca Design Consultants Limited | Through-ticketing in a passenger transport system |
| JPH04321273A (ja) * | 1991-04-19 | 1992-11-11 | Fuji Xerox Co Ltd | イメージセンサ |
| JPH07154288A (ja) | 1993-11-26 | 1995-06-16 | Toshiba Corp | 無線式の携帯可能電子装置 |
| JPH0844832A (ja) | 1994-07-29 | 1996-02-16 | Citizen Watch Co Ltd | 非接触式携帯用記憶媒体処理システム |
| JPH0944615A (ja) | 1995-07-31 | 1997-02-14 | Sony Corp | 携帯型電子機器 |
| JP3208658B2 (ja) * | 1997-03-27 | 2001-09-17 | 株式会社アドバンスト・ディスプレイ | 電気光学素子の製法 |
| JPH11238148A (ja) | 1998-02-24 | 1999-08-31 | Hitachi Ltd | 乗車券改札装置 |
| JPH11282978A (ja) | 1998-03-31 | 1999-10-15 | Hanyou Denshi Joushaken Gijutsu Kenkyu Kumiai | 無線カード及びそれを用いた通信方法 |
| JP3578909B2 (ja) | 1998-04-22 | 2004-10-20 | 株式会社山武 | 非接触データ送受信装置、非接触データ送受信方法および非接触データ送受信システム |
| JP3308498B2 (ja) * | 1998-07-31 | 2002-07-29 | 富士通株式会社 | 液晶表示パネル |
| KR100542310B1 (ko) * | 1998-12-30 | 2006-05-09 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정표시소자_ |
| JP4700156B2 (ja) * | 1999-09-27 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1999
- 1999-12-20 JP JP36118699A patent/JP2001177103A/ja active Pending
-
2000
- 2000-12-05 TW TW089125885A patent/TW464836B/zh not_active IP Right Cessation
- 2000-12-14 US US09/735,937 patent/US6476416B1/en not_active Expired - Fee Related
- 2000-12-15 KR KR1020000076960A patent/KR20010062476A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004040115A (ja) * | 2002-07-12 | 2004-02-05 | Hannstar Display Corp | Ｘ線検出アレイ素子を製造する方法 |
| JP4563661B2 (ja) * | 2002-07-12 | 2010-10-13 | 瀚宇彩晶股▲ふん▼有限公司 | Ｘ線検出アレイ素子を製造する方法 |
| US7525135B2 (en) | 2004-07-09 | 2009-04-28 | Nec Corporation | Semiconductor device and display device |
| WO2011142061A1 (ja) * | 2010-05-14 | 2011-11-17 | シャープ株式会社 | 薄膜トランジスタ基板及びそれを備えた液晶表示装置 |
| JP2013115097A (ja) * | 2011-11-25 | 2013-06-10 | Japan Display West Co Ltd | 半導体装置およびその製造方法ならびに表示装置および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW464836B (en) | 2001-11-21 |
| US6476416B1 (en) | 2002-11-05 |
| KR20010062476A (ko) | 2001-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101415684B1 (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
| JP2001177103A (ja) | 薄膜半導体装置及び表示装置とその製造方法 | |
| KR100540106B1 (ko) | 액티브 매트릭스 기판 및 표시 장치 | |
| US8779417B2 (en) | Thin film semiconductor device, display device using such thin film semiconductor device and manufacturing method thereof | |
| US6800873B2 (en) | Semiconductor device and electronic device | |
| JP5722604B2 (ja) | 表示装置およびその製造方法 | |
| US8878186B2 (en) | Semiconductor device and display apparatus | |
| KR101112547B1 (ko) | 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법 | |
| US7396765B2 (en) | Method of fabricating a liquid crystal display device | |
| JPH1031235A (ja) | 液晶表示装置 | |
| US7642141B2 (en) | Manufacturing method for display device | |
| JP2001100654A (ja) | Ｅｌ表示装置 | |
| WO2012042566A1 (ja) | 表示装置用薄膜半導体装置、表示装置用薄膜半導体装置の製造方法、ｅｌ表示パネル及びｅｌ表示装置 | |
| KR20110113040A (ko) | 어레이 기판 | |
| KR101246790B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101224049B1 (ko) | 액정표시장치의 제조방법 | |
| JP4031105B2 (ja) | アクティブマトリクス型液晶表示素子 | |
| JP3431741B2 (ja) | 半導体装置 | |
| WO2011138818A1 (ja) | 薄膜トランジスタ装置、薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び薄膜トランジスタ装置の製造方法 | |
| JP2001332738A (ja) | 薄膜半導体装置、液晶表示装置及びエレクトロルミネッセンス表示装置 | |
| JP2001060693A (ja) | アクティブマトリクス型表示装置 | |
| US20230061983A1 (en) | Display apparatus having an oxide semiconductor | |
| JP3792688B2 (ja) | アクティブマトリックス基板、及び液晶表示装置 | |
| KR20170041962A (ko) | 박막 트랜지스터 표시판의 제조 방법 및 박막 트랜지스터 표시판 | |
| KR100848098B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 |