TW464836B - Thin-film semiconductor apparatus, display, and method for manufacturing the same - Google Patents

Thin-film semiconductor apparatus, display, and method for manufacturing the same Download PDF

Info

Publication number
TW464836B
TW464836B TW089125885A TW89125885A TW464836B TW 464836 B TW464836 B TW 464836B TW 089125885 A TW089125885 A TW 089125885A TW 89125885 A TW89125885 A TW 89125885A TW 464836 B TW464836 B TW 464836B
Authority
TW
Taiwan
Prior art keywords
wiring
layer
thin film
gate
film
Prior art date
Application number
TW089125885A
Other languages
English (en)
Inventor
Hiroyuki Ikeda
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Application granted granted Critical
Publication of TW464836B publication Critical patent/TW464836B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

A7 --____ B7 五、發 (~1 ~_ -- [發明之技術領域] 本發明是有關薄膜半導體裝置及顯示裝置與其製造方 法。更詳細的說就是有關在薄膜半導體上集成形成之底部 閣極型的薄膜電晶體之閘極及閘極配線構造。 [先前技術] 底部閘極構造之薄膜電晶體（TFT)集成形成之薄膜半導體 裝置或顯示裝置如特開乎i卜153808號公報、特開平i卜 258633號公報、特開平n-259016號公報所述。這種薄膜 半導體裝置包含在絕緣性基板上形成之閘極配線或輔助電 容配線等之下側配線 '和此同電位且同時圖樣化之問極、 在下側配線及閘極上形成之閘極絕緣膜、在閘極絕緣膜上 形成之構成薄膜電晶體之元件區域之半導體薄膜、在半導 體薄膜上形成之層間膜、及在層間膜上形成之介以接觸孔 和薄膜電晶體連接之上側信號配線β 底部閘極構造之薄膜電晶體是介以一層閘極絕緣膜將半 導體薄膜重疊在閘極上《在此半導體薄膜是由可以用雷射 光照射結晶化之多晶矽構成。所謂雷射回火，是為了在較 低溫下得到特性良好之多晶碎*而在製造低溫多晶硬薄膜 電晶體上之重要的程序。但是用雷射光照射，基板的溫度 瞬間達1000 °c之高溫，因此閘極及閘極配線須用耐熱性佳 之高熔點金屬。然而用高熔點金屬後隨著顯示裝置的畫面 大型化或高精細化*閘極配線電阻發生問題。電阻變大閘 極的時間常數也增大而引起閘極脈衝傳達遲緩，在畫面左 右出現重影，以致顯示特性下降，因此須用電阻小的金 -4- 本紙張尺度適用中S繭家樣準(CNS) Α4规格(210 X 297公藿) 裝 η 4 6 4 8、」 A7 B7 五、發明説明（ 屬。又隨著畫面變大’為降低電阻必須加大閘極配線之膜 厚。 從製造技術觀點來看’閘極配線膜愈厚閘極絕緣膜之階 梯覆蓋愈差’造成層間短路。即閘極配線膜厚度變大在絕 緣性之基板表面產生較大的高度差，這樣的高度差無法用 薄的閘極絕緣膜使之平坦化。在其上若形成半導體薄膜或 k號配線’在階梯覆蓋不完全的地方，下側配線及上側配 線之間發生短路。像這種層間短路是以高產率製造大型顯 示裝置時極大的障礙。以往的製造技術難以使畫面大型化 而必須降低閘極配線電阻，提高產率又必須使閘極配線薄 膜化均成立》 一般而言閘極是和閘極配線或輔助電容配線等下側配線 由同層材料形成3閘極配線變厚閘極的厚度也必然變厚。 問極厚膜化對以雷射回火半導體薄膜之結晶化有不良影 響。若閘極膜厚增大，在熱力學上以雷射光照射時相對於 碎層成為吸熱部之金屬熱容量增加，因此不易有效對矽加 熱°而為了補償出自矽之放熱量而供給過多之能量時，在 結晶化矽薄膜上會產生欠陷。 [課題之解決手段] 為了解決上述習用技術之課題，採用以下之第一手段。 亦即’本發明係一種薄膜半導體裝置，係在絕緣性基板上 將薄膜電晶體集成形成，其特徵在於：具有在該基板上形 成之下側配線、與該下侧配線同電位且同時圖樣化之閘 極'該下側配線及閘極上形成之絕緣膜、該絕緣膜上形成 ™ S - 本纸伕尺度適用中®國家樑準(CNS) A4規格（210X297公釐) 464836 A7 B7 五、發明説明 3
之構成薄膜電晶體之元件區域之半導體薄膜、在該半導體 薄膜上开;ί成之層間膜、及在層間膜上形成之介以接觸孔和 薄膜電晶體TFT連接之上側配線；前述閘極其厚度較前述 下側配線小。具體而言’前述閘極及前述下側配線均有多 層構造’且構成前述閘極之層數較前述下側配線之層數為 少°更具體而言’前述閘極為只有表層之單層構造，且前 述下層配線具有在該表層下重疊内層而成之多層構造。此 一場合下’前述内層是由比表層電阻小的金屬構成，且表 層是由惊點比内層高的金屬構成。例如，前述内層為由以 銘為主體的金屬構成，表層由選自鉬、鈕、鎢、或路之金 屬構成。 〃 較佳的是，前述半導體薄膜是甴可以用雷射光照射結晶 化之多晶矽構成。 又’為了 Af*決上述習用技術之課題，採用以下之第二手 段。亦即，本發明係一種薄膜半導體裝置，係在絕緣性基 板上將薄膜電晶禮集成形成，其特徵在於：具有在該基板 上形成之下側配線、與該下側配線連接之閘極 '在該下侧 配線及閘極上形成之絕緣膜、在該絕緣膜上形成之構成薄 膜電晶體之元件區域之半導體薄膜、在該半導體薄膜上形 成之層間膜、及在層問膜上形成之介以接觸孔和薄膜電晶 體連接之上側配線；前述下側配線具有至少在第—配線廣 上重疊第二配線之多層構造；設定第二配線層之宽度尺寸 較第一配線層之寬度尺寸為大，第二配線層將第一配線層 被覆；從第一配線層之端部到寬度方向外側多餘之第二配 -6 - 本紙伕尺度適用中國困家標竿(CNS) Α4规格（2l〇x 29"7公釐） 464836 A7
線層之端^尺寸比第n線層之厚度尺寸為大。 务：：的& ’前述第一配線層是由電阻比第二配線層小之 " 成且第二配線層是由熔點比第一配線層高的金屬 構成1如，前述第一配線層由以銘為Α禮的金屬構成， 第二^由選自相，、鎢、或络之金屬構成。應用例 中，’則逑下側配線具有至少在第一配線層上重疊第二配線 層t多層構造，前述閘極具有只由第二配線層構成之單層 構以又，前述半導體薄膜是由可以用雷射光照射結晶化 之多晶矽構成- 以第種手段’將底部閘極構造之薄膜電晶體之問極厚 度设定成比閘極配線或輔助電容等下侧配線小。因閘極較 薄故在雷射光照射時放熱也較少，如此可將雷射光的能量 有效地利用在半導體薄膜結晶化。又閘極配線或輔助電容 等下側配線取足夠的厚度，故可降低電阻，即使畫面大型 化也可防止時間常數變大。又本發明的第二種手段其閘極 配線或輔助電容等下側配線，且有將耐熱性佳之第二配線 重疊在比較低電阻之第一配線層上之多層構造a將第二配 線層（表層）之寬度尺寸設定成較第一配線層（内層）之寬度 尺寸大，表層可以完全覆蓋内層。又將内層之端部到寬度 方向外側多餘之表層之端部的尺寸設定成比表層之厚度為 大。如此表層和内層重疊其斷面搆造成階梯狀，可緩和下 側配線之高度差，就可以防止層間短路。若可防止層間短 路就有希望改善產率的問題。又内層用比較低電阻的金屬 材料可抑制下側配線全體的電阻p 本紙張尺度逋用中B困家標準(CNS) A4规格(210X 297公釐） 裝 訂 k 464836 A7 _______B7 五、發明説明（c ) [發明之實施形態] 以下參照圖面詳細說明本發明之實施形態。圖丨是與本發 明有關薄膜半導體裝置之實施形態—例的模式圖。又本薄 膜半導體裝置是除了底部閘極型的薄膜電晶體外，又含有 畫素電極，作為所謂主動矩陣式顯示裝置之驅動基板使 用（A)疋某一畫素之平面圖。如圖所示本薄膜半導體裝置 是在玻璃等絕緣性基板上將底部閘極型的薄膜電晶體T F T 集成形成。在基板表面沿列方向（χ方向）形成包含閘極配線 2及辅助電容配線20等之下側配線。又閘極5與閘極配線2 同電位，且同時圖樣化。在本實施形態之薄膜電晶體是有 ，閘極構造’問極5有兩根。形成1將閘極配線2 '輔助 電容配線20、及閘極5等被覆之絕緣膜。特別在閘極5上形 成足部分為絕緣膜。在絕緣膜上形成構成薄膜電晶體TFT 件區域之半導體薄膜4。在本實施形態半導體薄膜4是 由雷射光照射而結晶化之多晶矽組成。半導體薄膜4的一部 刀延長土輔助電容配線2〇之下形成辅助電容Cs。在半導體 薄膜4之上形成包含介以層間絕緣膜之行狀信號配線3之上 ，配線。信^配線3經由在層間絕緣膜開口源極側接觸孔和 薄晶體TFT之源極區電連接。由以上說明可知信號配 線3是走行方向（Y方向），閘極配線2是走列方向（X方向）， 在兩配線交又的地方形成薄膜電晶體TFT。又在信號配線3 上隔一層平坦化層形成有畫素電極丨〇。此畫素電極1 〇經 由接觸孔和薄膜電晶體TFT之沒極電連接。製造透過型顯 不裝置時畫素電極1〇是用IT〇 (導電玻璃）等透明導電膜， -8 - 1本紙張尺中國國家標準(CNS) Α4规格(£^72^7公釐>----— ---- 4 6 4 8 3 t A7 ________B7 五、發明説明（6 ) 反射型顯示裝置時’畫素電極10是用鋁或銀等金屬材料。 (B)是（A)圖沿Y-Y·方向斷面圖。特別表示在閘極5、閘 極配 泉2及輔助电容配線2 0的部分。從圖可知，閘極5的 厚度比閘極配線2或輔助電容配線2〇等下側配線小a因此 以雷射光照射半導體薄膜4時較少的放熱量即可，雷射光的 能量可有效地利用在半導體薄膜4之結晶化。在本實施形態 中，其閘極5及閘極配線2均有多層構造，且構成閘極5之 層數較閘極配線之層數為少a在本實施形態中’特別是閘 極5具備只有表層S L之單層構造，閘極配線2或輔助電容配 線20等下側配線是在表層sl下重疊内層il而成之多層構 造。具體而言内層IL是較表層SL電阻小的金屬，表層SL 是比内層I L熔點高的金屬用來保護内層丁 L。内層丨L是由以 鋁為主體的金屬組成，表層SL是由選自鉬、鈕、鎢、及鉻 ^金屬组成。内層IL可用由純鋁或將矽添加至飽和為止的 鋁合金。如此在電阻小的内層况上重疊高熔點金屬的表層 S L之多層構造當用於閘極配線2時’可防止配線電组上 昇’可因應因畫面大型化a 以下說明本發明之其他特徵。如前所述閘極配線2或輔助 電容配線2 0等下側配線是在第一配線層（内層IL)上至少重 疊第一配線層（表層SL)之多層構造。在此將第二配線層即 表層SL寬度的尺寸設定成較第一配線層即内層ILt度尺寸 為大，使表層SL可以完全被覆内層il。從内層IL之端部到 宽度方向外側多餘之内層IL之端部的尺寸w設定成比表層 S L之厚度尺寸t為大。如此閘極配線2或輔助電容配線2 〇等 -9- 本紙張尺度通财S ®家揉準(CNS) A4JUI格(21GX 297公董) '~
4 6 4 L A7 B7 一---- 五、發明説明（ 下側配線之斷面形狀成平緩的階梯狀，可以大幅緩和下側 配線之高度差。絕緣膜的階梯覆蓋因而變好，可有效防止 上側配線和下側配線間的層間短路，同時可提高產率。 本實施形態特別是指利用以雷射回火結晶化之多晶矽的 薄膜半導體。其他如早先開發的大畫面用顯示裝置是用非 晶碎薄膜半導體取代多晶矽薄膜半導體集成形成。非晶矽 薄膜半導體一般也是採用底部閘極構造。降低閘極配線電 阻’也是伴隨著畫面之大型化而變得有必要。例如非晶矽 薄膜半導體陣列是用鋁或鋁合金之單層於閘極配線，在其 表面以陽極氧化抑制鋁特有的缺點。或在以鋁或鋁合金做 成的第一配線層上以高熔點金屬做成的第二配線層連續成 摸1 一併圖樣化。在此不是採用以高熔點金屬做成的第二 配線層芫全被覆以鋁做成的第一配線層的構造，又其斷面 形狀也不是成階梯狀β因為閘極與開極配線是同時圖樣 化’故其厚度也相同a非晶矽薄膜半導體陣列不同於多晶 碎薄膜半導體’不是以雷射回火將半導體薄膜結晶化為前 提’故閘極的厚度和閘極配線的厚度相同。 圖2是圖1所示沿X _ χ，斷面圖。參照此斷面圖詳細說明與 本發明有關之薄膜半導體裝置之製造方法。首先在玻璃等 透明的絕緣性基板丨上將紹例如以5〇 nm的厚度成膜，圖樣 化一疋的形狀做成第—配線層（内層）。然後以鉬濺鍍例如 以50 nm的厚度成膜，圖樣化成一定的形狀做成第二配線層 (表層SL)。如圖所示，閘極5的部分只由表層sl所構成並 薄膜化。不在斷面圖上表示，閘極配線或輔助電容配線是 -10- 464ι Α7 __ Β7 五、發明説^~~ " 内層和表層SL重疊之多重構造。在此多層構造中表層的 寬度尺寸較内層大約2 " m。50 nm厚的金屬鋁和5〇 nm厚的 金屬鉬層積，其薄膜電阻約〇.7 Ω/□。這薄膜電阻和2〇〇 nm鉬單層配線之薄膜電阻相等。用鉬和鋁的多層構造取代 翻的單層構造可保持同樣的電阻而厚度減半。又因為是5 〇 nm厚的内層和50 nm厚的表層重疊成階梯狀，下層配線之 高度差得以緩和，絕緣膜的覆蓋良好，層間短路幾乎不會 發生。 接著為被覆閘極5，例如以電漿CVD (化學氣相沈積）法將 Si〇2例如以150 nm堆積成為閘極絕緣膜丨2。在其上同樣以 黾漿C VD法將非晶碎例如以5〇 nm之厚連績成膜。成膜後在 例40 0 °C下回火約2小時，除去在非晶矽中的氫。接著用例 如308 nm的激勵雷射光以例4〇〇 mj/cm2之能量密度照射， 將非晶矽轉換成多晶矽。以這種方法得到多晶矽構成之半 導體薄膜4。在這階段將半導體薄膜圖樣化成為薄膜電晶體 4元件區和輔助電容之元件區^在本實施例因為將閘極5薄 膜化’為將非晶矽結晶化矽所用的雷射光能量密度可以比 以往降低。例如閘極5 ’與厚度2〇〇 nm的鉬相比，厚度5〇 nm的鉬可降低4〇 mJ/cm2左右之雷射光能量密度。 之後以CVD法將Si〇2以200 nm成膜。以閘極5為屏蔽用自 動對準將Si〇2圖樣化’形成阻止膜1 3將在閘極5上的半導體 薄膜4的部份被覆.以此阻止膜13為屏蔽將雜質磷例如以ιχ 10l3/cm2之劑量離子植入，形成薄膜電晶體之LDD(輕度摻雜 汲極）區。又將阻止膜13及其周邊以光阻屏蔽後將雜質磷以 -11 - 本紙張尺度適用中國囷家標準(CNS>A4規格(210X297公釐） 裝 玎 線 46 48 3 A7 B7 1X10 /c m 2之鬲劑量離子植入’形成薄膜電晶體之源極 區S及汲極區D。以此得到LDD構造之n通路之薄膜電晶 體。又’形成ρ薄膜電晶體時，雜質以硼代磷，例如以8 χ 10 /c m 2劑量植入。之後用紫外線燈回火活化在半導體薄 膜4植入的雜質。形成以si〇2等做成的層間絕緣膜丨4後更 在其上形成S iN等之鈍化膜1 5。將這些絕緣膜丨4、1 5穿開 接觸孔後’形成例如以鋁做成的信號配線3上等的上側配 線。在上側配線上用壓克力樹脂形成平坦化絕緣層9 〇。在 此絕緣層9 0穿開接觸孔後’在絕緣層9 〇上形成以I τ 〇 (導電 玻璃）等透明導電膜做成的畫素電極10。用以上方法完成用 在主動矩陣型顯示裝置之驅動基板之薄膜半導體裝置。 圖3是將形成有單層構造之閘極配線2及輔助電容配線2 〇 之以往薄膜半導體裝置作為參考例表示。（A)是一畫素的平 面圖，（B)是沿（A)中Y-Y’線之斷面圖。為了方便了解，和 圖1本發明實施形態對應部分附上對應參考編號。如圖所示 閘極配線2、輔助電容配線2 0、及閘極電極5均是由共通之 單層構成。如（B )所示閘極配線2、閘極5及辅助電容配綠 2 0全部有一樣的厚度T。在此參考例中，將鉬堆積2〇〇 nm 的厚度後，圖樣化成下側配線及閘極之形狀。 圖4是以本發明相關之薄膜半導體裝置组成之主動矩陣型 顯示裝置之模式性斜視圖。如圖所示，本顯示裝置具有在 一對絕緣基板101、102之間保有光電物質103之面板構 造。光電學物質103係廣泛使用以TN液晶為首的液晶材 料。在下側絕緣基板101上集成形成畫素陣列部1 〇4及水平 -12- 本紙張尺度逋用肀國®家標準(CNS) A4規格(210X297公釐） 裝 訂 線
五、發明説明（1Q 驅動迴路1 06 -以TFT形成之驅動電路部分成垂直驅動電路 105及水平驅動電路。又在絕緣基板1〇丨周邊部上端形 成連接外部之端子部107。端予部1〇7經由配線108和垂直 驅動電路105及水平驅動電路106連接。在畫素陣列部104 上形成行狀之閘極配線109及列狀之信號配線11 〇。在兩配 線的交又部形成畫素電極U1及將其驅動之薄膜電晶體 1Π。薄膜電晶體1丨2之閘極是由與其對應之閘極配線ι〇9 延設’汲極區係連接於與其對應之畫素電極111，源極區係 連接於與其對應之之信號配線U 0。閘極配線109和垂直驅 動電路105連接而信號配線11 〇和水平驅動電路1 〇6連接。將 畫素電極111開關驅動之薄膜電晶體11 2、及包含於垂直驅 動迴路105及水平驅動迴路1〇6之薄膜電晶體，係由本發明 作成。又上側基板1 〇 2之内表面沒有表示，形成有例如由 ITO構成之對向電極。 圖5是本發明相關之顯示裝置實施例之模式性部分斷面 圖。在本實施例畫素是用有機電致發光素子OLED (有機發 光二極體）0 OLED是由陽極A、有機層210、及陰極κ依序 重疊而成。陽極A是就各畫素分離，例如以鉻做成，基本 上具光反射性。陰極K是在畫素間共通連接，例如為金屬 層2Π和透明導電層212之積層構造，基本上具光透過性。 在具此構造之OLDE的陽極A /陰極K間施加順向電歷（i〇v 左右）’則引發電子或正電洞等載予之注入，可觀測到發 光。OLDE的動作是從陽極A注入的正電洞及陰極κ注入的 電予所形成之激勵子所引起的發光。 -13- 本紙張尺度逋用中05國家標準(CNS> A4规格(210X 297公釐） B7 B7 11 五、發明説明（ 另-万面’驅動OLED之薄膜電晶體TFT是由在玻璃等做 成的基板1上以本發明的方法形成之閉極5、在其上重昼之 閘極絕緣膜12、隔著此閘極絕緣膜12在閉極5上重疊之半 導體薄膜4所構成。此半導體薄膜4是由例如以雷射回火多 晶化之带薄膜做成。薄膜電晶禮TFT具備供應〇聊之電流 的通路之源極區S、通道區Ch、及汲極區£) β通道區（^匕正 好在閘極5的正上方。具有底部閘極構造之薄膜電晶體TFT 被層間絕緣膜14被覆，其上形成信號配線3及汲極2〇〇。在 這些上面隔著另一層間絕緣膜9 1形成上述〇LED膜。透過 及極200 ,OLED膜之陽極A和薄膜電晶體τρτ電連接β [發明之效果] 如上所述，根據本發明之第一層面，是一種底部開極構 造之薄膜電晶體，將閘極厚度做成比閘極配線厚度小，因 此在以雷射g?火結晶化半導體薄膜時，雷射光不會對間極 放射能量可有效利用雷射光能。又因閘極厚度小即可充分 確保閘極配線的厚度，可低電阻化，足以因應大型顯示裝 置。又’根據本發明之第二層面因閘極配線是由表層重疊 内層之多層構造’表層寬度尺寸做成較内層寬度尺寸為大 可以完全覆蓋内層，且從内層之端部到寬度方向外側多餘 之表層之端部的尺寸比表層之厚度為大。採用這種多層構 造和以往單層構造比電阻不會上升，可以薄膜化的同時， 因斷面形成階梯狀不會發生層間短路等缺陷，可提高產 率。 [圖式之簡單說明] -14 - 本紙張尺度遄用中國8家捸準(CNS) A4规格(210X297公衰） 46 48 3 A7 B7 五、 發明説明（ 圖1係 表不與本發明有關之薄膜半導體裝置實施形態之模式 圖。圖丨（A)是某一畫素之平面圖，圖1(B)是沿圖1(Α)Υ. Υ'線之斷面圖。 圖2係 圖1所示薄膜半導體裝置之斷面圖。 圖3係 表示薄膜半導體裝置參考例之模式圖，圖3(Α)是一畫素 的平面圖’而圖3(B)沿圖3(Α)Υ-Υ’線之斷面圖。 圖4係 表示與本發明有關的顯示裝置一例之模式性斜視圖。 圖5係 表示與本發明有關之顯示裝置他例之斷面圖。 -15- 本紙張尺度適用中Β興家搮準(CNS) Α4规格(21〇x 297公釐) 13 五、發明説明（ 元件符號說明： 1 基板 104 畫素陣列部 2 閘極配線 105 垂直驅動電路 3 信號配線 106 水平驅動電路 4 半導體薄膜 107 端子部 5 閘極 108 配線 10 畫素電極 109 閘極配線 12 閘極絕緣膜 110 信號配線 13 阻止膜 111 畫素電極 14 層間絕緣膜 112 薄膜電晶體 15 絕緣膜 200 汲極 20 輔勵電容配線 210 有機層 90 絕緣層 211 金屬層 101 絕緣基板 212 透明導電層 102 絕緣基板 SL 表層 103 光電物質 IL 内層 -16 - 本紙張尺度逋用中國S家搮準(CNS) A4規格(210X297公釐〉

Claims (1)

  1. A8 B8 C8 D8
    4 6 4 8 六、申請專利範園 .一種薄膜半導體裝置，係在絕緣性基板上將薄膜電晶體 集成形成’其特徵在於： 具有在該基板上形成之下側配線、與該下側配線同電 位且同時圖樣化之閘極、該下側配線及閘極上形成之絕 緣膜、該絕緣膜上形成之構成薄膜電晶體之元件區域之 半導體薄膜、在該半導體薄膜上形成之層間膜、及在層 間膜上形成之介以接觸孔和薄膜電晶體Τ ρ τ連接之上侧 配線； 前述閘極其厚度較前述下侧配線小。 2 .如申請專利範圍第1項之薄膜半導體裝置，其中前述閘 極及前述下側配線均有多層構造，且構成前述閘極之層 數較前述下侧配線之層數為少。 3 .如申請專利範圍第2項之薄膜半導體裝置，其中前述閣 極為只有表層之單層構造，且前述下層配線具有在該表 層下重疊内層而成之多層構造。 4. 如申請專利範圍第3項之薄膜半導體裝置，其中前述内 層疋由比表層電阻小的金屬構成，且表層是由溶點比内 層南的金屬構成。 5. 如申請專利範圍第4項之薄膜半導體裝置，其中前述内 層為由以鋁為主體的金屬構成，表層由選自鉬、钽、 鶴、或絡之金屬構成。 6 .如申請專利範園第1項之薄膜半導體裝置，其中前述半 導體薄膜是由可以用雷射光照射結晶化之多晶矽構成·> 7 . —種薄膜半導體裝置，係在絕緣性基板上將薄膜電晶體 本紙張尺度適用中圃國家標準(CNS) A4规格(210 X 297公釐) 4648 3 6 A8 B8 C8 ______ D8 六、申請專利範圍 集成形成，其特徵在於： 具有在該基板上形成之下側配線、與該下側配線連接 之閘極、在該下側配線及閘極上形成之絕緣膜、在該絕 緣膜上形成之構成薄膜電晶體之元件區域之丰導體薄 膜、在該半導體薄膜上形成之層間膜、及在層間膜上形 成之介以接觸孔和薄膜電晶體連接之上側配線； 前述下側配線具有至少在第一配線層上重疊第二配線 之多層構造； *又足第一配線層之寬度尺寸較第一配線層之寬度尺寸 為大’第二配線層將第一配線層被覆； 從第一配線層之端部到寬度方向外側多餘之第二配線 層之端部的尺寸比第二配線層之厚度尺寸為大β 8. 如申請專利範園第7項之薄膜半導體裝置’其中前述第一 配線層是由電阻比第二配線層小之金屬構成，且第二配 線層是由溶點比第一配線層高的金屬構成。 9. 如申請專利範圍第8項之薄膜半導體裝置，其中前述第一 配線層由以銘為主體的金屬構成，第二層係由選自鉬、 鈕、鎢、或鉻之金屬構成。 10. 如申請專利範圍第7項之薄膜半導體裝置，其中前述下側 配線具有至少在第一配線層上重疊第二配線廣之多層構 造’前述閘極具有只由第二配線層構成之單層構造。 11. 如申請專利範圍第7項之薄膜半導體裝置，其中前述半導 體薄膜是由可以用雷射光照射結晶化之多晶矽構成。 12. —種顯示裝置，具有矩陣狀配置之畫素，將驅動各畫素 "2 - 本紙張尺度通用中國國家標準(CNS) Α4規格(210X 297公羡) A8 B8 C8 46 4 8 ____^ 穴、申請專利範圍 之薄膜電晶體在絕緣性的基板上集成形成：其特徵在 於： 具有在該基板上形成之下側配線、與該下側配線同電 位且同時圖樣化之問極、該下側配線及閘極上形成之絕 緣膜、該絕緣膜上形成之構成薄膜電晶體之元件區域之 丰導體薄膜、在該半導體薄膜上形成之層間膜、及在層 間膜上形成之介以接觸孔和薄膜電晶體T F Τ連接之上侧 配線； 前述閘極其厚度較前述下侧配線小。 13. 如申請專利範圍第1 2項之顯示裝置，其中前述閘極及前 述下側配線均有多層構造，且構成前述閘極之層數較前 述下側配線之層數為少。 14. 如申請專利範圍第！ 3項之顯示裝置，其中前述閘極為只 有表層之單層構造，且前述下層配線具有在該表層下重 疊内層而成之多層構造。 15. 如申請專利範圍第14項之顯示裝置，其中前述内層是由 比表層電阻小的金屬構成’且表層是由橡點比内層高的 金屬構成。 16. 如申請專利範圍第1 5項之顯示裝置，其中前述内層為由 以鋁為主體的金屬構成’表層由選自鉬、钽、鱗、或銘 之金屬構成。 17. 如申凊專利範圍第12項之顯示裝置，其中前述半導體薄 膜是由可以用雷射光照射結晶化之多晶矽構成。 18. 如_請專利範固第17項之顯示裝置，其中除了將矩陣狀
    8 4 6 4 A B c D 六、申請專利範固 配置畫素驅動之前述薄膜電晶體以外，在該基板上也同 樣的集成形成多晶矽薄膜電晶體以構成周邊電路。 19. 一種顯示裝置，其係將矩陣狀配置畫素、驅動各畫素之 薄膜電晶體在絕緣性的基板上積集成形成；其特徵在 於： 具有在該基板上形成之下側配線、與該下側配線連接 之間極、在該下側配線及閘極上形成之絕緣膜、在該絕 緣膜上形成之構成薄膜電晶體之元件區域之半導體薄 膜、在該半導體薄膜上形成之層間膜、及在層間膜上形 成之介以接觸孔和薄膜電晶體連接之上側配線； 前述下侧配線具有至少在第一配線層上重疊第二配線 之多層構造； 設定第二配線層之寬度尺寸較第一配線層之寬度尺寸 為大’第二配線層將第一配線層被覆； 從第一配線層之端部到寬度方向外側多餘之第二配線 層之端部的尺寸比第二配線層之厚度尺寸為大。 20. 如申請專利範圍第1 9項之顯示裝置，其中前述第一配線 層是由電阻比第二配線層小之金屬構成，且第二配線廣 是由熔點比第一配線層高的金屬構成。 21. 如申請專利範圍第2 0項之顯示裝置，其中前述第一配線 層由以鋁為主體的金屬構成，第二層係由選自麵、赵、 鶴、或銘之金屬構成。 22. 如申請專利範園第19項之顯示裝置’其十前述下側配線 具有至少在第一配線層上重疊第二配線層之多層構造， -4- 本紙張尺度適用中國國家標準(CN_S) A4規格<210 X 297公釐） ----- 4 6 4 A Be D 六、申請專利範圍 前述閘極具有只由第二配線層構成之單層構造。 23. 如申請專利範圍第1 9項之顯示裝置，其中前述為半導體 薄膜是由可以用雷射光照射結晶化之多晶矽構成。 24. 如申請專利範圍第2 3項之顯示裝置，其中除了將矩陣狀 配置畫素驅動之前述薄膜電晶體以外，在該基板上也同 樣的集成形成多晶矽薄膜電晶體以構成周邊電路。 25. —種顯示裝置之製造方法，其係將矩陣狀配置畫素及將 各畫素驅動之薄膜電晶體在絕緣性的基板上集成形成； 其特徵在於： 包含將在該基板上配設之下側配線、與該下側配線同 電位且同時圖樣化之閘極、該下侧配線及閘極上配設之 絕緣膜、該絕緣膜上配設之構成薄膜電晶體之元件區域 之半導體薄膜、在該半導體薄膜上配設之層間膜、及在 層間膜上配設之介以接觸孔和薄膜電晶體T F T連接之上 侧配線依序形成之步驟； 形成前述閘極之厚度較前述下侧配線小。 26. 如申请專利範圍第2 5項之顯示裝置之製造方法，其中前 述閘極及前述下侧配線均有多層構造，且構成前述閘極 之層數較前述下側配線之層數為少。 27. 如申請專利範圍第2 6項之顯示裝置之製造方法，其中前 述閘極為只有表層之單層構造，且前述下層配線具有在 該表層下重疊内層而成之多層構造口 2 8 _如申請專利範圍第2 7項之顯示裝置之製造方法，其中前 述内層是由比表層電阻小的金屬構成，且表層是由炼點 ，5 本紙張尺度適用中國國家標準(CNS) A4规格(210X 297公釐> ' D8 六、申請專利範園 比内層高的金屬構成。 29. 如申請專利範圍第28項之顯示裝置之製造方法，其中前 述内層為由以鋁為主體的金屬構成，表層由選自I目、 备、鹤、或銘·之金屬構成。 30. 如申請專利範圍第2 5項之顯示裝置之製造方法，其中前 述半導體薄膜是由可以用雷射光照射結晶化之多晶硬構 成。 31. 如申請專利範圍第30項之顯示裝置之製造方法，其中除 了將矩陣狀配置畫素驅動之前述薄膜電晶體以外，在該 基板上也同樣的集成形成多晶矽薄膜電晶體以構成周邊 電路。 32. —種顯示裝置之製造方法，其係將矩陣狀配置畫素、及 將各畫素驅動之薄膜電晶體在絕緣性的基板上集成形 成；其特徵在於： 包含將在該基板上配設之下侧配線、與該下側配線連 接之閘極、在該下側配線及閘極上配設之絕緣膜、在該 絕緣膜上配設之構成薄膜電晶體之元件區域之半導體薄 膜、在該半導體薄膜上配設之層間膜、及在層間膜上配 設之介以接觸孔和薄膜電晶體連接之上側配線依序形成 之步驟； 將前述下層配線以在第一配線層上至少重疊第二配線 重疊之多層構造的方式形成； 使第二配線層之寬度尺寸形成為較第一配線層之寬度 尺寸為大’令第二配線層將第一配線層被覆； 本紙張尺度適用中囲圉家標準(CNS) A4規格(210X297公釐） 8 /: A8 B8 C8 申請專利範圍 使從第一配線層之端部到寬度方向外側多餘之第二配 線層之端部的尺寸形成為比第二配線層之厚度為大。 33. 如申請專利範圍第32項之顯示裝置之製造方法，其中前 述第一配線層是由電阻比第二配線層小之金屬構成，且 第二配線層是由熔點比第一配線層高的金屬構成。 34. 如申請專利範圍第3 3項之顯示裝置之製造方法，其中前 述第一配線層由以鋁為主體的金屬構成，第二層係由選 自鉬、钽 '鎢 '或鉻之金屬構成。 35. 如申請專利範圍第3 2項之顯示裝置之製造方法，其中前 述下侧配線具有至少在第一配線層上重疊第二配線層之 多層構造’前述閘極具有只由第二配線層構成之單層構 造。 36. 如申請專利範圍第3 2項之顯示裝置之製造方法，其中前 述為半導體薄膜是由可以用雷射光照射結晶化之多晶罗 構成。 37. 如申請專利範圍第3 6項之顯示裝置之製造方法，其中除 了將矩陣狀配置畫素驅動之前述薄膜電晶體以外，在該 基板上也同樣的集成形成多晶硬薄膜電晶體以構成周邊 電路。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW089125885A 1999-12-20 2000-12-05 Thin-film semiconductor apparatus, display, and method for manufacturing the same TW464836B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36118699A JP2001177103A (ja) 1999-12-20 1999-12-20 薄膜半導体装置及び表示装置とその製造方法

Publications (1)

Publication Number Publication Date
TW464836B true TW464836B (en) 2001-11-21

Family

ID=18472550

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089125885A TW464836B (en) 1999-12-20 2000-12-05 Thin-film semiconductor apparatus, display, and method for manufacturing the same

Country Status (4)

Country Link
US (1) US6476416B1 (zh)
JP (1) JP2001177103A (zh)
KR (1) KR20010062476A (zh)
TW (1) TW464836B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1168451A3 (en) * 2000-06-27 2005-11-09 Canon Kabushiki Kaisha Semiconductor device, and radiation detection device and radiation detection system having same
US6950115B2 (en) * 2001-05-09 2005-09-27 Clairvoyante, Inc. Color flat panel display sub-pixel arrangements and layouts
US6777249B2 (en) * 2001-06-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of repairing a light-emitting device, and method of manufacturing a light-emitting device
TW540128B (en) * 2002-07-12 2003-07-01 Hannstar Display Corp Manufacturing method of X-ray detector array
US7049636B2 (en) * 2002-10-28 2006-05-23 Universal Display Corporation Device including OLED controlled by n-type transistor
JP4362696B2 (ja) * 2003-03-26 2009-11-11 ソニー株式会社 発光素子およびその製造方法、ならびに表示装置
KR100566612B1 (ko) * 2003-09-23 2006-03-31 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
KR100623232B1 (ko) * 2003-11-29 2006-09-18 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
JP4058695B2 (ja) * 2004-02-16 2008-03-12 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4649896B2 (ja) 2004-07-09 2011-03-16 日本電気株式会社 半導体装置及びその製造方法、並びにこの半導体装置を備えた表示装置
CN100533746C (zh) * 2004-08-03 2009-08-26 株式会社半导体能源研究所 显示器件、其制造方法以及电视机
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
TWI255059B (en) * 2005-02-18 2006-05-11 Ind Tech Res Inst Organic semiconductor components with multiple protection layers and the manufacturing method thereof
JP2008124266A (ja) * 2006-11-13 2008-05-29 Hitachi Displays Ltd 表示装置および表示装置の製造方法
TWI363240B (en) * 2008-03-31 2012-05-01 Au Optronics Corp Active array substrate, electrode substrate, and liquid crystal display panel
US20130057793A1 (en) * 2010-05-14 2013-03-07 Sharp Kabushiki Kaisha Thin-film transistor substrate and liquid-crystal display device provided with the same
JP2013115097A (ja) * 2011-11-25 2013-06-10 Japan Display West Co Ltd 半導体装置およびその製造方法ならびに表示装置および電子機器
US8901544B2 (en) * 2011-12-06 2014-12-02 Corning Incorporated Organic thin film transistor with ion exchanged glass substrate
KR102248641B1 (ko) * 2013-11-22 2021-05-04 엘지디스플레이 주식회사 유기전계 발광소자
CN110828485B (zh) * 2019-11-19 2022-08-26 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0063026A3 (en) 1981-04-09 1983-07-20 Dca Design Consultants Limited Through-ticketing in a passenger transport system
JPH04321273A (ja) * 1991-04-19 1992-11-11 Fuji Xerox Co Ltd イメージセンサ
JPH07154288A (ja) 1993-11-26 1995-06-16 Toshiba Corp 無線式の携帯可能電子装置
JPH0844832A (ja) 1994-07-29 1996-02-16 Citizen Watch Co Ltd 非接触式携帯用記憶媒体処理システム
JPH0944615A (ja) 1995-07-31 1997-02-14 Sony Corp 携帯型電子機器
JP3208658B2 (ja) * 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
JPH11238148A (ja) 1998-02-24 1999-08-31 Hitachi Ltd 乗車券改札装置
JPH11282978A (ja) 1998-03-31 1999-10-15 Hanyou Denshi Joushaken Gijutsu Kenkyu Kumiai 無線カード及びそれを用いた通信方法
JP3578909B2 (ja) 1998-04-22 2004-10-20 株式会社山武 非接触データ送受信装置、非接触データ送受信方法および非接触データ送受信システム
JP3308498B2 (ja) * 1998-07-31 2002-07-29 富士通株式会社 液晶表示パネル
KR100542310B1 (ko) * 1998-12-30 2006-05-09 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시소자_
JP4700156B2 (ja) * 1999-09-27 2011-06-15 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
KR20010062476A (ko) 2001-07-07
US6476416B1 (en) 2002-11-05
JP2001177103A (ja) 2001-06-29

Similar Documents

Publication Publication Date Title
TW464836B (en) Thin-film semiconductor apparatus, display, and method for manufacturing the same
TWI237518B (en) Organic electroluminescence display and method of fabricating the same
US7947539B2 (en) Thin film transistor array panel for a display device and a method of manufacturing the same
JP5909746B2 (ja) 半導体装置及び表示装置
JP5269291B2 (ja) 薄膜トランジスタ表示板
TW506228B (en) Electroluminescence display device
KR101100887B1 (ko) 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법
CN102456624B (zh) 有机电致发光显示器的阵列基板及其制造方法
US8421944B2 (en) Display device substrate, display device, and wiring substrate
WO2012042567A1 (ja) Ｅｌ表示パネル、ｅｌ表示装置及びｅｌ表示パネルの製造方法
JPH07302912A (ja) 半導体装置
TW201044594A (en) Display device
TW200820445A (en) Display device and method of manufacturing the display device
JP2006313906A (ja) 薄膜トランジスタ基板、これを含む液晶表示装置及び薄膜トランジスタ基板の製造方法
TW200809364A (en) Active matrix display
JP2006216941A (ja) 薄膜トランジスタ表示板
JP2011081363A (ja) 有機発光表示装置及びその製造方法
WO2012042564A1 (ja) 表示装置用薄膜半導体装置、表示装置用薄膜半導体装置の製造方法、ｅｌ表示パネル及びｅｌ表示装置
US8603869B2 (en) Method of fabricating thin film transistor having amorphous and polycrystalline silicon
WO2013108326A1 (ja) 薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置
KR20060117635A (ko) 다층 박막, 이를 포함하는 박막 트랜지스터 및 박막트랜지스터 표시판의 제조 방법
JP5502996B2 (ja) 薄膜半導体装置、表示装置及び薄膜半導体装置の製造方法
WO2013191044A1 (ja) 半導体装置およびその製造方法
JP2007142059A (ja) 表示装置の製造方法
KR100984351B1 (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees