JP2013115097A - 半導体装置およびその製造方法ならびに表示装置および電子機器 - Google Patents
半導体装置およびその製造方法ならびに表示装置および電子機器 Download PDFInfo
- Publication number
- JP2013115097A JP2013115097A JP2011257435A JP2011257435A JP2013115097A JP 2013115097 A JP2013115097 A JP 2013115097A JP 2011257435 A JP2011257435 A JP 2011257435A JP 2011257435 A JP2011257435 A JP 2011257435A JP 2013115097 A JP2013115097 A JP 2013115097A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- gate electrode
- layer
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】本技術の半導体装置は、一方向に延在する複数の第1配線層と、第1配線層の間に設けられた第1配線層よりも膜厚が薄いゲート電極と、第1配線層およびゲート電極上に形成された絶縁膜と、絶縁膜上の前記ゲート電極に対応する位置にチャネル領域を有する半導体層と、半導体層上に設けられた層間膜と、層間膜上に形成されると共に、層間膜に設けられた貫通孔を介して半導体層と接続された第2配線層とを備えている。
【選択図】図1
Description
(A)一方向に延在する金属膜を成膜する工程
(B)金属膜をエッチングすることによって複数の第1配線層を形成する工程
(C)第1配線層の間に前記第1配線層より膜厚の薄いゲート電極を形成する工程
(D)第1配線層およびゲート電極上に絶縁膜を形成する工程
(E)絶縁膜上の前記ゲート電極に対応する位置にチャネル領域を有する半導体層を形成する工程
(F)半導体層上に層間膜を形成する工程
(G)層間膜に貫通孔を形成する工程
(H)層間膜上に、貫通孔を介して半導体層と接続される第2配線層を形成する工程
1.第1の実施の形態(FSSモードの表示装置)
2.第2の実施の形態(VAモードの表示装置)
3.適用例(表示装置および電子機器の例)
[半導体装置1の構成]
図1は、本開示の第1の実施の形態に係る表示装置の断面構成を表したものであり、図2はこの表示装置を構成する半導体装置1の平面構成を表したものである。なお、図1は図2のI−I’一点鎖線における断面図である。半導体装置1は、スイッチング素子として、いわゆるボトムゲート型(逆スタガー構造)の薄膜トランジスタ(Thin Film Transistor;TFT)を有する。この半導体装置1では、ガラス等の基板11上にゲート電極12Bおよびゲート配線(第1配線)12Aが形成されている。ゲート電極12B上には、ゲート絶縁膜(絶縁膜)13、半導体層14、層間絶縁膜(層間膜)15(15A,15B)、信号線16が順に設けられた薄膜トランジスタが形成されている。薄膜トランジスタ上には平坦化層17が順に設けられており、この平坦化層17上に画素電極(第2配線層)18Aおよび共通電極18Bが形成されている。本実施の形態では、ゲート配線12Aと、ゲート配線12Aよりも膜厚の薄いゲート電極12Bとが一方向に交互に形成されている。
図4A〜図4Jは、半導体装置1の製造方法を説明するための図である。半導体装置1は、例えば次のようにして製造することができる。
図7は、本開示の第2の実施の形態に係る表示装置の断面構成を表したものであり、図8はこの表示装置を構成する半導体装置2の平面構成を表したものである。なお、図8は図8のII−II’一点鎖線における断面図である。この半導体装置2は、ゲート電極12Bと同時に保持容量配線32を形成した点が上記第1の実施の形態とは異なる。この保持容量配線32は、上記ゲート配線12Aおよびゲート電極12B等と同様に、例えばCr,Mo,Ta,W,Tiなどの高融点金属によって構成されている。以下に、半導体装置2の製造方法を説明する。なお、第1の実施の形態と同一の構成要素については同一符号を付してその説明は省略する。
図9A〜図9Iは、半導体装置1の製造方法を説明するための図である。半導体装置2は、例えば次のようにして製造することができる。
まず、図9Aに示したように、基板11上の全面にスパッタリング法や蒸着法により金属膜を例えば200nmの厚さで形成したのち、この金属膜を、例えばフォトリソグラフィ法を用いてパターニングすることにより、アイランド上の配線パターン(複数のゲート配線12A)を形成する。続いて、図9Bに示したように、基板11およびゲート配線12A上の全面に金属膜を例えば50nmの厚さで成膜したのち、例えばフォトリソグラフィ法を用いてパターニングすることによりゲート配線12Aの間およびゲート配線12A上に延在するゲート電極12Bを形成する。また、これらゲート配線12Aおよびゲート電極12Bによって形成された配線ラインと並走するようにゲート電極12Bと同じ膜厚の保持容量配線32を形成する。次に、図9Cに示したように、基板11,ゲート配線12Aおよびゲート電極12B上を覆うように、ゲート絶縁膜13をプラズマCVD法を用いて例えば50nmの厚さで形成する。具体的には、例えば原料ガスとしてシラン(SiH4)、アンモニア(NH3)、窒素を含む混合ガスを用いたプラズマCVD法により、シリコン窒化膜よりなるゲート絶縁膜13を成膜する。
次に、上記第1の実施の形態および第2の実施の形態に係る半導体装置1,2を備えた表示装置の電子機器への適用例について説明する。
以下、上記半導体装置の電子機器への適用例について説明する。上記半導体装置は、テレビジョン装置,デジタルカメラ,ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記半導体装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
上記半導体装置は、例えば図10に示したようなモジュールとして、後述の適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板11の一辺に、封止用基板50から露出した領域210を設け、この露出した領域210に、水平セレクタ31、ライトスキャナ32および電源スキャナ33の配線を延長して外部接続端子(図示せず)を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
図11は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300が上記半導体装置に相当する。
図12は、デジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、この表示部420が上記半導体装置に相当する。
図13は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、この表示部530が上記半導体装置に相当する。
図14は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有している。この表示部640が上記半導体装置に相当する。
図15は、携帯電話機の外観を表したものである。この携帯電話機は、例えば上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そして、これらのうちのディスプレイ740またはサブディスプレイ750が、上記半導体装置に相当する。
(1)一方向に延在する複数の第1配線層と、前記第1配線層の間に設けられた前記第1配線層よりも膜厚が薄いゲート電極と、前記第1配線層およびゲート電極上に形成された絶縁膜と、前記絶縁膜上の前記ゲート電極に対応する位置にチャネル領域を有する半導体層と、前記半導体層上に設けられた層間膜と、前記層間膜上に形成されると共に、前記層間膜に設けられた貫通孔を介して前記半導体層と接続された第2配線層とを備えた半導体装置。
(2)前記第1配線層と前記ゲート電極とは電気的に接続されている、前記(1)に記載の半導体装置。
(3)第1配線層は積層構造を有し、その最上層には前記ゲート電極と同一の膜厚の層を有する、前記(1)または(2)に記載の薄膜トランジスタ。
(4)前記第1配線層およびゲート電極からなる層が複数積層した構造を有する、前記(1)乃至(3)のいずれか1つに記載の薄膜トランジスタ。
(5)前記ゲート電極の膜厚は30nm以上90nm以下である、前記(1)乃至(4)のいずれか1つに記載の薄膜トランジスタ。
(6)前記第1配線層とゲート電極との膜厚比は2:1以上6:1以下である、前記(1)乃至(5)のいずれか1つに記載の薄膜トランジスタ。
(7)一方向に延在する金属膜を成膜する工程と、前記金属膜をエッチングすることによって複数の第1配線層を形成する工程と、前記第1配線層の間に前記第1配線層より膜厚の薄いゲート電極を形成する工程と、前記第1配線層およびゲート電極上に絶縁膜を形成する工程と、前記絶縁膜上の前記ゲート電極に対応する位置にチャネル領域を有する半導体層を形成する工程と、前記半導体層上に層間膜を形成する工程と、前記層間膜に貫通孔を形成する工程と、前記層間膜上に、前記貫通孔を介して前記半導体層と接続される第2配線層を形成する工程とを含む半導体装置の製造方法。
(8)前記ゲート電極を前記第1配線層の間および前記第1配線層上に連続して形成する、前記(7)に記載の半導体装置の製造方法。
(9)表示素子と、前記表示素子を駆動するための半導体装置を備え、前記半導体装置は、一方向に延在する複数の第1配線層と、前記第1配線層の間に設けられた前記第1配線層よりも膜厚が薄いゲート電極と、前記第1配線層およびゲート電極上に形成された絶縁膜と、前記絶縁膜上の前記ゲート電極に対応する位置にチャネル領域を有する半導体層と、前記半導体層上に設けられた層間膜と、前記層間膜上に形成されると共に、前記層間膜に設けられた貫通孔を介して前記半導体層と接続された第2配線層とを備えた表示装置。
(10)表示素子と、前記表示素子を駆動するための半導体装置とを有する表示装置を備え、前記半導体装置は、一方向に延在する複数の第1配線層と、前記第1配線層の間に設けられた前記第1配線層よりも膜厚が薄いゲート電極と、前記第1配線層およびゲート電極上に形成された絶縁膜と、前記絶縁膜上の前記ゲート電極に対応する位置にチャネル領域を有する半導体層と、前記半導体層上に設けられた層間膜と、前記層間膜上に形成されると共に、前記層間膜に設けられた貫通孔を介して前記半導体層と接続された第2配線層とを有する電子機器。
Claims (10)
- 一方向に延在する複数の第1配線層と、
前記第1配線層の間に設けられた前記第1配線層よりも膜厚が薄いゲート電極と、
前記第1配線層およびゲート電極上に形成された絶縁膜と、
前記絶縁膜上の前記ゲート電極に対応する位置にチャネル領域を有する半導体層と、
前記半導体層上に設けられた層間膜と、
前記層間膜上に形成されると共に、前記層間膜に設けられた貫通孔を介して前記半導体層と接続された第2配線層と
を備えた半導体装置。 - 前記第1配線層と前記ゲート電極とは電気的に接続されている、請求項1に記載の半導体装置。
- 第1配線層は積層構造を有し、その最上層には前記ゲート電極と同一の膜厚の層を有する、請求項1に記載の半導体装置。
- 前記第1配線層およびゲート電極からなる層が複数積層した構造を有する、請求項1に記載の半導体装置。
- 前記ゲート電極の膜厚は30nm以上90nm以下である、請求項1に記載の半導体装置。
- 前記第1配線層とゲート電極との膜厚比は2:1以上6:1以下である、請求項1に記載の半導体装置。
- 一方向に延在する金属膜を成膜する工程と、
前記金属膜をエッチングすることによって複数の第1配線層を形成する工程と、
前記第1配線層の間に前記第1配線層より膜厚の薄いゲート電極を形成する工程と、
前記第1配線層およびゲート電極上に絶縁膜を形成する工程と、
前記絶縁膜上の前記ゲート電極に対応する位置にチャネル領域を有する半導体層を形成する工程と、
前記半導体層上に層間膜を形成する工程と、
前記層間膜に貫通孔を形成する工程と、
前記層間膜上に、前記貫通孔を介して前記半導体層と接続される第2配線層を形成する工程と
を含む半導体装置の製造方法。 - 前記ゲート電極を前記第1配線層の間および前記第1配線層上に連続して形成する、請求項7に記載の半導体装置の製造方法。
- 表示素子と、前記表示素子を駆動するための半導体装置を備え、
前記半導体装置は、
一方向に延在する複数の第1配線層と、
前記第1配線層の間に設けられた前記第1配線層よりも膜厚が薄いゲート電極と、
前記第1配線層およびゲート電極上に形成された絶縁膜と、
前記絶縁膜上の前記ゲート電極に対応する位置にチャネル領域を有する半導体層と、
前記半導体層上に設けられた層間膜と、
前記層間膜上に形成されると共に、前記層間膜に設けられた貫通孔を介して前記半導体層と接続された第2配線層と
を備えた表示装置。 - 表示素子と、前記表示素子を駆動するための半導体装置とを有する表示装置を備え、
前記半導体装置は、
一方向に延在する複数の第1配線層と、
前記第1配線層の間に設けられた前記第1配線層よりも膜厚が薄いゲート電極と、
前記第1配線層およびゲート電極上に形成された絶縁膜と、
前記絶縁膜上の前記ゲート電極に対応する位置にチャネル領域を有する半導体層と、
前記半導体層上に設けられた層間膜と、
前記層間膜上に形成されると共に、前記層間膜に設けられた貫通孔を介して前記半導体層と接続された第2配線層と
を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011257435A JP2013115097A (ja) | 2011-11-25 | 2011-11-25 | 半導体装置およびその製造方法ならびに表示装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011257435A JP2013115097A (ja) | 2011-11-25 | 2011-11-25 | 半導体装置およびその製造方法ならびに表示装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013115097A true JP2013115097A (ja) | 2013-06-10 |
Family
ID=48710405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011257435A Pending JP2013115097A (ja) | 2011-11-25 | 2011-11-25 | 半導体装置およびその製造方法ならびに表示装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013115097A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017168648A (ja) * | 2016-03-16 | 2017-09-21 | 株式会社Joled | 半導体装置とその製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001177103A (ja) * | 1999-12-20 | 2001-06-29 | Sony Corp | 薄膜半導体装置及び表示装置とその製造方法 |
JP2002111008A (ja) * | 2000-10-04 | 2002-04-12 | Canon Inc | 薄膜トランジスタアレー |
KR20020091456A (ko) * | 2001-05-30 | 2002-12-06 | 주식회사 현대 디스플레이 테크놀로지 | 프린지 필드 스위칭 액정표시장치의 제조방법 |
JP2004101744A (ja) * | 2002-09-06 | 2004-04-02 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
US20050062043A1 (en) * | 2003-09-23 | 2005-03-24 | Lg.Philips Lcd Co., Ltd. | Polysilicon thin film transistor device and method of fabricating the same |
JP2011100988A (ja) * | 2009-10-09 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
-
2011
- 2011-11-25 JP JP2011257435A patent/JP2013115097A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001177103A (ja) * | 1999-12-20 | 2001-06-29 | Sony Corp | 薄膜半導体装置及び表示装置とその製造方法 |
JP2002111008A (ja) * | 2000-10-04 | 2002-04-12 | Canon Inc | 薄膜トランジスタアレー |
KR20020091456A (ko) * | 2001-05-30 | 2002-12-06 | 주식회사 현대 디스플레이 테크놀로지 | 프린지 필드 스위칭 액정표시장치의 제조방법 |
JP2004101744A (ja) * | 2002-09-06 | 2004-04-02 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
US20050062043A1 (en) * | 2003-09-23 | 2005-03-24 | Lg.Philips Lcd Co., Ltd. | Polysilicon thin film transistor device and method of fabricating the same |
JP2011100988A (ja) * | 2009-10-09 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017168648A (ja) * | 2016-03-16 | 2017-09-21 | 株式会社Joled | 半導体装置とその製造方法 |
US10347770B2 (en) | 2016-03-16 | 2019-07-09 | Joled Inc. | Semiconductor device and method of producing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7068538B2 (ja) | 表示装置、電子機器 | |
US10903251B2 (en) | Display device, semiconductor device, and method of manufacturing display device | |
TW501282B (en) | Method of manufacturing semiconductor device | |
US7652294B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI606283B (zh) | 顯示裝置 | |
KR20090098679A (ko) | 박막 트랜지스터 및 표시 장치 | |
JP5825812B2 (ja) | 表示装置の製造方法 | |
JP4907003B2 (ja) | アクティブマトリクス型表示装置およびそれを用いた電気器具 | |
JP4993826B2 (ja) | 半導体装置の作製方法 | |
JP2012204548A (ja) | 表示装置およびその製造方法 | |
JP5577384B2 (ja) | 半導体装置の作製方法 | |
JP2013115097A (ja) | 半導体装置およびその製造方法ならびに表示装置および電子機器 | |
US9502492B2 (en) | Semiconductor device, method of manufacturing the same, display unit, and electronic apparatus | |
JP2006235638A (ja) | 液晶表示装置 | |
JP5604477B2 (ja) | 表示装置 | |
JP2006222437A (ja) | 液晶表示装置 | |
JP5732552B2 (ja) | 表示装置 | |
JP2014192319A (ja) | 半導体装置、表示装置および電子機器 | |
JP2012053467A (ja) | 液晶表示装置 | |
JP2008122504A (ja) | 表示装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131210 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20131210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140707 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150518 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150525 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150703 |