JP2006313906A - 薄膜トランジスタ基板、これを含む液晶表示装置及び薄膜トランジスタ基板の製造方法 - Google Patents
薄膜トランジスタ基板、これを含む液晶表示装置及び薄膜トランジスタ基板の製造方法 Download PDFInfo
- Publication number
- JP2006313906A JP2006313906A JP2006126558A JP2006126558A JP2006313906A JP 2006313906 A JP2006313906 A JP 2006313906A JP 2006126558 A JP2006126558 A JP 2006126558A JP 2006126558 A JP2006126558 A JP 2006126558A JP 2006313906 A JP2006313906 A JP 2006313906A
- Authority
- JP
- Japan
- Prior art keywords
- light blocking
- electrode
- gate electrode
- thin film
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 88
- 239000010409 thin film Substances 0.000 title claims abstract description 68
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000010408 film Substances 0.000 claims abstract description 154
- 230000000903 blocking effect Effects 0.000 claims abstract description 94
- 239000004065 semiconductor Substances 0.000 claims abstract description 54
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 9
- 239000011358 absorbing material Substances 0.000 claims 3
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 230000001681 protective effect Effects 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- -1 aluminum series metals Chemical class 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 150000001879 copper Chemical class 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical class [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000002751 molybdenum Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 150000003378 silver Chemical class 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】光漏れ電流を防止することができる薄膜トランジスタ基板、これを含む液晶表示装置及びこのような薄膜トランジスタ基板の製造方法を提供する。
【解決手段】光漏れ電流を効果的に最小化する薄膜トランジスタ基板、これを含む液晶表示装置及び薄膜トランジスタの製造方法が提供される。薄膜トランジスタ基板は、ゲートラインとゲートラインと交差するデータラインを含んで、ゲートラインから絶縁基板上に形成されたゲート電極と、ゲート電極上に絶縁されて形成された半導体層と、ゲート電極と少なくとも一部分が重なってゲート電極の周囲に配置された光遮断膜と、データラインから形成されて半導体層と少なくとも一部分が重なるソース電極と、ゲート電極を中心にしてソース電極と対向して前記半導体層と少なくとも一部分が重なるドレイン電極を含むトランジスタ構造及びトランジスタ構造上に絶縁されてドレイン電極と電気的に接続された画素電極を含む。
【選択図】図１Ｃ
【解決手段】光漏れ電流を効果的に最小化する薄膜トランジスタ基板、これを含む液晶表示装置及び薄膜トランジスタの製造方法が提供される。薄膜トランジスタ基板は、ゲートラインとゲートラインと交差するデータラインを含んで、ゲートラインから絶縁基板上に形成されたゲート電極と、ゲート電極上に絶縁されて形成された半導体層と、ゲート電極と少なくとも一部分が重なってゲート電極の周囲に配置された光遮断膜と、データラインから形成されて半導体層と少なくとも一部分が重なるソース電極と、ゲート電極を中心にしてソース電極と対向して前記半導体層と少なくとも一部分が重なるドレイン電極を含むトランジスタ構造及びトランジスタ構造上に絶縁されてドレイン電極と電気的に接続された画素電極を含む。
【選択図】図１Ｃ
Description
本発明は薄膜トランジスタ基板、これを含む液晶表示装置及び薄膜トランジスタ基板の製造方法に係り、より具体的にはチャネル領域の光漏れ電流を遮断することができる薄膜トランジスタ基板、これを含む液晶表示装置及び薄膜トランジスタ基板の製造方法に関する。
液晶表示装置はカラーフィルターを含むカラーフィルター基板と薄膜トランジスタアレイを含む薄膜トランジスタ基板を含む。カラーフィルター基板と薄膜トランジスタ基板は相互に対向して配置される。両基板は、間にシールライン（ｓｅａｌ ｌｉｎｅ）を介在して相互に接合されて、その間に形成された一定な間隙には液晶層が形成される。このように液晶表示装置は電極が形成されている２枚の基板（カラーフィルター基板と薄膜トランジスタ基板）とその間に挿入されている液晶層で構成されて、電極に電圧を印加して液晶層の液晶分子を再配列させて透過される光量を調節することによって所定の映像を表示（ｄｉｓｐｌａｙ）することができるように構成された装置である。液晶表示装置は非発光素子であるため薄膜トランジスタ基板の後面には光を供給するためのバックライトユニットが位置することがある。バックライトから照射された光は液晶の配列状態によって透過量が調整される。
薄膜トランジスタ基板の各画素はスイッチング素子を具備する。スイッチング素子はゲート線に接続された制御端子、データ線に接続された入力端子、そして画素電極に接続された出力端子を有する三端子素子である。
このようなスイッチング素子を利用した液晶表示装置において、スイッチング素子のチャネル領域に対して光が入射すれば光漏れ電流（ｌｉｇｈｔ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）が発生して、明暗比率（ｃｏｎｔｒａｓｔ ｒａｔｉｏ）を低下させたり、フリッカーリング（ｆｌｉｃｋｅｒｉｎｇ）等の表示不良の原因になったりする。このような光漏れ電流は外部自然光または液晶表示装置のバックライトから放出された光により引き起こされることができる。
本発明が解決しようとする技術的課題は、光漏れ電流を防止することができる薄膜トランジスタ基板を提供することである。
また、本発明が解決しようとする他の技術的課題は、このような薄膜トランジスタ基板を含む液晶表示装置を提供することである。
また、本発明が解決しようとするまた他の技術的課題は、このような薄膜トランジスタ基板の製造方法を提供することである。
また、本発明が解決しようとするまた他の技術的課題は、このような薄膜トランジスタ基板の製造方法を提供することである。
前記技術的課題を達成するための本発明の一実施形態による薄膜トランジスタ基板は、ゲートラインと前記ゲートラインと交差するデータラインを含んで、前記ゲートラインから絶縁基板上に形成されたゲート電極と、前記ゲート電極上に絶縁されて形成された半導体層と、前記ゲート電極と少なくとも一部分が重なって前記ゲート電極の周囲に配置された光遮断膜と、前記データラインから形成されて前記半導体層と少なくとも一部分が重なるソース電極と、前記ゲート電極を中心にして前記ソース電極と対向して前記半導体層と少なくとも一部分が重なるドレイン電極を含むトランジスタ構造及び前記トランジスタ構造上に絶縁されて前記ドレイン電極と電気的に接続された画素電極を含む。
前記他の技術的課題を達成するための本発明の一実施形態による液晶表示装置は、絶縁基板上に形成されたゲート電極と前記ゲート電極と完全に重なって前記ゲート電極上に絶縁されて形成された半導体層と前記半導体層と同じ層に位置して前記ゲート電極と少なくとも一部分が重なって前記ゲート電極の周囲に配置された光遮断膜と前記半導体層と少なくとも一部分が重なるソース電極と前記ゲート電極を中心にして前記ソース電極と対向して前記半導体層と少なくとも一部分が重なるドレイン電極を含むトランジスタ構造と、前記トランジスタ構造上に絶縁されて前記ドレイン電極と電気的に接続された画素電極を含む薄膜トランジスタ基板及び前記薄膜トランジスタ基板と対向して、色フィルター及び共通電極を含むカラーフィルター基板を含む。
前記また他の技術的課題を達成するための本発明の一実施形態による薄膜トランジスタ基板の製造方法は、絶縁基板上にゲート電極を有するゲート線を形成する段階と、前記ゲート電極上に前記ゲート電極と絶縁された半導体層を形成する段階と、前記ゲート電極と少なくとも一部分が重なって前記ゲート電極の周囲に配置された光遮断膜を形成する段階と、前記ゲート線と交差して前記半導体層と少なくとも一部分が重なるソース電極を有するデータ線を形成する段階と、前記ゲート電極を中心にして前記ソース電極と対向して前記半導体層と少なくとも一部分が重なるドレイン電極を形成して、前記ゲート電極、前記半導体層、前記光遮断膜、前記ソース電極及び前記ドレイン電極からトランジスタ構造を形成する段階及び前記トランジスタ構造上に絶縁されて前記ドレイン電極と電気的に接続された画素電極を形成する段階を含む。
その他実施形態の具体的な事項は詳細な説明及び図面に含まれている。
上述したように本発明による薄膜トランジスタ基板、これを含む液晶表示装置及び薄膜トランジスタの製造方法によれば、光漏れ電流を效果的に最小化して明暗比率を高めたりフリッカーリングを減らしたりすることによって表示特性を向上させることができる。
明細書全体にかけて同一参照符号は同一構成要素を指称する。
以下添付された図１Ａないし図１Ｃを参照して本発明の一実施形態による液晶表示装置用薄膜トランジスタ基板を詳細に説明する。
図１Ａは本発明の一実施形態による薄膜トランジスタ基板の配置図であって、図１Ｂは図１Ａに図示した薄膜トランジスタ基板のＩｂ−Ｉｂ’線に対する断面図であって、図１Ｃは図１Ａの薄膜トランジスタ基板上にカラーフィルター基板を配置した液晶表示装置のＩｃ−Ｉｃ’線に対する断面図である。図１Ａ及び図１Ｂを参照して本発明の一実施形態による液晶表示装置用薄膜トランジスタ基板を説明した後、図１Ｃを参照してこれを含む液晶表示装置を説明する。
図１Ａ及び図１Ｂを参照すると、絶縁基板１０上にゲート配線２２、２４、２６が形成されている。ここで、ゲート配線２２、２４、２６はアルミニウム（Ａｌ）とアルミニウム合金を含むアルミニウム系列の金属、銀（Ａｇ）と銀合金を含む銀系列の金属、銅（Ｃｕ）と銅合金を含む銅系列の金属、モリブデン（Ｍｏ）とモリブデン合金を含むモリブデン系列の金属、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）等で伝導性金属であれば制限がなく構成されることができる。また、ゲート配線２２、２４、２６は物理的性質が他の２個の導電膜（図示せず）を含む多重膜構造を有することができる。このうち１導電膜はゲート配線２２、２４、２６の信号遅延や電圧降下を減らすことができるように低い抵抗率（ｒｅｓｉｓｔｉｖｉｔｙ）の金属、例えばアルミニウム系列金属、銀系列金属、銅系列金属などで構成される。これとは違って、他の導電膜は他の物質、特にＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）とのコンタクト特性が優秀な物質、例えばモリブデン系列金属、クロム、チタン、タンタルなどで構成される。このような組合の良い例ではクロム下部膜とアルミニウム上部膜及びアルミニウム下部膜とモリブデン上部膜を挙げることができる。但し、本発明はこれに限られないし、ゲート配線２２、２４、２６は多様ないろいろ金属と導電体で作られることができる。
ゲート配線２２、２４、２６は横方向にのびているゲート線２２、ゲート線２２の端に接続され外部からのゲート信号の印加を受けてゲート線に伝達するゲート線終端２４及びゲート線２２に接続された薄膜トランジスタのゲート電極２６を含む。ゲート線２２は主に横方向にのびていてゲート信号を伝達する。ゲート線終端２４は外部との接続のために面積が広く形成されてもよい。
基板１０上には窒化シリコン（ＳｉＮｘ）等で構成されたゲート絶縁膜３０がゲート配線２２、２４、２６を覆っている。
ゲート電極２６のゲート絶縁膜３０上部には水素化アモルファスシリコン（ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ、水素化非晶質ケイ素）またはポリシリコン（多結晶シリコン）などの半導体で構成された半導体層４０がアイランド状（島状）に形成されている。ここで、薄膜トランジスタ基板の後面に配置されたバックライトから半導体層４０に光が直接流入することを防止するために半導体層４０はゲート電極２６と完全にオーバーラップ（ｏｖｅｒｌａｐ、重畳）されるように形成されるのが望ましい。半導体層４０の形状は多様に変形されてもよい。
そして、ゲート絶縁膜３０上部には半導体層４０と同じ層に位置した光遮断膜９１、９２、９３、９４が形成されている。光遮断膜９１、９２、９３、９４はバックライトからゲート電極２６の周囲に所定の傾斜を有して流入した光がカラーフィルター基板（図示せず）上の共通電極（図示せず）に反射された後半導体層４０に再流入されることを防止するための膜である。したがって、光遮断膜９１、９２、９３、９４はゲート電極２６と少なくとも一部分が重なるようにゲート電極２６の周囲に配置されることができる。光遮断膜９１、９２、９３、９４はゲート電極２６の縁に沿ってゲート電極２６と重なるように配置することによって、所定の入射角を有してゲート電極２６の周囲を通過して半導体層４０に再流入される光を効率的に遮断することができる。この時、光遮断膜９１、９２、９３、９４はゲート電極２６の縁と重なるように配置するが、寄生容量（ｐａｒａｓｉｔｉｃ ｃａｐａｃｉｔａｎｃｅ）を最小化するためにゲート電極２６と重なる部分を最小化することが望ましい。したがって、光遮断膜９１、９２、９３、９４をゲート電極２６の縁に整列（ａｌｉｇｎ）されるように配置して寄生容量を最小化するのが望ましい。但し、工程マージンを考慮して光遮断膜９１、９２、９３、９４とゲート電極２６は約３μｍ以下の幅を有して重なるように配置することが望ましい。光遮断膜９１、９２、９３、９４は光を効率的に吸収することができる物質を用いることができる。例えば、光遮断膜９１、９２、９３、９４は半導体層４０と実質的に同じ物質で形成されることができる。
本実施形態で光遮断膜９１、９２、９３、９４は相互に離隔された複数のサブ（ｓｕｂ）光遮断膜で構成されることができる。ここで、サブ光遮断膜はゲート電極２６の上側、左側、右側、下側にそれぞれ位置する第１光遮断膜９１、第２光遮断膜９２、第３光遮断膜９３、第４光遮断膜９４を含む。各光遮断膜９１、９２、９３、９４はアイランド状に形成されて相互に分離されている。本実施形態では光漏れ電流を遮断するために４個の光遮断膜９１、９２、９３、９４を用いて説明したが、本発明はこれに限られないし光漏れ電流を効果的に遮断することができるならばこれらのうちいずれか一つ以上の光遮断膜を用いることができる。
但し、光遮断膜９１、９２、９３、９４が導電性を有する場合、後述するソース電極６５とドレイン電極６６が短絡（ｓｈｏｒｔ）されないように配置することが望ましい。すなわち、光遮断膜９１、９２、９３、９４はソース電極６５及びドレイン電極６６のうちいずれか一つの電極とだけ重なるように形成することが望ましい。望ましくはデータ信号を効率的に伝達するために第１光遮断膜９１及び第４光遮断膜９４のようにソース電極６５またはドレイン電極６６と重ならないように形成することができる。先に言及したこと以外に、本発明の光遮断膜９１、９２、９３、９４の形状は多様に変形されることができる。
半導体層４０の上部にはシリサイド（ｓｉｌｉｃｉｄｅ）またはｎ型不純物が高濃度でドーピングされているｎ＋水素化アモルファスシリコン等の物質で作られたオーミックコンタクト層（ｏｈｍｉｃ ｃｏｎｔａｃｔ ｌａｙｅｒ、抵抗性接触層）５５、５６がそれぞれ形成されている。
オーミックコンタクト層５５、５６及びゲート絶縁膜３０上にはデータ配線６２、６５、６６、６８が形成されている。データ配線６２、６５、６６、６８は主に縦方向に形成されてゲート線２２と交差して画素を定義するデータ線６２、データ線６２の分枝でありオーミックコンタクト層５５の上部まで延長されているソース電極６５、データ線６２の一側端に接続されていて外部からの画像信号の印加を受けるデータ線終端６８、ソース電極６５と分離されていてゲート電極２６を中心にしてソース電極６５と対向するオーミックコンタクト層５６上部に形成されているドレイン電極６６を含む。データ線６２の一側端部分であるデータ線終端６８は外部回路との接続のために幅が十分に広く形成されている。
データ配線６２、６５、６６、６８はクロム、モリブデン系列の金属、タンタル及びチタンなど高融点金属で構成されることが望ましく、高融点金属等の下部膜（図示せず）とその上に位置した低抵抗物質上部膜（図示せず）で構成された多層膜構造を有することができる。多層膜構造の例では前に説明したクロム下部膜とアルミニウム上部膜またはアルミニウム下部膜とモリブデン上部膜の二重膜以外にもモリブデン膜−アルミニウム膜−モリブデン膜の三重膜を挙げることができる。
ソース電極６５は半導体層４０と少なくとも一部分が重なって、ドレイン電極６６はゲート電極２６を中心にしてソース電極６５と対向して半導体層４０と少なくとも一部分が重なる。ここで、先に言及したオーミックコンタクト層５５、５６はその下部の半導体層４０と、その上部のソース電極６５及びドレイン電極６６間に存在してコンタクト抵抗を低くする役割をする。
光遮断膜９１、９２、９３、９４はソース電極６５またはドレイン電極６６と重なることができるが、データ配線６２、６５、６６、６８を介して印加されるデータ信号を効率的に伝達して寄生容量を減らすためにはこれらのオーバーラップを最小化することが望ましい。第１光遮断膜９１及び第４光遮断膜９４のようにソース電極６５またはドレイン電極６６と重ならないように形成したり、第２光遮断膜９２及び第３光遮断膜９３のようにソース電極６５またはドレイン電極６６と重なるように形成したりすることができる。光遮断膜９１、９２、９３、９４はソース電極６５及びドレイン電極６６と同時に重ならない限り各電極６５、６６と所定の部分が重なるように形成されることができる。
データ配線６２、６５、６６、６８及びこれらにより露出した半導体層４０上部には保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）７０が形成されている。保護膜７０は窒化シリコン（ＳｉＮｘ）、酸化シリコン（ＳｉＯ２）で構成された無機材料膜、ＰＥＣＶＤ（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）方法によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）、または平坦化特性が優秀であって感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有するアクリル系有機絶縁膜等で構成されることができる。ＰＥＣＶＤ方法によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜とａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）は誘電定数が４以下（誘電定数は望ましくは２から４間の値を有する。）に誘電率が非常に低い。したがって厚さが薄くても寄生容量問題が最小化される。また他の膜との接着性及びステップカバレッジ（ｓｔｅｐ ｃｏｖｅｒａｇｅ）が良好である。また無機質ＣＶＤ膜であるので耐熱性が有機絶縁膜に比べて良好である。共にＰＥＣＶＤ方法によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜とａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）は蒸着速度やエッチング速度が窒化シリコン膜に比べて約４ないし約１０倍速いので工程時間が著しく減少される。また保護膜７０は有機膜の優秀な特性を生かしながらも露出した半導体層４０部分を保護するために下部無機膜と上部有機膜の二重膜構造を有することができる。
保護膜７０にはドレイン電極６６及びデータ線終端６８をそれぞれ露出するコンタクトホール７６、７８が形成されており、ゲート絶縁膜３０と共にゲート線終端２４を露出するコンタクトホール７４が形成されている。この時、ゲート線及びデータ線終端２４、６８を露出するコンタクトホール７４、７８は角を有したり、円形の多様な形態に形成されたりすることができ、外部回路との接続のために幅が拡張されて形成されてもよい。
保護膜７０上にはコンタクトホール７６を介してドレイン電極６６と電気的に接続されていて画素領域に位置する画素電極８２が形成されている。また、保護膜７０上にはコンタクトホール７４、７８を介してそれぞれゲート線終端２４及びデータ線終端６８と接続されている補助ゲート線終端８６及び補助データ線終端８８が形成されている。ここで、画素電極８２と補助ゲート及びデータ線終端８６、８８はＩＴＯまたはＩＺＯなどの透明導電体またはアルミニウムなどの反射性導電体で構成されてもよい。
ここで、画素電極８２は図１Ａ及び図１Ｂで見るように、ゲート線２２と重なって維持キャパシタを形成して、維持容量が不足した場合にはゲート配線２２、２４、２６と同じ層に維持容量用配線を追加することもできる。
また、画素電極８２はデータ線６２とも重ねるように形成して開口率を極大化している。このように開口率を極大化するために画素電極８２をデータ線６２とオーバーラップさせて形成しても保護膜７０の誘電率が低いためこれらの間で形成される寄生容量は問題にならない程度に小さく維持することができる。そして、側面視認性を改善するために画素電極８２にはゲート線２２に対して斜線方向に複数の切開部または突起が形成されてもよい。
以下、本発明の一実施形態による液晶表示装置用薄膜トランジスタ基板の製造方法に対して図１Ａ及び図１Ｂを参照しながら詳細に説明する。
まず、基板１０上にゲート配線用多層金属膜（図示せず）を積層した後、パターニングしてゲート線２２、ゲート電極２６及びゲート線終端２４を含む横方向にのびているゲート配線２２、２４、２６を形成する。
次に、窒化シリコンなどで構成されたゲート絶縁膜３０、半導体層用アモルファスシリコン層（図示せず）、ドーピングされたアモルファスシリコン層の３階膜を続いて積層して、半導体層用アモルファスシリコン層、ドーピングされたアモルファスシリコン層をフォトエッチングしてゲート電極２６上部のゲート絶縁膜３０上にアイランド状の半導体層４０とゲート電極２６と少なくとも一部分が重なるようにゲート電極２６の周囲に配置されたサブ光遮断膜９１、９２、９３、９４と半導体層４０上に位置するドーピングされたアモルファスシリコン層パターン（図示せず）を形成する。
次に、前記結果物上に、データ金属層（図示せず）を積層してマスクを利用したフォトエッチングでパターニングして、ゲート線２２と交差するデータ線６２、データ線６２と接続されてゲート電極２６上部まで延長されているソース電極６５、データ線６２の一側端に接続されているデータ線終端６８及びソース電極６５と分離されていてゲート電極２６を中心にしてソース電極６５と向き合うドレイン電極６６を含むデータ配線６２、６５、６６、６８を形成する。
続いて、データ配線６２、６５、６６、６８により露出したアモルファスシリコン層パターンをエッチングしてゲート電極２６を中心にして両側に分離されたオーミックコンタクト層パターン５５、５６を形成する一方、両側のオーミックコンタクト層パターン５５、５６間の半導体層４０を露出させる。続けて、露出した半導体層４０の表面を安定化させるために酸素プラズマ処理が施されてもよい。
次に、窒化シリコン膜、ａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜を化学気相蒸着（ＣＶＤ）法によって成長させたり有機絶縁膜を塗布したりして保護膜７０を形成する。
続いて、フォトエッチング工程でゲート絶縁膜３０と共に保護膜７０をパターニングして、ゲート線の端部分２４、ドレイン電極６６及びデータ線の端部分６８を露出するコンタクトホール７４、７６、７８を形成する。ここで、コンタクトホール７４、７６、７８は例えば、角を有する形状または円形の形状で形成することができる。
次に、ＩＴＯ膜またはＩＺＯ膜を蒸着してフォトエッチングして第１コンタクトホール７６を介してドレイン電極６６と接続される画素電極８２と、第２及び第３コンタクトホール７４、７８を介してゲート線終端２４及びデータ線終端６８とそれぞれ接続する補助ゲート線終端８６及び補助データ線終端８８を形成する。ＩＴＯやＩＺＯを積層する前の前加熱（ｐｒｅ−ｈｅａｔｉｎｇ）工程で用いる気体は窒素を利用することが望ましい。これはコンタクトホール７４、７６、７８を通じて露出されている金属膜２４、６６、６８の上部に金属酸化膜が形成されることを防止するためである。
以下、図１Ｃを参照して本発明の一実施形態による液晶表示装置により光漏れ電流が遮断される過程を説明する。
図１Ｃに示したように、下に位置する薄膜トランジスタ基板と対向するようにカラーフィルター基板が配置される。カラーフィルター基板は透明なガラスなどで構成された絶縁基板１１０上に光漏れを防止するためのブラックマトリックス１２０と赤色、緑色、青色の色フィルター１３０及びＩＴＯまたはＩＺＯなどの透明な導電物質からなっている共通電極（ｃｏｍｍｏｎ ｅｌｅｃｔｒｏｄｅ）１４０が形成されている。ここで、ブラックマトリックス１２０はゲート線２２とデータ線６２に対応する部分と薄膜トランジスタに対応する部分で形成されることができる。また、ブラックマトリックス１２０は画素電極８２と薄膜トランジスタ付近での光漏れを遮断するために多様な形状を有することができる。そして、側面視認性を改善するために共通電極１４０にはゲート線２２に対して斜線方向に複数の切開部または突起が形成されることができる。
本発明の一実施形態による液晶表示装置はカラーフィルター基板と、これに対向する薄膜トランジスタ基板とその間に挿入される液晶層２００を含む。薄膜トランジスタ基板上の画素電極８２とカラーフィルター基板上の共通電極１４０に電圧を印加して液晶層２００の液晶分子を再配列させて透過される光量を調節することによって所定の映像を表示することができるように構成された装置である。
一般的に液晶表示装置の光漏れ電流は主にバックライトから放出される光Ａ１、Ａ２と外部から流入する光Ｂ１により引き起こされる。本発明の一実施形態による液晶表示装置はゲート電極２６と光遮断膜９１、９２、９３、９４により光漏れ電流を最小化する。
すなわち、半導体層４０がゲート電極２６と完全に重なるように形成してバックライトから発生して光Ａ２が直接半導体層４０に流入することを防止することができる。図１Ｃに示したように、半導体層４０の幅Ｗａよりゲート電極２６の幅Ｗｇをさらに大きく形成することが望ましい。
もしもサブ光遮断膜９１、９２、９３、９４がない場合、バックライトからゲート電極２６の周囲に所定の傾斜を有して流入した光Ａ１がカラーフィルター基板上の共通電極１４０に反射された後半導体層４０に再流入されることがある。しかし、本発明のようにサブ光遮断膜９１、９２、９３、９４をゲート電極２６の縁に沿ってゲート電極２６と重なるように配置することによって、このような光Ａ１を吸収して光漏れ電流を最小化することができる。したがって、図１Ｃに示したように、ゲート電極２６の周囲から流入した光Ａ１を効率的に遮断するためにサブ光遮断膜９１、９２、９３、９４とゲート電極２６は少なくとも一部分が重なるように形成することができ、例えば、サブ光遮断膜９１、９２、９３、９４とゲート電極２６は約３μｍ以下の幅Ｗｏを有して重なるように配置することができる。
また、本発明のサブ光遮断膜９１、９２、９３、９４がない場合、外部からブラックマトリックス１２０の周囲に所定の入射角を有して入射した光Ｂ１はゲート電極２６と共通電極１４０に順番どおり反射されて半導体層４０に再流入されることができる。しかし、本発明のようにサブ光遮断膜９１、９２、９３、９４をゲート電極２６の縁に沿ってゲート電極２６と重なるように配置することによって、このような光Ｂ１がゲート電極２６に反射される前にサブ光遮断膜９１、９２、９３、９４に吸収されるため光漏れ電流を最小化することができる。
このようなサブ光遮断膜９１、９２、９３、９４の幅Ｗｂは広いほど光漏れ電流を最小化することができるが、この場合開口率が低くなることができる。したがって、サブ光遮断膜９１、９２、９３、９４は約１０μｍ以下の幅Ｗｂを有することが望ましい。さらに望ましくはサブ光遮断膜９１、９２、９３、９４は約４μｍないし約８μｍの幅を有する。
以下、図２ないし図５を参照して本発明の薄膜トランジスタ基板の変形実施形態を説明する。説明の便宜上、図１Ａないし図１Ｃの実施形態の図面に示した各部材と同一機能を有する部材は同一符号で示して、したがってその説明は省略する。
図２は本発明の変形実施形態による薄膜トランジスタ基板の配置図で、次を除いては基本的に同一構造を有する。すなわち、図２に示したように、光遮断膜９１２４はゲート電極２６の上側から左側を経て下側に延長されて位置し、光遮断膜９３はゲート電極２６の右側に位置する。
図３は本発明の他の変形実施形態による薄膜トランジスタ基板の配置図であって、次を除いては基本的に同一構造を有する。すなわち、図３に示したように、光遮断膜９１３４はゲート電極２６の上側から右側を経て下側に延長されて位置し、光遮断膜９２はゲート電極２６の左側に位置する。
図４は本発明のまた他の変形実施形態による薄膜トランジスタ基板の配置図であって、次を除いては基本的に同一構造を有する。すなわち、図４に示したように、光遮断膜９１２はゲート電極２６の上側から左側に延長されて位置し、光遮断膜９３４はゲート電極２６の右側から下側に延長されて位置する。
図５は本発明のまた他の変形実施形態による薄膜トランジスタ基板の配置図であって、次を除いては基本的に同一構造を有する。すなわち、図５に示したように、光遮断膜９１３はゲート電極２６の上側から右側に延長されて位置し、光遮断膜９２４はゲート電極２６の左側から下側に延長されて位置する。
このように、光遮断膜９１、９２、９３、９４、９１２４、９１３４、９１２、９３４、９１３、９２４はゲート電極２６と少なくとも一部分が重なるように形成しながら、ソース電極６５とドレイン電極６６が短絡されない範囲で多様な形状を有することができる。
以上添付した図面を参照して本発明の実施形態を説明したが、本発明が属する技術分野で通常の知識を有する者は本発明がその技術的思想や必須な特徴を変更せずに他の具体的な形態で実施できることはいうまでもない。それゆえ以上で記述した実施形態はすべての面で例示的なことであって限定的ではない。
本発明は薄膜トランジスタ、これを含む液晶表示装置及び薄膜トランジスタの製造方法に適用されることである。
２２：ゲート線
２４：ゲート線終端
２６：ゲート電極
４０：半導体層
５５、５６：オーミックコンタクト層
６２：データ線
６５：ソース電極
６６：ドレイン電極
６８：データ線終端
７４、７６、７８：コンタクトホール
８２：画素電極
８６：補助ゲート線終端
８８：補助データ線終端
９１、９２、９３、９４、９１２４、９１３４、０１２、９３４、９１３、９２４：光遮断膜
２４：ゲート線終端
２６：ゲート電極
４０：半導体層
５５、５６：オーミックコンタクト層
６２：データ線
６５：ソース電極
６６：ドレイン電極
６８：データ線終端
７４、７６、７８：コンタクトホール
８２：画素電極
８６：補助ゲート線終端
８８：補助データ線終端
９１、９２、９３、９４、９１２４、９１３４、０１２、９３４、９１３、９２４：光遮断膜
Claims (30)
- ゲートラインと前記ゲートラインと交差するデータラインを含んで、
前記ゲートラインから絶縁基板上に形成されたゲート電極と、
前記ゲート電極上に絶縁されて形成された半導体層と、
前記ゲート電極と少なくとも一部分が重なって前記ゲート電極の周囲に配置された光遮断膜と、
前記データラインから形成されて前記半導体層と少なくとも一部分が重なるソース電極と、
前記ゲート電極を中心にして前記ソース電極と対向して前記半導体層と少なくとも一部分が重なるドレイン電極とを含むトランジスタ構造と、
前記トランジスタ構造上に絶縁されて前記ドレイン電極と電気的に接続された画素電極とを含むことを特徴とする薄膜トランジスタ基板。 - 前記光遮断膜は前記半導体層と同じ層に位置することを特徴とする請求項１に記載の薄膜トランジスタ基板。
- 前記光遮断膜は前記半導体層と実質的に同じ物質を含むことを特徴とする請求項２に記載の薄膜トランジスタ基板。
- 前記光遮断膜は光吸収物質を含むことを特徴とする請求項１に記載の薄膜トランジスタ基板。
- 前記光遮断膜はアモルファスシリコンを含むことを特徴とする請求項４に記載の薄膜トランジスタ基板。
- 前記光遮断膜は前記ソース電極及び前記ドレイン電極のうちいずれかの電極とも重ならないことを特徴とする請求項１に記載の薄膜トランジスタ基板。
- 前記光遮断膜は前記ソース電極及び前記ドレイン電極のうちいずれか一つの電極とのみ重なることを特徴とする請求項１に記載の薄膜トランジスタ基板。
- 前記半導体層は前記ゲート電極と完全に重なることを特徴とする請求項１に記載の薄膜トランジスタ基板。
- 前記光遮断膜は複数のサブ光遮断膜を含み、前記複数のサブ光遮断膜それぞれは相互に離隔されたことを特徴とする請求項１に記載の薄膜トランジスタ基板。
- 前記ゲート電極と前記光遮断膜が重なる幅が約３μｍ以下であることを特徴とする請求項１に記載の薄膜トランジスタ基板。
- 前記光遮断膜は約１０μｍ以下の幅を有することを特徴とする請求項１に記載の薄膜トランジスタ基板。
- 絶縁基板上に形成されたゲート電極と前記ゲート電極と完全に重なって前記ゲート電極上に絶縁されて形成された半導体層と前記半導体層と同じ層に位置して前記ゲート電極と少なくとも一部分が重なって前記ゲート電極の周囲に配置された光遮断膜と前記半導体層と少なくとも一部分が重なるソース電極と前記ゲート電極を中心にして前記ソース電極と対向して前記半導体層と少なくとも一部分が重なるドレイン電極を含むトランジスタ構造と、前記トランジスタ構造上に絶縁されて前記ドレイン電極と電気的に接続された画素電極をと含む薄膜トランジスタ基板と、及び
前記薄膜トランジスタ基板と対向して、色フィルター及び共通電極を含むカラーフィルター基板とを含むことを特徴とする液晶表示装置。 - 前記光遮断膜は前記半導体層と同じ物質を含むことを特徴とする請求項１２に記載の液晶表示装置。
- 前記光遮断膜は光吸収物質を含むことを特徴とする請求項１２に記載の液晶表示装置。
- 前記光遮断膜はアモルファスシリコンを含むことを特徴とする請求項１４に記載の液晶表示装置。
- 前記光遮断膜は前記ソース電極及び前記ドレイン電極のうちいずれか電極とも重ならないことを特徴とする請求項１２に記載の液晶表示装置。
- 前記光遮断膜は前記ソース電極及び前記ドレイン電極のうちいずれか一つの電極とのみ重なることを特徴とする請求項１２に記載の液晶表示装置。
- 前記光遮断膜は複数のサブ光遮断膜を含み、前記複数のサブ光遮断膜それぞれは相互に離隔されたことを特徴とする請求項１２に記載の液晶表示装置。
- 前記ゲート電極と前記光遮断膜が重なる幅が約３μｍ以下であることを特徴とする請求項１２に記載の液晶表示装置。
- 前記光遮断膜は約１０μｍ以下の幅を有することを特徴とする請求項１２に記載の液晶表示装置。
- 絶縁基板上にゲート電極を有するゲート線を形成し、
前記ゲート電極上に前記ゲート電極と絶縁された半導体層を形成し、
前記ゲート電極と少なくとも一部分が重なって前記ゲート電極の周囲に配置された光遮断膜を形成し、
前記ゲート線と交差して前記半導体層と少なくとも一部分が重なるソース電極を有するデータ線を形成し、
前記ゲート電極を中心にして前記ソース電極と対向して前記半導体層と少なくとも一部分が重なるドレイン電極を形成して、前記ゲート電極、前記半導体層、前記光遮断膜、前記ソース電極及び前記ドレイン電極からトランジスタ構造を形成し、
前記トランジスタ構造上に絶縁されて前記ドレイン電極と電気的に接続された画素電極を形成することを特徴とする薄膜トランジスタ基板の製造方法。 - 前記光遮断膜は前記半導体層と実質的に同じ物質を含むことを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
- 前記光遮断膜は光吸収物質を含むことを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
- 前記光遮断膜はアモルファスシリコンを含むことを特徴とする請求項２３に記載の薄膜トランジスタ基板の製造方法。
- 前記光遮断膜は前記ソース電極及び前記ドレイン電極のうちいずれか電極とも重ならないことを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
- 前記光遮断膜は前記ソース電極及び前記ドレイン電極のうちいずれか一つの電極とのみ重なることを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
- 前記半導体層は前記ゲート電極と完全に重なることを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
- 前記光遮断膜は複数のサブ光遮断膜を含み、前記複数のサブ光遮断膜それぞれは相互に離隔されたことを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
- 前記ゲート電極と前記光遮断膜が重なる幅が約３μｍ以下であることを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
- 前記光遮断膜は約１０μｍ以下の幅を有することを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050036798A KR101216688B1 (ko) | 2005-05-02 | 2005-05-02 | 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006313906A true JP2006313906A (ja) | 2006-11-16 |
| JP2006313906A5 JP2006313906A5 (ja) | 2009-06-18 |
Family
ID=37233587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006126558A Pending JP2006313906A (ja) | 2005-05-02 | 2006-04-28 | 薄膜トランジスタ基板、これを含む液晶表示装置及び薄膜トランジスタ基板の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7646023B2 (ja) |
| JP (1) | JP2006313906A (ja) |
| KR (1) | KR101216688B1 (ja) |
| CN (1) | CN1858911B (ja) |
| TW (1) | TWI420669B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049058A (ja) * | 2007-08-14 | 2009-03-05 | Hitachi Displays Ltd | 半導体装置および表示装置 |
| JP2010206154A (ja) * | 2009-02-09 | 2010-09-16 | Hitachi Displays Ltd | 表示装置 |
| JP2016048706A (ja) * | 2014-08-27 | 2016-04-07 | 三菱電機株式会社 | アレイ基板およびその製造方法 |
| JP2016195283A (ja) * | 2016-08-08 | 2016-11-17 | 株式会社ジャパンディスプレイ | 表示装置及びその製造方法 |
| WO2017018203A1 (ja) * | 2015-07-24 | 2017-02-02 | ソニー株式会社 | 表示装置および撮像装置 |
| KR20180025521A (ko) * | 2016-08-31 | 2018-03-09 | 엘지디스플레이 주식회사 | 액정 표시장치 |
| US10914995B2 (en) | 2017-11-29 | 2021-02-09 | Panasonic Liquid Crystal Display Co., Ltd. | Liquid crystal display panel |
| JP7375238B2 (ja) | 2019-02-14 | 2023-11-07 | 株式会社ジャパンディスプレイ | 表示装置 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5303119B2 (ja) * | 2007-06-05 | 2013-10-02 | 株式会社ジャパンディスプレイ | 半導体装置 |
| US7738050B2 (en) * | 2007-07-06 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd | Liquid crystal display device |
| TWI575293B (zh) * | 2007-07-20 | 2017-03-21 | 半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| KR101499229B1 (ko) | 2008-04-07 | 2015-03-05 | 삼성디스플레이 주식회사 | 색필터를 포함하는 표시 장치 |
| KR101536194B1 (ko) * | 2008-05-19 | 2015-07-13 | 삼성디스플레이 주식회사 | 액정 표시 장치와 그 구동 방법 |
| KR101999970B1 (ko) | 2008-09-19 | 2019-07-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| TWI616707B (zh) | 2008-11-28 | 2018-03-01 | 半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| JP2010156960A (ja) | 2008-12-03 | 2010-07-15 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| KR101719350B1 (ko) * | 2008-12-25 | 2017-03-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| KR101100959B1 (ko) * | 2010-03-10 | 2011-12-29 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 표시 장치 |
| TWI464508B (zh) * | 2010-11-22 | 2014-12-11 | Au Optronics Corp | 畫素陣列基板以及顯示面板 |
| US9568794B2 (en) * | 2010-12-20 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR20130092848A (ko) * | 2012-02-13 | 2013-08-21 | 삼성전자주식회사 | 박막 트랜지스터 및 이를 채용한 디스플레이 패널 |
| KR101923717B1 (ko) * | 2012-05-24 | 2018-11-30 | 엘지디스플레이 주식회사 | 액정표시장치 어레이 기판 및 그 제조방법 |
| KR102276146B1 (ko) | 2013-09-10 | 2021-07-13 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR102254619B1 (ko) | 2013-11-15 | 2021-05-24 | 삼성디스플레이 주식회사 | 표시 기판 및 그의 제조 방법 |
| KR101682079B1 (ko) * | 2013-12-30 | 2016-12-05 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| CN104979364B (zh) * | 2014-04-01 | 2018-11-13 | 鸿富锦精密工业（深圳）有限公司 | 显示阵列基板及显示阵列基板的制造方法 |
| TWI582967B (zh) | 2014-04-01 | 2017-05-11 | 鴻海精密工業股份有限公司 | 顯示陣列基板及顯示陣列基板的製造方法 |
| TWI686899B (zh) * | 2014-05-02 | 2020-03-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置、觸控感測器、顯示裝置 |
| CN114185216A (zh) | 2015-02-12 | 2022-03-15 | 株式会社半导体能源研究所 | 显示装置 |
| CN104716197B (zh) * | 2015-03-25 | 2019-06-07 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管及制作方法和阵列基板、显示装置 |
| KR102322015B1 (ko) * | 2015-04-07 | 2021-11-05 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판의 제조 방법 및 그에 따라 제조된 박막 트랜지스터 어레이 기판 |
| TWI576646B (zh) | 2015-04-30 | 2017-04-01 | 群創光電股份有限公司 | 顯示裝置 |
| CN104992948B (zh) * | 2015-06-03 | 2018-07-06 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及其制作方法 |
| CN105470268A (zh) | 2016-01-11 | 2016-04-06 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN106449656A (zh) * | 2016-10-26 | 2017-02-22 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板和显示装置 |
| KR102263122B1 (ko) * | 2017-10-19 | 2021-06-09 | 삼성디스플레이 주식회사 | 트랜지스터 표시판 |
| US11113095B2 (en) | 2019-04-30 | 2021-09-07 | Automation Anywhere, Inc. | Robotic process automation system with separate platform, bot and command class loaders |
| KR20210100795A (ko) * | 2020-02-06 | 2021-08-18 | 삼성디스플레이 주식회사 | 표시 장치 |
| JP2022150881A (ja) * | 2021-03-26 | 2022-10-07 | 株式会社ジャパンディスプレイ | 表示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6452129A (en) * | 1987-08-24 | 1989-02-28 | Toshiba Corp | Thin film transistor |
| JPH0449674A (ja) * | 1990-06-19 | 1992-02-19 | Nec Corp | 薄膜トランジスタ |
| JP2002141509A (ja) * | 2000-11-01 | 2002-05-17 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及び液晶表示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3264995B2 (ja) * | 1991-09-26 | 2002-03-11 | 株式会社東芝 | 液晶表示装置 |
| JPH09329808A (ja) | 1996-06-13 | 1997-12-22 | Toshiba Corp | 液晶表示装置 |
| JP2000122093A (ja) | 1998-10-20 | 2000-04-28 | Sharp Corp | 反射型液晶表示装置 |
| KR100309209B1 (ko) * | 1999-07-31 | 2001-09-29 | 구본준, 론 위라하디락사 | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 |
| JP2002250913A (ja) | 2001-02-27 | 2002-09-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその製造方法 |
| KR100820647B1 (ko) * | 2001-10-29 | 2008-04-08 | 엘지.필립스 엘시디 주식회사 | 반투과 액정 표시 장치용 어레이기판 및 이의 제조방법 |
| TWI261135B (en) * | 2002-05-28 | 2006-09-01 | Chi Mei Optoelectronics Corp | Method for fabricating thin film transistors of a TFT-LCD |
| US7372528B2 (en) * | 2003-06-09 | 2008-05-13 | Samsung Electronics Co., Ltd. | Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same |
| CN100504553C (zh) * | 2004-02-06 | 2009-06-24 | 三星电子株式会社 | 薄膜晶体管阵列面板及包括该薄膜晶体管阵列面板的液晶显示器 |
-
2005
- 2005-05-02 KR KR1020050036798A patent/KR101216688B1/ko active IP Right Grant
-
2006
- 2006-04-26 TW TW095114885A patent/TWI420669B/zh active
- 2006-04-28 JP JP2006126558A patent/JP2006313906A/ja active Pending
- 2006-04-29 CN CN2006100794529A patent/CN1858911B/zh active Active
- 2006-05-02 US US11/416,934 patent/US7646023B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6452129A (en) * | 1987-08-24 | 1989-02-28 | Toshiba Corp | Thin film transistor |
| JPH0449674A (ja) * | 1990-06-19 | 1992-02-19 | Nec Corp | 薄膜トランジスタ |
| JP2002141509A (ja) * | 2000-11-01 | 2002-05-17 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及び液晶表示装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049058A (ja) * | 2007-08-14 | 2009-03-05 | Hitachi Displays Ltd | 半導体装置および表示装置 |
| JP2010206154A (ja) * | 2009-02-09 | 2010-09-16 | Hitachi Displays Ltd | 表示装置 |
| JP2016048706A (ja) * | 2014-08-27 | 2016-04-07 | 三菱電機株式会社 | アレイ基板およびその製造方法 |
| WO2017018203A1 (ja) * | 2015-07-24 | 2017-02-02 | ソニー株式会社 | 表示装置および撮像装置 |
| JP2016195283A (ja) * | 2016-08-08 | 2016-11-17 | 株式会社ジャパンディスプレイ | 表示装置及びその製造方法 |
| KR20180025521A (ko) * | 2016-08-31 | 2018-03-09 | 엘지디스플레이 주식회사 | 액정 표시장치 |
| KR102621447B1 (ko) | 2016-08-31 | 2024-01-08 | 엘지디스플레이 주식회사 | 액정 표시장치 |
| US10914995B2 (en) | 2017-11-29 | 2021-02-09 | Panasonic Liquid Crystal Display Co., Ltd. | Liquid crystal display panel |
| JP7375238B2 (ja) | 2019-02-14 | 2023-11-07 | 株式会社ジャパンディスプレイ | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1858911B (zh) | 2012-05-30 |
| US7646023B2 (en) | 2010-01-12 |
| KR101216688B1 (ko) | 2012-12-31 |
| KR20060114744A (ko) | 2006-11-08 |
| TW200703660A (en) | 2007-01-16 |
| US20060243979A1 (en) | 2006-11-02 |
| CN1858911A (zh) | 2006-11-08 |
| TWI420669B (zh) | 2013-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101216688B1 (ko) | 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치 | |
| JP5190625B2 (ja) | 液晶表示装置及びその不良画素修復方法 | |
| JP3307150B2 (ja) | アクティブマトリクス型表示装置 | |
| JP5317399B2 (ja) | 液晶表示装置 | |
| US20190227373A1 (en) | Liquid crystal display device and manufacturing method thereof | |
| US8324003B2 (en) | Method for manufacturing a thin film transistor array panel | |
| KR20040053636A (ko) | 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치 | |
| JP2001356372A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR20110060567A (ko) | 표시 장치, 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20140047649A (ko) | 액정 표시 장치 | |
| JP2008046625A (ja) | 液晶表示装置 | |
| JP2004038186A (ja) | 半透過型液晶表示装置及びその製造方法 | |
| KR20100005457A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| JP2009265662A (ja) | 高開口率アレイ基板、液晶表示装置およびこれらの製造方法 | |
| KR20160128518A (ko) | 표시장치 및 그 제조방법 | |
| KR102390430B1 (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| KR20060090352A (ko) | 박막트랜지스터 기판과 그 제조방법 | |
| KR20080069798A (ko) | 액정 표시 장치 | |
| KR20070080107A (ko) | 빛샘 방지를 위한 액정 표시 장치 | |
| KR101012786B1 (ko) | 액정 표시 장치 | |
| KR20050019278A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20070018291A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20070008257A (ko) | 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법 | |
| KR20050026300A (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치 | |
| KR20040000187A (ko) | 박막 트랜지스터 어레이 기판, 공통 전극 기판, 이들의제조 방법 및 이들을 포함하는 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090424 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120904 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121002 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |