CN104979364B - 显示阵列基板及显示阵列基板的制造方法 - Google Patents
显示阵列基板及显示阵列基板的制造方法 Download PDFInfo
- Publication number
- CN104979364B CN104979364B CN201410126304.2A CN201410126304A CN104979364B CN 104979364 B CN104979364 B CN 104979364B CN 201410126304 A CN201410126304 A CN 201410126304A CN 104979364 B CN104979364 B CN 104979364B
- Authority
- CN
- China
- Prior art keywords
- layer
- array
- metal layer
- grid line
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种显示阵列基板的制造方法，该制造方法包括：于一基板上沉积第一金属层，并定义像素区域与周边区域；在周边区域的第一金属层上涂布图案化光阻层；利用图案化光阻层为屏蔽阳极化处理该第一金属层形成第一金属氧化物层；图案化该像素区域的第一金属氧化物层形成栅极绝缘层，并移除图案化光阻层曝露出该第一金属层；于栅极绝缘层上形成沟道层；及沉积第二金属层，并图案化像素区域的第二金属层形成源极与漏极。本发明还提供一种显示阵列基板。
Description
技术领域
本发明涉及一种显示阵列基板及显示阵列基板的制造方法。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)已被广泛应用于显示领域作为开关组件使用。在金属氧化物半导体(Metal Oxide Semiconductor)技术中可使用氧化铝(Al2O3)作为栅极绝缘层的材料，在现有技术中通常铝进行阳极氧化(Anodization)处理形成栅极绝缘图案，但在周边区域需要将氧化铝蚀刻掉以形成过孔曝露出栅极线末端与其他部份连接，但蚀刻的速率均较慢，从而影响显示阵列基板的制造效率。
发明内容
有鉴于此，有必要提供一种提高显示阵列基板制造效率的显示阵列基板及显示阵列基板的制造方法。
一种显示阵列基板，包括用于显示图像的像素区域及周边区域，该像素区域包括多条相互平行的栅极线、多条相互平行且与该些栅极线绝缘相交的数据线；每一条栅极线的末端在该周边区域形成一栅极连接垫，每一栅极线与一数据线交叉处设置一薄膜晶体管，其中，该栅极线末端部分覆盖第一绝缘层，该第一绝缘层定义一过孔以使该栅极线末端与该栅极垫电极连接，且该第一绝缘层是将该栅极线末端除过孔部分外的表面区域直接氧化形成。
一种显示阵列基板制造方法，该制造方法包括：
于一基板上沉积第一金属层，并定义像素区域与周边区域；
在周边区域的第一金属层上涂布图案化光阻层；
利用图案化光阻层为屏蔽阳极化处理该第一金属层形成第一金属氧化物层；
图案化该像素区域的第一金属氧化物层形成栅极绝缘层，并移除图案化光阻层曝露出该第一金属层；
于栅极绝缘层上形成沟道层；及
沉积第二金属层，并图案化像素区域的第二金属层形成源极与漏极。
相较于现有技术，本发明的显示阵列基板及显示阵列基板制造方法利用图案化光阻作屏蔽，使栅极连接区的第一金属层避免阳极化形成第一金属氧化物层，从而无需蚀刻第一金属氧化物层形成过孔，提高了显示阵列基板的制造效率。
附图说明
图1是本发明一实施方式的显示阵列基板平面示意图。
图2是图1所示II区域的放大结构示意图。
图3是图2所示显示阵列基板沿III-III线的剖面结构示意图。
图4至图9描述了图1所示的薄膜晶体管各制作步骤的结构示意图。
图10是图1所示的薄膜晶体管制造流程示意图。
主要元件符号说明
显示阵列基板 10
像素区域 11
周边区域 13
数据驱动器 15
栅极驱动器 17
栅极线 110
数据线 112
栅极连接垫 130
薄膜晶体管 100
栅极 120
源极 122
漏极 124
栅极绝缘层 126
沟道层 128
栅极线末端 131
栅极垫电极 133
第一绝缘层 135
过孔 137
基板 101
第一金属层 M1
图案化光阻层 PR
步骤 S201-S211
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请一并参阅图1-图3，图1是本发明一实施方式的显示阵列基板10平面示意图；图2是图1所示II区域的放大结构示意图；图3是图2所示显示阵列基板10沿III-III线的剖面结构示意图。该显示阵列基板10包括用于显示图像的像素区域11及周边区域13。该像素区域11包括多条相互平行的栅极线110、多条相互平行且与该些栅极线绝缘相交的数据线112。每一条栅极线110的末端在该周边区域13形成一栅极连接垫130。每一栅极线110与一数据线112交叉处设置一薄膜晶体管(thin-film transistor,TFT)100。
该薄膜晶体管100包括与栅极线110相连的栅极120用于接收外部栅极驱动器17通过栅极连接垫130输出的栅极讯号，与数据线112相连的源极122用于接收外部数据驱动器15输出的数据讯号及与该源极122间隔设置的漏极124。该薄膜晶体管100还包括栅极绝缘层126及沟道层128。该栅极连接垫130包括栅极线末端131与栅极垫电极133。该栅极线末端131部分覆盖第一绝缘层135，该第一绝缘层135定义一过孔137以使该栅极线末端131与该栅极垫电极133连接。其中，该第一绝缘层135是将该栅极线末端131除过孔137部分外的表面区域直接氧化形成。
该栅极120与该栅极线末端131均设置于基板101上，该源极122与该漏极124同层设置，该沟道层128连接该源极122与该漏极124。该沟道层128与该栅极120相对设置，该栅极绝缘层126设置于该栅极120与该沟道层128之间。
当栅极线110输出的栅极讯号电压高于薄膜晶体管100的阈值电压时，形成在薄膜晶体管100内部的沟道层128的电特性从绝缘体变为导体，使得施加到源极122的数据讯号透过沟道层128施加至漏极124上。
请一并参阅图4-图10，其中图4-图9为图1所示的显示阵列基板10各制造步骤的结构示意图。图10为图1所示的显示阵列基板10的制造流程图。
步骤S201，请参阅图4，提供一基板101，于基板101上沉积第一金属层M1，并定义像素区域11与周边区域13。在本实施方式中，该基板101为透明基板，如玻璃基板或者石英基板，该第一金属层M1的材料为铝(Al)但并不限于此。
步骤S203，请参阅图5，在周边区域13的第一金属层M1上涂布图案化光阻层PR。
步骤S205，请参阅图6，利用图案化光阻层PR为屏蔽阳极化处理(Anodization)该第一金属层M1，使该第一金属层M1的表面形成第一金属氧化物层。该第一金属层M1位于像素区域11中未被氧化的部份即形成栅极120，以及该第一金属层M1位于周边区域13中未被氧化的部份即形成栅极线末端131。可以理解，该栅极线110与该栅极120同步形成。本实施例中，该第一金属氧化物层为氧化铝(Al2O3)薄膜。
步骤S207，请参阅图7，图案化第一金属氧化物层形成于该像素区域11形成栅极绝缘层126、该周边区域13形成第一绝缘层135，并移除图案化光阻层PR形成过孔137曝露出该栅极线末端131。
步骤S209，请参阅图8，于栅极绝缘层126上形成沟道层128。其中，该沟道层128的材料为金属氧化物半导体，如氧化铟镓锌(IGZO)、氧化锌(ZnO)、氧化铟(InO)、氧化镓(GaO)或其混合物，以及含有铟(In)或镓(Ga)或锌(Zn)或铝(Al)等元素的氧化物半导体。具体地，在本实施方式中，可利用溅射法、真空蒸镀法、脉冲激光沉积法、离子电镀法、有机金属气相生长法、等离子体CVD等沉积方法在该栅极绝缘层126上形成一金属氧化物半导体层，图案化金属氧化物半导体层从而对应该栅极120处形成沟道层128。
步骤S211，请参阅图9，沉积第二金属层，并图案化该像素区域11的第二金属层形成源极122与漏极124。图案化该周边区域13的第二金属层形成栅极垫电极133。该第二金属层为金属材料或金属合金，如钼(Mo)、铝(Al)、铬(Cr)、铜(Cu)、钕(Nd)等或其混合物。对第二金属层进行一道光罩蚀刻形成源极122与漏极124。在本实施方式中，蚀刻该第二金属层的方法可为湿蚀刻(Wet-Etching)方法。
在后续制程中，在该薄膜晶体管100上可形成平坦化层、像素电极等习知结构，在此不再赘述。
本发明的显示阵列基板制造方法利用图案化光阻作屏蔽，使栅极连接区的第一金属层避免阳极化形成第一金属氧化物层，从而无需蚀刻第一金属氧化物层形成过孔，提高了显示阵列基板的制造效率。
以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。
Claims (10)
1.一种显示阵列基板，包括用于显示图像的像素区域及周边区域，该像素区域包括多条相互平行的栅极线、多条相互平行且与该些栅极线绝缘相交的数据线；每一条栅极线的末端在该周边区域形成一栅极连接垫，每一栅极线与一数据线交叉处设置一薄膜晶体管，其中，该栅极连接垫包括栅极线末端和栅极垫电极，该栅极线末端部分覆盖有第一绝缘层，该第一绝缘层定义一过孔以使该栅极线末端与该栅极垫电极连接，其特征在于：该第一绝缘层是将该栅极线末端除过孔部分外的表面区域直接氧化形成；该栅极线末端包括本体及由该本体的一侧凸伸形成的突出部，该本体比该突出部粗，该第一绝缘层覆盖该本体具有该突出部的一侧；所述薄膜晶体管包括源极和漏极，所述栅极垫电极、所述源极和所述漏极由同一导电层形成。
2.一种显示阵列基板制造方法，该制造方法包括：
于一基板上沉积第一金属层，并定义像素区域与周边区域；
在周边区域的第一金属层上涂布图案化光阻层；
利用图案化光阻层为屏蔽阳极化处理该第一金属层，使该第一金属层未被该图案化光阻层覆盖的表面形成第一金属氧化物层；
图案化该像素区域的第一金属氧化物层形成栅极绝缘层，图案化该周边区域的第一金属氧化物层形成第一绝缘层，并移除图案化光阻层曝露出该第一金属层；
该周边区域的第一金属层形成栅极线末端，该栅极线末端包括本体及由该本体的一侧凸伸形成的突出部，该本体比该突出部粗，该第一绝缘层覆盖该本体具有该突出部的一侧；
于栅极绝缘层上形成沟道层；及
沉积第二金属层，并图案化像素区域的第二金属层形成源极与漏极，图案化该周边区域的第二金属层形成栅极垫电极。
3.如权利要求2所述的显示阵列基板制造方法，其特征在于：位于像素区域的未被氧化的第一金属层定义为栅极，位于周边区域的未被氧化的第一金属层定义为栅极线末端。
4.如权利要求3所述的显示阵列基板制造方法，其特征在于：移除该图案化光阻层后曝露出该栅极线末端。
5.如权利要求2所述的显示阵列基板制造方法，其特征在于：该第一金属层的材料为铝。
6.如权利要求5所述的显示阵列基板制造方法，其特征在于：该第一金属氧化物层为氧化铝薄膜。
7.如权利要求2所述的显示阵列基板制造方法，其特征在于：该沟道层材料为含有铟或镓或锌或铝元素的氧化物半导体。
8.如权利要求2所述的显示阵列基板制造方法，其特征在于：该第二金属层为钼、铝、铬、铜、钕或其混合物。
9.如权利要求2所述的显示阵列基板制造方法，其特征在于：对该第二金属层进行一道光罩蚀刻形成栅极垫电极、源极与漏极。
10.如权利要求9所述的显示阵列基板制造方法，其特征在于：蚀刻该第二金属层的方法为湿蚀刻方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410126304.2A CN104979364B (zh) | 2014-04-01 | 2014-04-01 | 显示阵列基板及显示阵列基板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410126304.2A CN104979364B (zh) | 2014-04-01 | 2014-04-01 | 显示阵列基板及显示阵列基板的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104979364A CN104979364A (zh) | 2015-10-14 |
| CN104979364B true CN104979364B (zh) | 2018-11-13 |
Family
ID=54275707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410126304.2A Active CN104979364B (zh) | 2014-04-01 | 2014-04-01 | 显示阵列基板及显示阵列基板的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104979364B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6329226B1 (en) * | 2000-06-01 | 2001-12-11 | Agere Systems Guardian Corp. | Method for fabricating a thin-film transistor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101216688B1 (ko) * | 2005-05-02 | 2012-12-31 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치 |
| KR101701229B1 (ko) * | 2010-04-19 | 2017-02-02 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
-
2014
- 2014-04-01 CN CN201410126304.2A patent/CN104979364B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6329226B1 (en) * | 2000-06-01 | 2001-12-11 | Agere Systems Guardian Corp. | Method for fabricating a thin-film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104979364A (zh) | 2015-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104299915B (zh) | 金属氧化物薄膜晶体管制备方法 | |
| JP6129312B2 (ja) | アレイ基板の製造方法、アレイ基板及び表示装置 | |
| CN104269414B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| WO2018149119A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| CN103489877B (zh) | 阵列基板及其制造方法和显示装置 | |
| CN104217994B (zh) | 一种薄膜晶体管阵列基板及其制备方法、显示装置 | |
| CN105742367B (zh) | 薄膜晶体管及使用该薄膜晶体管之显示阵列基板 | |
| CN104282576B (zh) | 一种金属氧化物薄膜晶体管制作方法 | |
| CN103441100B (zh) | 显示基板及其制造方法、显示装置 | |
| CN110137084A (zh) | 薄膜晶体管及其制备方法、电子装置基板及电子装置 | |
| CN103354206B (zh) | 过孔制作方法、显示面板制作方法及显示面板 | |
| US9831350B2 (en) | Thin film transistor and method of manufacturing the same | |
| CN105336746B (zh) | 一种双栅极薄膜晶体管及其制作方法、以及阵列基板 | |
| CN110416314A (zh) | Tft器件及其制备方法、tft阵列基板 | |
| CN110148601A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| JPWO2010092810A1 (ja) | トランジスタの製造方法、トランジスタ及びスパッタリングターゲット | |
| CN108615826B (zh) | 一种有机发光二极管显示基板及其制作方法、显示装置 | |
| US9716117B2 (en) | Method for producing a via, a method for producing an array substrate, an array substrate, and a display device | |
| GB2521138A (en) | Source / Drain Conductors for transistor Devices | |
| CN103618004B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN108538725B (zh) | 薄膜晶体管及其制造方法 | |
| CN116018552A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN108615735A (zh) | 一种阵列基板、显示装置及阵列基板的制作方法 | |
| JP7042621B2 (ja) | アレイ基板、表示パネル、アレイ基板を備える表示装置及びアレイ基板の製造方法 | |
| CN104766877A (zh) | 阵列基板、阵列基板的制造方法及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20161018 Address after: 518109 Guangdong city of Shenzhen province Baoan District Longhua Town Industrial Zone tabulaeformis tenth East Ring Road No. 2 two Applicant after: Hongfujin Precise Industry (Shenzhen) Co., Ltd. Applicant after: Hon Hai Precision Industry Co., Ltd. Address before: Taiwan Hsinchu County Chinese jhubei City, Taiwan 1 yuan a Street No. 7 Building 1 Applicant before: YEXIN TECHNOLOGY CONSULATION CO., LTD. Applicant before: AU OPTRONICS CO., LTD. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |