CN105470268A - 一种阵列基板及其制作方法、显示装置 - Google Patents

一种阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN105470268A
CN105470268A CN201610015755.8A CN201610015755A CN105470268A CN 105470268 A CN105470268 A CN 105470268A CN 201610015755 A CN201610015755 A CN 201610015755A CN 105470268 A CN105470268 A CN 105470268A
Authority
CN
China
Prior art keywords
underlay substrate
holding wire
extinction layer
delustring
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610015755.8A
Other languages
English (en)
Inventor
王守坤
郭会斌
冯玉春
李梁梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610015755.8A priority Critical patent/CN105470268A/zh
Publication of CN105470268A publication Critical patent/CN105470268A/zh
Priority to US15/521,079 priority patent/US10147643B2/en
Priority to PCT/CN2016/098352 priority patent/WO2017121136A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Polarising Elements (AREA)

Abstract

本发明公开了一种阵列基板及其制作方法、显示装置，其中，所涉及的阵列基板中包括：衬底基板，位于衬底基板之上的信号线，位于衬底基板与信号线之间的消光层，该消光层用于在阵列基板位于出光侧时消减外界环境光，其中，信号线在衬底基板所在平面内的正投影与消光层在衬底基板所在平面内的正投影重合。从而，在保证不影响透过率的情况下，利用消光层消减外界环境光的方式，减少进入信号线的外界环境光，减少信号线反射出的光线，提升了显示对比度，改善了显示质量。

Description

一种阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
常见的显示面板中，薄膜晶体管(ThinFilmTransistor，TFT)阵列基板位于下层，彩膜基板位于上层。目前，为了实现窄边框甚至是无边框设计，会将TFT阵列基板设置在显示面板的上层，而将彩膜基板设置在显示面板的下层，从而，可大幅度窄化与PCB电路板贴合的导电端的边框，甚至实现无边框。
然而，针对这种窄边框或无边框设计，相当于将现有的显示面板倒置，使得TFT阵列基板靠近出光侧，因而，TFT阵列基板中的金属信号线，尤其是栅线会对进入的外界环境光造成反射，特别是外界环境光较强时，出光面的反射程度更为严重，从而，就会导致显示面板的对比度较差，影响显示效果。
发明内容
本发明实施例提供一种阵列基板及其制作方法、显示装置，用以解决现有技术中存在的无边框显示装置的对比度较差的问题。
本发明实施例采用以下技术方案：
一种阵列基板，包括：衬底基板，位于所述衬底基板之上的信号线，还包括：
位于所述衬底基板与所述信号线之间的消光层，所述消光层用于在所述阵列基板位于出光侧时消减进入所述信号线的外界环境光，其中，所述信号线在所述衬底基板所在平面内的正投影与所述消光层在所述衬底基板所在平面内的正投影重合。
该实施例中的消光层能够消减部分外界环境光，从而减少进入信号线的外界环境光，相应的，信号线反射出的光线随之减少，从而改善了由于信号线反射外界环境光而导致显示对比度下降的问题。
可选地，所述消光层的材质为非晶硅单质或掺杂有非晶硅单质的半导体混合物。
在本发明实施例中，此类材质的消光层能够有效改善由于信号线反射外界环境光而导致显示对比度下降的问题。
可选地，所述消光层的厚度满足干涉消光公式：
d＝(2n+1)λ/4N(1)
其中，所述d为消光层的厚度，所述λ为可见光在空气中的波长，所述N为消光层的折射率，所述n为自然数。
在本发明实施例中，符合该干涉消光原理所限定的厚度的消光层能够实现对外界环境光的消减，有效改善由于信号线反射外界环境光而导致显示对比度下降的问题。
可选地，所述消光层的厚度为
在本发明实施例中，该厚度能够保证消光层尽可能多的消减外界环境光，减少进入信号线的环境光。
可选地，所述消光层中至少一表面设置有多个凸起结构。
在本发明实施例中，消光层的表面设置的多个凸起结构能够增加漫反射效果，减少进入信号线的外界环境光。
可选地，所述消光层中两个表面均设置有多个凸起结构。
在本发明实施例中，消光层的两个表面均设置有多个凸起结构，能够更为有效增加漫反射效果，减少进入信号线的外界环境光。
可选地，所述信号线为栅线或公共电极线。
在本发明实施例中，能够很好的解决栅线和公共电极线反射环境光的问题。
一种显示装置，包括所述的阵列基板，所述阵列基板位于该显示装置的出光面。
该实施例中的消光层能够消减部分外界环境光，从而减少进入信号线的外界环境光，相应的，信号线反射出的光线随之减少，从而改善了由于信号线反射外界环境光而导致显示对比度下降的问题。
一种制备所述的阵列基板的方法，包括：
提供一衬底基板；
利用一次构图工艺，在所述衬底基板之上形成图案化的消光层和信号线。
该实施例中通过一次构图工艺即可形成消光层和信号线，节省了工艺流程，简化了工艺复杂度。同时，制作而成的阵列基板的结构能够改善由于信号线反射外界环境光而导致显示对比度下降的问题。
可选地，利用一次构图工艺，在所述衬底基板之上形成图案化的消光层和信号线，具体包括：
在所述衬底基板的一表面依次沉积消光膜层和金属膜层；
利用掩膜版对所述金属膜层进行光刻工艺，形成图案化的信号线；
利用所述信号线的图案，对所述消光膜层进行刻蚀，形成与所述信号线相同图案的消光层。
可选地，在所述衬底基板的一表面依次沉积消光膜层和金属膜层之前，所述方法还包括：
将所述衬底基板置于真空腔室中，利用等离子气体对所述衬底基板的一表面进行粗糙化处理，以使得后续形成的消光层中靠近所述衬底基板的表面具有多个凸起结构。
可选地，在所述衬底基板的一表面依次沉积消光膜层和金属膜层，具体包括：
在所述衬底基板的一表面沉积消光膜层；
将沉积有消光膜层的衬底基板置于真空腔室中，利用等离子气体对所述消光膜层进行粗糙化处理，以使得所述消光膜层具有多个凸起结构；
在粗糙化处理后的消光膜层之上沉积金属膜层。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明所涉及的一种阵列基板的结构示意图；
图2(a)-图2(c)分别为消光层的三种类型的结构示意图；
图3为本发明实施例提供的一种显示装置的结构示意图；
图4为本发明实施例提供的一种阵列基板的制作方法流程图；
图5(a)-图5(e)为本发明步骤42的具体工艺流程图；
图6为实例1提供的一种阵列基板的制作方法流程图；
图7为实例2提供的一种阵列基板的制作方法流程图；
图8为实例3提供的一种阵列基板的制作方法流程图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
下面通过具体的实施例对本发明所涉及的技术方案进行详细描述，本发明包括但并不限于以下实施例。
如图1所示，为本发明所涉及的一种阵列基板的结构示意图，该阵列基板主要包括：衬底基板11，位于衬底基板11之上的信号线12，此外，还包括：位于衬底基板11与信号线12之间的消光层13，消光层13用于在阵列基板位于出光侧时消减进入信号线12的外界环境光，其中，信号线12在衬底基板所在平面内的正投影与消光层13在衬底基板所在平面内的正投影重合。
此外，该阵列基板还包括：TFT器件、数据线以及过孔、像素电极等结构。本发明未在图中示出，因而，并不在此进行赘述。
在本发明上述阵列基板的方案中，为了改善无边框显示面板存在的信号线反射外界环境光而导致显示对比度下降的问题，在衬底基板与信号线之间，设置一用于在阵列基板位于出光侧时消减进入信号线的外界环境光的消光层，以消除信号线靠近出光侧而造成的反光和视觉暴露。该方案相比于现有技术中信号线与衬底基板直接接触的方案而言，通过消光层消减外界环境光的方式减少了进入信号线的外界环境光，进而，减少了信号线反射的外界环境光，提升了显示面板的显示对比度，而且，该消光层在衬底基板所在平面内的正投影被信号线在衬底基板所在平面内的正投影重合，即该消光层的图案与信号线的图案相同，从而不会影响显示面板的透过率，在提升显示对比度的同时，保证了显示面板的透过率，改善了画面显示质量。
可选地，为了能够更好的实现对进入显示面板的外界环境光的消减，消光层的材质可选择颜色较深的非晶硅单质或掺杂有非晶硅单质的半导体混合物。
可选地，在本发明实施例中，消光层可通过以下方式实现对外界环境光的消减：
方式一：干涉消光原理
由于各种波长的光都可以在一定的干涉消光条件下消光，在本发明实施例中，消光层的厚度满足以下干涉消光公式：
d＝(2n+1)λ/4N(1)
其中，所述d为消光层的厚度，所述λ为可见光在空气中的波长，所述N为消光层的折射率，所述n为自然数。
具体地，可见光的波长λ的取值范围为：350nm～770nm；n的取值为任意自然数。针对外界环境光，其波长可取值为可见光波长的平均值，例如：550nm左右。考虑到显示面板的厚度的限制，即为了适应现有的轻薄需求，n的取值优选为0。因而，当波长λ取值为550nm，n取值为0，当消光层的折射率为4时，消光层的厚度约为即该厚度的消光层满足干涉消光条件，在外界环境光进入阵列基板时，可在消光层产生干涉消光现象，减少甚至避免进入信号线的光线，进而，也会减小被信号线反射至人眼的光线，从而，提升显示面板的显示对比度，而且，该消光层的图案与信号线的图案相同，不会影响信号线所在区域以外的区域的透过率，因而，从整体上改善了显示效果。
方式二：漫反射原理
考虑到现有的无边框设计中，对比度下降的主要原因在于：信号线大多为金属材质且表面光滑，很容易对进入的光线产生镜面反射。如图2(a)所示，而本发明为了改善这一问题，设置了位于信号线22与衬底基板21之间的消光层，该消光层23中至少一表面设置有多个凸起结构231。其中，凸起结构231的具体形状不限，可以为三角形、梯形或不规则图形，而且，多个凸起结构的形状可以相同，也可以不同。具体地，消光层的具体结构包括以下三种类型：
类型一：消光层23中靠近信号线22的表面设置有多个凸起结构231，参见图2(a)；
类型二：消光层23中远离信号线22的表面设置有多个凸起结构231，参见图2(b)；
类型三：消光层23的两个表面均设置有多个凸起结构231，参见图2(c)。
无论以上哪种类型，多个凸起结构的存在使得消光层的表面粗糙，很容易对进入该消光层的外界环境光产生漫反射，进而，导致进入信号线的光线减少，也会减小被信号线反射至人眼的光线，从而，提升显示面板的显示对比度，而且，该消光层的图案与信号线的图案相同，不会影响信号线所在区域以外的区域的透过率，因而，从整体上改善了显示效果。
在本发明是实例中，为了增加漫反射效果，优选以类型三的消光层。
可选地，本发明实施例中所涉及的信号线为栅线或公共电极线，此外，也可以同时对栅线以及公共电极线进行类似设置。
同时，本发明实施例还提供了一种显示装置，尤其涉及一种无边框显示装置，如图3所示，该显示装置包括上述实施例所涉及的阵列基板31，以及相对设置的彩膜基板32，其中，阵列基板31位于该显示装置的出光面。由于该显示装置的阵列基板中设置有消光层，因此，在实现无边框的同时，可以通过消减外界环境光的方式减少进入信号线的外界环境光，进而，减少信号线反射出的外界环境光，提升显示对比度，改善显示装置的显示质量。
与本发明实施例提供的阵列基板的发明构思相同，本发明实施例还提供了一种制作所述的阵列基板的方法，下面通过详细的实施例具体介绍。
如图4所示，为本发明实施例提供的一种阵列基板的制作方法流程图，该方法主要包括：
步骤41：提供一衬底基板。
步骤42：利用一次构图工艺，在所述衬底基板之上形成图案化的消光层和信号线。
此外，还可以包括形成TFT器件的过程，绝缘层以及像素电极的过程，这些制作工艺流程均可按照现有技术执行，本发明并不对此进行限定。
可选地，步骤42具体执行为以下几步：
第一步：在衬底基板的一表面依次沉积消光膜层和金属膜层。
具体地，利用物理气相沉积或化学气相沉积工艺在衬底基板51的一表面依次沉积消光膜层52和金属膜层53，如图5(a)所示；其中，消光膜层52的材质为颜色较深的非晶硅单质或掺杂有非晶硅单质的半导体混合物，金属膜层的材质为金属单质或金属混合物，例如：铜、银、镍等。
第二步：利用掩膜版对金属膜层进行光刻工艺，形成图案化的信号线。
具体地，首先，如图5(b)、5(c)所示，在金属膜层53上涂布设定厚度的光刻胶P(例如使用正性光刻胶)，然后，利用掩膜版S对金属膜层53进行曝光、显影，然后将显影溶解掉的光刻胶剥离，最后，如图5(d)所示，对剥离光刻胶的金属膜层53的区域进行刻蚀，保留的部分形成图案化的信号线54。
第三步：利用所述信号线的图案，对所述消光膜层进行刻蚀，形成与所述信号线相同图案的消光层。
在该步中，由于信号线54已经图案化，且消光层55的图案与信号线54的图案相同，因此，不需要对消光层进行额外的构图工艺，只需利用已形成的信号线的图案，对消光膜层进行掩膜阻挡，以便于对消光膜层的暴露出的区域进行刻蚀，最终形成与信号线的图案相同的消光层55，如图5(e)所示。
本发明中，由于消光层与信号线的图案相同，因此，不需要对消光层和信号线分别进行构图工艺，只需一次构图工艺即可形成消光层和信号线，从而，显著节省了工艺流程，简化了工艺复杂度。而且，形成了能够消减外界环境光的消光层，减少了进入信号线的环境光，进一步，减少了信号线反射出的光线，提升了后续形成的显示装置的对比度。
在本发明实施例中，基于以上制作方案，本发明提供了以下具体实例。
实例1：
如图6所示，为实例1提供的一种阵列基板的制作方法流程图，主要包括以下步骤：
步骤61：提供一衬底基板。
步骤62：将衬底基板置于真空腔室中，利用等离子气体对衬底基板的一表面进行粗糙化处理，以使得后续形成的消光层中靠近衬底基板的表面具有多个凸起结构。
具体地，在本发明实施例中，将衬底基板置于真空腔室后，利用SF6、O2等这些等离子气体，对衬底基板表面进行轰击，从而，对表面进行粗糙化处理。
步骤63：在衬底基板的一表面依次沉积消光膜层和金属膜层。
步骤64：利用掩膜版对金属膜层进行光刻工艺，形成图案化的信号线。
步骤65：利用信号线的图案，对消光膜层进行刻蚀，形成与信号线相同图案的消光层。
该技术方案可以借助衬底基板粗糙化的表面，在沉积消光膜层时，使得消光层中靠近衬底基板的表面形成多个凸起结构。
实例2：
如图7所示，为实例2提供的一种阵列基板的制作方法流程图，主要包括以下步骤：
步骤71：提供一衬底基板。
步骤72：在衬底基板的一表面沉积消光膜层。
步骤73：将沉积有消光膜层的衬底基板置于真空腔室中，利用等离子气体对消光膜层进行粗糙化处理，以使得消光膜层具有多个凸起结构。
步骤74：在粗糙化处理后的消光膜层之上沉积金属膜层。
步骤75：利用掩膜版对金属膜层进行光刻工艺，形成图案化的信号线。
步骤76：利用信号线的图案，对消光膜层进行刻蚀，形成与信号线相同图案的消光层。
在该技术方案中，是在沉积了消光膜层之后，在消光膜层中远离衬底基板的表面作粗糙化处理，即形成多个凸起结构。
实例3：
如图8所示，为实例3提供的一种阵列基板的制作方法流程图，主要包括以下步骤：
步骤81：提供一衬底基板。
步骤82：将衬底基板置于真空腔室中，利用等离子气体对衬底基板的一表面进行粗糙化处理，以使得后续形成的消光层中靠近衬底基板的表面具有多个凸起结构。
步骤83：在衬底基板的中进行粗糙化处理后的表面沉积消光膜层。
步骤84：将沉积有消光膜层的衬底基板置于真空腔室中，利用等离子气体对消光膜层进行粗糙化处理，以使得消光膜层具有多个凸起结构。
步骤85：在粗糙化处理后的消光膜层之上沉积金属膜层。
步骤86：利用掩膜版对金属膜层进行光刻工艺，形成图案化的信号线。
步骤87：利用信号线的图案，对消光膜层进行刻蚀，形成与信号线相同图案的消光层。
该实例3的技术方案中，一方面，借助衬底基板粗糙化的表面，在沉积消光膜层时使得消光层中靠近衬底基板的表面形成多个凸起结构，另一方面，在消光膜层中远离衬底基板的表面作粗糙化处理，形成多个凸起结构。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种阵列基板，包括：衬底基板，位于所述衬底基板之上的信号线，其特征在于，还包括：
位于所述衬底基板与所述信号线之间的消光层，所述消光层用于在所述阵列基板位于出光侧时消减进入所述信号线的外界环境光，其中，所述信号线在所述衬底基板所在平面内的正投影与所述消光层在所述衬底基板所在平面内的正投影重合。
2.如权利要求1所述的阵列基板，其特征在于，所述消光层的材质为非晶硅单质或掺杂有非晶硅单质的半导体混合物。
3.如权利要求1所述的阵列基板，其特征在于，所述消光层的厚度满足干涉消光公式：
d＝(2n+1)λ/4N(1)
其中，所述d为消光层的厚度，所述λ为可见光在空气中的波长，所述N为消光层的折射率，所述n为自然数。
4.如权利要求3所述的阵列基板，其特征在于，所述消光层的厚度为
5.如权利要求1-4任一项所述的阵列基板，其特征在于，所述消光层中至少一表面设置有多个凸起结构。
6.如权利要求5所述的阵列基板，其特征在于，所述消光层中两个表面均设置有多个凸起结构。
7.如权利要求1所述的阵列基板，其特征在于，所述信号线为栅线或公共电极线。
8.一种显示装置，其特征在于，包括权利要求1-7任一项所述的阵列基板，所述阵列基板位于该显示装置的出光面。
9.一种阵列基板的制作方法，其特征在于，包括：
提供一衬底基板；
利用一次构图工艺，在所述衬底基板之上形成图案化的消光层和信号线。
10.如权利要求9所述的方法，其特征在于，利用一次构图工艺，在所述衬底基板之上形成图案化的消光层和信号线，具体包括：
在所述衬底基板的一表面依次沉积消光膜层和金属膜层；
利用掩膜版对所述金属膜层进行光刻工艺，形成图案化的信号线；
利用所述信号线的图案，对所述消光膜层进行刻蚀，形成与所述信号线相同图案的消光层。
11.如权利要求10所述的方法，其特征在于，在所述衬底基板的一表面依次沉积消光膜层和金属膜层之前，所述方法还包括：
将所述衬底基板置于真空腔室中，利用等离子气体对所述衬底基板的一表面进行粗糙化处理，以使得后续形成的消光层中靠近所述衬底基板的表面具有多个凸起结构。
12.如权利要求10或11所述的方法，其特征在于，在所述衬底基板的一表面依次沉积消光膜层和金属膜层，具体包括：
在所述衬底基板的一表面沉积消光膜层；
将沉积有消光膜层的衬底基板置于真空腔室中，利用等离子气体对所述消光膜层进行粗糙化处理，以使得所述消光膜层具有多个凸起结构；
在粗糙化处理后的消光膜层之上沉积金属膜层。
CN201610015755.8A 2016-01-11 2016-01-11 一种阵列基板及其制作方法、显示装置 Pending CN105470268A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610015755.8A CN105470268A (zh) 2016-01-11 2016-01-11 一种阵列基板及其制作方法、显示装置
US15/521,079 US10147643B2 (en) 2016-01-11 2016-09-07 Array substrate, manufacturing method thereof, and display device
PCT/CN2016/098352 WO2017121136A1 (zh) 2016-01-11 2016-09-07 阵列基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610015755.8A CN105470268A (zh) 2016-01-11 2016-01-11 一种阵列基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN105470268A true CN105470268A (zh) 2016-04-06

Family

ID=55607808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610015755.8A Pending CN105470268A (zh) 2016-01-11 2016-01-11 一种阵列基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US10147643B2 (zh)
CN (1) CN105470268A (zh)
WO (1) WO2017121136A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017121136A1 (zh) * 2016-01-11 2017-07-20 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN109407431A (zh) * 2017-08-17 2019-03-01 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN110993622A (zh) * 2019-12-13 2020-04-10 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板
WO2020073547A1 (zh) * 2018-10-11 2020-04-16 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1858911A (zh) * 2005-05-02 2006-11-08 三星电子株式会社 Tft阵列面板、包含它的液晶显示器及tft阵列面板制造方法
CN103185978A (zh) * 2011-12-28 2013-07-03 上海中航光电子有限公司 液晶面板及其制造方法
US20150198853A1 (en) * 2014-01-10 2015-07-16 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330106B (zh) 2008-07-28 2010-06-02 友达光电股份有限公司 显示面板的薄膜晶体管基板与薄膜晶体管及其制作方法
CN105470268A (zh) 2016-01-11 2016-04-06 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1858911A (zh) * 2005-05-02 2006-11-08 三星电子株式会社 Tft阵列面板、包含它的液晶显示器及tft阵列面板制造方法
CN103185978A (zh) * 2011-12-28 2013-07-03 上海中航光电子有限公司 液晶面板及其制造方法
US20150198853A1 (en) * 2014-01-10 2015-07-16 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017121136A1 (zh) * 2016-01-11 2017-07-20 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US10147643B2 (en) 2016-01-11 2018-12-04 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, and display device
CN109407431A (zh) * 2017-08-17 2019-03-01 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
WO2020073547A1 (zh) * 2018-10-11 2020-04-16 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法
CN110993622A (zh) * 2019-12-13 2020-04-10 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板
WO2021114385A1 (zh) * 2019-12-13 2021-06-17 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
WO2017121136A1 (zh) 2017-07-20
US10147643B2 (en) 2018-12-04
US20180090377A1 (en) 2018-03-29

Similar Documents

Publication Publication Date Title
US9709864B2 (en) Array substrate and its manufacturing method and display device
US10381382B2 (en) Array substrate, method for manufacturing the same and display device
CN105470268A (zh) 一种阵列基板及其制作方法、显示装置
CN105304648A (zh) 一种阵列基板及其制作方法、显示装置
CN103413782B (zh) 一种阵列基板及其制作方法和显示面板
CN109872973A (zh) 一种阵列基板及其制造方法
CN102012590A (zh) Ffs型tft-lcd阵列基板及其制造方法
CN103236419A (zh) 阵列基板的制备方法、阵列基板以及显示装置
CN104765181A (zh) 触控显示面板及其制备方法、触控显示装置
CN100499082C (zh) 薄膜晶体管基板及其制造方法
US10177180B2 (en) Method for forming pixel structure
CN102683341B (zh) 一种tft阵列基板及其制造方法和液晶显示器
US9716117B2 (en) Method for producing a via, a method for producing an array substrate, an array substrate, and a display device
WO2016127608A1 (zh) Ogs触摸屏及其制造方法、ogs触摸装置
CN103412444B (zh) 一种阵列基板及其制作方法和显示面板
US20180196557A1 (en) Electrode structure, method of manufacturing the same, touch panel, and touch display device
CN104538356A (zh) 一种阵列基板及其制作方法、显示装置
CN102637634A (zh) 一种阵列基板及其制作方法、显示装置
CN203312295U (zh) 一种裸眼3d功能面板的信号基板及显示设备
CN102315167B (zh) 广视角液晶显示器阵列基板制作方法
US20150194660A1 (en) 3d barrier substrate, manufacturing method thereof and display device
CN108666265A (zh) 一种薄膜晶体管基板及其制备方法
CN104576401B (zh) 薄膜晶体管的制造方法及薄膜晶体管、基板、显示面板
US11327215B2 (en) Collimating backlight module, preparation method thereof and display device
CN104808848B (zh) 一种触摸屏的制作方法及触摸屏

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160406