KR100848098B1 - 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100848098B1
KR100848098B1 KR1020020035356A KR20020035356A KR100848098B1 KR 100848098 B1 KR100848098 B1 KR 100848098B1 KR 1020020035356 A KR1020020035356 A KR 1020020035356A KR 20020035356 A KR20020035356 A KR 20020035356A KR 100848098 B1 KR100848098 B1 KR 100848098B1
Authority
KR
South Korea
Prior art keywords
silicon layer
forming
laser
gate
layer
Prior art date
Application number
KR1020020035356A
Other languages
English (en)
Other versions
KR20040000185A (ko
Inventor
강숙영
김현재
강명구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020035356A priority Critical patent/KR100848098B1/ko
Publication of KR20040000185A publication Critical patent/KR20040000185A/ko
Application granted granted Critical
Publication of KR100848098B1 publication Critical patent/KR100848098B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/09—Laser anneal

Abstract

절연 기판 위에 비정질 규소층을 형성하는 단계, 상기 비정질 규소층을 완전 용융시킬 수 있는 에너지 밀도를 가지며 소정의 빔폭을 가지는 레이저로 스캐닝하여 열처리함으로써 다결정 규소층으로 변환하는 단계, 게이트선을 형성하는 단계, 데이터선을 형성하는 단계를 포함하고, 상기 다결정 규소층으로 변환하는 단계에서 레이저 스캐닝은 상기 데이터선을 따라 진행하며 상기 소정의 빔폭은 상기 데이터선간의 거리의 정수배에 해당하는 방법을 사용하여 박막 트랜지스터 기판을 제조한다.
박막트랜지스터기판, 다결정규소, 레이저, 결정립

Description

박막 트랜지스터 기판 및 그 제조 방법{a thin film transistor array panel and a fabricating method thereof}
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판이고,
도 2는 도 1의 II-II'선에 대한 단면도이고,
도 3은 레이저의 에너지 밀도에 따른 다결정 규소층의 결정 크기(grain radius)를 나타내는 그래프이고,
도 4a는 본 발명의 실시예에 따른 박막 트랜지스터 기판을 제조하는 첫 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 4b는 도 4a의 IVb-IVb'선에 대한 단면도이고,
도 5a는 도 4a의 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 5b는 도 5a의 Vb-Vb'선에 대한 단면도이다.
본 발명은 비정질 규소를 다결정 규소로 변환하기 위하여 사용하는 레이저 어닐링 방법 및 이를 이용하는 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
저전압 구동, 경량 박형, 광시야각 그리고 고속응답 등의 장점으로 인하여 차세대 표시 장치로 기대되고 있는 유기 EL(organic electroluminescence) 표시 장치는 화소 영역 내의 스위칭 소자인 박막 트랜지스터의 소자 특성의 균일성(uniforminty)이 최우선 조건으로 요구되고 있다. 이는 박막 트랜지스터의 소자 특성이 위치별로 차이를 보일 경우, 동일한 화상 신호에 대하여 위치별로 서로 다른 휘도를 나타내게 되어, 결국 전체 화면의 휘도 불균일을 유발하기 때문이다. 현재 유기 EL 표시 장치의 박막 트랜지스터로 사용되고 있는 LTPS(Low Temperature Poly Silicon) 박막 트랜지스터의 제조 과정에서는 규소층의 결정화를 위하여 엑시머 레이저 열처리(ELA:Eximer Laser Annealing)를 사용하는 경우가 많다. 그런데 ELA를 이용하여 결정화된 다결정 규소층은 결정 상태가 위치에 따라 불균일하여 박막 트랜지스터의 특성이 불균일하게 되어 유기 EL 표시 장치의 요구 조건을 만족시키지 못한다.
본 발명이 이루고자 하는 기술적 과제는 결정성이 균일한 다결정 규소층을 형성하는 방법을 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 소자 특성이 균일한 박막 트랜지스터 기판을 제조하는 방법을 제공하는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 비정질 규소를 완전 용융시킬 수 있는 고에너지 레이저를 사용하고 화소 열 또는 화소 행을 따라 스캐닝하여 열처리한다.
구체적으로는, 절연 기판, 상기 기판 위에 형성되어 있으며 결정립의 지름이 1000Å 이하인 다결정 규소층, 상기 다결정 규소층 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 게이트 배선, 상기 게이트 배선 위에 형성되어 있는 제1 층간 절연막, 상기 제1 층간 절연막 위에 형성되어 있는 데이터 배선, 상기 데이터 배선 위에 형성되어 있는 제2 층간 절연막, 상기 제2 층간 절연막 위에 형성되어 있는 화소 전극을 포함하는 박막 트랜지스터 기판을 마련한다.
이 때, 상기 화소 전극 위에 형성되어 있으며 화소 영역을 구획하는 격벽, 상기 격벽에 의하여 구획된 각 화소 영역 안에 형성되어 있는 유기 EL층, 상기 유기 EL층 위에 형성되어 있는 기준 전극을 더 포함할 수 있다.
또한, 상기 다결정 규소층은 제1 및 제2 채널부와 유지 전극부를 포함하고, 상기 게이트 배선은 상기 제1 및 제2 채널부 및 유지 전극과 각각 중첩하는 제1 및 제2 게이트 전극 및 유지 전극을 포함하고, 상기 데이터 배선은 제1 및 제2 데이터선, 상기 제1 데이터선 및 상기 제1 채널부의 소스 영역과 연결되어 있는 제1 소스 전극, 상기 제1 채널부의 드레인 영역 및 상기 제2 게이트 전극과 연결되어 있는 제1 드레인 전극, 상기 제2 데이터선 및 상기 제2 채널부의 소스 영역과 연결되어 있는 제2 소스 전극 및 상기 제2 채널부의 드레인 영역 및 상기 화소 전극과 연결되어 있는 제2 드레인 전극을 포함할 수 있다.
이러한 박막 트랜지스터 기판은 절연 기판 위에 비정질 규소층을 형성하는 단계, 상기 비정질 규소층을 완전 용융시킬 수 있는 에너지 밀도를 가지며 소정의 빔폭을 가지는 레이저로 스캐닝하여 열처리함으로써 다결정 규소층으로 변환하는 단계, 게이트선을 형성하는 단계, 데이터선을 형성하는 단계를 포함하고, 상기 다결정 규소층으로 변환하는 단계에서 레이저 스캐닝은 상기 데이터선을 따라 진행하며 상기 소정의 빔폭은 상기 데이터선간의 거리의 정수배에 해당하는 방법을 사용하여 제조한다.
또는 절연 기판 위에 비정질 규소층을 형성하는 단계, 상기 비정질 규소층을 완전 용융시킬 수 있는 에너지 밀도를 가지며 소정의 빔폭을 가지는 레이저로 스캐닝하여 열처리함으로써 다결정 규소층으로 변환하는 단계, 게이트선을 형성하는 단계, 데이터선을 형성하는 단계를 포함하고, 상기 다결정 규소층으로 변환하는 단계에서 레이저 스캐닝은 상기 게이트선을 따라 진행하며 상기 소정의 빔폭은 상기 게이트선간의 거리의 정수배에 해당하는 방법을 사용하여 제조한다.
이 때, 상기 레이저의 에너지 밀도는 280mJ/cm2 이상일 수 있고, 상기 레이저 스캐닝시 레이저가 조사될 부분만을 노출시키는 마스크를 사용할 수 있다.
또 절연 기판 위에 비정질 규소층을 형성하는 단계, 상기 비정질 규소층을 완전 용융시킬 수 있는 에너지 밀도를 가지는 레이저로 스캐닝하여 열처리함으로써 다결정 규소층으로 변환하는 단계, 게이트선을 형성하는 단계, 데이터선을 형성하는 단계를 포함하고, 상기 다결정 규소층으로 변환하는 단계에서는 상기 비정질 규소층을 부분적으로 가리는 마스크를 덮고 레이저 스캐닝을 진행하여 박막 트랜지스터 기판을 제조할 수도 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판에 대하여 설명한다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판이고, 도 2는 도 1의 II-II'선에 대한 단면도이다.
절연 기판(110) 위에 산화 규소 등으로 이루어진 차단층(111)이 형성되어 있고, 차단층(111) 위에 다결정 규소층(151a, 151b, 157)이 형성되어 있다. 다결정 규소층(151a, 151b, 157)은 제1 채널부(151a), 제2 채널부(151b) 및 유지 전극부(157)를 포함한다. 제1 및 제2 채널부(151a, 151b)는 양측에 n형 불순물로 도핑된 소스 영역과 드레인 영역를 가진다.
다결정 규소층(151a, 151b, 157) 위에는 산화 규소 또는 질화 규소로 이루어 진 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 Al 등의 금속으로 이루어진 게이트선(121)과 제1 및 제2 게이트 전극(123a, 123b) 및 유지 전극(133)이 형성되어 있다. 제1 게이트 전극(123a)은 게이트선(121)의 분지로서 형성되어 있고 제1 채널부(151a)와 중첩하고 있으며, 제2 게이트 전극(123b)은 게이트선(121)과는 분리되어 있고 제2 채널부(151b)와 중첩하고 있다. 유지 전극(133)은 제2 게이트 전극(123b)과 연결되어 있다.
게이트선(121)과 제1 및 제2 게이트 전극(123a, 123b) 및 유지 전극(133)의 위에는 제1 층간 절연막(801)이 형성되어 있고, 제1 층간 절연막(801) 위에는 제1 및 제2 데이터선(171a, 171b), 제1 및 제2 소스 전극(173a, 173b), 제1 및 제2 드레인 전극(175a, 175b)이 형성되어 있다. 제1 소스 전극(173a)은 제1 데이터선(171a)의 분지로서 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구를 통하여 제1 채널부의 소스 영역과 연결되어 있고, 제2 소스 전극(173b)은 제2 데이터선(171b)의 분지로서 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구를 통하여 제2 채널부의 소스 영역과 연결되어 있다. 제1 드레인 전극(175a)은 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구를 통하여 제1 채널부(151a)의 드레인 영역과 제2 게이트 전극(123b)을 연결하고 있다. 제2 드레인 전극(175b)은 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구를 통하여 제2 채널부(151a)의 드레인 영역과 연결되어 있다. 제2 데이터선(171b)은 유지 전극(133)과 중첩하고 있다.
데이터 배선(171a, 171b, 173a, 173b, 175a, 175b) 위에는 제2 층간 절연막(802)이 형성되어 있고, 제2 층간 절연막(802) 위에는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전 물질로 이루어진 화소 전극(190)이 형성되어 있다.
화소 전극(190)의 위에는 유기 물질로 이루어진 화소 영역 격벽(803)이 형성되어 있고, 격벽(803)에 의하여 구획되어 있는 각 화소 영역의 화소 전극(190) 위에는 유기 EL층(70R, 70G, 70B)이 형성되어 있다.
유기 EL층(70R, 70G, 70B)의 위에는 기준 전극(270)이 형성되어 있다.
이 때, 다결정 규소층(151a, 151b, 157)은 결정립(grain)의 지름이 1000Å 이하로 작고 또한 그 크기가 균일하다. 이는 레이저 조사를 통한 다결정화시에 규소층이 완전 용융(complete melting)되는 고에너지 밀도의 레이저를 사용하기 때문이다.
도 3은 레이저의 에너지 밀도에 따른 다결정 규소층의 결정 크기(grain radius)를 나타내는 그래프이다.
도 3에 나타낸 바와 같이, 에너지 밀도가 약 280mJ/cm2을 넘는 레이저를 조사하여 규소층을 열처리하면 규소층이 완전 용융되었다가 결정화 되면서 결정립의 크기가 작고 균일하게 형성된다(Regime III). 종래의 레이저 어닐링 방법에서는 Regime I 영역에 해당하는 에너지 밀도를 갖는 레이저를 사용하는데, 이는 레이저 빔의 중첩에 의한 MPGG(Mutiple Pulse Grain Growth) 효과를 통하여 결정립의 크기를 수천 Å 정도로 증가시킬 수 있기 때문이다. 결정립의 크기가 크면 박막 트랜 지스터의 특성이 향상되지만 반면 도 3에서 알 수 있는 바와 같이, Regime I에서는 에너지 밀도 변화에 따른 다결정 규소층의 결정립의 크기 변화가 심하기 때문에 결정립 크기의 균일성은 떨어진다. 다결정 규소층의 결정립의 크기가 균일하지 못하면 박막 트랜지스터의 특성도 불균일하게 되어 유기 EL용 박막 트랜지스터 기판에 요구되는 특성을 만족하지 못하게 된다.
그러면, 이러한 박막 트랜지스터 기판을 제조하는 방법을 도 4a 내지 도 5b와 앞서의 도 1 및 도 2를 참고로 하여 설명한다.
도 4a는 본 발명의 실시예에 따른 박막 트랜지스터 기판을 제조하는 첫 번째 단계에서의 박막 트랜지스터 기판의 배치도이고, 도 4b는 도 4a의 IVb-IVb'선에 대한 단면도이고, 도 5a는 도 4a의 다음 단계에서의 박막 트랜지스터 기판의 배치도이고, 도 5b는 도 5a의 Vb-Vb'선에 대한 단면도이다.
먼저, 도 4a 및 도 4b에 나타낸 바와 같이, 절연 기판(110) 위에 산화 규소 등을 증착하여 차단층(111)을 형성하고, 차단층(111) 위에 비정질 규소층(150)을 증착한다. 비정질 규소층(150)의 증착은 LPCVD(low temperature chemical vapor deposition), PECVE(plasma enhanced chemical vapor deposition) 또는 스퍼터링(sputtering)으로 진행할 수 있다. 이어서, 비정질 규소층(150)을 레이저 열처리하여 다결정 규소로 변환하는데, 이 때, 레이저를 조사하는 방법은 다음과 같다.
먼저, 레이저의 에너지 밀도는 280mJ/cm2 이상이 되도록 설정하여 레이저에 노출되는 부분이 완전 용융되도록 한다. 다음, 레이저 스캔(scan)은 세로 방향 또는 가로 방향, 즉 데이터선이 형성될 방향 또는 게이트선이 형성될 방향을 따라서 진행한다. 또, 레이저 빔의 폭은 데이터선과 데이터선 사이의 폭(Wd) 또는 게이트선과 게이트선 사이의 폭(Wg)의 배수가 되도록 설정한다. 좀 더 구체적으로 설명하면, 데이터선이 형성될 방향을 따라서 스캔하는 경우에는 레이저 빔의 폭을 nWd로 설정하고, 게이트선이 형성될 방향을 따라서 스캔하는 경우에는 nWg로 설정한다. 여기서 n은 정수이다.
이러한 방법으로 레이저를 조사하면 1회의 레이저 조사로 열처리가 완료될 수 있어서, 결정립의 크기를 키우기 위하여 같은 부분을 10회 이상 반복적으로 조사하는 방법에 비하여 생산성이 향상된다. 레이저 숏의 수가 크게 감소하므로 레이저 장비의 유지 관리 비용이 절감된다.
표 1은 본발명의 실시예에 따라 레이저 열처리하는 경우(각 화소 열별로 레이저를 조사함)와 종래와 같이 결정립이 크기를 키우기 위하여 반복적으로 레이저를 조사하는 경우를 비교한 것이다.
종래 방법 본 발명의 방법 비교
빔폭(mm) 365 ×0.4 372 ×0.06
이동 피치(pitch)(㎛) 20 60 3배
소요 숏수/Glass 23500 7833 65% 감소
결정화 시간/Glass 102 34 65% 감소

또한 레이저 숏과 숏간 경계가 데이터선이 형성되는 부분 또는 게이트선이 형성되는 부분에 위치하게 되어, 이후의 다결정 규소층 패터닝을 거치면 레이저 숏과 숏간 경계에 위치하여 균일성이 떨어지는 다결정 규소층 부분이 제거된다. 따라서 박막 트랜지스터의 채널부를 이루는 다결정 규소층은 결정립이 균일하게 된다.
레이저 빔의 폭을 조정하기가 어려운 경우에는 마스크를 사용하여 화소 영역 주변을 가리고 비정질 규소층을 부분적으로 노출시킨 상태에서 레이저를 조사한다. 이러한 방법은 레이저 빔이 폭 전체에서 균이한 에너지 밀도를 가지지 못하고 양끝 부분에서 에너지 밀도가 크게 감소함으로 인한 문제점을 해소하는 데도 매우 유용하다. 또한 빔폭이 넓은 레이저를 사용하여 다수의 화소 열 또는 행을 한꺼번에 스캐닝할 수 있어서, 다결정화 시간을 감소시키는데 매우 유리하다.
다음, 도 5a 및 도 5b에 나타낸 바와 같이, 다결정 규소층을 사진 식각하여 제1 및 제2 채널부(151a, 151b)와 유지 전극부(157)를 형성한다(제1 마스크). 이 과정에서 레이저 숏간 경계부에 위치하여 결정성이 불균일한 부분은 제거되고 균일한 부분만 남게 된다.
다음, 도 1 및 도 2에 나타낸 바와 같이, 다결정 규소층(151a, 151b, 157) 위에 게이트 절연막(140)을 증착한다. 이어서, 사진식각 공정으로 p형 및 n형 트랜지스터의 게이트 도전막을 각각 패터닝하여 게이트 배선(121, 123a, 123b, 133)을 형성하고, p형 및 n형 불순물 이온주입 공정을 실시한다(제2 마스크 및 제3 마스크 사용). 도 1 및 도 2에는 화소 영역 내에 위치하여 스위칭 소자로 사용되는 박막 트랜지스터만을 도시하고 있어 NMOS형 박막 트랜지스터만 나타나 있으나 데이터 또 는 게이트 구동 회로로 사용하기 위한 박막 트랜지스터도 함께 형성하는 것이 보통이므로 PMOS형 박막 트랜지스터도 형성한다. 따라서, n형 뿐만 아니라 p형 불순물 이온도 도핑하며, 이들 두 이온 도핑 공정을 위하여 별도의 사진 식각 공정이 필요하다.
다음, 게이트 배선(121, 123a, 123b, 133) 위에 제1 층간 절연막(801)을 적층하고 사진 식각하여(제4 마스크) 제1 및 제2 채널부(151a, 151b)의 소스 영역과 드레인 영역을 각각 노출시키는 접촉구와 제2 게이트 전극(123b)의 일단부를 노출시키는 접촉구를 형성한다.
다음, 데이터 금속층을 적층하고 사진 식각하여(제5 마스크) 데이터 배선(171a, 171b, 173a, 173b, 175a, 175b)를 형성한다.
데이터 배선(171a, 171b, 173a, 173b, 175a, 175b) 위에 제2 층간 절연막(802)을 형성하고 사진 식각하여(제6 마스크) 제2 드레인 전극(175b)을 노출시키는 접촉구를 형성한다. 이 때, 제2 데이터선(171b)을 노출시키는 접촉구를 더 형성할 수도 있다.
다음, 제2 층간 절연막 위에 ITO 또는 IZO 등의 투명 도전 물질을 증착하고 사진 식각하여(제7 마스크) 화소 전극(190)을 형성한다. 이 때, 제2 데이터선(171b)과 연결되는 보조 유지 전극을 더 형성할 수도 있다.
다음, 화소 전극(190) 위에 격벽용 유기막을 도포하고 사진 식각하여(제8 마스크) 화소 영역 격벽(803)을 형성한다.
다음, 각 화소 영역에 유기 EL층(70R, 70G, 70B)을 형성한다. 이 때, 유기 EL층(70R, 70G, 70B)은 다층 구조로 이루어지는 것이 보통이다.
다음, 유기 EL층(70R, 70G, 70B) 위에 금속층을 증착하여 기준 전극(270)을 형성한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상과 같은 방법으로 비정질 규소층을 열처리하여 다결정화하면 1회의 레이저 조사로 열처리가 완료될 수 있어서, 결정립의 크기를 키우기 위하여 같은 부분을 10회 이상 반복적으로 조사하는 방법에 비하여 생산성이 향상되며, 레이저 숏의 수가 크게 감소하므로 레이저 장비의 유지 관리 비용이 절감된다. 또한 레이저 숏과 숏간 경계가 데이터선이 형성되는 부분 또는 게이트선이 형성되는 부분에 위치하게 되어, 이후의 다결정 규소층 패터닝을 거치면 레이저 숏간 경계에 위치하여 균일성이 떨어지는 다결정 규소층 부분이 제거된다. 따라서 박막 트랜지스터의 채널부를 이루는 다결정 규소층은 결정립이 균일하게 되어 특성이 균일한 박막 트랜지스터 기판을 마련할 수 있다.

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 절연 기판 위에 비정질 규소층을 형성하는 단계,
    상기 비정질 규소층을 완전히 용융시킬 수 있는 280mJ/cm2 이상의 에너지 밀도를 가지는 레이저 스캐닝으로 열처리함으로써 다결정 규소층으로 변환하는 단계,
    상기 다결정 규소층 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 가로로 뻗으며 게이트 전극을 가지는 게이트선을 형성하는 단계,
    상기 게이트선 위에 보호막을 형성하는 단계,
    상기 보호막 위에 상기 게이트선과 교차하며 상기 다결정 규소층과 전기적으로 연결되는 소스 전극을 가지는 데이터선과 상기 다결정 규소층과 전기적으로 연결되는 드레인 전극을 형성하는 단계
    를 포함하고,
    상기 다결정 규소층으로 변환하는 단계에서 레이저 스캐닝은 상기 데이터선을 따라 진행하며 상기 레이저의 빔폭은 상기 데이터선간의 거리의 정수배에 해당하는 박막 트랜지스터 기판의 제조 방법.
  5. 절연 기판 위에 비정질 규소층을 형성하는 단계,
    상기 비정질 규소층을 완전히 용융시킬 수 있는 280mJ/cm2 이상의 에너지 밀도를 가지는 레이저 스캐닝으로 열처리함으로써 다결정 규소층으로 변환하는 단계,
    상기 다결정 규소층 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 가로로 뻗으며 게이트 전극을 가지는 게이트선을 형성하는 단계,
    상기 게이트선 위에 보호막을 형성하는 단계,
    상기 보호막 위에 상기 게이트선과 교차하며 상기 다결정 규소층과 전기적으로 연결되는 소스 전극을 가지는 데이터선과 상기 다결정 규소층과 전기적으로 연결되는 드레인 전극을 형성하는 단계
    를 포함하고,
    상기 다결정 규소층으로 변환하는 단계에서 레이저 스캐닝은 상기 게이트선을 따라 진행하며 상기 레이저의 빔폭은 상기 게이트선간의 거리의 정수배에 해당하는 박막 트랜지스터 기판의 제조 방법.
  6. 삭제
  7. 제4항 또는 제5항에서,
    상기 레이저 스캐닝시 레이저가 조사될 부분만을 노출시키는 마스크를 사용하는 박막 트랜지스터 기판의 제조 방법.
  8. 삭제
KR1020020035356A 2002-06-24 2002-06-24 박막 트랜지스터 기판 및 그 제조 방법 KR100848098B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020035356A KR100848098B1 (ko) 2002-06-24 2002-06-24 박막 트랜지스터 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020035356A KR100848098B1 (ko) 2002-06-24 2002-06-24 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20040000185A KR20040000185A (ko) 2004-01-03
KR100848098B1 true KR100848098B1 (ko) 2008-07-24

Family

ID=37312236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020035356A KR100848098B1 (ko) 2002-06-24 2002-06-24 박막 트랜지스터 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100848098B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119576A (ja) * 1986-11-07 1988-05-24 Ricoh Co Ltd 薄膜トランジスターの活性領域の形成方法
JPH06289431A (ja) * 1993-03-31 1994-10-18 A G Technol Kk 薄膜トランジスタの形成方法とアクティブマトリクス表示素子
JPH07302907A (ja) * 1994-04-28 1995-11-14 A G Technol Kk アクティブマトリクス表示素子およびその製造方法
US5766989A (en) * 1994-12-27 1998-06-16 Matsushita Electric Industrial Co., Ltd. Method for forming polycrystalline thin film and method for fabricating thin-film transistor
JP2000357666A (ja) * 1999-04-15 2000-12-26 Sharp Corp 半導体装置及びその製造方法
KR100297866B1 (ko) * 1994-04-22 2001-10-24 야마자끼 순페이 액티브매트릭스장치제조방법
JP2002043245A (ja) * 2000-07-31 2002-02-08 Fujitsu Ltd 結晶性半導体薄膜の形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119576A (ja) * 1986-11-07 1988-05-24 Ricoh Co Ltd 薄膜トランジスターの活性領域の形成方法
JPH06289431A (ja) * 1993-03-31 1994-10-18 A G Technol Kk 薄膜トランジスタの形成方法とアクティブマトリクス表示素子
KR100297866B1 (ko) * 1994-04-22 2001-10-24 야마자끼 순페이 액티브매트릭스장치제조방법
JPH07302907A (ja) * 1994-04-28 1995-11-14 A G Technol Kk アクティブマトリクス表示素子およびその製造方法
US5766989A (en) * 1994-12-27 1998-06-16 Matsushita Electric Industrial Co., Ltd. Method for forming polycrystalline thin film and method for fabricating thin-film transistor
JP2000357666A (ja) * 1999-04-15 2000-12-26 Sharp Corp 半導体装置及びその製造方法
JP2002043245A (ja) * 2000-07-31 2002-02-08 Fujitsu Ltd 結晶性半導体薄膜の形成方法

Also Published As

Publication number Publication date
KR20040000185A (ko) 2004-01-03

Similar Documents

Publication Publication Date Title
US7691545B2 (en) Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor
US7915103B2 (en) Method for fabricating a flat panel display
TWI353467B (en) Polysilicon thin film transistor array panel and m
US7253864B2 (en) Active matrix display device with active element including a semiconductor film formed of an aggregate of single crystals each extending in the same direction
US8106409B2 (en) Thin film transistor array panel
US6476416B1 (en) Thin-film semiconductor apparatus, display apparatus using such semiconductor apparatus, and method of manufacturing such display apparatus
US7011911B2 (en) Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask
US7402950B2 (en) Active matrix organic light emitting display device and method of fabricating the same
KR100600853B1 (ko) 평판표시장치 및 그의 제조방법
JP2007183656A (ja) アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法
KR100599595B1 (ko) 발광표시 장치용 반도체 소자 및 그 제조 방법
JP3477969B2 (ja) アクティブマトリクス基板の製造方法及び液晶表示装置
US6265290B1 (en) Method for fabricating a thin film transistor and a substrate and thin film transistor manufactured using the same
KR100848098B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US7026201B2 (en) Method for forming polycrystalline silicon thin film transistor
KR100920343B1 (ko) 다결정 규소 박막 트랜지스터 표시판 및 그 제조 방법
JP2003209118A6 (ja) アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法
JPH0566422A (ja) 液晶表示装置の製造方法及びセンサの製造方法
KR20050057923A (ko) 결정화용 레이저빔 조사 장치, 이를 이용한 결정화 방법및 이를 포함하는 박막 트랜지스터 표시판의 제조 방법
KR100992124B1 (ko) 표시 장치용 표시판 및 그의 제조 방법
KR101032944B1 (ko) 결정화용 마스크, 이를 이용한 박막 트랜지스터 표시판의제조 방법
JPH10268341A (ja) アクティブマトリクス基板およびその製造方法、並びに液晶表示装置
KR20190014564A (ko) 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치
KR20060029365A (ko) 다결정용 마스크, 이를 이용한 박막 트랜지스터 표시판 및그의 제조 방법
KR20100084899A (ko) 결정화용 마스크, 이를 이용한 결정화 방법 및 이를 포함하는 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 12