JPH03245126A - 薄膜トランジスタパネル - Google Patents
薄膜トランジスタパネルInfo
- Publication number
- JPH03245126A JPH03245126A JP2041077A JP4107790A JPH03245126A JP H03245126 A JPH03245126 A JP H03245126A JP 2041077 A JP2041077 A JP 2041077A JP 4107790 A JP4107790 A JP 4107790A JP H03245126 A JPH03245126 A JP H03245126A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- switch matrix
- bus lines
- panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 38
- 239000011159 matrix material Substances 0.000 claims abstract description 30
- 244000126211 Hericium coralloides Species 0.000 claims abstract description 4
- 238000003384 imaging method Methods 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 8
- 239000011521 glass Substances 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、薄膜トランジスタパネルに係り、特に、平面
TVや端末用ディスプレイ装置等に利用される薄膜トラ
ンジスタディスプレイパネル、およびイメージスキャナ
装置等に利用される薄膜トランジスタイメージングパネ
ルに関する。
TVや端末用ディスプレイ装置等に利用される薄膜トラ
ンジスタディスプレイパネル、およびイメージスキャナ
装置等に利用される薄膜トランジスタイメージングパネ
ルに関する。
従来の装置は例えば、日経BP社電子グループ編「フラ
ットパネル・ディスプレイ +990J 110〜11
4頁に記載されている。すなわち、薄膜トランジスタパ
ネルは、ガラス基板上に複数本のゲートバスライン、複
数本の信号バスライン、およびこれらのバスラインの交
差領域内に設置された画素とこの画素に対応して設置さ
れたスイッチ用薄膜トランジスタを有する。この場合、
ゲートバスラインおよび信号バスラインはl対lに対応
して外付けICチップに接続され、それぞれのバスライ
ンにゲート電圧および信号電圧が印加され、ディスプレ
イ装置においては信号供給、また、イメージング装置に
おいては信号読出しを行っていた。
ットパネル・ディスプレイ +990J 110〜11
4頁に記載されている。すなわち、薄膜トランジスタパ
ネルは、ガラス基板上に複数本のゲートバスライン、複
数本の信号バスライン、およびこれらのバスラインの交
差領域内に設置された画素とこの画素に対応して設置さ
れたスイッチ用薄膜トランジスタを有する。この場合、
ゲートバスラインおよび信号バスラインはl対lに対応
して外付けICチップに接続され、それぞれのバスライ
ンにゲート電圧および信号電圧が印加され、ディスプレ
イ装置においては信号供給、また、イメージング装置に
おいては信号読出しを行っていた。
上記従来技術では、ゲートバスラインおよび信号バスラ
イン端子を1対1に外部端子へ接続していた。従って、
走査線数が増大するにつれて、その接続線数は膨大とな
る問題があった。また、接続線数の増大に伴い、接続ピ
ッチが非常に細かくなり、ボンディングが困難となる問
題があった。
イン端子を1対1に外部端子へ接続していた。従って、
走査線数が増大するにつれて、その接続線数は膨大とな
る問題があった。また、接続線数の増大に伴い、接続ピ
ッチが非常に細かくなり、ボンディングが困難となる問
題があった。
さらに、ICチップ数も多くなり、ICコストがモジュ
ールのコストに占める割合も大きくなる問題があった。
ールのコストに占める割合も大きくなる問題があった。
本発明の目的は、外部回路との接続のためのパネルの外
部端子数を低減することにある。また、他の目的は、こ
れにより接続ピッチを大きくして、パネルの製作を容易
にするとともに、IC個数の低減ひいてはコスト低減を
可能にすることにある。
部端子数を低減することにある。また、他の目的は、こ
れにより接続ピッチを大きくして、パネルの製作を容易
にするとともに、IC個数の低減ひいてはコスト低減を
可能にすることにある。
上記目的を達成するために、本発明の薄膜トランジスタ
パネルは、ガラス基板上に形成した画素スイッチアレイ
であるディスプレイ領域に隣接して複数個の薄膜トラン
ジスタからなるスイッチマトリクス領域を形威し、かつ
、このスイッチマトリックス領域の各々の薄膜トランジ
スタの駆動能力を増大させるために、薄膜トランジスタ
のソース電極およびドレイン電極を櫛の歯状にしたもの
である。
パネルは、ガラス基板上に形成した画素スイッチアレイ
であるディスプレイ領域に隣接して複数個の薄膜トラン
ジスタからなるスイッチマトリクス領域を形威し、かつ
、このスイッチマトリックス領域の各々の薄膜トランジ
スタの駆動能力を増大させるために、薄膜トランジスタ
のソース電極およびドレイン電極を櫛の歯状にしたもの
である。
[作用]
上記スイッチマトリクスの薄膜トランジスタは画素スイ
ッチ用トランジスタと異なり、ゲートバスラインあるい
は信号バスラインを駆動しなければならない。バスライ
ンは数百pFあるいはそれ以上の容量を有するため、p
Fオーダの画素を駆動する画素用薄膜トランジスタに比
してスイッチマトリクス用薄膜トランジスタは、大きな
駆動能力を持つ必要がある。
ッチ用トランジスタと異なり、ゲートバスラインあるい
は信号バスラインを駆動しなければならない。バスライ
ンは数百pFあるいはそれ以上の容量を有するため、p
Fオーダの画素を駆動する画素用薄膜トランジスタに比
してスイッチマトリクス用薄膜トランジスタは、大きな
駆動能力を持つ必要がある。
このスイッチマトリクス用薄膜トランジスタのソース、
ドレイン電極を櫛の歯状にすることにより、実効的W/
Lすなわち駆動能力を増大させることができる。これに
より重い負荷のバスラインを短時間で駆動することがで
き、接続線数の低減を可能にする。
ドレイン電極を櫛の歯状にすることにより、実効的W/
Lすなわち駆動能力を増大させることができる。これに
より重い負荷のバスラインを短時間で駆動することがで
き、接続線数の低減を可能にする。
[実施例]
実施例 l
第1図は、本発明の第1の実施例の液晶ディスプレイパ
ネルの等価回路図である。
ネルの等価回路図である。
ディスプレイ部は複数本のゲートバスラインl、・・・
と複数本の信号バスライン2.3.4、・・・により駆
動され、バスラインlと、2.3.4の交差領域内には
画素電極5.6.7、・・・(R,G、Bはそれぞれ赤
、緑、青色に対応する画素電極を示す。)と、これをス
イッチする薄膜トランジスタ8、・・が設置されている
。薄膜トランジスタ+1は、薄膜トランジスタ8と同様
に構成され、ゲート電極としてCrを用い、ゲート絶縁
膜にはSiN膜を用い、チャネル形成用半導体層にはア
ンドープ水素化非晶質シリコン(a−3i)、オーミッ
クコンタクト層には燐ドープのn型a−3i、ソース、
ドレイン電極にはCr/Alを用いた。画面サイズは対
角5インチ、画素数は垂直240×水平480の11万
5.200個である。
と複数本の信号バスライン2.3.4、・・・により駆
動され、バスラインlと、2.3.4の交差領域内には
画素電極5.6.7、・・・(R,G、Bはそれぞれ赤
、緑、青色に対応する画素電極を示す。)と、これをス
イッチする薄膜トランジスタ8、・・が設置されている
。薄膜トランジスタ+1は、薄膜トランジスタ8と同様
に構成され、ゲート電極としてCrを用い、ゲート絶縁
膜にはSiN膜を用い、チャネル形成用半導体層にはア
ンドープ水素化非晶質シリコン(a−3i)、オーミッ
クコンタクト層には燐ドープのn型a−3i、ソース、
ドレイン電極にはCr/Alを用いた。画面サイズは対
角5インチ、画素数は垂直240×水平480の11万
5.200個である。
ゲート線1等には垂直シフトレジスタ9から順次ゲート
パルスが供給され、その列上の薄膜トランジスタのゲー
トを開く。これと同期して水平ウィンカ10からゲート
パルスがスイッチマトリクスゲートバスライン11.1
2.13へ供給される。本実施例の場合、このバスライ
ンは3本からなりそれぞれR,G、Bの信号線2.3.
4に対応する。スイッチマトリクスの薄膜トランジスタ
14.15.16は水平ウィンカ10からのゲートパル
スにより開かれ、水平シフトレジスタ17、ラッチ18
を介して供給される信号電圧をR5(j、B信号線に順
次供給する。信号線からの電圧はいわゆる線順次方式に
より画素電極へ供給されるか、ゲート線lに与えられる
ケートパルス期間を3分割する形で、供給される。すな
わちまずR画素への信号電圧がいわばl/3線順次の形
で、ゲートパルス期間の1/3の期間で信号バスライン
2等へ供給される。次いで次のl/3の期間にG信号が
同じく173線順次の形で信号バスライン3等へ供給さ
れる。最後の1/3期間の間にB信号が信号バスライン
4等へ供給される。
パルスが供給され、その列上の薄膜トランジスタのゲー
トを開く。これと同期して水平ウィンカ10からゲート
パルスがスイッチマトリクスゲートバスライン11.1
2.13へ供給される。本実施例の場合、このバスライ
ンは3本からなりそれぞれR,G、Bの信号線2.3.
4に対応する。スイッチマトリクスの薄膜トランジスタ
14.15.16は水平ウィンカ10からのゲートパル
スにより開かれ、水平シフトレジスタ17、ラッチ18
を介して供給される信号電圧をR5(j、B信号線に順
次供給する。信号線からの電圧はいわゆる線順次方式に
より画素電極へ供給されるか、ゲート線lに与えられる
ケートパルス期間を3分割する形で、供給される。すな
わちまずR画素への信号電圧がいわばl/3線順次の形
で、ゲートパルス期間の1/3の期間で信号バスライン
2等へ供給される。次いで次のl/3の期間にG信号が
同じく173線順次の形で信号バスライン3等へ供給さ
れる。最後の1/3期間の間にB信号が信号バスライン
4等へ供給される。
ゲートバスライン11.12.13および薄膜トランジ
スタ14.15.16、・・・がスイッチマトリクス領
域を構成し、このスイッチマトリクス領域および画素電
極5.6.7、・・・およびスイッチ用薄膜トランジス
タ8、・・・からなるディスプレイ領域が同一基板19
上に形成される。
スタ14.15.16、・・・がスイッチマトリクス領
域を構成し、このスイッチマトリクス領域および画素電
極5.6.7、・・・およびスイッチ用薄膜トランジス
タ8、・・・からなるディスプレイ領域が同一基板19
上に形成される。
スイ・ソチマトリクス用薄月莫トランジスタ14.15
.16は信号線容量300pFを駆動する必要があり、
かつ線順次期間が1/3と短いため、大きな相互コンダ
クタンスを有する必要がある。このため、このトランジ
スタのソース、ドレイン電極を櫛の歯状に形成すること
により、LV/l、の増大を図った。第2図に示すよう
に、ゲート電極33上にSiN膜をゲート絶縁膜として
介し水素化非晶質シリコン膜22を形成した後、ソース
電% 20、ドレイン電極21を形成した。ソース電極
20の櫛の歯の数を5個、ドレイン電極21の櫛の歯の
数を6個とすることにより、トランジスタ数をl0個(
チャネル長8μm)とし、それぞれのトランジスタの幅
を2mmとすることにより、実効的W/ L =2,0
OOX 10/8=2,500とした。
.16は信号線容量300pFを駆動する必要があり、
かつ線順次期間が1/3と短いため、大きな相互コンダ
クタンスを有する必要がある。このため、このトランジ
スタのソース、ドレイン電極を櫛の歯状に形成すること
により、LV/l、の増大を図った。第2図に示すよう
に、ゲート電極33上にSiN膜をゲート絶縁膜として
介し水素化非晶質シリコン膜22を形成した後、ソース
電% 20、ドレイン電極21を形成した。ソース電極
20の櫛の歯の数を5個、ドレイン電極21の櫛の歯の
数を6個とすることにより、トランジスタ数をl0個(
チャネル長8μm)とし、それぞれのトランジスタの幅
を2mmとすることにより、実効的W/ L =2,0
OOX 10/8=2,500とした。
これによりトランジスタの駆動能力を飛躍的に増大する
ことができた。このときガラス基板の寸法の増大は2
mm X 3 = 6 mmにすぎず、その影響を極小
化することが可能となった。信号電極側端子数はこれに
より従来比の173となり、IC数も1/3となったた
め、価格の低減が可能となった。
ことができた。このときガラス基板の寸法の増大は2
mm X 3 = 6 mmにすぎず、その影響を極小
化することが可能となった。信号電極側端子数はこれに
より従来比の173となり、IC数も1/3となったた
め、価格の低減が可能となった。
ガラス基板19に対向して、色フイルタ基板を設け、二
の2基板の間隙に液晶を封入することによりディスプレ
イ装置を製作した。
の2基板の間隙に液晶を封入することによりディスプレ
イ装置を製作した。
実施例 2
第(3図は1本発明の第2の実施例の液晶ディスプレイ
の等価回路図である。上記実施例と基本的には同様であ
るか、赤、緑、青に対応する画素電極5.6.7、・・
・が三角形に配置されている、また、スイッチマトリク
ス領域における水平ウィンカlOからのゲートバスライ
ンは2本の構成としている。さらに、このスイッチマト
リクス領域の各々のトランジスタ14.15、・・・が
複数個のトランジスタを並列に並べた構成となっている
。すなわち、第4図のようにソース電極20、ドレイン
電極21を配置することにより5個の薄膜トランジスタ
を並列接続したものである(第3図は図面の都合−L3
個のみ示した。すなわち、第4図は5個なので、第3図
と第4図はトランジスタの個数が対応していない)。画
電極が櫛の歯状であることはL記実施例と同じである。
の等価回路図である。上記実施例と基本的には同様であ
るか、赤、緑、青に対応する画素電極5.6.7、・・
・が三角形に配置されている、また、スイッチマトリク
ス領域における水平ウィンカlOからのゲートバスライ
ンは2本の構成としている。さらに、このスイッチマト
リクス領域の各々のトランジスタ14.15、・・・が
複数個のトランジスタを並列に並べた構成となっている
。すなわち、第4図のようにソース電極20、ドレイン
電極21を配置することにより5個の薄膜トランジスタ
を並列接続したものである(第3図は図面の都合−L3
個のみ示した。すなわち、第4図は5個なので、第3図
と第4図はトランジスタの個数が対応していない)。画
電極が櫛の歯状であることはL記実施例と同じである。
本パ才、ル馴動は、いわげ1/2線順次力式をとる。す
なわち、水下ウィンカ10からますケ−[・線11にパ
ルスを印加し、水下シフトレジスタ17、ラッチ18を
介し信号電圧を信号パスライ二2.4、 に印加する
これによ1.1ケートハシ、ラインIに電圧IEiJ加
特には画素電極5,7、 (信号か伝道される、次いで
、水平ウィンカ10かbのパルスをハスライン12に閉
力[1することによりトランジスタ15のゲートを開き
、画X′:電極f)、・に信号電圧を任達する。この場
合、(i4号ハスライン2にはR,G、R,Gの信号か
、ハスライン3にはG、B、G、Bの信号が印加される
。
なわち、水下ウィンカ10からますケ−[・線11にパ
ルスを印加し、水下シフトレジスタ17、ラッチ18を
介し信号電圧を信号パスライ二2.4、 に印加する
これによ1.1ケートハシ、ラインIに電圧IEiJ加
特には画素電極5,7、 (信号か伝道される、次いで
、水平ウィンカ10かbのパルスをハスライン12に閉
力[1することによりトランジスタ15のゲートを開き
、画X′:電極f)、・に信号電圧を任達する。この場
合、(i4号ハスライン2にはR,G、R,Gの信号か
、ハスライン3にはG、B、G、Bの信号が印加される
。
このようにしてゲートバスラインj上の画素5.6.7
、・・・への信号電圧印加が行われる。これと同じ動作
をゲート線を垂直走査シフトレジスタ9により順次走査
しながら行うことにより全画素に信号電圧を印加する。
、・・・への信号電圧印加が行われる。これと同じ動作
をゲート線を垂直走査シフトレジスタ9により順次走査
しながら行うことにより全画素に信号電圧を印加する。
液晶に印加する電圧をこうして制御することによりカラ
ーディスプレイを構成することができる。
ーディスプレイを構成することができる。
実施例 3
第5図は、本発明の第3の実施例の液晶ディスプレイパ
ネルの等価回路図である。本実施例の動作も基本的に同
様であるが、ディスプレイ画素の構成が赤5、緑6、青
7、白20、・・・の4側車位の画素電極構成となって
おり、この4つを水平ウィンカ10と垂直ウィンカ25
からのパルスにより選択する。まず、垂直シフトレジス
タ9からバスライン】にパルスを供給し、垂直ウィンカ
25からのパルスをバスライン26に供給する。これに
よりゲートバスライン23にパルスが供給される。この
ゲートパルスに同期して信号バスライン2.3.4・・
・にl/2線順次方式により電圧を供給する。1/2線
順次方式は水平ウィンカ10からパルスをバスライン1
1.12に供給することにより行われる。
ネルの等価回路図である。本実施例の動作も基本的に同
様であるが、ディスプレイ画素の構成が赤5、緑6、青
7、白20、・・・の4側車位の画素電極構成となって
おり、この4つを水平ウィンカ10と垂直ウィンカ25
からのパルスにより選択する。まず、垂直シフトレジス
タ9からバスライン】にパルスを供給し、垂直ウィンカ
25からのパルスをバスライン26に供給する。これに
よりゲートバスライン23にパルスが供給される。この
ゲートパルスに同期して信号バスライン2.3.4・・
・にl/2線順次方式により電圧を供給する。1/2線
順次方式は水平ウィンカ10からパルスをバスライン1
1.12に供給することにより行われる。
スイッチマトリクス領域内のトランジスタ14.15、
・・・ 31.32、・・・等は上記実施例と同様櫛の
歯状電極ソース、ドレイン電極を用いることにより(図
示せず)相互コンダクタンスを増大させである。
・・・ 31.32、・・・等は上記実施例と同様櫛の
歯状電極ソース、ドレイン電極を用いることにより(図
示せず)相互コンダクタンスを増大させである。
実施例 4
第6図は、本発明の第4の実施例の液晶ディスプレイパ
ネルの等価回路図である。本実施例は。
ネルの等価回路図である。本実施例は。
第5図の実施例の変形例である。すなわち、ゲートバス
ラインへ23.24へのパルス電圧の供給をスイッチト
ランジスタ31.32を介して行うが、垂直シフトレジ
スタ9からのパルスをバスラインlを介してスイッチト
ランジスタ31.32のゲートに印加し、ゲートバスラ
インへの電圧供給を垂直ウィンカ25を介して行う点が
第5図の実施例と異なるものである。ディスプレイの特
性は同様に良好なものが得られた。
ラインへ23.24へのパルス電圧の供給をスイッチト
ランジスタ31.32を介して行うが、垂直シフトレジ
スタ9からのパルスをバスラインlを介してスイッチト
ランジスタ31.32のゲートに印加し、ゲートバスラ
インへの電圧供給を垂直ウィンカ25を介して行う点が
第5図の実施例と異なるものである。ディスプレイの特
性は同様に良好なものが得られた。
実施例 5
第7図は、本発明の第5の実施例の液晶イメージングパ
ネルの等価回路図である。イメージングパネル29上に
投影された光30、・・・の像信号は複数のホトダイオ
ード28、・・・のアレイにより電気信号に変換される
。ホトダイオード28、・・・は水素化非晶質シリコン
のpinダイオードで構成される。このホトダイオード
28、・・・からの電気信号は画素スイッチトランジス
タ8、・・・を介して順次取り出される。まず、ゲート
バスラインJを選択し、水平シフトレジスタI7、水平
ウィンカ10によりバスライン11.12.13を順次
走査し、スイッチマトリクス用トランジスタ14.15
.16を選択する。上記実施例と同様にl/3線順次走
査により信号を外部に取り出す。
ネルの等価回路図である。イメージングパネル29上に
投影された光30、・・・の像信号は複数のホトダイオ
ード28、・・・のアレイにより電気信号に変換される
。ホトダイオード28、・・・は水素化非晶質シリコン
のpinダイオードで構成される。このホトダイオード
28、・・・からの電気信号は画素スイッチトランジス
タ8、・・・を介して順次取り出される。まず、ゲート
バスラインJを選択し、水平シフトレジスタI7、水平
ウィンカ10によりバスライン11.12.13を順次
走査し、スイッチマトリクス用トランジスタ14.15
.16を選択する。上記実施例と同様にl/3線順次走
査により信号を外部に取り出す。
スイッチマトリクスのトランジスタ14.15.16、
・・・は画素トランジスタ8と同じく水素化非晶質シリ
コン/窒化シリコン系により構成した。
・・・は画素トランジスタ8と同じく水素化非晶質シリ
コン/窒化シリコン系により構成した。
トランジスタ14.15.16のソース、ドレイン電極
を櫛の歯状電極とすることにより相互コンダクタンスの
増大をはかった。
を櫛の歯状電極とすることにより相互コンダクタンスの
増大をはかった。
以上本発明を実施例に即して述べて来たが、本発明はこ
れに限定されるものではない。水平あるいは垂直ウィン
カからのバスラインの数は2本ないし3本について述べ
たが、これ以上であってもよいことは勿論である。スイ
ッチトランジスタとしてa−3iを用いたものについて
説明したが、これもこれに限定されず、Te、CdSe
、多結晶シリコンであっても構わない。また、a−3i
系の絶縁膜はSiNとしたがこれもSin、やTa、0
.、AJ、O,等あるいはこれらの複合膜でもよい。
れに限定されるものではない。水平あるいは垂直ウィン
カからのバスラインの数は2本ないし3本について述べ
たが、これ以上であってもよいことは勿論である。スイ
ッチトランジスタとしてa−3iを用いたものについて
説明したが、これもこれに限定されず、Te、CdSe
、多結晶シリコンであっても構わない。また、a−3i
系の絶縁膜はSiNとしたがこれもSin、やTa、0
.、AJ、O,等あるいはこれらの複合膜でもよい。
また、ディスプレイ装置では主としてカラーのパネルと
して説明したが、モノクロパネルであってもよいことは
熱論であり、色フィルタの構成方法を変えることにより
R,G、B等の構成を変えることも可能である。
して説明したが、モノクロパネルであってもよいことは
熱論であり、色フィルタの構成方法を変えることにより
R,G、B等の構成を変えることも可能である。
また、イメージングパネルにおいては色フィルタとの組
合せによりカラーイメージヤとすることもできる。さら
に、受光部はダイオードとしたがホトトランジスタであ
ってもよい。
合せによりカラーイメージヤとすることもできる。さら
に、受光部はダイオードとしたがホトトランジスタであ
ってもよい。
[発明の効果1
以上説明したように本発明によれば、スイッチマトリク
スによる薄膜トランジスタパネル構成が可能になるので
、パネル外部への取り出し端子数を大幅に低減すること
ができる。このことは接続点数の低減による歩留り向上
が望めるばかりでなく、パネルの高精細度が上がったと
きにも端子関ピッチの低減によるボンディングの困難性
の増大が少ない。さらに、大きな効果として外部走査回
路用ICチップ数の低減がある。モジュール全体のコス
トに占める走査ICのコスト割合は30〜50%にも及
ぶので、これがl/2になった場合でもコスト低減効果
は非常に大きいものがある。1i3以上の場合は勿論さ
らに大きい。水平ばかりでなく垂直走査用ICも低減す
ればその効果はさらに大きい。
スによる薄膜トランジスタパネル構成が可能になるので
、パネル外部への取り出し端子数を大幅に低減すること
ができる。このことは接続点数の低減による歩留り向上
が望めるばかりでなく、パネルの高精細度が上がったと
きにも端子関ピッチの低減によるボンディングの困難性
の増大が少ない。さらに、大きな効果として外部走査回
路用ICチップ数の低減がある。モジュール全体のコス
トに占める走査ICのコスト割合は30〜50%にも及
ぶので、これがl/2になった場合でもコスト低減効果
は非常に大きいものがある。1i3以上の場合は勿論さ
らに大きい。水平ばかりでなく垂直走査用ICも低減す
ればその効果はさらに大きい。
第1図は、本発明の第1の実施例の液晶ディスプレイパ
ネルの等価回路図、第2図は、上記第1の実施例のスイ
ッチマトリクス領域の薄膜トランジスタの平面図、第3
図は、本発明の第2の実施例の液晶ディスプレイパネル
の等価回路図、第4図は、上記第2の実施例のスイッチ
マトリクス領域の薄膜トランジスタの平面図、第5図、
第6図は、それぞれ本発明の第3、第4の実施例の液晶
ディスプレイパネルの等価回路図、第7図は、本発明の
第5の実施例の液晶イメージングパネルの等価回路図で
ある。 l・・・ゲートバスライン 2.3.4・・・信号線バスライン 5.6,7・・・画素電極(赤、緑、青)8・・・画素
用スイッチトランジスタ 9・・・垂直シフトレジスタ 10・・・水平ウィンカ 11.12.13・・・水平スイッチマトリクスバスラ
イン 14.15.16・・・水平スイッチマトリクストラン
ジスタ 7・・・水平シフトレジスタ 8・・・ラッチ 9・・・ディスプレイパネル O・・・ソース電極 I・・・ドレイン電極 2・・・a−3i 3.24・・・ゲートバスライン 5・・・垂直ウィンカ 6.27・・・垂直スイッチマトリクスバスライン28
・・・オートダイオード 29・・イメージジグパネル 30・・・入射光 31.32・・・垂直スイッチマトリクストランジスタ 33・ゲート電極
ネルの等価回路図、第2図は、上記第1の実施例のスイ
ッチマトリクス領域の薄膜トランジスタの平面図、第3
図は、本発明の第2の実施例の液晶ディスプレイパネル
の等価回路図、第4図は、上記第2の実施例のスイッチ
マトリクス領域の薄膜トランジスタの平面図、第5図、
第6図は、それぞれ本発明の第3、第4の実施例の液晶
ディスプレイパネルの等価回路図、第7図は、本発明の
第5の実施例の液晶イメージングパネルの等価回路図で
ある。 l・・・ゲートバスライン 2.3.4・・・信号線バスライン 5.6,7・・・画素電極(赤、緑、青)8・・・画素
用スイッチトランジスタ 9・・・垂直シフトレジスタ 10・・・水平ウィンカ 11.12.13・・・水平スイッチマトリクスバスラ
イン 14.15.16・・・水平スイッチマトリクストラン
ジスタ 7・・・水平シフトレジスタ 8・・・ラッチ 9・・・ディスプレイパネル O・・・ソース電極 I・・・ドレイン電極 2・・・a−3i 3.24・・・ゲートバスライン 5・・・垂直ウィンカ 6.27・・・垂直スイッチマトリクスバスライン28
・・・オートダイオード 29・・イメージジグパネル 30・・・入射光 31.32・・・垂直スイッチマトリクストランジスタ 33・ゲート電極
Claims (1)
- 【特許請求の範囲】 1、複数本のゲートバスライン、複数本の信号バスライ
ン、上記両バスラインの交差領域内に設けた複数個の画
素、および上記各画素に対応して設けたスイッチ用薄膜
トランジスタを有するディスプレイ領域と、上記ディス
プレイ領域に隣接して設けられた複数個の薄膜トランジ
スタからなるスイッチマトリクス領域とを具備する薄膜
トランジスタディスプレイパネルにおいて、上記スイッ
チマトリクス領域を構成する上記各薄膜トランジスタの
ソース電極およびドレイン電極が櫛の歯状となっている
ことを特徴とする薄膜トランジスタパネル。 2、複数本のゲートバスライン、複数本の信号読出しバ
スライン、上記両バスラインの交差領域内に設けた複数
個の画素、および上記各画素に対応して設けたスイッチ
用薄膜トランジスタを有するイメージング領域と、上記
イメージング領域に隣接して設けられた複数個の薄膜ト
ランジスタからなるスイッチマトリクス領域とを具備す
る薄膜トランジスタイメージングパネルにおいて、上記
スイッチマトリクス領域を構成する上記各薄膜トランジ
スタのソース電極およびドレイン電極が櫛の歯状となっ
ていることを特徴とする薄膜トランジスタパネル。 3、上記薄膜トランジスタとして、チャネル形成用半導
体層が水素化非晶質シリコンからなる薄膜トランジスタ
を用いたことを特徴とする請求項1または2記載の薄膜
トランジスタパネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2041077A JPH03245126A (ja) | 1990-02-23 | 1990-02-23 | 薄膜トランジスタパネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2041077A JPH03245126A (ja) | 1990-02-23 | 1990-02-23 | 薄膜トランジスタパネル |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03245126A true JPH03245126A (ja) | 1991-10-31 |
Family
ID=12598401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2041077A Pending JPH03245126A (ja) | 1990-02-23 | 1990-02-23 | 薄膜トランジスタパネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03245126A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06273803A (ja) * | 1993-01-20 | 1994-09-30 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
JP2002318390A (ja) * | 1993-01-20 | 2002-10-31 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
JP2004274050A (ja) * | 2003-03-04 | 2004-09-30 | Samsung Electronics Co Ltd | 非晶質−シリコン薄膜トランジスタとこれを有するシフトレジスタ。 |
JP2004356646A (ja) * | 2004-08-06 | 2004-12-16 | Casio Comput Co Ltd | 薄膜トランジスタ |
JP2004538618A (ja) * | 1999-10-11 | 2004-12-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路 |
JP2007036196A (ja) * | 2005-07-22 | 2007-02-08 | Samsung Electronics Co Ltd | 薄膜トランジスター基板及びその製造方法 |
JP2008016857A (ja) * | 2001-01-31 | 2008-01-24 | Seiko Epson Corp | 薄膜トランジスターおよび薄膜トランジスターの作製方法 |
JP2009157153A (ja) * | 2007-12-27 | 2009-07-16 | Ips Alpha Technology Ltd | 表示装置 |
WO2009104302A1 (ja) * | 2008-02-19 | 2009-08-27 | シャープ株式会社 | Tft、シフトレジスタ、走査信号線駆動回路、スイッチ回路、および、表示装置 |
JP6606309B1 (ja) * | 2018-03-28 | 2019-11-13 | 堺ディスプレイプロダクト株式会社 | 有機el表示装置及びその製造方法 |
WO2022001442A1 (zh) * | 2020-06-28 | 2022-01-06 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、栅极行驱动电路及阵列基板 |
-
1990
- 1990-02-23 JP JP2041077A patent/JPH03245126A/ja active Pending
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002318390A (ja) * | 1993-01-20 | 2002-10-31 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
JPH06273803A (ja) * | 1993-01-20 | 1994-09-30 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
JP2004538618A (ja) * | 1999-10-11 | 2004-12-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路 |
JP2008016857A (ja) * | 2001-01-31 | 2008-01-24 | Seiko Epson Corp | 薄膜トランジスターおよび薄膜トランジスターの作製方法 |
US8139005B2 (en) | 2001-01-31 | 2012-03-20 | Seiko Epson Corporation | Display device |
US8610179B2 (en) | 2003-03-04 | 2013-12-17 | Samsung Display Co., Ltd. | Amorphous-silicon thin film transistor and shift register having the same |
JP2004274050A (ja) * | 2003-03-04 | 2004-09-30 | Samsung Electronics Co Ltd | 非晶質−シリコン薄膜トランジスタとこれを有するシフトレジスタ。 |
US8008690B2 (en) | 2003-03-04 | 2011-08-30 | Samsung Electronics Co., Ltd. | Amorphous-silicon thin film transistor and shift register having the same |
JP2004356646A (ja) * | 2004-08-06 | 2004-12-16 | Casio Comput Co Ltd | 薄膜トランジスタ |
JP2007036196A (ja) * | 2005-07-22 | 2007-02-08 | Samsung Electronics Co Ltd | 薄膜トランジスター基板及びその製造方法 |
JP2009157153A (ja) * | 2007-12-27 | 2009-07-16 | Ips Alpha Technology Ltd | 表示装置 |
WO2009104302A1 (ja) * | 2008-02-19 | 2009-08-27 | シャープ株式会社 | Tft、シフトレジスタ、走査信号線駆動回路、スイッチ回路、および、表示装置 |
US8963152B2 (en) | 2008-02-19 | 2015-02-24 | Sharp Kabushiki Kaisha | TFT, shift register, scanning signal line drive circuit, switch circuit, and display device |
JP6606309B1 (ja) * | 2018-03-28 | 2019-11-13 | 堺ディスプレイプロダクト株式会社 | 有機el表示装置及びその製造方法 |
US11152442B2 (en) | 2018-03-28 | 2021-10-19 | Sakai Display Products Corporation | Organic electroluminescent (EL) display device with comb-shaped source and drain electrodes and manufacturing method therefor |
WO2022001442A1 (zh) * | 2020-06-28 | 2022-01-06 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、栅极行驱动电路及阵列基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5491347A (en) | Thin-film structure with dense array of binary control units for presenting images | |
US4775861A (en) | Driving circuit of a liquid crystal display panel which equivalently reduces picture defects | |
EP1227469B1 (en) | Liquid crystal device | |
US6633359B1 (en) | Liquid crystal display having signal lines on substrate intermittently extending and its manufacture | |
JPH0463588B2 (ja) | ||
JPH03185428A (ja) | 液晶表示装置 | |
JPH02282785A (ja) | カラーディスプレイ装置 | |
DE69836714T2 (de) | Substrat mit Matrix und Flüssigkristallanzeigevorrichtung die dieses verwendet | |
JPH03245126A (ja) | 薄膜トランジスタパネル | |
EP1049956B1 (en) | Active matrix liquid crystal display devices | |
JPS63101831A (ja) | アクテイブ・マトリクス液晶表示装置及びその製造方法 | |
KR20010079729A (ko) | 액티브 매트릭스 방식의 액정표시장치 및 그 제조방법 | |
JP2562131B2 (ja) | マトリツクスパネル表示装置 | |
US4963955A (en) | Photoelectric conversion apparatus | |
JP3050175B2 (ja) | 表示装置 | |
JPH0685113B2 (ja) | マトリクス液晶表示パネル | |
JPH0746265B2 (ja) | 表示装置 | |
JPH0627982B2 (ja) | 表示装置 | |
JP2947233B2 (ja) | 表示装置 | |
JPS6026932A (ja) | 液晶表示装置 | |
KR20050059647A (ko) | 액정 표시 장치 및 그 구동 방법 | |
JPH0213316B2 (ja) | ||
JP2796336B2 (ja) | 二次元ホトセンサアレイ | |
JP3187736B2 (ja) | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置 | |
JPH0693165B2 (ja) | マトリクス形表示装置 |