JP2796336B2 - 二次元ホトセンサアレイ - Google Patents
二次元ホトセンサアレイInfo
- Publication number
- JP2796336B2 JP2796336B2 JP1066126A JP6612689A JP2796336B2 JP 2796336 B2 JP2796336 B2 JP 2796336B2 JP 1066126 A JP1066126 A JP 1066126A JP 6612689 A JP6612689 A JP 6612689A JP 2796336 B2 JP2796336 B2 JP 2796336B2
- Authority
- JP
- Japan
- Prior art keywords
- phototransistor
- photosensor array
- light
- gate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Description
本発明はパーソナルコンピュータ、ワードプロセッ
サ、ワークステーション等の画像入力装置あるいはデー
タ読取り装置等に用いて好適な二次元ホトセンサアレイ
に関する。
サ、ワークステーション等の画像入力装置あるいはデー
タ読取り装置等に用いて好適な二次元ホトセンサアレイ
に関する。
従来パーソナルコンピュータ，ワードプロセッサ，ワ
ークステーション等の画像入力装置に用いられていたの
は、一次元イメージセンサを機械的に走査することによ
り書面を走査する方式の入力装置であった。
ークステーション等の画像入力装置に用いられていたの
は、一次元イメージセンサを機械的に走査することによ
り書面を走査する方式の入力装置であった。
上記従来技術は機械的走査と電気的走査とが混在する
ため、装置の小型化、読取り速度のスピードアップ、カ
ラー化等に限界があった。読取り速度を例にとれば、A4
判原稿を８本/mmの分解能で読取るにはほぼ15秒の時間
を要した。またカラー化に際しては、機械的走査を３回
繰返す等の操作が必要であり、さらに３倍以上の読取り
時間を要するとともにフイルタの構成の自由度も失なわ
れた。 本発明は従来の機械式走査をなくし、全電子式走査に
よる画像入力を可能にすることを目的とする。 本発明の他の目的は密着形二次元センサを提供するこ
とにある。 本発明の更に他の目的は大面積、高感度、高速応答の
センサアレイを提供することにある。
ため、装置の小型化、読取り速度のスピードアップ、カ
ラー化等に限界があった。読取り速度を例にとれば、A4
判原稿を８本/mmの分解能で読取るにはほぼ15秒の時間
を要した。またカラー化に際しては、機械的走査を３回
繰返す等の操作が必要であり、さらに３倍以上の読取り
時間を要するとともにフイルタの構成の自由度も失なわ
れた。 本発明は従来の機械式走査をなくし、全電子式走査に
よる画像入力を可能にすることを目的とする。 本発明の他の目的は密着形二次元センサを提供するこ
とにある。 本発明の更に他の目的は大面積、高感度、高速応答の
センサアレイを提供することにある。
上記目的を達成するための本発明は、基板上にホトト
ランジスタを二次元的に配置することによりホトセンサ
アレイを構成したものである。 また画素数の増大にともなうクロストークの増大を抑
えるためホトトランジスタに加えて薄膜トランジスタを
画素毎に付加するものである。 また、センサアレイの大面積化，高感度化，高速化の
ために、ホトトランジスタの感光部および薄膜トランジ
スタに非晶質シリコンを用いたものである。 さらに、入力装置の薄型化をはかるために、密着セン
サ方式としたものである。
ランジスタを二次元的に配置することによりホトセンサ
アレイを構成したものである。 また画素数の増大にともなうクロストークの増大を抑
えるためホトトランジスタに加えて薄膜トランジスタを
画素毎に付加するものである。 また、センサアレイの大面積化，高感度化，高速化の
ために、ホトトランジスタの感光部および薄膜トランジ
スタに非晶質シリコンを用いたものである。 さらに、入力装置の薄型化をはかるために、密着セン
サ方式としたものである。
基板上に形成されたホトトランジスタは、電界効果型
薄膜トランジスタでソース，ドレインおよびゲート電極
にバイアスを印加することにより、入射光を電気信号に
変換する。この場合ホトトランジスタは光電変換機能を
有するとともに、スイッチ機能、増幅機能を有するの
で、基板面内に多数個配置された画素を順次走査してク
ロストークなく信号を外部に取出すことができる。ま
た、その増幅機能により高いSN比を実現することができ
る。 薄膜トランジスタは各画素のスイッチ作用をより完全
にするためのものである。 半導体層として用いる非晶質シリコンは、光が照射さ
れるとホトキャリアを生じ、これがゲート間隙部のチャ
ネルをつなぐ役割りを果す。これによりホトトランジス
タが動作する。本トランジスタはゲート、ソース、ドレ
イン端子の他に光が当る場所つまりもう一つの端子を有
すると考えることも出来る。すなわち効果的に４端子素
子であるため、極めてフレキシブルな使用方法が可能で
ある。
薄膜トランジスタでソース，ドレインおよびゲート電極
にバイアスを印加することにより、入射光を電気信号に
変換する。この場合ホトトランジスタは光電変換機能を
有するとともに、スイッチ機能、増幅機能を有するの
で、基板面内に多数個配置された画素を順次走査してク
ロストークなく信号を外部に取出すことができる。ま
た、その増幅機能により高いSN比を実現することができ
る。 薄膜トランジスタは各画素のスイッチ作用をより完全
にするためのものである。 半導体層として用いる非晶質シリコンは、光が照射さ
れるとホトキャリアを生じ、これがゲート間隙部のチャ
ネルをつなぐ役割りを果す。これによりホトトランジス
タが動作する。本トランジスタはゲート、ソース、ドレ
イン端子の他に光が当る場所つまりもう一つの端子を有
すると考えることも出来る。すなわち効果的に４端子素
子であるため、極めてフレキシブルな使用方法が可能で
ある。
以下、本発明を実施例により説明する。第１図は本発
明の一実施例を示したものである。第１図（ａ）は画素
部の平面図、同図（ｂ）は画素部断面図、同図（ｃ）は
パネル構成配線図を示したものである。 センサ基板の製作法をまず説明する。ガラス基板１上
に金属クロムを200nm厚にスパッタ蒸着し、トランジス
タ部で２つの枝を持つようにパターニングして枝状に分
れたゲート２とする。ついで、この上にプラズマCVD法
によりゲート絶縁膜の窒化シリコン３、半導体層として
のａ−Si層４、オーミックコンタクト層としてのn a−S
i層５を連続的に堆積する。半導体層のａ−Siはホトキ
ャリア生成層であると同時にSiN膜との界面においてチ
ャンネルを形成して電流経路をつくる層でもある。厚さ
は550nmである。 プラズマCVD法は真空容器中にモノシラン（SiH4）を
ベースにしたガスを導入し、RFパワーを加えることによ
りプラズマを形成し、これにより分解したSiおよび水素
が基板上に堆積するものである。モノシラン100％、あ
るいはモノシランの水素希釈ガス（たとえば10％）を用
いるならばアンドープのａ−Siが形成され、これらに加
えてホスフィン（PH3）を導入すればｎ型不純物である
燐をドープしたａ−Siを形成することができる。またSi
H4とともに窒素やアンモニアを導入すれば窒化シリコン
が形成され、N2Oガスを導入すれば酸化シリコン膜を形
成することができる。これらの絶縁膜はゲート絶縁膜や
保護膜として用いられる。堆積したａ−Siは第１図
（ａ），（ｂ）に示すように島状にパターニングを行っ
た。 つぎにソース、ドレイン電極を形成する。電極材料と
してはCrとAlの二層膜を用いた。ソース電極６、ドレイ
ン電極７はパターニングで形成する。第１図（ｃ）に示
すようにソース電極は一括して一つの電極に集められ
る。通常この端子はアース端子に接続される。ドレイン
端子はコラム状にまとめられ、水平シフトレジスタ11に
接続される。この場合直接接続してもよいが、間にバッ
ファあるにはラッチ機能を有する回路を挿入するケース
が多い。 一方、ゲート線は垂直レジスタ10に接続され、順次ゲ
ート線を開放して面走査を可能にする。ゲート線とドレ
イン線の交差部に位置する各々のホトトランジスタ18は
光のセンサであると同時にスイッチ機能を持つスイッチ
素子である。したがってゲート線にパルスを加えること
によって、そのゲート線につながる１ラインのトランジ
スタを電気的にスイッチオンし、ドレイン線を順次パル
スを印加することにより、各ホトトランジスタ上に入射
する光に対応した光信号をドレイン線よりとりだすこと
が可能となる。 以上が大面積がホトセンサアレイの動作原理である。 第２図は本発明の別の実施例を示したものである。二
次元ホトセンサの一画素の平面図である。製造方法は第
１図の実施例と同様である。しかし構造はやや異なりソ
ース電極は１ヶで画素中央部を横切っており、ドレイン
線はソース電極の両側に２本分れている。これらの２本
のドレイン線は最終的には１本にまとめられる。半導体
領域は２つの島に分れている。したがって画素部は４ヶ
のホトトランジスタから構成されることになる。このよ
うな構成は完全密着方式のホトセンサにとくに適してい
る。 第３図は本発明の別の実施例を示したもので密着方式
のセンサを示したものである。ガラス基板上にホトトラ
ンジスタアレイを形成するが、このホトトランジスタア
レイ上に一定のギャップ（50μｍから100μｍ程度）に
おいて原稿を置く。光源はガラス基板裏面に配置され、
裏面から遮光領域16の間を通過した光が原稿を照射す
る。原稿で反射した光は半導体領域に入り、ここで吸収
されてホトキャリアを生ずる。このホトキャリアはゲー
ト、ドレインに電圧を加えて光信号として読み出され
る。 ホトトランジスタの製法は第一の実施例と逆である。
まず、ガラス基板上にCrを150nmの厚さに堆積したの
ち、遮光膜16をパターニングする。遮光膜形成後この上
に絶縁膜を堆積して電気的に分離する。ソース、ドレイ
ン電極の形成が次の工程であるが、Crとn a−Siの二層
構造とした。n a−Siは無論オーミックコンタクト用の
層である。パターニング後、この上にａ−Siのｉ層とゲ
ート絶縁膜のSiNを堆積し第４図に示すように島状にパ
ターン化する。引き続きゲート絶縁膜14を堆積し、ゲー
ト金属の堆積、パターン化、最後に保護膜としてのSiN
膜17を堆積する。 第４図に示すように（この図は一画素に対応する）画
素は４ヶのホトトランジスタからなり、これらのホトト
ランジスタは画素中央に走るソース電極に共通に接続さ
れている。ドレイン電極は両サイドに配置され、４つの
ホトトランジスタの電気信号は加算されて一画素の信号
となる。但し、場合によっては２ケの組でホトトランジ
スタを接続し、それぞれのドレイン線から別々の信号と
して外部へとり出す構成も可能である。この場合は横方
向の分解能は２倍となる。 さて、画素を４分割したのは光信号をなるべく画素内
で平均した形でとり出すためである。光源からの光は遮
光膜やゲート、ドレンイ膜の間隙を通り抜けて原稿に達
し、原稿で反射された後半導体内部に吸収される。光が
抜けてくる領域と半導体領域は最適に設計されなければ
ならず、二つの領域の比はあまり大きくない方がよい。
比としては１に近い値が有効である。この比を決定する
のは光量や原稿反射率、光感度等であり、1/2〜２の間
程度におさまるのが望ましい。 このように集められた光信号は第１図（ｃ）に示した
ように垂直および水平のシフトレジスタにより順次外部
へ出力される。走査の方式は線順次であっても、点順次
であってもよい。またラッチ回路、バッファ回路が随時
設けられる。走査回路は外付けのICであってもよいし、
ガラス基板上に組込んでもよい。外付けの場合ICチップ
をテープオートメーテッドボンディング（TAB）方式や
チップオングラス（COG）方式等により取付ける。ガラ
ス基板上に組込むのはホトトランジスタと同じくａ−Si
で作った薄膜トランジスタによる走査回路であってもよ
いし、多結晶シリコントランジスタであってもよい。薄
膜トランジスタとICチップの混在であってもよい。 本センサアレイはいろいろな装置に用いることが可能
であるが、A4判カラー画像データ入力装置の試作を行い
特性の確認を行った。カラー情報入力のためには、R,G,
Bの三色フィルタをセンサ上にデルタ配列により配置し
てカラー情報の再現性をよくした。このフィルタ配置は
同じくａ−Si薄膜トランジスタ駆動による液晶ディスプ
レイと全く同じ配列とし入力した画像情報がそのまゝデ
ィスプレイ上に再現されるようにした。カラー画像入力
の読取り時間は0.5秒である。 第５図は本発明の別の実施例を示したものである。こ
れはアレー内の四画素分を示したものであるが各画素は
ホトトランジスタ18とスイッチ用薄膜トランジスタ（TF
T）20とから構成される。第５図（ａ）と（ｂ）ではTFT
の接続位置が異なるが機能的には同じである。走査方法
も前記実施例と同様である。第５図（ａ）に相当する画
素部の平面図を第６図に、断面図を第７図に示す。第７
図からもわかるようにTFTおよびホトトランジスタはと
もに非晶質シリコンから作られており、プロセス上の工
程数の増加はない。ゲート形状、電極構成が異なるだけ
である。ゲートもTFTとホトトランジスタが同じゲート
バスに接続してあるがTFTゲート線をホトトランジスタ
と別に設けることももちろん可能である。 第８図は別の実施例の構成を示したもので画素部のホ
トトランジスタは２ヶで構成されこれをスイッチするTF
Tは１ケとしたものである。 TFTのチャネル膜、チャネル長比（W/L）は大きくとる
ことができる（Ｌが小さい）のでTFT寸法はホトトラン
ジスタに比して小さくてよい。本実施例のソース、ドレ
インの関係は第５図（ｂ）に対応する。 第９図はもう一つの実施例を示したもので非晶質シリ
コンの島は分離されておらずホトトランジスタとTFTの
分離は電極19により行われる。 ここではTFTとホトトランジスタとを同じ材料で作る
実施例について述べたがこれらの構成、材料がこれに限
定されるものでないことはもちろんである。両者の材料
が異なっていても一向に構わない。 以上、本発明を実施例に基づいて説明してきたが本発
明はこれらに限定されるものではない。すなわち実施例
においては構造、材料、プロセス等については必ずしも
多くの例示を行っていない。半導体領域の分割数も４ヶ
に限るわけではなくたとえば第10図に示すように２分割
あるいは３分割であっても構わないことは勿論である。 また材料も遮光膜は金属、半導体はａ−Si、絶縁膜は
無機膜とくにSiN膜としたがこれらも各種のバリエーシ
ョンがある。各種絶縁膜や遮光膜は有機膜であってもよ
く、半導体は非晶質合金,II−Ｖ族,III−Ｖ族半導体薄
膜,Si等であってもよく、絶縁膜はSiO2,Al2O3等の酸化
膜でもよいし有機膜と無機膜，無機膜同志の組合せでも
よい。 また製造工程も、ガラス上にゲート，ゲート絶縁膜，
半導体，保護膜を堆積後，保護膜をとってオーミックコ
ンタクト，金属を堆積する方式でも全く同様にセンサア
レイを作ることができる。
明の一実施例を示したものである。第１図（ａ）は画素
部の平面図、同図（ｂ）は画素部断面図、同図（ｃ）は
パネル構成配線図を示したものである。 センサ基板の製作法をまず説明する。ガラス基板１上
に金属クロムを200nm厚にスパッタ蒸着し、トランジス
タ部で２つの枝を持つようにパターニングして枝状に分
れたゲート２とする。ついで、この上にプラズマCVD法
によりゲート絶縁膜の窒化シリコン３、半導体層として
のａ−Si層４、オーミックコンタクト層としてのn a−S
i層５を連続的に堆積する。半導体層のａ−Siはホトキ
ャリア生成層であると同時にSiN膜との界面においてチ
ャンネルを形成して電流経路をつくる層でもある。厚さ
は550nmである。 プラズマCVD法は真空容器中にモノシラン（SiH4）を
ベースにしたガスを導入し、RFパワーを加えることによ
りプラズマを形成し、これにより分解したSiおよび水素
が基板上に堆積するものである。モノシラン100％、あ
るいはモノシランの水素希釈ガス（たとえば10％）を用
いるならばアンドープのａ−Siが形成され、これらに加
えてホスフィン（PH3）を導入すればｎ型不純物である
燐をドープしたａ−Siを形成することができる。またSi
H4とともに窒素やアンモニアを導入すれば窒化シリコン
が形成され、N2Oガスを導入すれば酸化シリコン膜を形
成することができる。これらの絶縁膜はゲート絶縁膜や
保護膜として用いられる。堆積したａ−Siは第１図
（ａ），（ｂ）に示すように島状にパターニングを行っ
た。 つぎにソース、ドレイン電極を形成する。電極材料と
してはCrとAlの二層膜を用いた。ソース電極６、ドレイ
ン電極７はパターニングで形成する。第１図（ｃ）に示
すようにソース電極は一括して一つの電極に集められ
る。通常この端子はアース端子に接続される。ドレイン
端子はコラム状にまとめられ、水平シフトレジスタ11に
接続される。この場合直接接続してもよいが、間にバッ
ファあるにはラッチ機能を有する回路を挿入するケース
が多い。 一方、ゲート線は垂直レジスタ10に接続され、順次ゲ
ート線を開放して面走査を可能にする。ゲート線とドレ
イン線の交差部に位置する各々のホトトランジスタ18は
光のセンサであると同時にスイッチ機能を持つスイッチ
素子である。したがってゲート線にパルスを加えること
によって、そのゲート線につながる１ラインのトランジ
スタを電気的にスイッチオンし、ドレイン線を順次パル
スを印加することにより、各ホトトランジスタ上に入射
する光に対応した光信号をドレイン線よりとりだすこと
が可能となる。 以上が大面積がホトセンサアレイの動作原理である。 第２図は本発明の別の実施例を示したものである。二
次元ホトセンサの一画素の平面図である。製造方法は第
１図の実施例と同様である。しかし構造はやや異なりソ
ース電極は１ヶで画素中央部を横切っており、ドレイン
線はソース電極の両側に２本分れている。これらの２本
のドレイン線は最終的には１本にまとめられる。半導体
領域は２つの島に分れている。したがって画素部は４ヶ
のホトトランジスタから構成されることになる。このよ
うな構成は完全密着方式のホトセンサにとくに適してい
る。 第３図は本発明の別の実施例を示したもので密着方式
のセンサを示したものである。ガラス基板上にホトトラ
ンジスタアレイを形成するが、このホトトランジスタア
レイ上に一定のギャップ（50μｍから100μｍ程度）に
おいて原稿を置く。光源はガラス基板裏面に配置され、
裏面から遮光領域16の間を通過した光が原稿を照射す
る。原稿で反射した光は半導体領域に入り、ここで吸収
されてホトキャリアを生ずる。このホトキャリアはゲー
ト、ドレインに電圧を加えて光信号として読み出され
る。 ホトトランジスタの製法は第一の実施例と逆である。
まず、ガラス基板上にCrを150nmの厚さに堆積したの
ち、遮光膜16をパターニングする。遮光膜形成後この上
に絶縁膜を堆積して電気的に分離する。ソース、ドレイ
ン電極の形成が次の工程であるが、Crとn a−Siの二層
構造とした。n a−Siは無論オーミックコンタクト用の
層である。パターニング後、この上にａ−Siのｉ層とゲ
ート絶縁膜のSiNを堆積し第４図に示すように島状にパ
ターン化する。引き続きゲート絶縁膜14を堆積し、ゲー
ト金属の堆積、パターン化、最後に保護膜としてのSiN
膜17を堆積する。 第４図に示すように（この図は一画素に対応する）画
素は４ヶのホトトランジスタからなり、これらのホトト
ランジスタは画素中央に走るソース電極に共通に接続さ
れている。ドレイン電極は両サイドに配置され、４つの
ホトトランジスタの電気信号は加算されて一画素の信号
となる。但し、場合によっては２ケの組でホトトランジ
スタを接続し、それぞれのドレイン線から別々の信号と
して外部へとり出す構成も可能である。この場合は横方
向の分解能は２倍となる。 さて、画素を４分割したのは光信号をなるべく画素内
で平均した形でとり出すためである。光源からの光は遮
光膜やゲート、ドレンイ膜の間隙を通り抜けて原稿に達
し、原稿で反射された後半導体内部に吸収される。光が
抜けてくる領域と半導体領域は最適に設計されなければ
ならず、二つの領域の比はあまり大きくない方がよい。
比としては１に近い値が有効である。この比を決定する
のは光量や原稿反射率、光感度等であり、1/2〜２の間
程度におさまるのが望ましい。 このように集められた光信号は第１図（ｃ）に示した
ように垂直および水平のシフトレジスタにより順次外部
へ出力される。走査の方式は線順次であっても、点順次
であってもよい。またラッチ回路、バッファ回路が随時
設けられる。走査回路は外付けのICであってもよいし、
ガラス基板上に組込んでもよい。外付けの場合ICチップ
をテープオートメーテッドボンディング（TAB）方式や
チップオングラス（COG）方式等により取付ける。ガラ
ス基板上に組込むのはホトトランジスタと同じくａ−Si
で作った薄膜トランジスタによる走査回路であってもよ
いし、多結晶シリコントランジスタであってもよい。薄
膜トランジスタとICチップの混在であってもよい。 本センサアレイはいろいろな装置に用いることが可能
であるが、A4判カラー画像データ入力装置の試作を行い
特性の確認を行った。カラー情報入力のためには、R,G,
Bの三色フィルタをセンサ上にデルタ配列により配置し
てカラー情報の再現性をよくした。このフィルタ配置は
同じくａ−Si薄膜トランジスタ駆動による液晶ディスプ
レイと全く同じ配列とし入力した画像情報がそのまゝデ
ィスプレイ上に再現されるようにした。カラー画像入力
の読取り時間は0.5秒である。 第５図は本発明の別の実施例を示したものである。こ
れはアレー内の四画素分を示したものであるが各画素は
ホトトランジスタ18とスイッチ用薄膜トランジスタ（TF
T）20とから構成される。第５図（ａ）と（ｂ）ではTFT
の接続位置が異なるが機能的には同じである。走査方法
も前記実施例と同様である。第５図（ａ）に相当する画
素部の平面図を第６図に、断面図を第７図に示す。第７
図からもわかるようにTFTおよびホトトランジスタはと
もに非晶質シリコンから作られており、プロセス上の工
程数の増加はない。ゲート形状、電極構成が異なるだけ
である。ゲートもTFTとホトトランジスタが同じゲート
バスに接続してあるがTFTゲート線をホトトランジスタ
と別に設けることももちろん可能である。 第８図は別の実施例の構成を示したもので画素部のホ
トトランジスタは２ヶで構成されこれをスイッチするTF
Tは１ケとしたものである。 TFTのチャネル膜、チャネル長比（W/L）は大きくとる
ことができる（Ｌが小さい）のでTFT寸法はホトトラン
ジスタに比して小さくてよい。本実施例のソース、ドレ
インの関係は第５図（ｂ）に対応する。 第９図はもう一つの実施例を示したもので非晶質シリ
コンの島は分離されておらずホトトランジスタとTFTの
分離は電極19により行われる。 ここではTFTとホトトランジスタとを同じ材料で作る
実施例について述べたがこれらの構成、材料がこれに限
定されるものでないことはもちろんである。両者の材料
が異なっていても一向に構わない。 以上、本発明を実施例に基づいて説明してきたが本発
明はこれらに限定されるものではない。すなわち実施例
においては構造、材料、プロセス等については必ずしも
多くの例示を行っていない。半導体領域の分割数も４ヶ
に限るわけではなくたとえば第10図に示すように２分割
あるいは３分割であっても構わないことは勿論である。 また材料も遮光膜は金属、半導体はａ−Si、絶縁膜は
無機膜とくにSiN膜としたがこれらも各種のバリエーシ
ョンがある。各種絶縁膜や遮光膜は有機膜であってもよ
く、半導体は非晶質合金,II−Ｖ族,III−Ｖ族半導体薄
膜,Si等であってもよく、絶縁膜はSiO2,Al2O3等の酸化
膜でもよいし有機膜と無機膜，無機膜同志の組合せでも
よい。 また製造工程も、ガラス上にゲート，ゲート絶縁膜，
半導体，保護膜を堆積後，保護膜をとってオーミックコ
ンタクト，金属を堆積する方式でも全く同様にセンサア
レイを作ることができる。
本発明によれば、画素を構成するホトトランジスタが
感光機能，スイッチング機能，増幅機能を有するため、
従来実現が困難てあった二次元ホトセンサアレイを容易
に実現できる。このセンサは全電子式に画像情報を高速
に電気信号に変換することができ、色フィルタとの組み
併せによりカラー画像入力も容易に出来る効果がある。 画素の構成をホトトランジスタとTFTの組合せにする
ことにより、非選択画素からのリーク電流あるいはクロ
ストークを迎えることができSN比の増大が可能になると
いう効果がある。更にこれはアレイ上の画素数が数十
万、数百万と多くなって来たときにその効果が大きいも
のである。この場合TFTをホトトランジスタを作ると同
じ材料たとえば非晶質シリコンで作るとすればプロセス
の簡略化が可能で低コスト化に効果がある。 機械的走査がないため装置全体を薄型化できる効果が
ある。 また、感光部の半導体として非晶質シリコンを用いて
いるので、高感度，大面積，低温プロセスが可能で高性
能化，低価格化が可能であるという効果がある。 また、基板上に窓を設けることにより完全密着方式の
ホトセンサアレイを実現することができ、特殊な光学系
を必要としない二次元画像入力装置を作ることができる
ため薄型化、低価格化の効果を有する。
感光機能，スイッチング機能，増幅機能を有するため、
従来実現が困難てあった二次元ホトセンサアレイを容易
に実現できる。このセンサは全電子式に画像情報を高速
に電気信号に変換することができ、色フィルタとの組み
併せによりカラー画像入力も容易に出来る効果がある。 画素の構成をホトトランジスタとTFTの組合せにする
ことにより、非選択画素からのリーク電流あるいはクロ
ストークを迎えることができSN比の増大が可能になると
いう効果がある。更にこれはアレイ上の画素数が数十
万、数百万と多くなって来たときにその効果が大きいも
のである。この場合TFTをホトトランジスタを作ると同
じ材料たとえば非晶質シリコンで作るとすればプロセス
の簡略化が可能で低コスト化に効果がある。 機械的走査がないため装置全体を薄型化できる効果が
ある。 また、感光部の半導体として非晶質シリコンを用いて
いるので、高感度，大面積，低温プロセスが可能で高性
能化，低価格化が可能であるという効果がある。 また、基板上に窓を設けることにより完全密着方式の
ホトセンサアレイを実現することができ、特殊な光学系
を必要としない二次元画像入力装置を作ることができる
ため薄型化、低価格化の効果を有する。
第１図は本発明の一実施例を示したもので、同図（ａ）
は４画素分の平面図、（ｂ）はAA′断面図、（ｃ）は配
線図、第２図は本発明の別の実施例を示したもので画素
４分割の一画素の平面図、第３図は本発明の別の実施例
の断面図、第４図は第３図の画素部平面図（同図のBB′
が第３図に対応）、第５図は本発明の別の実施例の画素
部等価回路図、第６図および第７図は各々第５図（ａ）
に対応する平面図と断面図、第８図は本発明の別の実施
例の平面図、第９図および第10図は本発明の別の実施例
の平面図である。 符号の説明 １……基板、２……ゲート、３……ゲート絶縁膜、４…
…半導体、５……オーミックコンタクト、６……ソー
ス、７……ドレイン、８……絶縁膜、９……入射光、10
……垂直シフトレジスタ、11……水平シフトレジスタ、
12……原稿、13……光源、14……絶縁膜、15……絶縁
膜、16……遮光膜、17……絶縁膜、18……ホトトランジ
スタ、19……電極、20……薄膜トランジスタ。
は４画素分の平面図、（ｂ）はAA′断面図、（ｃ）は配
線図、第２図は本発明の別の実施例を示したもので画素
４分割の一画素の平面図、第３図は本発明の別の実施例
の断面図、第４図は第３図の画素部平面図（同図のBB′
が第３図に対応）、第５図は本発明の別の実施例の画素
部等価回路図、第６図および第７図は各々第５図（ａ）
に対応する平面図と断面図、第８図は本発明の別の実施
例の平面図、第９図および第10図は本発明の別の実施例
の平面図である。 符号の説明 １……基板、２……ゲート、３……ゲート絶縁膜、４…
…半導体、５……オーミックコンタクト、６……ソー
ス、７……ドレイン、８……絶縁膜、９……入射光、10
……垂直シフトレジスタ、11……水平シフトレジスタ、
12……原稿、13……光源、14……絶縁膜、15……絶縁
膜、16……遮光膜、17……絶縁膜、18……ホトトランジ
スタ、19……電極、20……薄膜トランジスタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 筒井 謙 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭59−158553（ＪＰ，Ａ) 特開 昭60−64467（ＪＰ，Ａ) 特開 昭62−149251（ＪＰ，Ａ) 特開 昭63−232366（ＪＰ，Ａ) 特開 昭57−72370（ＪＰ，Ａ) 実開 平２−8055（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/339 H01L 27/14 - 27/148 H01L 29/762 - 29/768 H04N 5/335
Claims (4)
- 【請求項１】基板上にホトセンサをアレイ状に配置した
二次元ホトセンサアレイであって、上記ホトセンサの各
々の画素が薄膜ホトトランジスタおよび薄膜トランジス
タを有し、上記薄膜ホトトランジスタは、ソース電極、
ドレイン電極、ゲート絶縁膜、ホトキャリア生成層およ
びチャンネル形成層として働く半導体層、および板状に
分れたゲート電極を有し、上記ソース電極、上記ドレイ
ン電極と上記ゲート電極との間に上記ゲート絶縁膜およ
び上記半導体層が介在した構造を有し、かつ上記ゲート
電極側から上記ゲート電極の枝の間の間隙を通って光が
入射する構造を有することを特徴とする二次元ホトセン
サアレイ。 - 【請求項２】上記薄膜ホトトランジスタが非晶質シリコ
ンを用いた電界効果型ホトトランジスタであり、上記薄
膜トランジスタが非晶質シリコンを用いた電界効果型薄
膜トランジスタであることを特徴とする請求項１記載の
二次元ホトセンサアレイ。 - 【請求項３】上記基板上に光源からの光を通す窓領域を
有し、原稿からの反射光を直接上記薄膜ホトトランジス
タで受光することを特徴とする請求項１又は２に記載の
二次元ホトセンサアレイ。 - 【請求項４】上記二次元ホトセンサアレイを入力部に用
いたことを特徴とする請求項１乃至３のいずれか一項に
記載の二次元ホトセンサアレイ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1066126A JP2796336B2 (ja) | 1989-03-20 | 1989-03-20 | 二次元ホトセンサアレイ |
| KR1019890013765A KR910007142A (ko) | 1988-09-30 | 1989-09-25 | 박막 광트랜지스터와 그것을 사용한 광센서어레이 |
| DE68923142T DE68923142T2 (de) | 1988-09-30 | 1989-09-29 | Dünnschicht-Phototransistor und solche Phototransistoren anwendende Photosensoranordnung. |
| EP89118067A EP0361515B1 (en) | 1988-09-30 | 1989-09-29 | Thin film phototransistor and photosensor array using the same |
| US07/803,798 US5200634A (en) | 1988-09-30 | 1991-12-09 | Thin film phototransistor and photosensor array using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1066126A JP2796336B2 (ja) | 1989-03-20 | 1989-03-20 | 二次元ホトセンサアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02246272A JPH02246272A (ja) | 1990-10-02 |
| JP2796336B2 true JP2796336B2 (ja) | 1998-09-10 |
Family
ID=13306867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1066126A Expired - Lifetime JP2796336B2 (ja) | 1988-09-30 | 1989-03-20 | 二次元ホトセンサアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2796336B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7279669B2 (en) | 2002-07-10 | 2007-10-09 | Sharp Kabushiki Kaisha | Method for detecting photoelectric conversion amount and photoelectric converter, method for inputting image and device for inputting image, two-dimensional image sensor and method for driving two-dimensional image sensor |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6566685B2 (en) * | 2000-04-12 | 2003-05-20 | Casio Computer Co., Ltd. | Double gate photo sensor array |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064467A (ja) * | 1983-09-20 | 1985-04-13 | Seiko Epson Corp | 固体イメ−ジセンサ |
| JPS59158553A (ja) * | 1983-02-28 | 1984-09-08 | Toshiba Corp | 光学的固体装置 |
| JPH0771172B2 (ja) * | 1985-12-23 | 1995-07-31 | カシオ計算機株式会社 | イメ−ジセンサ |
| JPS63232366A (ja) * | 1986-10-07 | 1988-09-28 | Canon Inc | 画像読取装置 |
| JPH028055U (ja) * | 1988-06-24 | 1990-01-18 |
-
1989
- 1989-03-20 JP JP1066126A patent/JP2796336B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7279669B2 (en) | 2002-07-10 | 2007-10-09 | Sharp Kabushiki Kaisha | Method for detecting photoelectric conversion amount and photoelectric converter, method for inputting image and device for inputting image, two-dimensional image sensor and method for driving two-dimensional image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02246272A (ja) | 1990-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200634A (en) | Thin film phototransistor and photosensor array using the same | |
| US7046282B1 (en) | Image sensor and image sensor integrated type active matrix type display device | |
| US5585817A (en) | Apparatus and a method for inputting/outputting an image | |
| KR100541787B1 (ko) | 활성 매트릭스 디스플레이 장치와 그 제조 방법 | |
| US7750422B2 (en) | Solid state image pickup apparatus and radiation image pickup apparatus | |
| US5346833A (en) | Simplified method of making active matrix liquid crystal display | |
| US7462863B2 (en) | Thin film phototransistor, active matrix substrate using the phototransistor, and image scanning device using the substrate | |
| JPS60161664A (ja) | 密着型二次元画像読取装置 | |
| EP0361515B1 (en) | Thin film phototransistor and photosensor array using the same | |
| JPH05243547A (ja) | 薄膜光センサ | |
| WO1999030369A2 (en) | Thin film transistors and electronic devices comprising such | |
| JPH0120592B2 (ja) | ||
| US5160836A (en) | Image sensor including a plurality of light-receiving arrays and method of driving the same | |
| JP2796336B2 (ja) | 二次元ホトセンサアレイ | |
| JPS62124769A (ja) | 密着型イメ−ジセンサ | |
| JPH08116046A (ja) | 画像入出力装置 | |
| JP3347423B2 (ja) | 液晶表示装置 | |
| JP3146509B2 (ja) | ２次元密着型イメージセンサ | |
| JPH04373172A (ja) | イメージセンサ | |
| JP3391097B2 (ja) | 画像入力装置 | |
| JPH065834A (ja) | イメージセンサ | |
| JPS6138472B2 (ja) | ||
| JPH02111068A (ja) | 密着形イメージセンサ | |
| JPS60147158A (ja) | 密着型イメ−ジセンサ | |
| JP3714025B2 (ja) | 半導体装置、製造方法及びそれを用いたイメージセンサ装置 |