JPH02111068A - 密着形イメージセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はイメージセンサ、特にファクシミリ、インテリ
ジェント複写機等の像読取装置に用いられる密着形のイ
メージセンサに関するものである。

（従来の技術） 上述したような像読取装置においては小形化が図れるよ
うになったが、従来のように原稿の像を縮小光学系を介
して縮小してＣＣＤ等の光電変換素子に投影する構成で
は光路長を大きくとる必要があるため小形化には限界が
あった。そこで原稿を縮小光学系を介さずに光電変換素
子に直接またはセルフォックレンズのような等倍光学系
を介して接近して配置する所謂密着形イメージセンサが
開発され実用化されるようになってきた。

上述した密着形イメージセンサの光電変換素子としては
光起電力形のものと光導電形のものとがある。光導電形
は低コストであるが読取りスピードが遅いのに対し光起
電力形は読取りスピードは速いがコスト高となる。光起
電力形のもののコストが高くなるのは光電変換素子の出
力電流が数ナノアンペアと小さいため信号読取りのため
の駆動回路が複雑となるためである。この駆動方式とし
ては種々のものが提案されており、特公昭６３−９６６
９号公報や１９８７年１２月に発行された「日経マイク
ロデバイセス」の第１３１〜１３７頁に記載されている
。

すなわち、駆動用ＩＣを用いる方式、アモルファスシリ
コン薄膜トランジスタを用いる方式、多結晶シリコン薄
膜トランジスタを用いる方式、ＣＣＤのマルチチップを
用いる方式などが提案されている。

（発明が解決しようとする課題） 上述した駆動用１ｃを用いる方式では１つの光電変換素
子すなわち１つのドツトに対して１つの信号読取回路を
設ける１対１形となっているため、多数のｔＣが必要と
なるため、高価となる。また、ＩＣを光電変換素子、す
なわちセンサ部とは別の基板に取付けると端子数が多く
なるとともに大形となるので、ＩＣをセンサ部と同じ基
板上に設けるようにしているので基板のコストが高くな
る欠点がある。特に高価なアルミナや石英を基板として
用いる場合にはコストはさらに高くなってしまう。

そのためＩＣの寸法をできるだけ小さくしているが、そ
れにも限界がある。

アモルファスシリコン薄膜トランジスタを用いる方式は
、しきい値電圧の安定性がなく、薄膜トランジスタの応
答が遅いため、センサ部とＩＣとの間に容量成分を設け
る必要があり、製造が面倒となり、コスト高となる。

多結晶シリコン薄膜トランジスタを用いる方式では、多
結晶シリコン薄膜トランジスタは粒径を大きくしないと
光電流の劣化があるため高温プロセスを用いなければな
らない。そのため高価な石英を基板として用いる必要が
あり、コスト高となる。さらに、不純物のドープに設備
費用の嵩むイオン注入を採用しなければならず、さらに
コスト高となる欠点がある。

ＣＣＤマルチチップを用いる方式では、単結晶シリコン
基板を用いるため高価となる。また、通常の１（１’製
造に用いられている単結晶シリコン基板は円形であるか
ら、これを転用しようとすると収率が悪くなる欠点もあ
る。

さらに、光電変換素子としてアモルファスシリコン（以
下ａ−３ｉ：Ｈとも略記する）を用い、多結晶シリコン
薄膜トランジスタを駆動回路とする密着形イメージセン
サが昭和６１年１０月２３日に発表された「テレビジョ
ン学会技術報告Ｊ　Ｅ０９８３第１７〜２２頁に記載さ
れているが、各薄膜トランジスタと一対一に対応する出
力段を有するシフトレジスタを用いて走査しているので
回路構成が複雑で大形となり、高価となる欠点がある。

本発明の目的は従来の欠点を除去し、応答速度の速い光
起電力形の光電変換素子を用い、しかもコストを大幅に
低減することができる密着形イメージセンサを提供しよ
うとするものである。

（課題を解決するための手段および作用）本発明による
密着形イメージセンサは、共通の基板と、この共通基板
上に形成されたアモルファスシリコン膜を能動領域とす
る光起電力形のフォトダイオードアレイと、前記共通基
板上に形成され、シリコン層を能動領域とし、前記フォ
トダイオードアレイの各フォトダイオードと一対一に対
応するように形成されたシリコントランジスタアレイと
、前記共通基板上に形成され、前記シリコントランジス
タアレイの各トランジスタを信号読取回路に接続するた
めの多層配線を施した多層配線基板とを具えることを特
徴とするものである。

上述した本発明の密着形イメージセンサにおいては、基
板としてガラス基板や多結晶シリコン基板を用いるが、
このような基板は安価に人手できる。特に多結晶シリコ
ン基板は太陽電池の製造に用いられている角形の多結晶
シリコン基板を利用できるので安価に人手することがで
きるとともに収率も向上することになる。また、多層配
線を用いるので駆動回路の構成は簡単となる。さらに基
体としては高価な石英やアルミナ基板を用いる必要がな
く、安価、なガラス基体を用いることができるのでさら
にコストを下げることができる。

（実施例） 第１図は本発明による密着形イメージセンサの一実施例
のセンサ部の構成を示す線図的断面図である。本例では
、ガラス基板１の上に光電変換素子を構成するショット
キフォトダイオード２を形成するとともに駆動回路を構
成する単結晶シリコン１ｖＩＯ３）ランジスタアレイを
組込んだＭＯＳ）ランジスタＴＣ３および多層配線を施
した多層配線系板４を形成する。ショットキフォトダイ
オード２は、ガラス基板ｌ上に形成したＣｒ金属膜５と
、その上に形成したａ−３ｉ：）１層６と、その上に形
成した透明導電材料のＩＴＯ膜７と、このＩＴＯ膜に接
触するように形成されたＡＡＡｇ３を具えている。第２
図はショットキフォトダイオード２の構成を示す平面図
であり、Ｃｒ金属膜５は各ドツトに対応する細条状に形
成されているが、■ＴＯ膜７およびＡｒ膜８は複数のド
ツトに対して共通に形成されている。

第１図に示すようにショットキフォトダイオード２のＣ
ｒ金属膜５の上に接点パッドを構成するＡβ膜１０を形
成し、このＡβ膜とＭＯ３Ｉ−ランジスタｒＣ３との間
をボンディングワイヤ１０−で接続するとともにＩＣと
多層配線基板４との間もボンディングワイヤ１１で接続
する。

本例ではＩＣ３とショットキフォトダイオード２および
多層配線基板４との間をボンディングワイヤ１０および
１１て接続したが、ＩＣの上下を反転してフェイスダウ
ンとしてボンディングワイヤを省くこともできる。

第３図は上述したセンサ部を有する密着形イメージセン
サの全体の構成を示す回路図である。本例ではＢ４サン
ズの原稿を読取ることができるものであり、総素子数は
２０４８画素であり、素子密度はｌ　ｍｍ当り８画素と
なる。６４素子を１グループとし、全部で３２個のグル
ープがガラス基板１上に整列されている。各グループは
６４個のショットキフォトダイオードＰＤ、〜ＰＤ６．
とＭＯＳ　　）ランジスタＴ〜Ｔ６．を具えている。シ
ョットキフォトダイオードＰＤ、〜ＰＤ６４の陰極は６
４素子ずつ共通に接続され、合計３２本のラインＬ１〜
Ｌ、２　およびスイッチＳＩ”Ｓ３２を経て電源Ｅの正
端子に接続されている。

また、すべての１．ＩＯ３）ランジスタのドレインは共
通に増幅器ＡＬＩＰの入力端子に接続されている。

さらに各グループの対応するＭＯＳ　　）ランジスクの
ゲートはシフトレジスタを具える駆動電圧発生回路りの
出力端子０１〜０３□に共通に接続されている。

例えば第１グループの第１のＭＯＳ　　トランジスタＴ
１のゲート、第２グループの第１のＭＯＳ　　トランジ
スタＴ１のゲート・・・　第３２グループの第１のＭＯ
Ｓ　　）ランジスクＴ、のゲートは出力端子０１に共通
に接続されている。このようなマトリックス配線を施す
ことにより全体の構成を簡潔とすることができる。

したがって、例えばスイッチＳ１を閉じ、駆動電圧発生
回路りの第１出力端子０１に駆動パルスが出力されると
、第１グループの第１のＭＯＳ）ランジスタＴ１のみが
導通し、このＴ１に接続されたショットキフォトダイオ
ードＰＤ、に入射する光の強度に応じた電圧が増幅器Ａ
Ｉ、１Ｐに人力され、次に出力端子０２に駆動パルスが
現われると第１グループの第２のり、ｌＯＳトランジス
タＴ２が導通し、これに接続された第２のショットキフ
ォトダイオードＰＤ２に入射する光の強度に応じた電圧
が増幅器ＡＭＰに入力されることになる。このようにし
て順次のグループの順次のショットキフォトダイオード
から光電変換された電圧が増幅器Ａ　！、Ｉ　Ｐに人力
されることになる。

第４図は本発明の密着形イメージセンサの構成を示す断
面図である。センサ部２を形成したガラス基板１には！
、１Ｏ３）ランジスタＩＣ３および多層配線基板４も装
着され、この多層配線基板には第３図に示した駆動電圧
発生回路Ｄ１増幅器Ａ　！Ｊ　Ｐ、スイッチＳ１〜Ｓ３
２　などを構成するＩＣ１２がハンダ付けされている。

ガラス基板１は一方のハウジング半部１５に取付けであ
る。他方のハウジング半部１６には倒立等倍のロッドレ
ンズアレイ１７が取付けられているとともに照明光を放
射するＬＥＤアレイ１８が取付けられている。ハウジン
グ半部１６の開口部にはガラス板１９が取付けられてお
り、このガラス板と送りローラ２０との間で原稿２１が
矢印で示すように搬送されるように構成されている。こ
のように本発明によればきわめてコンパクトな密着形イ
メージセンサを得ることができる。

第５図は本発明による密着形イメージセンサの池の実施
例のセンサ部の構成を示す断面図である。

本例では、太陽電池に用いられているｌＱｃｍ角の多結
晶シリコン基板３１を用いる。この多結晶シリコン基板
３１はＰ型で抵抗率は１Ω−ｃｍである。本例ではこの
多結晶シリコン基板１の上にセンサ部を構成するａ−３
ｉ：Ｉｆのショットキフォトダイオード３２および多結
晶シリコン薄膜トランジスタ３３を形成する。ショット
キフォトダイオード３２は多結晶シリコン基板３１の上
に５ｉ０２膜３４を介して形成したａ−Ｓｉ：８層３５
を能動領域とし、その下に形成したＣｒ金属膜３６を具
えている。また、多結晶シリコン薄膜トランジスタ３３
は、５ｌＯ７膜３４上に形成したＮ型の多結晶シリコン
層３７、その上面に形成したゲート酸化膜３８、その上
に形成したゲート電極３９、それぞれＰ型の拡散層より
成るソース４０およびドレイン４１を具えている。ショ
ットキフォトダイオード３２のＣｒ金属膜３６はＡｌの
ソース電極配線層４２を経て薄膜トランジスタ３３のソ
ース４０に接続されている。またドレイン４１は金属配
線層４３およびボンディングワイヤ４４を経て多層配線
基板４５のポンディングパッドに接続する。多結晶シリ
コン基板３１は、ガラス基体４６に支持されている。こ
のガラス基体４６によって多層配線基板４５も支持して
いる。

また、ショットキフォトダイオード３２を構成するＩ゛
「０膜４７はＡｌ配線膜４８に接続されている。

第６図は上述したショットキフォトダイオード３２およ
び多結晶シリコン薄膜トランジスタ３３を製造する順次
の工程を示すものである。第６図Ａに示すように、抵抗
率が１Ω−ｃｍのＰ型子結晶シリコン基板３１の上に減
圧ＣＶＤ法により厚さ２０００人程度ＯｓｌＯ７膜３４
を形成した状態を示す。

次に、エピタキシャル炉を用いて５１０２膜３４の上に
厚さ２００ＯＡのノンドープの多結晶シリコン膜３７を
形成した状態を第６図Ｂに示す。

さらに、フォトエツチング技術を用いて多結晶シリコン
膜３７の上にマスクを形成した後Ｐ型不純物を拡散して
多結晶シリコン膜にソース４０およびドレイン４１を形
成し、さらに厚さ約５００人のゲート酸化膜３８および
ＡＩ！のゲート電極３９を形成した様子を第６図Ｃに示
す。ソースおよびドレイン４０および４１はチャンネル
長が約２０μｍとなるように形成する。

次に、第６図りに示すように全体の上の８１０２膜５１
を形成する。さらに、第６図Ｅに示すようにショットキ
フォトダイオードを形成すべき部分に厚さ約５００人の
Ｃｒ金属膜３６をバターニングして形成した後、ａ−３
ｉ：Ｈ膜３５を３０００人の厚さに形成し、その上に１
０Ω／口のＩＴＯ膜４７を形成する。さらにソース４０
およびドレイン４１の上方の５１０２膜５１を選択的に
除去し１、へβのソースおよびドレイン電極膜４２Ｊよ
び４３を形成する。この場合、ソース電極膜４２はＣｒ
金属膜３６と部分的に重なるように形成する。

さらに、第６図Ｆに示すように全体の上に１，５μｍ程
度の厚い５ｉｎ２保護膜５２を形成する。第５図に示す
ように上述したようにして形成した多結晶シリコン基板
チップをガラス基板４６の上に装着する。

上述した本発明の実施例の諸元を以下の表にまとめて示
す。

表 本発明は上述した実施例にのみ限定されるものではなく
、幾多の変更や変形が可能である。

例えば上述した実施例ではショットキフォトダイオード
としてＩＴＯ−ａ−５ｉ：Ｈ／メタルの構造を採用し、
メタルとしてＣｒを用いたが、！Ｊ　ｏ　、　　’ｌ／
Ｖなどの他の金属を用いることもできる。また、 ＩＴＯ／ＳｉＪ、／１−ａ−３ｉ／Ｐ−ａ−３ｉ　：Ｈ
／メタル。

ＩＴＯ／ｐ−ａ−３ｌ：　ａ−３ｉ　：　Ｉｔ／　）タ
ル。

ＩＴＯ／ｐ−ａ−３ｉＣ：Ｈ／ａ−３ｉ：Ｈ／メタル。

などのショットキフォトダイオードや、Ｃｒ−３ｉ／ｐ
−ａ−３ｉ：Ｈ／１−ａ−３ｉ：Ｈ／ｎ−ａ−３ｉ　：
Ｈ／メタル構造を有するＰＩＮフォトダイオードや、Ｉ
ＴＯ／ボロンドープａ−３ｉｘＣ＋−ｘ：Ｉｔ／ａ−３
ｉ　：ＩＩ／ノンドープａ−８１ｘＣ＋−Ｘ’Ｈ／Ａ　
ｊｉ！　Ｓｔ　Ｃｕ構造を有するショットキフォトダイ
オードなどを採用することもできる。

（発明の効果） 上述した本発明の密着形イメージセンサによれば、光電
変換素子として光起電力形のものを用いるため読取速度
が速くなる。また、基板として太陽電池の製造に使用さ
れている角形の多結晶シリコン基板やカニラス基板を用
いることができ、これらは安価に入手できるのでコスト
を下げることができる。

さらに、多層配線基板を用いてセンサ部をグループ分け
して動作させるようにしているので構成は簡単となり、
コンパクトな密着形イメージセンサを提供することがで
きる。

【図面の簡単な説明】

第１図は本発明による密着形イメージセンサの一実施例
の構成を示す線図的断面図、 第２図は同じくその受光部の構成を示す平面図、第３図
は同じくその全体の構成を示す回路図、第４図は密着形
イメージセンサを組込んだ像読取装置の全体の構成を示
す断面図 第５図は本発明の密着形イメージセンサの他の実施例の
構成を示す線図的断面図、 第６図Ａ−Ｆは同じくその順次の製造工程を示す図であ
る。 ■・・・ガラス基板 ２・・・ショットキフォトダイオード ３・・・ＭＯＳトランジスタＩＣ ４・・・多層配線基板　　　５・・・Ｃｒ金属膜５−−
−　ａ　−３ｉ：８層　　　　？−Ｉ　Ｔ　Ｏ膜８．９
・・・Ａｌ膜　　　　１０．１１・・・ボンディングＰ
Ｄ、〜ＰＤ６４・・・ショットキフォトダイオードＴ１
〜Ｔ６４　・・・ＭＯＳ）ランジスタＤ・・・駆動電圧
発生回路 第１図 第４図 第２図 １σ 第５図

Claims (1)

【特許請求の範囲】
1. １、共通の基板と、この共通基板上に形成されたアモル
   ファスシリコン膜を能動領域とする光起電力形のフォト
   ダイオードアレイと、前記共通基板上に形成され、シリ
   コン層を能動領域とし、前記フォトダイオードアレイの
   各フォトダイオードと一対一に対応するように形成され
   たシリコントランジスタアレイと、前記共通基板上に形
   成され、前記シリコントランジスタアレイの各トランジ
   スタを信号読取回路に接続するための多層配線を施した
   多層配線基板とを具えることを特徴とする密着形イメー
   ジセンサ。