JPH02102573A - 密着形イメージセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はイメージセンサ、特にファクシミリ、インテリ
ジェント複写機等の像読取装置に用いられる密着形のイ
メージセンサに関するものである。

（従来の技術） 上述したような像読取装置においては小形化が図れるよ
うになったが、従来のように原稿の像を縮小光学系を介
して縮小してＣＣ［１等の光電変換素子に投影する構成
では光路長を大きくとる必要があるため小形化には限界
があった。そこで原稿を縮小光学系を介さずに光電変換
素子に直接またはセルフォックレンズのような等倍光学
系を介して接近して配置する所謂密着形イメージセンサ
が開発され実用化されるようになってきた。

上述した密着形イメージセンサの光電変換素子としては
光起電力形のものと光導電形のものとがある。光導電形
は低コストであるが読取りスピードが遅いのに対し光起
電力形は読取りスピードは速いがコスト高となる。光起
電力形のもののコストが高くなるのは光電変換素子の出
力電流が数ナノアンペアと小さいため信号読取りのため
の駆動回路が複雑となるためである。この駆動方式とし
ては種々のものが提案されており、１９８７年１２月に
発行された「日経マイクロデバイセス」の第１３１〜１
３７頁に記載されている。すなわち、駆動用ＩＣを用い
る方式、アモルファスシリコン薄膜トランジスタを用い
る方式、多結晶シリコン薄膜トランジスタを用いる方式
、ＣＣＤのマルチチップを用いる方式などが提案されて
いる。

（発明が解決しようとする課題） 上述した駆動用ＩＣを用いる方式では１つの光電変換素
子すなわち１つのドツトに対して１つの信号読取回路を
設ける１対１形となっているため、多数のＩＣが必要と
なるため、高価となる。また、ＩＣを光電変換素子、す
なわちセンサ部とは別の基板に取付けると端子数が多く
なるとともに大形となるので、ＩＣをセンサ部と同じ基
板上に設けるようにしているので基板のコストが高くな
る欠点がある。特に高価なアルミナや石英を基板として
用いる場合にはコストはさらに高くなってしまう。

そのためＩＣの寸法をできるだけ小さくしているが、そ
れにも限界がある。

アモルファスシリコン薄膜トランジスタを用いる方式ば
、しきい値電圧の安定性がなく、薄膜トランジスタの応
答が遅いため、センサ部とＩＣとの間に容量成分を設け
る必要があり、製造が面倒となり、コスト高となる。

多結晶シリコン薄膜トランジスタを用いる方式では、多
結晶シリコン薄膜トランジスタは粒径を大きくしないと
光電流の劣化があるため高温プロセスを用いなければな
らない。そのため高価な石英を基板として用いる必要が
あり、コスト高となる。さらに、不純物のドープに設備
費用の嵩むイオン注入を採用しなければならず、さらに
コスト高となる欠点がある。

ＣＣＤマルチチップを用いる方式では、単結晶シリコン
基板を用いるため高価となる。また、通常のＩＣ製造に
用いられている単結晶シリコン基板は円形であるから、
これを転用しようとすると収率が悪くなる欠点もある。

本発明の目的は従来の欠点を除去し、応答速度の速い光
起電力形の光電変換素子を用い、しかもコストを大幅に
低減することができる密着形イメージセンサを提供しよ
うとするものである。

（課題を解決するための手段および作用）本発明による
密着形イメージセンサは、多結晶シリコン基板と、この
多結晶シリコン基板を能動領域とするように形成された
光起電力形のフォトダイオードアレイと、前記多結晶シ
リコン基板上に形成された多結晶シリコン層を能動領域
とし、前記フォトダイオードアレイの各フォトダイオー
ドと一対一に対応するように形成された多結晶シリコン
薄膜トランジスタアレイと、この多結晶シリコン薄膜ト
ランジスタアレイの各トランジスタを信号読取回路に接
続するための多層配線を施した多層配線基板と、前記多
結晶シリコン基板および多層配線基板を支持する共通の
基体とを具え、前記フォトダイオードと多結晶シリコン
薄膜トランジスタとの間を金属配線パターンで接続する
とともに多結晶シリコン薄膜トランジスタと多層配線と
の間をボンディングワイヤで接続したことを特徴とする
ものである。

上述した本発明の密着形イメージセンサにおいては、基
板として多結晶シリコン基板を用いるが、このような基
板は太陽電池の製造に用いられている角形の多結晶シリ
コン基板を利用できるので安価に人手することができる
とともに収率も向上することになる。また、多層配線を
用いるので駆動回路の構成は簡単となる。さらに基体と
しては高価な石英やアルミナ基板を用いる必要がなく、
安価なガラス基体を用いることができるのでさらにコス
トを下げることができる。

（実施例） 第１図は本発明による密着形イメージセンサの一実施例
のセンサ部の構成を示す断面図である。

本例では、太陽電池に用いられている１０ｃｍ角の多結
晶シリコン基板１を用いる。この多結晶シリコン基板の
結晶粒径は、１．０〜２．ＯｍＩＩＩＳＰ型で抵抗率は
１Ω−ｃｍである。本発明ではこの多結晶シリコン基板
１の上にセンサ部を構成するショットキフォトダイオー
ド２および多結晶シリコン薄膜トランジスタ３を形成す
る。ショットキフォトダイオード２は多結晶シリコン基
板１を能動領域とし、その上に形成したＭ０金属膜４を
具えている。また、多結晶シリコン薄膜トランジスタ３
は、Ｎ型の多結晶シリコン層５、その上面に形成したゲ
ート酸化膜６、その上に形成したゲート電極７、それぞ
れＰ型の拡散層より成るソース８およびドレイン９を具
えている。ショットキフォトダイオード２０Ｍ０金属膜
４は透明導電層であるＩＴＯ膜１０およびソース電極配
線層１１を経て薄膜トランジスタ３のソース８に接続さ
れている。またドレイン９は金属配線層１２およびボン
ディングワイヤ１３を経て多層配線基板１４のポンディ
ングパッドに接続する。多結晶シリコン基板１は、ショ
ットキフォトダイオードの裏面電極１５を経てガラス基
体１６に支持されている。このガラス基体１６によって
多層配線基板１４も支持している。

第２図は上述したショットキフォトダイオード２および
多結晶シリコン薄膜トランジスタ３を製造する順次の工
程を示すものである。第２図Ａに示すように、抵抗率が
１Ω−ＣｍのＰ型子結晶シリコン基板２１の上に減圧Ｃ
ＶＤ法により厚さ２０００人程度のＳｉＯ□膜を一様に
形成した後、パターニングしてＳｉＯ□膜２２膜上２２
３を形成した状態を示す。

次に、エピタキシャル炉を用いてＳｌＯ□膜２１膜上１
厚さ２０００人のＮ型子結晶シリコン膜２４を形成した
状態を第２図已に示す。

さらに、フォトエツチング技術を用いて多結晶シリコン
膜２４の上にマスクを形成した後Ｐ型不純物を拡散して
多結晶シリコン膜にソース２５およびドレイン２６を形
成し、さらに厚さ約５００Ａのゲート酸化膜２７および
Ａβのゲート電極２８を形成した様子を第２図Ｃに示す
。ソースおよびドレイン２５および２６はチャンネル長
が約２０μｍとなるように形成する。

次に、第２図りに示すように全体の上の５ｉｎ２膜２９
を形成する。さらに、第２図Ｅに示すようにショットキ
フォトダイオードを形成すべき部分の８１０２膜２９を
選択的に除去し、その開口部に、約５００人の厚さのＭ
０金属膜３０を形成し、その上に１０Ω、ろのＩＴＯ膜
３１を形成する。さらにソース２５およびドレイン２６
の上方のＳｉＯ□膜２９を選択的に除去し、Ａβのソー
スおよびドレイン電極膜３２および３３を形成する。こ
の場合、ソース電極膜３２はＩＴＯ膜３１と部分的に重
なるように形成し、ショットキフォトダイオードのＭ。

金属膜３０をソース２５に接続するようにする。

さらに、第２図Ｆに示すように全体の上に１．５μｍ程
度の厚いＳｉＯ□ｉＯ□３４を形成し、多結晶シリコン
基板２１の背面に背面電極３５を形成する。第１図に示
すように上述したようにして形成した多結晶シリコン基
板チップをガラス基体の上に装着する。

第３図は上述したチップを用いて構成した密着形イメー
ジセンサの全体の構成を示す回路図である。本例ではＢ
４サンズの原稿を読取ることができるものであり、総素
子数は２０４８画素であり、素子密度は１　ｍｍ当り８
画素となる。６４素子を１グループとし、１つのチップ
に２グループずつ形成するので全部で１６個のチップが
ガラス基板上に整列されている。各グループは６４個の
ショットキフォトダイオードＰＤ、〜ＰＤ６．と薄膜ト
ランジスタＴＦＴ。

〜ＴＦＴ８４を具えている。ショットキフォトダイオー
ドＰＤ、〜ＰＤＰ、の陰極は６４素子ずつ共通に接続さ
れ、合計３２本のラインＬ、−Ｌ３□およびスイッチ８
１〜Ｓ３□を経て電源Ｅの正端子に接続されている。

また、すべての薄膜トランジスタＴＰＴのドレインは共
通に増幅器へＭＰの入力端子に接続されている。さらに
各グループの対応するＴＰＴのゲートは駆動電圧発生回
路りの出力端子０．〜０，２に共通に接続されている。

例えば第１グループの第１のＴＦＴｌのゲート、第２グ
ループの第１のＴＰＴ、のゲート・・・　第３２グルー
プの第１のＴＰＴ、のゲートは出力端子０．に共通に接
続されている。このようなマトリックス配線を施すこと
により全体の構成を簡潔とすることができる。したがっ
て、例えばスイッチＳｌを閉じ、駆動電圧発生回路りの
第１出力端子０、に駆動パルスが出力されると、第１グ
ループの第１の薄膜トランジスタＴＰＴ、のみが導通し
、このＴＰＴ　。

に接続されたショットキフォトダイオードＰＤ＋　に入
射する光の強度に応じた電圧が増幅器ＡＭＰに入力され
、次に出力端子０□に駆動パルスが現われると第１グル
ープの第２の薄膜トランジスタＴＰＴ、が導通し、これ
に接続された第２のショットキフォトダイオードＰＤ２
に入射する光の強度に応じた電圧が増幅器ＡＭＰに入力
されることになる。このようにして順次のグループの順
次のショットキフォトダイオードから光電変換された電
圧が増幅器式ＭＰに入力されることになる。

第４図は本発明の密着形イメージセンサの構成を示す断
面図である。センサ部および駆動部を形成した多結晶シ
リコンチップ５１はガラス基板５２に装着され、このガ
ラス基板５２には多層配線基板５３も装着され、この多
層配線基板には第３図に示した駆動電圧発生回路Ｄ、増
幅器ＡＭＰ　、スイッチＳＩ〜３３２などを構成するＩ
Ｃ５４がハンダ付けされている。ガラス基板５２は一方
のハウジング半部５５に取付けである。他方のハウジン
グ半部５６には倒立等倍のロッドレンズアレイ５７が取
付けられているとともに照明光を放射するＬＢＤアレイ
５８が取付けられている。ハウジング半部５６の開口部
はガラス板５９が取付けられてふり、このガラス板と送
りローラ６０との間で原稿６１が矢印で示すように搬送
されるように構成されている。このように本発明によれ
ばきわめてコンパクトな密着形イメージセンサを得るこ
とができる。

上述したように本発明においては、受光部は多結晶シリ
コンより成るフォトダイオードを具えているが、多結晶
シリコンでは結晶粒の境界層は約数十μｍに過ぎず、し
たがって光起電力の低下を招くことが考えられるが、ズ
ーク理論（２ｏｏｋ　Ｔｈｅｏｒｙ）によれば、第５図
に示すように光の波長が短かくなれば劣化の割合は小さ
くなり、可視光を使用する限りは光起電力の低下は問題
でなく、素子間のバラツキは±１０％以内である。

上述した本発明の実施例の諸元を以下の表にまとめて示
す。

（発明の効果） 上述した本発明の密着形イメージセンサによれば、光電
変換素子として光起電力形のものを用いるため読取速度
が速くなる。また、太陽電池の製造に使用されている角
形の多結晶シリコン基板を用いることができ、これは安
価に入手できるのでコストを下げることができる。また
、基体として高価な石英基体を用いる必要はなく、ガラ
ス基体のように安価なものを使用することができるので
、この点においてもコストを下げることができる。

さらに、多層配線基板を用いているので構成は簡単とな
り、コンパクトな密着形イメージセンサを提供すること
ができる。

【図面の簡単な説明】

第１図は本発明による密着形イメージセンサの受光部お
よび駆動部の構成を示す断面図、第２図Ａ−Ｆは同じく
その順次の製造工程を示す断面図、 第３図は本発明によるイメージセンサの全体の回路構成
を示す回路図、 第４図は同じくその配置を示す断面図、第５図は粒界か
らの距離と光電流との関係を示すグラフである。 ■・・・多結晶シリコン基板 ２・・・受光部　　　　　　３・・・駆動部４・・・Ｍ
ｏ金属層　　　　５・・・多結晶シリコン層６・・・ゲ
ート酸化膜　　　７・・・ゲート電極８・・・ソース　
　　　　　　９・・・ドレイン１０・・・ＩＴＯ膜　　
　　　　１１・・・ソース電極膜１２・・・ドレイン電
極膜　　１３・・・ボンディングワイヤｌ４・・・多層
配線基板 １５・・・背面電極 １６・・・ガラス基体

Claims (1)

【特許請求の範囲】
1. １、多結晶シリコン基板と、この多結晶シリコン基板を
   能動領域とするように形成された光起電力形のフォトダ
   イオードアレイと、前記多結晶シリコン基板上に形成さ
   れた多結晶シリコン層を能動領域とし、前記フォトダイ
   オードアレイの各フォトダイオードと一対一に対応する
   ように形成された多結晶シリコン薄膜トランジスタアレ
   イと、この多結晶シリコン薄膜トランジスタアレイの各
   トランジスタを信号読取回路に接続するための多層配線
   を施した多層配線基板と、前記多結晶シリコン基板およ
   び多層配線基板を支持する共通の基体とを具え、前記フ
   ォトダイオードと多結晶シリコン薄膜トランジスタとの
   間を金属配線パターンで接続するとともに多結晶シリコ
   ン薄膜トランジスタと多層配線との間をボンディングワ
   イヤで接続したことを特徴とする密着形イメージセンサ
   。