JP3207448B2 - 画像読み取り装置 - Google Patents
画像読み取り装置Info
- Publication number
- JP3207448B2 JP3207448B2 JP08777291A JP8777291A JP3207448B2 JP 3207448 B2 JP3207448 B2 JP 3207448B2 JP 08777291 A JP08777291 A JP 08777291A JP 8777291 A JP8777291 A JP 8777291A JP 3207448 B2 JP3207448 B2 JP 3207448B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- film transistor
- photoelectric conversion
- image reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ファクシミリ、イメー
ジスキャナ、ディジタル複写機等に適用可能な画像読み
取り装置に関するものである。
ジスキャナ、ディジタル複写機等に適用可能な画像読み
取り装置に関するものである。
【０００２】
【従来の技術】近年、ファクシミリの普及に合わせて、
イメージセンサの小型化、軽量化、低価格化が求められ
ている。ファクシミリ、イメージスキャナ、デジタル複
写機等に用いられている画像読み取り装置は大別して非
密着型、密着型、完全密着型の３種類がある。
イメージセンサの小型化、軽量化、低価格化が求められ
ている。ファクシミリ、イメージスキャナ、デジタル複
写機等に用いられている画像読み取り装置は大別して非
密着型、密着型、完全密着型の３種類がある。
【０００３】現状ではＣＣＤを用いた非密着型は原稿を
縮小レンズ系を通してＣＣＤに投影しているため、小型
化、軽量化に関しては他の２方式に比べ不利であるが、
現在確立されているシリコンウェハーを用いたＬＳＩプ
ロセスで生産できることやＣＣＤチップが小型で済むこ
ともあって価格面で有利である。
縮小レンズ系を通してＣＣＤに投影しているため、小型
化、軽量化に関しては他の２方式に比べ不利であるが、
現在確立されているシリコンウェハーを用いたＬＳＩプ
ロセスで生産できることやＣＣＤチップが小型で済むこ
ともあって価格面で有利である。
【０００４】一方、密着型、完全密着型は小型化、軽量
化において非密着型に比べ有利であるが、その作製プロ
セスや実装、組立の困難さのため生産コストが高く、ま
たセルフォックレンズアレイや薄板ガラスなどの高価格
の部品を用いていることがこの２方式のイメージセンサ
ーの低価格化を阻む大きな要因になっている。具体的に
はファクシミリ用の密着型のイメージセンサーはＭＯＳ
ＬＳＩチップを多数実装するマルチチップ型と、アモル
ファスシリコン薄膜などを光センサー部に用い絶縁基板
上に形成した薄膜型が主として採用され実用化されてい
る。
化において非密着型に比べ有利であるが、その作製プロ
セスや実装、組立の困難さのため生産コストが高く、ま
たセルフォックレンズアレイや薄板ガラスなどの高価格
の部品を用いていることがこの２方式のイメージセンサ
ーの低価格化を阻む大きな要因になっている。具体的に
はファクシミリ用の密着型のイメージセンサーはＭＯＳ
ＬＳＩチップを多数実装するマルチチップ型と、アモル
ファスシリコン薄膜などを光センサー部に用い絶縁基板
上に形成した薄膜型が主として採用され実用化されてい
る。
【０００５】これらはセルフォックレンズアレイ（原稿
からの反射光を受光センサー面に導く光学レンズ）を用
いている。また、マルチチップ型は今日の最先端技術で
あるＬＳＩ技術により作成される為に歩留まりが相当高
く、安定供給が可能とされている。一方で薄膜型は薄膜
半導体層部分の製造歩留まりが悪いため生産コストが高
い。
からの反射光を受光センサー面に導く光学レンズ）を用
いている。また、マルチチップ型は今日の最先端技術で
あるＬＳＩ技術により作成される為に歩留まりが相当高
く、安定供給が可能とされている。一方で薄膜型は薄膜
半導体層部分の製造歩留まりが悪いため生産コストが高
い。
【０００６】イメージセンサーの光電変換素子はフォト
コンダクター型とフォトダイオード型が知られている。
一般にフォトコンダクター型は大電流を流すことが出来
るため、ノイズに強いという特徴を持っている反面、光
応答性が悪くファクシミリの高速化の要求に対し不利で
ある。一方、フォトダイオード型は光がダイオードに照
射されたときにダイオードの空乏層内に発生したキャリ
アをダイオードに逆方向に印加されている電圧が掃引す
ることで流れる電流を読み取り、光の強さをセンシング
するタイプである。これは、フォトダイオード間に流れ
る電流は小さいものの、光に対する応答は高速であり、
今後主流になると思われる。
コンダクター型とフォトダイオード型が知られている。
一般にフォトコンダクター型は大電流を流すことが出来
るため、ノイズに強いという特徴を持っている反面、光
応答性が悪くファクシミリの高速化の要求に対し不利で
ある。一方、フォトダイオード型は光がダイオードに照
射されたときにダイオードの空乏層内に発生したキャリ
アをダイオードに逆方向に印加されている電圧が掃引す
ることで流れる電流を読み取り、光の強さをセンシング
するタイプである。これは、フォトダイオード間に流れ
る電流は小さいものの、光に対する応答は高速であり、
今後主流になると思われる。
【０００７】
【発明が解決しようとする課題】フォトダイオード型の
光電変換素子の一例としては正極側の電極と負極側の電
極が半導体薄膜を介して積層されている構造がある。従
来のイメージセンサーを構成しているフォトダイオード
型の光電変換素子は正負の一方の電極に透明導電膜を成
膜していたため、以下のような問題を抱えていた。透
明導電膜の価格が高価である。透明導電膜の抵抗値の
再現性が悪い。透明導電膜のエッチング特性に再現性
が乏しく、一定の膜特性が期待できない。透明導電膜
としてＩＴＯを使用した場合、フォトリソ工程時にアル
ミと接触させると腐食が起こるため保護する手段が必要
である。金属電極特にアルミとのコンタクトに信頼性
に乏しいためバリア金属を間にいれる必要があるプロ
セスの途中で使用するクロムのエッチング液による腐食
が起こり易いＩＴＯの場合、半導体層をプラズマＣＶ
Ｄ法により成膜すると、半導体層への金属インジューム
の拡散が起こり易いこのように、透明導電膜自身の不安
定性や脆さにより、センサ部分を作製するプロセスにお
いて、種々の問題や制限が存在していた。
光電変換素子の一例としては正極側の電極と負極側の電
極が半導体薄膜を介して積層されている構造がある。従
来のイメージセンサーを構成しているフォトダイオード
型の光電変換素子は正負の一方の電極に透明導電膜を成
膜していたため、以下のような問題を抱えていた。透
明導電膜の価格が高価である。透明導電膜の抵抗値の
再現性が悪い。透明導電膜のエッチング特性に再現性
が乏しく、一定の膜特性が期待できない。透明導電膜
としてＩＴＯを使用した場合、フォトリソ工程時にアル
ミと接触させると腐食が起こるため保護する手段が必要
である。金属電極特にアルミとのコンタクトに信頼性
に乏しいためバリア金属を間にいれる必要があるプロ
セスの途中で使用するクロムのエッチング液による腐食
が起こり易いＩＴＯの場合、半導体層をプラズマＣＶ
Ｄ法により成膜すると、半導体層への金属インジューム
の拡散が起こり易いこのように、透明導電膜自身の不安
定性や脆さにより、センサ部分を作製するプロセスにお
いて、種々の問題や制限が存在していた。
【０００８】
【課題を解決するための手段】本発明は前述の問題点を
解決することにより、高い生産歩留まりと低コスト化を
実現し、かつ、高読み取り分解能の密着型の画像読み取
り装置の製造を可能にすることを目的とするものであ
る。
解決することにより、高い生産歩留まりと低コスト化を
実現し、かつ、高読み取り分解能の密着型の画像読み取
り装置の製造を可能にすることを目的とするものであ
る。
【０００９】透明基板上にスイッチング素子としての薄
膜トランジスタあるいは駆動回路に設けられた薄膜トラ
ンジスタと、第１電極と半導体薄膜と第２電極が積層さ
れた構造をもつ光電変換素子とを有する密着型の画像読
み取り装置であって、前記光電変換素子を構成する第１
電極または第２電極の一方を透明導電膜を用いず、前記
薄膜トランジスタの一部を構成している半導体材料を主
成分とする材料で、構成したことを特徴とする画像読み
取り装置であります。
膜トランジスタあるいは駆動回路に設けられた薄膜トラ
ンジスタと、第１電極と半導体薄膜と第２電極が積層さ
れた構造をもつ光電変換素子とを有する密着型の画像読
み取り装置であって、前記光電変換素子を構成する第１
電極または第２電極の一方を透明導電膜を用いず、前記
薄膜トランジスタの一部を構成している半導体材料を主
成分とする材料で、構成したことを特徴とする画像読み
取り装置であります。
【００１０】また、第１電極または第２電極の一方を前
記薄膜トランジスタの一部を構成している半導体材料を
主成分とする材料で構成し、さらにこの半導体を主成分
とする材料中を原稿からの反射光を透過させて、情報を
読み取ることを特徴とする密着型の画像読み取り装置で
あります。
記薄膜トランジスタの一部を構成している半導体材料を
主成分とする材料で構成し、さらにこの半導体を主成分
とする材料中を原稿からの反射光を透過させて、情報を
読み取ることを特徴とする密着型の画像読み取り装置で
あります。
【００１１】このように、光電変換素子を構成する薄膜
電極の一方を、透明導電膜を用いずに薄膜トランジスタ
を構成する不純物をドープした結晶性シリコンにしたこ
とによって生産工程の短縮が図られるとともに歩留まり
が向上した。
電極の一方を、透明導電膜を用いずに薄膜トランジスタ
を構成する不純物をドープした結晶性シリコンにしたこ
とによって生産工程の短縮が図られるとともに歩留まり
が向上した。
【００１２】この半導体材料を主成分とする材料とは、
電極として使用するため不純物がドープされた半導体材
料が使用され、通常は薄膜トランジスタのソース、ドレ
イン領域あるいはゲイト電極に使用する半導体層を使用
する。
電極として使用するため不純物がドープされた半導体材
料が使用され、通常は薄膜トランジスタのソース、ドレ
イン領域あるいはゲイト電極に使用する半導体層を使用
する。
【００１３】また、光電変換素子部分の電極として、こ
の半導体材料を主成分とする材料が使用されるが、本発
明では光電変換素子部分が第１電極と半導体薄膜と第２
電極が積層された構造となっているので、電極としてこ
の材料を使用する場合に、膜の厚さを薄くして、原稿か
らの光を透過して、半導体薄膜に光を到達させる必要が
ある。その例として、リンがドープされたシリコンを主
成分とする材料（薄膜トランジスタのソース、ドレイン
領域に使用した材料）の厚さ１０００Åの場合の光の透
過率を図１１に示す。このように、十分な光の透過量が
得られた。
の半導体材料を主成分とする材料が使用されるが、本発
明では光電変換素子部分が第１電極と半導体薄膜と第２
電極が積層された構造となっているので、電極としてこ
の材料を使用する場合に、膜の厚さを薄くして、原稿か
らの光を透過して、半導体薄膜に光を到達させる必要が
ある。その例として、リンがドープされたシリコンを主
成分とする材料（薄膜トランジスタのソース、ドレイン
領域に使用した材料）の厚さ１０００Åの場合の光の透
過率を図１１に示す。このように、十分な光の透過量が
得られた。
【００１４】
【実施例】『実施例１』 図１〜図９は透明基板１００上に作製される相補型薄膜
トランジスターの作製プロセスとそれに引き続いて作製
される光電変換素子部の作製プロセスを示した縦断面図
である。
トランジスターの作製プロセスとそれに引き続いて作製
される光電変換素子部の作製プロセスを示した縦断面図
である。
【００１５】図１は透明基板上に減圧ＣＶＤ法やプラズ
マＣＶＤ法、あるいはスパッタ法により薄膜トランジス
ターの活性層となる部分としてアモルファスシリコン１
０１を３００〜３０００Å成膜し再結晶化させた膜をフ
ォトリソグラフィーを用い島状にパターニングした状態
を示す。さらにゲート酸化シリコン膜１０２をスパッタ
法により５００〜２０００Å成膜し、引続き燐を高濃度
ドーピングしたゲート電極用のアモルファスシリコン１
０３を１０００Å〜３０００Å成膜したのち、図２の様
にパターニングした。
マＣＶＤ法、あるいはスパッタ法により薄膜トランジス
ターの活性層となる部分としてアモルファスシリコン１
０１を３００〜３０００Å成膜し再結晶化させた膜をフ
ォトリソグラフィーを用い島状にパターニングした状態
を示す。さらにゲート酸化シリコン膜１０２をスパッタ
法により５００〜２０００Å成膜し、引続き燐を高濃度
ドーピングしたゲート電極用のアモルファスシリコン１
０３を１０００Å〜３０００Å成膜したのち、図２の様
にパターニングした。
【００１６】このとき、光電変換素子の電極になるべき
部分にこのゲート電極アモルファスシリコン１０３を残
しておく。図３は全面に５×１０１４〜３×１０１５ａ
ｔｏｍｓ／ｃｍ２程度のドーズ量の硼素をイオン注入し
た工程である。図４はレジスト１０４などのイオン注入
のマスクになるものでＰＭＯＳにしたい部分を覆い、Ｎ
ＭＯＳにしたい部分に硼素の２倍から１０倍のドーズ量
の燐をイオン注入した工程を示している。
部分にこのゲート電極アモルファスシリコン１０３を残
しておく。図３は全面に５×１０１４〜３×１０１５ａ
ｔｏｍｓ／ｃｍ２程度のドーズ量の硼素をイオン注入し
た工程である。図４はレジスト１０４などのイオン注入
のマスクになるものでＰＭＯＳにしたい部分を覆い、Ｎ
ＭＯＳにしたい部分に硼素の２倍から１０倍のドーズ量
の燐をイオン注入した工程を示している。
【００１７】この後上記のように注入した不純物を６０
０℃以上の温度で活性化し、さらに薄膜トランジスター
の特性を向上させるため水素化処理を施した。６００℃
で２４時間アニールすると燐をドーピングしたものはシ
ート抵抗で３００〜５００Ω／□、硼素をドーピングし
たもので６００〜１ｋΩ／□程度になった。水素化処理
は真空槽中にプラズマで水素原子を作り、その中に薄膜
トランジスターを暴露させる方法、あるいは熱により水
素を拡散させる方法のいずれも効果が認められた。
０℃以上の温度で活性化し、さらに薄膜トランジスター
の特性を向上させるため水素化処理を施した。６００℃
で２４時間アニールすると燐をドーピングしたものはシ
ート抵抗で３００〜５００Ω／□、硼素をドーピングし
たもので６００〜１ｋΩ／□程度になった。水素化処理
は真空槽中にプラズマで水素原子を作り、その中に薄膜
トランジスターを暴露させる方法、あるいは熱により水
素を拡散させる方法のいずれも効果が認められた。
【００１８】さらに層間絶縁膜１０５として酸化シリコ
ンを５０００Å〜１．５μｍ成膜した。層間絶縁膜とし
ては酸化シリコンやＰＳＧ膜やＢＰＳＧ膜などが適し、
これらは例えば常圧ＣＶＤ法、減圧ＣＶＤ法、スパッタ
法、などを用いて成膜している。また、スパッタ法や光
ＣＶＤ法で５００〜２０００Åの酸化シリコンを成膜
し、その上にＳＯＧ（スピンオングラス）として用いら
れている液体シリカをスピンオン法等により塗布し、ア
ニールすることにより、層間絶縁膜を形成することがで
きる。
ンを５０００Å〜１．５μｍ成膜した。層間絶縁膜とし
ては酸化シリコンやＰＳＧ膜やＢＰＳＧ膜などが適し、
これらは例えば常圧ＣＶＤ法、減圧ＣＶＤ法、スパッタ
法、などを用いて成膜している。また、スパッタ法や光
ＣＶＤ法で５００〜２０００Åの酸化シリコンを成膜
し、その上にＳＯＧ（スピンオングラス）として用いら
れている液体シリカをスピンオン法等により塗布し、ア
ニールすることにより、層間絶縁膜を形成することがで
きる。
【００１９】次に光電変換素子を作製した工程を図５〜
９に示す。まず、層間絶縁膜の一部をエッチングして凹
部１１０を形成し、不純物をドーピングしたゲート電極
と同じ材料である結晶性シリコン層１０３（基板側電
極）、を露出させた（図５）。
９に示す。まず、層間絶縁膜の一部をエッチングして凹
部１１０を形成し、不純物をドーピングしたゲート電極
と同じ材料である結晶性シリコン層１０３（基板側電
極）、を露出させた（図５）。
【００２０】この電極の膜厚が〜１０００Åであった場
合の透過率を図１１に示す。原稿を照らす光源が緑色Ｌ
ＥＤの場合は波長ピークが５６０〜５７０ｎｍであり、
この波長での電極の透過率の波長ピークとの一致が非常
によく、入射光の７０％強の光がこの電極を透過するこ
とが分かった。
合の透過率を図１１に示す。原稿を照らす光源が緑色Ｌ
ＥＤの場合は波長ピークが５６０〜５７０ｎｍであり、
この波長での電極の透過率の波長ピークとの一致が非常
によく、入射光の７０％強の光がこの電極を透過するこ
とが分かった。
【００２１】この部分にＩＴＯを使用した場合は同じ波
長でさらに１０％程度透過率が良いが、イメージセンサ
ーの光電変換素子の透明電極としては７０％以上の透過
率があれば十分である。
長でさらに１０％程度透過率が良いが、イメージセンサ
ーの光電変換素子の透明電極としては７０％以上の透過
率があれば十分である。
【００２２】この後プラズマＣＶＤ法により薄膜半導体
層部分のフォトダイオードとして、Ｎ型アモルファス炭
化シリコン、Ｉ型アモルファスシリコン、Ｐ型アモルフ
ァス炭化シリコンを成膜した。基板側電極がＮ型半導体
であるため、Ｎ型アモルファス炭化シリコン、Ｉ型アモ
ルファスシリコン、Ｐ型アモルファス炭化シリコンの順
番に成膜したが、Ｎ型アモルファス炭化シリコンを成膜
せずにＩ型アモルファスシリコン、Ｐ型アモルファス炭
化シリコンの構成でも電極表面が清浄であるならばフォ
トダイオードとして機能する。
層部分のフォトダイオードとして、Ｎ型アモルファス炭
化シリコン、Ｉ型アモルファスシリコン、Ｐ型アモルフ
ァス炭化シリコンを成膜した。基板側電極がＮ型半導体
であるため、Ｎ型アモルファス炭化シリコン、Ｉ型アモ
ルファスシリコン、Ｐ型アモルファス炭化シリコンの順
番に成膜したが、Ｎ型アモルファス炭化シリコンを成膜
せずにＩ型アモルファスシリコン、Ｐ型アモルファス炭
化シリコンの構成でも電極表面が清浄であるならばフォ
トダイオードとして機能する。
【００２３】次に図６に示すようにドライエッチングに
より薄膜半導体層１１１をパターニングした。図７はス
パッタ法により１０００Åの酸化シリコン１１２を成膜
し、さらにコンタクトホールを開孔した工程を示す図で
ある。この工程は薄膜トランジスタのゲート、ドレイ
ン、ソース各電極とこの工程の後で形成されるアルミ電
極を接触させるためのコンタクトホール開孔と、フォト
ダイオードを被覆している１０００Åの酸化シリコンの
一部を除くために行っている。
より薄膜半導体層１１１をパターニングした。図７はス
パッタ法により１０００Åの酸化シリコン１１２を成膜
し、さらにコンタクトホールを開孔した工程を示す図で
ある。この工程は薄膜トランジスタのゲート、ドレイ
ン、ソース各電極とこの工程の後で形成されるアルミ電
極を接触させるためのコンタクトホール開孔と、フォト
ダイオードを被覆している１０００Åの酸化シリコンの
一部を除くために行っている。
【００２４】ここではスパッタ法で酸化シリコンを成膜
したが、成膜方法は特にこの方法に限らず、プラズマＣ
ＶＤや常圧ＣＶＤでも良く、また、液体シリカをスピン
オンし、アニールする事により形成してもかまわない。
特に液体シリカをスピンオンする方法はピンホールやク
ラックなどの被覆性に優れている。こうしてアルミ電極
と接触する部分以外を絶縁膜で被覆することにより電極
間のリーク電流やショートが劇的に減少し、生産歩留ま
りが大きく向上することが分かった。
したが、成膜方法は特にこの方法に限らず、プラズマＣ
ＶＤや常圧ＣＶＤでも良く、また、液体シリカをスピン
オンし、アニールする事により形成してもかまわない。
特に液体シリカをスピンオンする方法はピンホールやク
ラックなどの被覆性に優れている。こうしてアルミ電極
と接触する部分以外を絶縁膜で被覆することにより電極
間のリーク電流やショートが劇的に減少し、生産歩留ま
りが大きく向上することが分かった。
【００２５】図８は配線薄膜電極としてアルミニウム金
属１１３を成膜し、パターニングを施した工程を示し、
図９はさらにこの上に保護膜１１４を形成して画像読み
取り装置が完成した図である。
属１１３を成膜し、パターニングを施した工程を示し、
図９はさらにこの上に保護膜１１４を形成して画像読み
取り装置が完成した図である。
【００２６】図１０に縦断面図に対応した平面図を示
す。図から明らかなように層間絶縁膜を介してアルミ電
極と光電変換素子の基板側の電極がコンデンサー１１５
を形成している。このコンデンサーの容量とフォトダイ
オード部分の容量に蓄えられている電荷が光電流により
どれくらい減少したかを検知する事により、入射した光
の量すなわち原稿の明暗を知ることができる。
す。図から明らかなように層間絶縁膜を介してアルミ電
極と光電変換素子の基板側の電極がコンデンサー１１５
を形成している。このコンデンサーの容量とフォトダイ
オード部分の容量に蓄えられている電荷が光電流により
どれくらい減少したかを検知する事により、入射した光
の量すなわち原稿の明暗を知ることができる。
【００２７】こうして作製されたイメージセンサーは基
板側の電極としてＩＴＯを用いた場合と比較してフォト
リソグラフィー工程が１工程減少し、それにより、フォ
トマスクの渦が減少し、また、ＩＴＯの成膜とバリア金
属の成膜が減るため、コスト的に有利なばかりでなく、
ＩＴＯの膜質のばらつきによる生産工程の不安定性がな
いため生産歩留まりが高くなった。
板側の電極としてＩＴＯを用いた場合と比較してフォト
リソグラフィー工程が１工程減少し、それにより、フォ
トマスクの渦が減少し、また、ＩＴＯの成膜とバリア金
属の成膜が減るため、コスト的に有利なばかりでなく、
ＩＴＯの膜質のばらつきによる生産工程の不安定性がな
いため生産歩留まりが高くなった。
【００２８】『実施例２』 『実施例１』では光電変換素子の基板側電極に図２のよ
うにゲート電極と同一の膜を用いたが、本実施例では図
１２のようにこの代わりに活性層３０に使用した半導体
層と同じ材料、同じ工程により作製されたものを基板側
電極３１に用いた場合を示す。
うにゲート電極と同一の膜を用いたが、本実施例では図
１２のようにこの代わりに活性層３０に使用した半導体
層と同じ材料、同じ工程により作製されたものを基板側
電極３１に用いた場合を示す。
【００２９】この場合、『実施例１』と同様にフォトダ
イオードをＮ型、Ｉ型、Ｐ型の順に成膜方法のほかに、
この活性層と同じ層の基板側電極部分に硼素をドーピン
グし、Ｐ型にしておくことによりＰ型、Ｉ型、Ｎ型の順
番で成膜することも可能であった。
イオードをＮ型、Ｉ型、Ｐ型の順に成膜方法のほかに、
この活性層と同じ層の基板側電極部分に硼素をドーピン
グし、Ｐ型にしておくことによりＰ型、Ｉ型、Ｎ型の順
番で成膜することも可能であった。
【００３０】本実施例の場合、基板電極３１の光電変換
素子以外の部分をゲイト絶縁１０２がおおっているた
め、実施例１のように絶縁膜１１２を形成する必要が無
く、さらにプロセスの簡略化を行うことができた。
素子以外の部分をゲイト絶縁１０２がおおっているた
め、実施例１のように絶縁膜１１２を形成する必要が無
く、さらにプロセスの簡略化を行うことができた。
【００３１】
【発明の効果】本発明によって、光電変換素子を構成す
る薄膜電極の一方に透明導電膜を用いずに薄膜トランジ
スタを構成する不純物をドープした結晶性シリコンにし
たことによってがフォトリソ工程が９工程から８工程に
なり、また、ＩＴＯの成膜とバリア金属の成膜工程がい
らなくなった。さらにＩＴＯの膜質ばらつきによる工程
の不安定性がなくなり歩留まりが向上した。以上の効果
によってイメージセンサーの生産コストの低減を達成す
ることができた。
る薄膜電極の一方に透明導電膜を用いずに薄膜トランジ
スタを構成する不純物をドープした結晶性シリコンにし
たことによってがフォトリソ工程が９工程から８工程に
なり、また、ＩＴＯの成膜とバリア金属の成膜工程がい
らなくなった。さらにＩＴＯの膜質ばらつきによる工程
の不安定性がなくなり歩留まりが向上した。以上の効果
によってイメージセンサーの生産コストの低減を達成す
ることができた。
【図１】 本発明による構造を有する密着型画像読み取
り装置の作製工程と構造を示す縦断面図である。
り装置の作製工程と構造を示す縦断面図である。
【図２】 本発明による構造を有する密着型画像読み取
り装置の作製工程と構造を示す縦断面図である。
り装置の作製工程と構造を示す縦断面図である。
【図３】 本発明による構造を有する密着型画像読み取
り装置の作製工程と構造を示す縦断面図である。
り装置の作製工程と構造を示す縦断面図である。
【図４】 本発明による構造を有する密着型画像読み取
り装置の作製工程と構造を示す縦断面図である。
り装置の作製工程と構造を示す縦断面図である。
【図５】 本発明による構造を有する密着型画像読み取
り装置の作製工程と構造を示す縦断面図である。
り装置の作製工程と構造を示す縦断面図である。
【図６】 本発明による構造を有する密着型画像読み取
り装置の作製工程と構造を示す縦断面図である。
り装置の作製工程と構造を示す縦断面図である。
【図７】 本発明による構造を有する密着型画像読み取
り装置の作製工程と構造を示す縦断面図である。
り装置の作製工程と構造を示す縦断面図である。
【図８】 本発明による構造を有する密着型画像読み取
り装置の作製工程と構造を示す縦断面図である。
り装置の作製工程と構造を示す縦断面図である。
【図９】 本発明による構造を有する密着型画像読み取
り装置の作製工程と構造を示す縦断面図である。
り装置の作製工程と構造を示す縦断面図である。
【図１０】 本発明による構造を有する密着型画像読み
取り装置の作製工程と構造を示す縦断面図である。
取り装置の作製工程と構造を示す縦断面図である。
【図１１】 本発明の半導体を使用した電極の透過率の
程度を示す。
程度を示す。
【図１２】 本発明の他の実施例の断面図を示す。
【符号の説明】１００………ガラス基板１０１………ア
モルファスシリコン１０２………ゲート酸化シリコン１
０３………ゲートシリコン１０４………レジスト１０５
………層間絶縁膜１１１………薄膜半導体層１１２……
…酸化シリコン１１３………アルミニウム１１４………
保護膜１１５………コンデンサ部分
モルファスシリコン１０２………ゲート酸化シリコン１
０３………ゲートシリコン１０４………レジスト１０５
………層間絶縁膜１１１………薄膜半導体層１１２……
…酸化シリコン１１３………アルミニウム１１４………
保護膜１１５………コンデンサ部分
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/146 H04N 1/028
Claims (7)
- 【請求項１】透光性基板上の薄膜トランジスタ、該薄膜
トランジスタに電気的に接続されたコンデンサーおよび
前記薄膜トランジスタに電気的に接続された光電変換素
子を有する半導体装置であって、前記光電変換素子は、
前記薄膜トランジスタに電気的に接続された第１電極、
該第１電極に接した半導体層および該半導体層に接した
第２電極を有し、前記コンデンサーの一方の電極、前記
薄膜トランジスタのゲート電極および前記光電変換素子
の第２電極はＮ型もしくはＰ型の半導体層であることを
特徴とする半導体装置。 - 【請求項２】請求項１において、前記コンデンサーの一
方の電極、前記薄膜トランジスタのゲート電極および前
記光電変換素子の第２電極は同一工程で形成されたこと
を特徴とする半導体装置。 - 【請求項３】透光性基板上の薄膜トランジスタ、該薄膜
トランジスタに電気的に接続されたコンデンサーおよび
前記薄膜トランジスタに電気的に接続された光電変換素
子を有する画像読み取り装置であって、前記光電変換素
子は、前記薄膜トランジスタに電気的に接続された第１
電極、該第１電極に接した半導体層および該半導体層に
接した第２電極を有し、前記コンデンサーの一方の電
極、前記薄膜トランジスタの活性層および前記光電変換
素子の第２電極はＮ型もしくはＰ型の半導体層であるこ
とを特徴とする画像読み取り装置。 - 【請求項４】請求項３において、前記コンデンサーの一
方の電極、前記薄膜トランジスタの活性層および前記光
電変換素子の第２電極は同一工程で形成されたことを特
徴とする画像読み取り装置。 - 【請求項５】請求項１乃至請求項４のいずれか一に記載
の画像読み取り装置を用いたことを 特徴とするファクシ
ミリ。 - 【請求項６】請求項１乃至請求項４のいずれか一に記載
の画像読み取り装置を用いたことを特徴とするスキャ
ナ。 - 【請求項７】請求項１乃至請求項４のいずれか一に記載
の画像読み取り装置を用いたことを特徴とする複写機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08777291A JP3207448B2 (ja) | 1991-03-27 | 1991-03-27 | 画像読み取り装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08777291A JP3207448B2 (ja) | 1991-03-27 | 1991-03-27 | 画像読み取り装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06260626A JPH06260626A (ja) | 1994-09-16 |
| JP3207448B2 true JP3207448B2 (ja) | 2001-09-10 |
Family
ID=13924269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08777291A Expired - Lifetime JP3207448B2 (ja) | 1991-03-27 | 1991-03-27 | 画像読み取り装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3207448B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426380B1 (ko) * | 2001-03-30 | 2004-04-08 | 주승기 | 실리콘 박막의 결정화 방법 및 이를 이용한 반도체 소자제조 방법 |
| GB0210065D0 (en) * | 2002-05-02 | 2002-06-12 | Koninkl Philips Electronics Nv | Electronic devices comprising bottom gate tft's and their manufacture |
| KR101026644B1 (ko) * | 2003-01-08 | 2011-04-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
-
1991
- 1991-03-27 JP JP08777291A patent/JP3207448B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06260626A (ja) | 1994-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7687872B2 (en) | Back-lit image sensor with a uniform substrate temperature | |
| EP0165764B1 (en) | Depletion mode thin film semiconductor photodetectors | |
| KR100882467B1 (ko) | 이미지센서 및 그 제조방법 | |
| CN101079967B (zh) | 固态成像装置及其制造方法、以及摄像机 | |
| US5233181A (en) | Photosensitive element with two layer passivation coating | |
| JP4384416B2 (ja) | 性能強化構造を備えるイメージセンサ | |
| US8338867B2 (en) | Highly sensitive photo-sensing element and photo-sensing device using the same | |
| US4143389A (en) | Photoelectric element in a solid-state image pick-up device | |
| CN101366120A (zh) | 用于高性能图像传感器的基于透明沟道薄膜晶体管的像素 | |
| CN103050501A (zh) | 固态成像装置及其制造方法、以及摄像机 | |
| JPH07176781A (ja) | 光電変換素子 | |
| JPS60161664A (ja) | 密着型二次元画像読取装置 | |
| JP2755176B2 (ja) | 固体撮像素子 | |
| US20100193848A1 (en) | Image sensor of stacked layer structure and manufacturing method thereof | |
| US20080001179A1 (en) | Back-lit image sensor | |
| KR100882469B1 (ko) | 이미지센서 및 그 제조방법 | |
| US8133754B2 (en) | Image sensor and method for manufacturing the same | |
| JP3059514B2 (ja) | 光電変換装置ならびにイメージセンサおよびそれらの作製方法 | |
| JPS63244879A (ja) | 固体撮像装置 | |
| JP3207448B2 (ja) | 画像読み取り装置 | |
| Brown et al. | Transparent metal oxide electrode CID imager | |
| US6153446A (en) | Method for forming a metallic reflecting layer in a semiconductor photodiode | |
| JP3410411B2 (ja) | イメージセンサ及びその作製方法 | |
| JPS6292364A (ja) | 半導体デバイスおよびその製造方法 | |
| KR100882468B1 (ko) | 이미지센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |