JPH06260626A - 画像読み取り装置 - Google Patents
画像読み取り装置Info
- Publication number
- JPH06260626A JPH06260626A JP3087772A JP8777291A JPH06260626A JP H06260626 A JPH06260626 A JP H06260626A JP 3087772 A JP3087772 A JP 3087772A JP 8777291 A JP8777291 A JP 8777291A JP H06260626 A JPH06260626 A JP H06260626A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- thin film
- amorphous silicon
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Abstract
現した画像読み取り装置を提供する。 【構成】 透明基板上にスイッチング素子としての薄膜
トランジスタあるいは駆動回路に設けられた薄膜トラン
ジスタと、第1電極と半導体薄膜と第2電極が積層され
た構造をもつ光電変換素子とを有する密着型の画像読み
取り装置であって、前記光電変換素子を構成する第1電
極または第2電極の一方を透明導電膜を用いず、前記薄
膜トランジスタの一部を構成している半導体材料を主成
分とする材料で、構成したことを特徴とする画像読み取
り装置であります。
Description
ジスキャナ、ディジタル複写機等に適用可能な画像読み
取り装置に関するものである。
イメージセンサの小型化、軽量化、低価格化が求められ
ている。ファクシミリ、イメージスキャナ、デジタル複
写機等に用いられている画像読み取り装置は大別して非
密着型、密着型、完全密着型の3種類がある。
縮小レンズ系を通してCCDに投影しているため、小型
化、軽量化に関しては他の2方式に比べ不利であるが、
現在確立されているシリコンウェハーを用いたLSIプ
ロセスで生産できることやCCDチップが小型で済むこ
ともあって価格面で有利である。
化において非密着型に比べ有利であるが、その作製プロ
セスや実装、組立の困難さのため生産コストが高く、ま
たセルフォックレンズアレイや薄板ガラスなどの高価格
の部品を用いていることがこの2方式のイメージセンサ
ーの低価格化を阻む大きな要因になっている。具体的に
はファクシミリ用の密着型のイメージセンサーはMOS
LSIチップを多数実装するマルチチップ型と、アモル
ファスシリコン薄膜などを光センサー部に用い絶縁基板
上に形成した薄膜型が主として採用され実用化されてい
る。
からの反射光を受光センサー面に導く光学レンズ)を用
いている。また、マルチチップ型は今日の最先端技術で
あるLSI技術により作成される為に歩留まりが相当高
く、安定供給が可能とされている。一方で薄膜型は薄膜
半導体層部分の製造歩留まりが悪いため生産コストが高
い。
コンダクター型とフォトダイオード型が知られている。
一般にフォトコンダクター型は大電流を流すことが出来
るため、ノイズに強いという特徴を持っている反面、光
応答性が悪くファクシミリの高速化の要求に対し不利で
ある。一方、フォトダイオード型は光がダイオードに照
射されたときにダイオードの空乏層内に発生したキャリ
アをダイオードに逆方向に印加されている電圧が掃引す
ることで流れる電流を読み取り、光の強さをセンシング
するタイプである。これは、フォトダイオード間に流れ
る電流は小さいものの、光に対する応答は高速であり、
今後主流になると思われる。
光電変換素子の一例としては正極側の電極と負極側の電
極が半導体薄膜を介して積層されている構造がある。従
来のイメージセンサーを構成しているフォトダイオード
型の光電変換素子は正負の一方の電極に透明導電膜を成
膜していたため、以下のような問題を抱えていた。 透明導電膜の価格が高価である。 透明導電膜の抵抗値の再現性が悪い。 透明導電膜のエッチング特性に再現性が乏しく、一定
の膜特性が期待できない。 透明導電膜としてITOを使用した場合、フォトリソ
工程時にアルミと接触させると腐食が起こるため保護す
る手段が必要である。 金属電極特にアルミとのコンタクトに信頼性に乏しい
ためバリア金属を間にいれる必要がある プロセスの途中で使用するクロムのエッチング液によ
る腐食が起こり易いITOの場合、半導体層をプラズ
マCVD法により成膜すると、半導体層への金属インジ
ュームの拡散が起こり易い このように、透明導電膜自身の不安定性や脆さにより、
センサ部分を作製するプロセスにおいて、種々の問題や
制限が存在していた。
解決することにより、高い生産歩留まりと低コスト化を
実現し、かつ、高読み取り分解能の密着型の画像読み取
り装置の製造を可能にすることを目的とするものであ
る。
膜トランジスタあるいは駆動回路に設けられた薄膜トラ
ンジスタと、第1電極と半導体薄膜と第2電極が積層さ
れた構造をもつ光電変換素子とを有する密着型の画像読
み取り装置であって、前記光電変換素子を構成する第1
電極または第2電極の一方を透明導電膜を用いず、前記
薄膜トランジスタの一部を構成している半導体材料を主
成分とする材料で、構成したことを特徴とする画像読み
取り装置であります。
記薄膜トランジスタの一部を構成している半導体材料を
主成分とする材料で構成し、さらにこの半導体を主成分
とする材料中を原稿からの反射光を透過させて、情報を
読み取ることを特徴とする密着型の画像読み取り装置で
あります。
電極の一方を、透明導電膜を用いずに薄膜トランジスタ
を構成する不純物をドープした結晶性シリコンにしたこ
とによって生産工程の短縮が図られるとともに歩留まり
が向上した。
電極として使用するため不純物がドープされた半導体材
料が使用され、通常は薄膜トランジスタのソース、ドレ
イン領域あるいはゲイト電極に使用する半導体層を使用
する。
の半導体材料を主成分とする材料が使用されるが、本発
明では光電変換素子部分が第1電極と半導体薄膜と第2
電極が積層された構造となっているので、電極としてこ
の材料を使用する場合に、膜の厚さを薄くして、原稿か
らの光を透過して、半導体薄膜に光を到達させる必要が
ある。その例として、リンがドープされたシリコンを主
成分とする材料(薄膜トランジスタのソース、ドレイン
領域に使用した材料)の厚さ1000Åの場合の光の透
過率を図2に示す。このように、十分な光の透過量が得
られた。
される相補型薄膜トランジスターの作製プロセスとそれ
に引き続いて作製される光電変換素子部の作製プロセス
を示した縦断面図である。
プラズマCVD法、あるいはスパッタ法により薄膜トラ
ンジスターの活性層となる部分としてアモルファスシリ
コン101を300〜3000Å成膜し再結晶化させた
膜をフォトリソグラフィーを用い島状にパターニングし
た状態を示す。さらにゲート酸化シリコン膜102をス
パッタ法により500〜2000Å成膜し、引続き燐を
高濃度ドーピングしたゲート電極用のアモルファスシリ
コン103を1000Å〜3000Å成膜したのち、図
1(b)の様にパターニングした。
部分にこのゲート電極アモルファスシリコン103を残
しておく。図1(c)は全面に5×1014〜3×1015
atoms/cm2 程度のドーズ量の硼素をイオン注入した工程
である。図1(d)はレジスト104などのイオン注入
のマスクになるものでPMOSにしたい部分を覆い、N
MOSにしたい部分に硼素の2倍から10倍のドーズ量
の燐をイオン注入した工程を示している。
0℃以上の温度で活性化し、さらに薄膜トランジスター
の特性を向上させるため水素化処理を施した。600℃
で24時間アニールすると燐をドーピングしたものはシ
ート抵抗で300〜500Ω/□、硼素をドーピングし
たもので600〜1kΩ/□程度になった。水素化処理
は真空槽中にプラズマで水素原子を作り、その中に薄膜
トランジスターを暴露させる方法、あるいは熱により水
素を拡散させる方法のいずれも効果が認められた。
ンを5000Å〜1.5μm成膜した。層間絶縁膜とし
ては酸化シリコンやPSG膜やBPSG膜などが適し、
これらは例えば常圧CVD法、減圧CVD法、スパッタ
法、などを用いて成膜している。また、スパッタ法や光
CVD法で500〜2000Åの酸化シリコンを成膜
し、その上にSOG(スピンオングラス)として用いら
れている液体シリカをスピンオン法等により塗布し、ア
ニールすることにより、層間絶縁膜を形成することがで
きる。
(e)〜(i)に示す。まず、層間絶縁膜の一部をエッ
チングして凹部110を形成し、不純物をドーピングし
たゲート電極と同じ材料である結晶性シリコン層103
(基板側電極)、を露出させた(図1(e))。
合の透過率を図2に示す。原稿を照らす光源が緑色LE
Dの場合は波長ピークが560〜570nmであり、こ
の波長での電極の透過率の波長ピークとの一致が非常に
よく、入射光の70%強の光がこの電極を透過すること
が分かった。
長でさらに10%程度透過率が良いが、イメージセンサ
ーの光電変換素子の透明電極としては70%以上の透過
率があれば十分である。
層部分のフォトダイオードとして、N型アモルファス炭
化シリコン、I型アモルファスシリコン、P型アモルフ
ァス炭化シリコンを成膜した。基板側電極がN型半導体
であるため、N型アモルファス炭化シリコン、I型アモ
ルファスシリコン、P型アモルファス炭化シリコンの順
番に成膜したが、N型アモルファス炭化シリコンを成膜
せずにI型アモルファスシリコン、P型アモルファス炭
化シリコンの構成でも電極表面が清浄であるならばフォ
トダイオードとして機能する。
ングにより薄膜半導体層111をパターニングした。図
1(g)はスパッタ法により1000Åの酸化シリコン
112を成膜し、さらにコンタクトホールを開孔した工
程を示す図である。この工程は薄膜トランジスタのゲー
ト、ドレイン、ソース各電極とこの工程の後で形成され
るアルミ電極を接触させるためのコンタクトホール開孔
と、フォトダイオードを被覆している1000Åの酸化
シリコンの一部を除くために行っている。
したが、成膜方法は特にこの方法に限らず、プラズマC
VDや常圧CVDでも良く、また、液体シリカをスピン
オンし、アニールする事により形成してもかまわない。
特に液体シリカをスピンオンする方法はピンホールやク
ラックなどの被覆性に優れている。こうしてアルミ電極
と接触する部分以外を絶縁膜で被覆することにより電極
間のリーク電流やショートが劇的に減少し、生産歩留ま
りが大きく向上することが分かった。
ウム金属113を成膜し、パターニングを施した工程を
示し、図1(i)はさらにこの上に保護膜114を形成
して画像読み取り装置が完成した図である。
示す。図から明らかなように層間絶縁膜を介してアルミ
電極と光電変換素子の基板側の電極がコンデンサー11
5を形成している。このコンデンサーの容量とフォトダ
イオード部分の容量に蓄えられている電荷が光電流によ
りどれくらい減少したかを検知する事により、入射した
光の量すなわち原稿の明暗を知ることができる。
板側の電極としてITOを用いた場合と比較してフォト
リソグラフィー工程が1工程減少し、それにより、フォ
トマスクの渦が減少し、また、ITOの成膜とバリア金
属の成膜が減るため、コスト的に有利なばかりでなく、
ITOの膜質のばらつきによる生産工程の不安定性がな
いため生産歩留まりが高くなった。
うにゲート電極と同一の膜を用いたが、本実施例では図
3のようにこの代わりに活性層30に使用した半導体層
と同じ材料、同じ工程により作成されたものを基板側電
極31に用いた場合を示す。
イオードをN型、I型、P型の順に成膜方法のほかに、
この活性層と同じ層の基板側電極部分に硼素をドーピン
グし、P型にしておくことによりP型、I型、N型の順
番で成膜することも可能であった。
素子以外の部分をゲイト絶縁102がおおっているた
め、実施例1のように絶縁膜112を形成する必要が無
く、さらにプロセスの簡略化を行うことができた。
る薄膜電極の一方に透明導電膜を用いずに薄膜トランジ
スタを構成する不純物をドープした結晶性シリコンにし
たことによってがフォトリソ工程が9工程から8工程に
なり、また、ITOの成膜とバリア金属の成膜工程がい
らなくなった。さらにITOの膜質ばらつきによる工程
の不安定性がなくなり歩留まりが向上した。以上の効果
によってイメージセンサーの生産コストの低減を達成す
ることができた。
み取り装置の作製工程と構造を示す縦断面図である。
の程度を示す。
り装置の作製工程と構造を示す縦断面図である。
り装置の作製工程と構造を示す縦断面図である。
り装置の作製工程と構造を示す縦断面図である。
り装置の作製工程と構造を示す縦断面図である。
り装置の作製工程と構造を示す縦断面図である。
り装置の作製工程と構造を示す縦断面図である。
り装置の作製工程と構造を示す縦断面図である。
り装置の作製工程と構造を示す縦断面図である。
り装置の作製工程と構造を示す縦断面図である。
取り装置の作製工程と構造を示す縦断面図である。
程度を示す。
Claims (2)
- 【請求項1】透光性基板上にスイッチング素子あるいは
駆動回路の一部として設けられた薄膜トランジスタと第
1電極と半導体薄膜と第2電極が積層された構造の光電
変換素子とを有する密着型の画像読み取り装置であっ
て、前記光電変換素子を構成する電極の一方を透明導電
膜を用いずに薄膜トランジスタを構成する半導体材料を
主成分とする材料で構成したことを特徴とする画像読み
取り装置。 - 【請求項2】請求項1記載の密着型画像読み取り装置に
おいて、薄膜トランジスタを構成する半導体材料を主成
分とする材料で構成された電極を通して、読み取り光が
光電変換素子に到達することを特徴とする画像読み取り
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08777291A JP3207448B2 (ja) | 1991-03-27 | 1991-03-27 | 画像読み取り装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08777291A JP3207448B2 (ja) | 1991-03-27 | 1991-03-27 | 画像読み取り装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06260626A true JPH06260626A (ja) | 1994-09-16 |
JP3207448B2 JP3207448B2 (ja) | 2001-09-10 |
Family
ID=13924269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08777291A Expired - Lifetime JP3207448B2 (ja) | 1991-03-27 | 1991-03-27 | 画像読み取り装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3207448B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003094244A1 (en) * | 2002-05-02 | 2003-11-13 | Koninklijke Philips Electronics N.V. | Electronic devices comprising bottom-gate tfts and their manufacture |
KR100426380B1 (ko) * | 2001-03-30 | 2004-04-08 | 주승기 | 실리콘 박막의 결정화 방법 및 이를 이용한 반도체 소자제조 방법 |
JP2015144300A (ja) * | 2003-01-08 | 2015-08-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1991
- 1991-03-27 JP JP08777291A patent/JP3207448B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100426380B1 (ko) * | 2001-03-30 | 2004-04-08 | 주승기 | 실리콘 박막의 결정화 방법 및 이를 이용한 반도체 소자제조 방법 |
WO2003094244A1 (en) * | 2002-05-02 | 2003-11-13 | Koninklijke Philips Electronics N.V. | Electronic devices comprising bottom-gate tfts and their manufacture |
JP2015144300A (ja) * | 2003-01-08 | 2015-08-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3207448B2 (ja) | 2001-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7687872B2 (en) | Back-lit image sensor with a uniform substrate temperature | |
EP0165764B1 (en) | Depletion mode thin film semiconductor photodetectors | |
US4351856A (en) | Semiconductor device and method of manufacturing the same | |
JPS60161664A (ja) | 密着型二次元画像読取装置 | |
US20100193848A1 (en) | Image sensor of stacked layer structure and manufacturing method thereof | |
KR100882469B1 (ko) | 이미지센서 및 그 제조방법 | |
JP3059514B2 (ja) | 光電変換装置ならびにイメージセンサおよびそれらの作製方法 | |
JP3207448B2 (ja) | 画像読み取り装置 | |
Brown et al. | Transparent metal oxide electrode CID imager | |
JP3410411B2 (ja) | イメージセンサ及びその作製方法 | |
US5731600A (en) | Image sensor device on insulating surface | |
US4502203A (en) | Method for fabricating semiconductor photodetector | |
JP2603285B2 (ja) | 光導電型イメージセンサの製造方法 | |
JP3403986B2 (ja) | イメージセンサ及びその作製方法 | |
JP3404025B2 (ja) | イメージセンサー | |
JP3247119B2 (ja) | イメージセンサー | |
JPH05136386A (ja) | イメージセンサ | |
JPH0584065B2 (ja) | ||
JPS6322465B2 (ja) | ||
JPH05304285A (ja) | 密着型イメージセンサー | |
JPH04317373A (ja) | 密着型イメージセンサ | |
JPH0426789B2 (ja) | ||
JP2000188403A (ja) | 半導体装置の作製方法 | |
JP2505848B2 (ja) | 光導電型イメ―ジセンサ | |
JP2000200897A (ja) | 半導体装置およびその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |