JPH04317373A - 密着型イメージセンサ - Google Patents

密着型イメージセンサ

Info

Publication number
JPH04317373A
JPH04317373A JP3111177A JP11117791A JPH04317373A JP H04317373 A JPH04317373 A JP H04317373A JP 3111177 A JP3111177 A JP 3111177A JP 11117791 A JP11117791 A JP 11117791A JP H04317373 A JPH04317373 A JP H04317373A
Authority
JP
Japan
Prior art keywords
film
image sensor
silicon oxide
insulating film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3111177A
Other languages
English (en)
Inventor
Yukio Yamauchi
幸夫 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP3111177A priority Critical patent/JPH04317373A/ja
Publication of JPH04317373A publication Critical patent/JPH04317373A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、密着型イメージセンサ
に用いられるもので、半導体素子の多層構造に関するも
のである。
【0002】
【従来の技術】近年、ファクシミリの普及に合わせて、
画像読み取り部分のより小型化、軽量化、低価格化が求
められている。ファクシミリ等に用いられているイメー
ジセンサーは大別して非密着型、密着型、完全密着型の
3種類がある。現状ではCCDを用いた非密着型は原稿
を縮小レンズ系を通してCCDに投影しているため、小
型化、軽量化に関しては他の2方式に比べ不利であるが
、現在確立されているシリコンウェハーを用いたLSI
プロセスで生産できることやCCDチップが小型で済む
こともあって価格面で有利である。密着型、完全密着型
は小型化、軽量化において非密着型に比べ有利である一
方でその作製プロセスや実装、組立の困難さのため生産
コストが高く、またセルフォックレンズアレイや薄板ガ
ラスなどの高価格の部品を用いていることがこの2方式
のイメージセンサーの低価格化を阻む大きな要因になっ
ている。
【0003】ファクシミリ用の密着型のイメージセンサ
ーはMOSLSIチップを多数実装するマルチチップ型
と、アモルファスシリコン薄膜などを光センサー部に用
い絶縁基板上に形成した薄膜型が主である。これらはい
ずれもセルフォックレンズアレイを用いている。マルチ
チップ型は歩留まりも高く、安定供給が可能とされてい
る。一方で薄膜型は歩留まりが悪いため生産コストが高
い。
【0004】薄膜素子を用いる完全密着型イメージセン
サーは縮小レンズ系やセルフォックレンズアレイ等を用
いないため特に小型化、軽量化の面で最も有利であり、
これを低価格で供給することが望まれていた。
【0005】このようなイメージセンサの例として、図
2に薄膜トランジスタとアモルファスシリコン光電変換
装置を使用した完全密着型のイメージセンサを示す。こ
のようなセンサーにおいて、薄膜トランジスタ素子部と
アモルファスシリコンセンサは別工程で作製されており
層間絶縁膜を介して、同一平面基板上に並列に形成され
、これらの薄膜トランジスタ素子部とアモルファスシリ
コンセンサは最終的にアルミニウム配線により電気的に
接続される。
【0006】従ってセンサ基板のサイズとしては、実装
するための周辺部の空間を除くと、必要数のTFT駆動
回路部及び光電変換装置部、そしてこれらを接続する配
線部の面積が必要となる。
【0007】
【発明が解決しようとする課題】図3に図2のイメージ
センサー素子を配列したA4サイズの密着型イメージセ
ンサのレイアウトを示す。A4サイズであるので、基板
の長さは約230mmであり、基板の幅方向には光電変
換装置領域で約2.3mm、TFT駆動回路部で約1.
2mm幅となり、全体の基板幅としては約4mmになっ
ている。このように、基板の幅方向に光電変換装置部分
と駆動回路部分との必要面積の和が基板全体で必要とな
り、かなり大きな基板面積を必要とすることになり、イ
メージセンサの小型化、軽量化とは逆行することになっ
ている。
【0008】さらにこのイメージセンサに使用される基
板の種類として、耐熱性のガラス、特に合成石英ガラス
は非常に高価であり、イメージセンサを構成する材料費
のうち、基板の価格は大きな割合を占める。このためセ
ンサの基板サイズは極力小さくする必要がある。
【0009】この最も有効な方法として薄膜トランジス
タの駆動回路部と光電変換装置部分の多層化が考えられ
る。しかしこれを実施するには以下の問題点がある。ま
ず薄膜トランジスタ上に光電変換装置を形成するために
は、その間に層間絶縁膜が必要となる。この層間絶縁膜
は一般にCVD装置やスパッタ装置にて積層される。し
かしこれらの膜は下地の凹凸がそのまま表面に現れてし
まい、この上にそのままセンサを製作するには問題があ
る。すなわち、光電変換装置の受光面が一定の面に揃わ
ないので、イメージセンサとして使用する場合原稿から
の距離が一定にならず、画像情報を正確に読み取ること
ができなかった。
【0010】また、層間絶縁膜の形成にCVD法を用い
る場合にはその成膜温度が500℃近くになる。さらに
、その凹凸をなくするために層間絶縁膜中にリン、砒素
、ボロン等を混入させて、リフロー処理を施すことによ
り、その上面を平坦化する際には、少なくとも700℃
以上の温度が必要になる。
【0011】この様な場合、薄膜トランジスタの各機能
部分に給電する電極材料として、低抵抗の金属材料でか
つ加工のし易い材料、例えばアルミニウムを使用するこ
とが出来なくなり、金属材料より抵抗の高いドープされ
たポリシリコン電極や、加工性悪い、合金材料を使用し
なければならなかった。以上の理由により密着型イメー
ジセンサの多層化は困難であり、図2に示したような、
従来の構造を取らざるを得なかった。
【0012】
【課題を解決しようとする手段】本発明は前述の問題点
を解決することにより、薄膜を用いた密着型、完全密着
型のイメージセンサーの生産コストを低減し、小型化を
実現することを目的とするものである。
【0013】本発明では薄膜トランジスタよりなる駆動
回路部分上に光電変換部分を積層した構成により、イメ
ージセンサ基板の面積の縮小をはかり、センサの小型化
と製造歩留りの向上を目的としたものであります。
【0014】すなわち、図1にあるように薄膜トランジ
スタ部と光電変換装置部とを積層して設け、この間の層
間絶縁膜13として、その上面が平坦な絶縁膜を使用し
たことを特徴とするものであります。
【0015】この層間絶縁膜としては、上面が容易に平
坦化でき、かつ絶縁膜形成時に加熱温度の低いものを使
用したことを特徴とするもので、例えばOCD(酸化珪
素系被膜形成用塗布膜)や、有機膜(ポリイミド、ポリ
アミド等)を用いることができるものであります。これ
らの絶縁膜は膜形成時温度として、最大400℃程度で
膜形成が可能であり、膜のエッチング加工性も良く、有
機膜の場合には、光感光性を付して、容易に微細な加工
が可能となる。
【0016】また、これらの膜はその形成時に溶液状で
あり、その溶液を塗布した後、暫く放置または静置する
だけで、容易に平坦な上面を実現できる。ここで、OC
Dは珪素化合物及び添加材をを有機溶剤に溶解したもの
で、フォトレジストと同様にスピナーにより塗布される
。従って凹凸のある基板上に塗布しても表面は均一で滑
らかな面となり、膜上の素子形成が可能となる。また塗
布後の焼成温度が低いため、TFT駆動回路部の配線に
低抵抗のアルミニウムの使用が可能となり、マイグレー
ションの問題も解決される。
【0017】また、下層の薄膜トランジスタ部上にこれ
ら絶縁膜を直接に形成するのではなく、その間に室温の
スパッタ法にて形成された、酸化珪素膜や窒化珪素膜を
設けることにより、OCDや有機膜に使用された溶剤等
からトランジスタを保護することができ、さらに後工程
で侵入してくる不純物をブロッキングすることができる
効果をえることができる。
【0018】
【実施例】図1に本発明の密着型イメージセンサの概略
断面図を示す。この図において、各部分の寸法は説明の
ため、実際とは異なって示されている。まず、結晶化ガ
ラス基板1上にアモルファスシリコン膜2を300〜3
000ÅプラズマCVD法にて成膜し、400〜500
℃の温度での熱結晶化処理またはレーザアニール処理に
より、この膜を結晶化させる。次に公知のフォトリソグ
ラフィー技術を用い島状にパターニングする。この上に
ゲイト絶縁膜3としてスパッタ法により酸化珪素膜を2
00Å形成する。
【0019】さらに燐を高濃度ドーピングしたアモルフ
ァスシリコン膜4を1000Å〜3000Å成膜したの
ち、ゲイト電極の様にパターニングした。次にこれらの
全面に硼素を5×1014〜3×1015atoms/
cm2 程度のドーズ量イオン注入し、P型のトランジ
スタの不純物領域を形成する。次にレジストなどのイオ
ン注入のマスクになるものでこのPMOSにしたい部分
を覆い、NMOSにしたい部分に燐を硼素の2倍から1
0倍のドーズ量イオン注入して不純物領域を形成する。
【0020】この後上記のように注入した不純物を60
0℃以上の温度で活性化し、さらに薄膜トランジスタの
特性を向上させるため水素化処理を施した。水素化処理
は真空槽中にプラズマで水素原子を作り、その中に薄膜
トランジスターを暴露させる方法、あるいは熱により水
素を拡散させる方法のいずれも効果が認められた。
【0021】次にこれら薄膜トランジスタを被って、絶
縁膜として酸化シリコンを5000Å〜1.5μm成膜
する。この絶縁膜5としては酸化シリコンやPSG膜や
BPSG膜などが適し、これらは例えば常圧CVD法、
減圧CVD法、スパッタ法、などを用いて成膜している
。また、スパッタ法や光CVD法で500〜2000Å
酸化シリコンを成膜し、その上に液体シリカを用いて絶
縁膜を積層してもよい。
【0022】次に所定のパターニング処理により、薄膜
トラジスタの電極部分のコンタクトのためのコンタクト
ホールをこの絶縁膜5にあけた後、電極材料としてアル
ミニウム11を使用して薄膜トランジスタの電極を形成
した。この時、所定の回路に従い、これら野電極は必要
な部分で接続される。
【0023】次に此の薄膜トランジスタ部上に層間絶縁
膜を形成する。まず、室温でのスパッタ法により、これ
ら全面に酸化珪素膜12を1000Å形成する。この後
、OCD(酸化珪素系被膜形成用塗布膜)のアルコール
溶液をスピナーにより、この上面に形成する。この塗布
後の被膜の厚みは溶液の粘度、スピナーの回転数、回転
時間により変化できる。本実施例では、粘度30CPで
1000回転5秒、3000回転15秒として、厚さを
1μmとした。
【0024】この塗布後、この基板を15分間静置し、
その上面をレベリングする。この後300℃60分熱処
理を行い酸化珪素膜13を完成する。
【0025】次にこの絶縁膜上に光電変換装置を形成す
る。この絶縁膜13上にシリコンあるいは酸化シリコン
等のドライエッチングガスに対しエッチング速度の十分
遅い金属6、例えばクロムをスパッタ法により1000
〜2000Å成膜した後にフォトリソグラフィープロセ
スにより形成する。
【0026】次に燐をドープしたN層アモルファス炭化
珪素、不純物をドープしないI層アモルファスシリコン
、ボロンをドープしたP層アモルファス炭化珪素を成膜
した半導体層7を形成する。膜厚は、要求される電気特
性例えばフォトダイオードのダイオードの特性が最適に
なるように決定すればよく、P,N層は各々100〜6
00Å、I層は3000Å〜1.2μmが適当である。
【0027】引続き透明導電膜であるITO8を700
〜2000Å成膜し、パターニングし、さらに先に成膜
したフォトダイオードをドライエッチングし、引続き光
導入用の窓20および、下層の薄膜トランジスタとの接
続の為の穴21を設けるために層間絶縁膜13及び12
をエッチングする。
【0028】次に、SOG(スピンオングラス)の様な
液体シリカをスピンオン法等により塗布し、フォトダイ
オード7の特性に影響が少ない温度例えば200〜30
0℃程度でアニールすることにより、絶縁膜9を形成す
る。この形成する膜厚は電極6と電極10の間の容量を
鑑みて決定すればよい。液体シリカの希釈割合やスピン
コートする際の回転数、時間などを条件出しすることに
より膜厚は300Å程度から1.6μm程度まで任意に
膜厚は変化させることが出来る。
【0029】また、この絶縁膜は液体シリカによる形成
法に限らず、スパッタ、プラズマCVD、光CVD、常
圧CVDなどの方法でSiO2 、Si3 N4 、S
iON、Ta2 O5 などの絶縁性の素材を成膜して
もよく、同様の効果が得られた。特に誘電率の大きいS
i3 N4 やTa2 O5 の場合、コンデンサー容
量を多く取れるので、センサー面積減少の効果は大きい
【0030】次に、前述の様にして形成された絶縁膜に
フォトリソグラフィーによりITO8と第2の薄膜電極
10および下層のトランジスタの不純物領域と電極10
とをコンタクトさせるためのコンタクトホールを形成す
る。その後、薄膜電極配線10としてアルミをスパッタ
法で成膜した後にフォトリソグラフィーによりパターニ
ングすることにより薄膜プロセスは終了する。この後、
基板を分断してイメージセンサを切出し、アルミ製のわ
くに設置する。この後50〜100μmの薄板ガラスを
接着剤で貼り付けてイメージセンサーは完成する。
【0031】例えば、本発明による層間絶縁膜として、
OCD溶液ではなく、有機樹脂膜を使用することができ
る。この有機樹脂膜としては、ポリイミド樹脂、ポリア
ミド樹脂等を使用できる。この有機樹脂を使用した場合
、OCDに比べて焼成温度を高くする必要が発生するが
、レベリング性能ならびに膜の緻密さは優れているとい
う特徴を持つ。
【0032】このようにして作製されたイメージセンサ
ーはショート、リーク等の不良が少なく、1基板当りの
センサー取り数が多い上に、生産歩留まりが高いため、
低コスト化に非常に有利である。
【0033】
【発明の効果】本発明により、従来素子部で約3.5m
m、基板で約4mmあった幅がそれぞれ約2.5mm、
約3mmに縮小が可能となり、密着型イメージセンサの
小型化、低コスト化が可能となる。
【0034】また、一枚の基板から取れるイメージセン
サーの取り数が〜25%増加し、イメージセンサーの製
造コストをやすくすると同時に素子部分の面積をへらす
ことができたので、製造歩留りが格段に向上した。
【0035】また、センサー1本当りの面積が小さくな
ったことにより、ゴミやパーティクルが原因のピンホー
ルが生じる割合が減り、歩留まりが高くなった。
【0036】さらに、光電変換装置部が凹凸状態ではな
いため、十分な画像読み取りを行なうことができる。加
えて、低抵抗な電極材料を使用できるので、配線抵抗を
少なくすることができ、より大面積化が可能となった。 さらに、低抵抗なため、金属材料の膜厚を薄くでき、よ
り低コスト化と凹凸段差を少なくすることができた。
【図面の簡単な説明】
【図1】本発明による密着型イメージセンサの断面構造
を示したものである。
【図2】従来の密着型イメージセンサの断面構造を示し
たものである。
【図3】従来の密着型イメージセンサのレイアウト及び
寸法を示したものである。
【符号の説明】
1  結晶性ガラス基板 2  結晶性シリコン活性層 3  ゲート酸化膜 4  ゲートシリコン電極 5  層間絶縁膜 6  遮光兼下部電極 7  アモルファスシリコン膜 8  透明電極 9  酸化膜 10  アルミニウム配線 11  下部TFTアルミニウム配線 12  酸化膜 13  OCD膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】  基板上に形成された密着型イメージセ
    ンサであって、薄膜トランジスタと光電変換装置部を有
    し、かつこれらが上面が平坦な層間絶縁膜を介して積層
    された構造を有することを特徴とする密着型イメージセ
    ンサ。
  2. 【請求項2】  請求項1に記載の層間絶縁膜として酸
    化珪素系被膜形成用塗布膜を用いることを特徴とする密
    着型イメージセンサ。
  3. 【請求項3】  請求項1に記載の層間絶縁膜として有
    機樹脂膜を用いることを特徴とする密着型イメージセン
    サ。
  4. 【請求項4】  薄膜トランジスタの電極材料として低
    融点、低抵抗の金属を使用したことを特徴とする請求項
    2記載の密着型イメージセンサ。
  5. 【請求項5】  薄膜トランジスタの電極材料として低
    融点、低抵抗の金属を使用したことを特徴とする請求項
    3記載の密着型イメージセンサ。
JP3111177A 1991-04-16 1991-04-16 密着型イメージセンサ Pending JPH04317373A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3111177A JPH04317373A (ja) 1991-04-16 1991-04-16 密着型イメージセンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3111177A JPH04317373A (ja) 1991-04-16 1991-04-16 密着型イメージセンサ

Publications (1)

Publication Number Publication Date
JPH04317373A true JPH04317373A (ja) 1992-11-09

Family

ID=14554445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3111177A Pending JPH04317373A (ja) 1991-04-16 1991-04-16 密着型イメージセンサ

Country Status (1)

Country Link
JP (1) JPH04317373A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034725A (en) * 1995-10-13 2000-03-07 U.S. Philips Corporation Semiconductor image sensor with an insulating barrier layer
JP2007300141A (ja) * 2007-08-08 2007-11-15 Semiconductor Energy Lab Co Ltd イメージセンサ
JP2007306011A (ja) * 2007-06-06 2007-11-22 Semiconductor Energy Lab Co Ltd 装置及び電気機器
JP2008270840A (ja) * 2008-07-29 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61287262A (ja) * 1985-06-14 1986-12-17 Seiko Epson Corp 固体撮像装置
JPS633454A (ja) * 1986-06-24 1988-01-08 Seiko Epson Corp 固体撮像装置及びその製造方法
JPS6319876A (ja) * 1986-07-11 1988-01-27 Fuji Xerox Co Ltd 薄膜トランジスタ装置
JPS63104478A (ja) * 1986-10-22 1988-05-09 Ricoh Co Ltd 薄膜トランジスタアレイ
JPH02188945A (ja) * 1989-01-17 1990-07-25 Fujitsu Ltd 半導体装置の製造方法
JPH02211428A (ja) * 1989-02-13 1990-08-22 Nec Corp 液晶表示装置用アクティブマトリクス基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61287262A (ja) * 1985-06-14 1986-12-17 Seiko Epson Corp 固体撮像装置
JPS633454A (ja) * 1986-06-24 1988-01-08 Seiko Epson Corp 固体撮像装置及びその製造方法
JPS6319876A (ja) * 1986-07-11 1988-01-27 Fuji Xerox Co Ltd 薄膜トランジスタ装置
JPS63104478A (ja) * 1986-10-22 1988-05-09 Ricoh Co Ltd 薄膜トランジスタアレイ
JPH02188945A (ja) * 1989-01-17 1990-07-25 Fujitsu Ltd 半導体装置の製造方法
JPH02211428A (ja) * 1989-02-13 1990-08-22 Nec Corp 液晶表示装置用アクティブマトリクス基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034725A (en) * 1995-10-13 2000-03-07 U.S. Philips Corporation Semiconductor image sensor with an insulating barrier layer
JP2007306011A (ja) * 2007-06-06 2007-11-22 Semiconductor Energy Lab Co Ltd 装置及び電気機器
JP2007300141A (ja) * 2007-08-08 2007-11-15 Semiconductor Energy Lab Co Ltd イメージセンサ
JP2008270840A (ja) * 2008-07-29 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
US5705413A (en) Method of manufacturing an electronic device using thermally stable mask
US5567550A (en) Method of making a mask for making integrated circuits
CN100448017C (zh) 有机发光显示装置及其制造方法
EP0915503B1 (en) Semiconductor device for use in a light valve device, and process for manufacturing the same
JP4372993B2 (ja) アクティブマトリックス液晶表示装置の製造方法
JPS63308386A (ja) 半導体装置とその製造方法
JP2005536881A (ja) 薄膜回路素子を有する電子デバイスの製造
JP2751237B2 (ja) 集積回路装置及び集積回路装置の製造方法
TW448577B (en) Image sensor structure and the manufacturing method thereof
JPH04317373A (ja) 密着型イメージセンサ
JP3059514B2 (ja) 光電変換装置ならびにイメージセンサおよびそれらの作製方法
US6787754B2 (en) Solid-state image pickup device having improved flatness and method for fabricating the same
JP3075620B2 (ja) 半導体装置の製造方法
JPH04262576A (ja) 半導体装置とその製造方法
JP3410411B2 (ja) イメージセンサ及びその作製方法
JPH07112052B2 (ja) 光電変換装置の製造方法
JP2861989B2 (ja) 薄膜トランジスタ及びその製造方法
JP3404025B2 (ja) イメージセンサー
JPH06177351A (ja) 半導体装置の製造方法
JP3247119B2 (ja) イメージセンサー
KR100249222B1 (ko) 액정표시장치및그제조방법
JPH06260626A (ja) 画像読み取り装置
JPH02238666A (ja) 固体撮像装置
JP3403986B2 (ja) イメージセンサ及びその作製方法
JPH0846210A (ja) 半導体装置