JP3404025B2 - イメージセンサー - Google Patents
イメージセンサーInfo
- Publication number
- JP3404025B2 JP3404025B2 JP2001107761A JP2001107761A JP3404025B2 JP 3404025 B2 JP3404025 B2 JP 3404025B2 JP 2001107761 A JP2001107761 A JP 2001107761A JP 2001107761 A JP2001107761 A JP 2001107761A JP 3404025 B2 JP3404025 B2 JP 3404025B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- electrode
- interlayer insulating
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明が属する技術分野】本発明は、ファクシミリ、イ
メージスキャナ、ディジタル複写機等に適用可能なイメ
ージセンサーに関するものである。また、それらを形成
する薄膜トランジスタ及びその作製方法に関する。
メージスキャナ、ディジタル複写機等に適用可能なイメ
ージセンサーに関するものである。また、それらを形成
する薄膜トランジスタ及びその作製方法に関する。
【０００２】
【従来の技術】近年、ファクシミリの普及に合わせて、
より小型化、軽量化、低価格化が求められている。ファ
クシミリ等に用いられているイメージセンサーは大別し
て非密着型、密着型、完全密着型の３種類がある。現状
ではＣＣＤを用いた非密着型は原稿を縮小レンズ系を通
してＣＣＤに投影しているため、小型化、軽量化に関し
ては他の２方式に比べ不利であるが、現在確立されてい
るシリコンウェハーを用いたＬＳＩプロセスで生産でき
ることやＣＣＤチップが小型で済むこともあって価格面
で有利である。
より小型化、軽量化、低価格化が求められている。ファ
クシミリ等に用いられているイメージセンサーは大別し
て非密着型、密着型、完全密着型の３種類がある。現状
ではＣＣＤを用いた非密着型は原稿を縮小レンズ系を通
してＣＣＤに投影しているため、小型化、軽量化に関し
ては他の２方式に比べ不利であるが、現在確立されてい
るシリコンウェハーを用いたＬＳＩプロセスで生産でき
ることやＣＣＤチップが小型で済むこともあって価格面
で有利である。
【０００３】密着型、完全密着型は小型化、軽量化にお
いて非密着型に比べ有利である一方でその作製プロセス
や実装、組立の困難さのため生産コストが高く、またセ
ルフォックレンズアレイや薄板ガラスなどの高価格の部
品を用いていることがこの２方式のイメージセンサーの
低価格化を阻む大きな要因になっている。
いて非密着型に比べ有利である一方でその作製プロセス
や実装、組立の困難さのため生産コストが高く、またセ
ルフォックレンズアレイや薄板ガラスなどの高価格の部
品を用いていることがこの２方式のイメージセンサーの
低価格化を阻む大きな要因になっている。
【０００４】ファクシミリ用の密着型のイメージセンサ
ーはＭＯＳＬＳＩチップを多数実装するマルチチップ型
と、アモルファスシリコン薄膜などを光センサー部に用
い透明基板上に形成した薄膜型が主である。これらはい
ずれもセルフォックレンズアレイを用いている。マルチ
チップ型は歩留まりも高く、安定供給が可能とされてい
る。一方で薄膜型は歩留まりが悪いため生産コストが高
い。
ーはＭＯＳＬＳＩチップを多数実装するマルチチップ型
と、アモルファスシリコン薄膜などを光センサー部に用
い透明基板上に形成した薄膜型が主である。これらはい
ずれもセルフォックレンズアレイを用いている。マルチ
チップ型は歩留まりも高く、安定供給が可能とされてい
る。一方で薄膜型は歩留まりが悪いため生産コストが高
い。
【０００５】薄膜素子を用いる完全密着型イメージセン
サーは縮小レンズ系やセルフォックレンズアレイ等を用
いないため特に小型化、軽量化の面で最も有利であり、
これを低価格で供給することが望まれていた。完全密着
型イメージセンサーの低価格化を阻む大きな要因のひと
つとして、薄膜素子部分の生産歩留まりが低いことがあ
る。また、さきに述べたように密着型イメージセンサー
においてもその光電変換素子部分が薄膜素子である場合
には同様の問題を抱えている。
サーは縮小レンズ系やセルフォックレンズアレイ等を用
いないため特に小型化、軽量化の面で最も有利であり、
これを低価格で供給することが望まれていた。完全密着
型イメージセンサーの低価格化を阻む大きな要因のひと
つとして、薄膜素子部分の生産歩留まりが低いことがあ
る。また、さきに述べたように密着型イメージセンサー
においてもその光電変換素子部分が薄膜素子である場合
には同様の問題を抱えている。
【０００６】イメージセンサーの光電変換素子はフォト
コンダクター型とフォトダイオード型が知られている。
一般にフォトコンダクター型は比較的大きな電流を流す
ことが出来るため、ノイズに強いという特徴を持ってい
る反面、光応答性が悪くファクシミリの高速化の要求に
対し不利である。一方、フォトダイオード型は流れる電
流は小さいものの光に対する応答は高速であり、今後主
流になると思われる。
コンダクター型とフォトダイオード型が知られている。
一般にフォトコンダクター型は比較的大きな電流を流す
ことが出来るため、ノイズに強いという特徴を持ってい
る反面、光応答性が悪くファクシミリの高速化の要求に
対し不利である。一方、フォトダイオード型は流れる電
流は小さいものの光に対する応答は高速であり、今後主
流になると思われる。
【０００７】
【発明が解決しようとする課題】フォトダイオード型は
流れる電流が小さいため、正極側の電極と負極側の電極
がフォトダイオードを介して積層されている構造によっ
て必然的に形成されるコンデンサーに蓄えられている電
荷を放電するという電荷蓄積型という画像読み取り方式
を採用するのが一般的である。しかしながら、このコン
デンサーの容量の値は〜１０ｐＦが最適値であるという
要求からコンデンサー部分の面積を多くとる必要があ
る。
流れる電流が小さいため、正極側の電極と負極側の電極
がフォトダイオードを介して積層されている構造によっ
て必然的に形成されるコンデンサーに蓄えられている電
荷を放電するという電荷蓄積型という画像読み取り方式
を採用するのが一般的である。しかしながら、このコン
デンサーの容量の値は〜１０ｐＦが最適値であるという
要求からコンデンサー部分の面積を多くとる必要があ
る。
【０００８】通常はイメージセンサは読み取り幅方向に
センサ部分がならんでいるため、このコンデンサー部分
の面積を大きくとるために、このコンデンサー部分の長
さが０．５〜２mmと大きくなるため、所定の寸法から取
れるイメージセンサの数が少なくなり、イメージセンサ
ーの低価格化と小型化及び光電変換素子のドット間隔の
精細化という２つの要求を満足することは難かしかっ
た。
センサ部分がならんでいるため、このコンデンサー部分
の面積を大きくとるために、このコンデンサー部分の長
さが０．５〜２mmと大きくなるため、所定の寸法から取
れるイメージセンサの数が少なくなり、イメージセンサ
ーの低価格化と小型化及び光電変換素子のドット間隔の
精細化という２つの要求を満足することは難かしかっ
た。
【０００９】
【課題を解決するための手段】本発明は前述の問題点を
解決することにより、薄膜を用いた密着型、完全密着型
のイメージセンサーの生産コストを低減し、小型化を実
現することを目的とするものである。
解決することにより、薄膜を用いた密着型、完全密着型
のイメージセンサーの生産コストを低減し、小型化を実
現することを目的とするものである。
【００１０】本発明は絶縁基板上に第１の薄膜電極と、
薄膜半導体と、第２の薄膜電極とから構成される光電変
換素子を有するイメージセンサーであって、前記光電変
換素子を構成する第１の薄膜電極と第２の薄膜電極の各
々の延長部分間に、絶縁膜が形成されることにより、前
記光電変換素子と並列にコンデンサーが設けられている
ことを特徴とするイメージセンサーであります。
薄膜半導体と、第２の薄膜電極とから構成される光電変
換素子を有するイメージセンサーであって、前記光電変
換素子を構成する第１の薄膜電極と第２の薄膜電極の各
々の延長部分間に、絶縁膜が形成されることにより、前
記光電変換素子と並列にコンデンサーが設けられている
ことを特徴とするイメージセンサーであります。
【００１１】また、この絶縁膜は同時に、前記第１の薄
膜電極と第２の薄膜電極の各々の延長部分間の絶縁膜は
前記光電変換素子部分の薄膜半導体と第１の薄膜電極あ
るいは第２の薄膜電極との間に延在していることを特徴
とするイメージセンサーであります。
膜電極と第２の薄膜電極の各々の延長部分間の絶縁膜は
前記光電変換素子部分の薄膜半導体と第１の薄膜電極あ
るいは第２の薄膜電極との間に延在していることを特徴
とするイメージセンサーであります。
【００１２】図７に本発明のイメージセンサの概略断面
図を示します。透光性の基板１００の上に第１の薄膜電
極２が形成されており、この電極は原稿２００に照射す
る読み取り光を透過させる窓９があけられている。この
電極２上に光電変換機能を持つ薄膜半導体３を積層し、
原稿２００からの反射光が入ってくる部分に透光性の電
極４が形成されている。
図を示します。透光性の基板１００の上に第１の薄膜電
極２が形成されており、この電極は原稿２００に照射す
る読み取り光を透過させる窓９があけられている。この
電極２上に光電変換機能を持つ薄膜半導体３を積層し、
原稿２００からの反射光が入ってくる部分に透光性の電
極４が形成されている。
【００１３】今、この上面に絶縁膜５、例えば酸化珪素
膜が形成されており、その上に第２の薄膜電極１が形成
されており、これらは薄膜半導体３の端部付近でコンデ
ンサー１０を構成している。この部分は誘電率の高い絶
縁膜を挟んだ高容量のコンデンサーとなっている。ま
た、この図の場合、絶縁膜５が薄膜半導体３の上面をお
おっており、このため、薄膜半導体の作製時に発生する
ピンホール等による第１の薄膜電極２と第２の薄膜電極
１間のショートを防止する働きを同時に有している。
膜が形成されており、その上に第２の薄膜電極１が形成
されており、これらは薄膜半導体３の端部付近でコンデ
ンサー１０を構成している。この部分は誘電率の高い絶
縁膜を挟んだ高容量のコンデンサーとなっている。ま
た、この図の場合、絶縁膜５が薄膜半導体３の上面をお
おっており、このため、薄膜半導体の作製時に発生する
ピンホール等による第１の薄膜電極２と第２の薄膜電極
１間のショートを防止する働きを同時に有している。
【００１４】このように、高容量のコンデンサーをセン
サー構造の中に少ない面積で組み込むことができたの
で、イメージセンサーの原稿送り方向に対する長さ２０
を〜２５％程度、縮小でき、基板１枚当りのイメージセ
ンサーの取り数が逆に２５％増え、さらに面積縮小の効
果により生産歩留まりが向上したため生産コストが著し
く下がった。
サー構造の中に少ない面積で組み込むことができたの
で、イメージセンサーの原稿送り方向に対する長さ２０
を〜２５％程度、縮小でき、基板１枚当りのイメージセ
ンサーの取り数が逆に２５％増え、さらに面積縮小の効
果により生産歩留まりが向上したため生産コストが著し
く下がった。
【００１５】本発明で使用可能な絶縁膜としては、誘電
率の高い材料であればしようは可能であり、さらに、透
光性に優れたものであれば、透光性電極４上にも形成で
き、透光性電極４の保護膜機能を持つと同時に、原稿よ
りの反射光のうち、対応していない部分からの反射光を
カットし、高読み取り分解能を達成できる特徴がある。
率の高い材料であればしようは可能であり、さらに、透
光性に優れたものであれば、透光性電極４上にも形成で
き、透光性電極４の保護膜機能を持つと同時に、原稿よ
りの反射光のうち、対応していない部分からの反射光を
カットし、高読み取り分解能を達成できる特徴がある。
【００１６】
【実施例】『実施例１』図１〜７はファクシミリ等に用
いる完全密着型イメージセンサーの光電変換素子部をガ
ラスや石英等の透明基板１００上に作製する際の工程を
示した縦断面図である。
いる完全密着型イメージセンサーの光電変換素子部をガ
ラスや石英等の透明基板１００上に作製する際の工程を
示した縦断面図である。
【００１７】図１はシリコンあるいは酸化シリコン等の
ドライエッチングガスに対しエッチング速度の十分遅い
金属２、例えばクロムをスパッタ法により１００〜２０
０ｎｍ成膜した後にフォトリソグラフィープロセスによ
り、遮光層を兼ねた電極２をパターニングした工程であ
る。この電極にはセンサー１ビットに１個ずつ対応した
光導入窓が設けられている。
ドライエッチングガスに対しエッチング速度の十分遅い
金属２、例えばクロムをスパッタ法により１００〜２０
０ｎｍ成膜した後にフォトリソグラフィープロセスによ
り、遮光層を兼ねた電極２をパターニングした工程であ
る。この電極にはセンサー１ビットに１個ずつ対応した
光導入窓が設けられている。
【００１８】次にフォトダイオード３を形成した（図
２）。これは燐をドープしたＮ層アモルファス炭化珪
素、不純物をドープしないＩ層アモルファスシリコン、
ボロンをドープしたＰ層アモルファス炭化珪素を成膜し
たものである。膜厚は、要求される電気特性例えば第１
の薄膜電極２と第２の薄膜電極１の間の容量やフォトダ
イオードのダイオードの特性が最適になるように決定す
ればよく、Ｐ，Ｎ層は各々１０〜６０ｎｍ、Ｉ層は３０
０ｎｍ〜１．２μｍが適当である。
２）。これは燐をドープしたＮ層アモルファス炭化珪
素、不純物をドープしないＩ層アモルファスシリコン、
ボロンをドープしたＰ層アモルファス炭化珪素を成膜し
たものである。膜厚は、要求される電気特性例えば第１
の薄膜電極２と第２の薄膜電極１の間の容量やフォトダ
イオードのダイオードの特性が最適になるように決定す
ればよく、Ｐ，Ｎ層は各々１０〜６０ｎｍ、Ｉ層は３０
０ｎｍ〜１．２μｍが適当である。
【００１９】引続き透明導電膜であるＩＴＯ４を７０〜
２００ｎｍ成膜し、パターニングし、さらに先に成膜し
たフォトダイオードをドライエッチングした（図３）。
２００ｎｍ成膜し、パターニングし、さらに先に成膜し
たフォトダイオードをドライエッチングした（図３）。
【００２０】次に、図４の様に例えばＳＯＧ（スピンオ
ングラス）の様に液体シリカをスピンオン法等により塗
布し、フォトダイオード３の特性に影響が少ない温度例
えば２００〜３００℃程度でアニールすることにより、
絶縁膜５を形成する。この形成する膜厚は電極１と電極
２の間の容量を鑑みて決定すればよい。液体シリカの希
釈割合やスピンコートする際の回転数、時間などを条件
出しすることにより膜厚は３０ｎｍ程度から１．６μｍ
程度まで任意に膜厚は変化させることが出来る。
ングラス）の様に液体シリカをスピンオン法等により塗
布し、フォトダイオード３の特性に影響が少ない温度例
えば２００〜３００℃程度でアニールすることにより、
絶縁膜５を形成する。この形成する膜厚は電極１と電極
２の間の容量を鑑みて決定すればよい。液体シリカの希
釈割合やスピンコートする際の回転数、時間などを条件
出しすることにより膜厚は３０ｎｍ程度から１．６μｍ
程度まで任意に膜厚は変化させることが出来る。
【００２１】また、この絶縁膜は液体シリカによる形成
法に限らず、スパッタ、プラズマＣＶＤ、光ＣＶＤ、常
圧ＣＶＤなどの方法でＳｉＯ2 、Ｓｉ3 Ｎ4 、ＳｉＯ
Ｎ、Ｔａ2 Ｏ5 などの絶縁性の素材を成膜してもよく、
同様の効果が得られた。特に誘電率の大きいＳｉ3 Ｎ4
やＴａ2 Ｏ5 の場合、コンデンサー容量を多く取れるの
で、センサー面積減少の効果は大きい。
法に限らず、スパッタ、プラズマＣＶＤ、光ＣＶＤ、常
圧ＣＶＤなどの方法でＳｉＯ2 、Ｓｉ3 Ｎ4 、ＳｉＯ
Ｎ、Ｔａ2 Ｏ5 などの絶縁性の素材を成膜してもよく、
同様の効果が得られた。特に誘電率の大きいＳｉ3 Ｎ4
やＴａ2 Ｏ5 の場合、コンデンサー容量を多く取れるの
で、センサー面積減少の効果は大きい。
【００２２】次に、図５は前述の様にして形成された絶
縁膜にフォトリソグラフィーによりＩＴＯ４と第２の薄
膜電極１をコンタクトさせるためのコンタクトホールを
形成する工程をしめす。さらに図６に示すように第２の
薄膜電極配線１としてアルミをスパッタ法で成膜した後
にフォトリソグラフィーによりパターニングすることに
より薄膜プロセスは終了する。
縁膜にフォトリソグラフィーによりＩＴＯ４と第２の薄
膜電極１をコンタクトさせるためのコンタクトホールを
形成する工程をしめす。さらに図６に示すように第２の
薄膜電極配線１としてアルミをスパッタ法で成膜した後
にフォトリソグラフィーによりパターニングすることに
より薄膜プロセスは終了する。
【００２３】この後５０〜１００μｍの薄板ガラス８を
接着剤７で貼り付けてイメージセンサーは完成する。図
７の様に薄板ガラスを貼り付ける前にポリイミドなどに
よる保護膜６を形成してもよい。
接着剤７で貼り付けてイメージセンサーは完成する。図
７の様に薄板ガラスを貼り付ける前にポリイミドなどに
よる保護膜６を形成してもよい。
【００２４】例えば、本発明による薄膜電極間に形成さ
れた絶縁体の比誘電率４の酸化シリコン膜の膜厚を１０
０ｎｍにした場合の容量部分を用いると、誘電率９．４
のセンサーフォトダイオードをそのまま容量として用い
た場合に比べ、容量部分の面積は約１／３に出来るがセ
ンサー幅を短くしすぎるとプラテンローラーで原稿を押
さえつけたときに強度的な問題が発生する恐れがあるた
め、容量部分の面積の減少を〜１mm（〜２５％）に抑え
た。しかし密着型の場合は原稿やプラテンローラーが直
接センサーに接触しないためもっと細くすることができ
る。
れた絶縁体の比誘電率４の酸化シリコン膜の膜厚を１０
０ｎｍにした場合の容量部分を用いると、誘電率９．４
のセンサーフォトダイオードをそのまま容量として用い
た場合に比べ、容量部分の面積は約１／３に出来るがセ
ンサー幅を短くしすぎるとプラテンローラーで原稿を押
さえつけたときに強度的な問題が発生する恐れがあるた
め、容量部分の面積の減少を〜１mm（〜２５％）に抑え
た。しかし密着型の場合は原稿やプラテンローラーが直
接センサーに接触しないためもっと細くすることができ
る。
【００２５】このようにして作製されたイメージセンサ
ーはショート、リーク等の不良が少なく、１基板当りの
センサー取り数が多い上に、生産歩留まりが高いため、
低コスト化に非常に有利である。また、光電変換素子の
光導入窓上にも、この酸化珪素膜を設けたために、周辺
からの回り込み光を除去する作用があり、ノイズの少な
い高読み取り分解能も同時に実現できた。
ーはショート、リーク等の不良が少なく、１基板当りの
センサー取り数が多い上に、生産歩留まりが高いため、
低コスト化に非常に有利である。また、光電変換素子の
光導入窓上にも、この酸化珪素膜を設けたために、周辺
からの回り込み光を除去する作用があり、ノイズの少な
い高読み取り分解能も同時に実現できた。
【００２６】『実施例２』図８〜１８は『実施例１』と
同様のイメージセンサーの基板に搭載される相補型薄膜
トランジスターの作製プロセスとそれに引き続いて作製
される光電変換素子部の作製プロセスを示した縦断面図
である。
同様のイメージセンサーの基板に搭載される相補型薄膜
トランジスターの作製プロセスとそれに引き続いて作製
される光電変換素子部の作製プロセスを示した縦断面図
である。
【００２７】図８は透明基板上にアモルファスシリコン
１０１を３０〜３００ｎｍ成膜し再結晶化させた膜をフ
ォトリソグラフィーを用い島状にパターニングした状態
を示す。
１０１を３０〜３００ｎｍ成膜し再結晶化させた膜をフ
ォトリソグラフィーを用い島状にパターニングした状態
を示す。
【００２８】さらにゲート酸化シリコン膜１０２を５０
〜２００ｎｍ成膜し、引続き燐を高濃度ドーピングした
アモルファスシリコン１０３を１００〜３００ｎｍ成膜
したのち、図９の様にパターニングした。
〜２００ｎｍ成膜し、引続き燐を高濃度ドーピングした
アモルファスシリコン１０３を１００〜３００ｎｍ成膜
したのち、図９の様にパターニングした。
【００２９】図１０は全面に硼素を５×１０14〜３×１
０15atoms/cm2 程度のドーズ量イオン注入した工程であ
る。図１１はレジスト１０４などのイオン注入のマスク
になるものでＰＭＯＳにしたい部分を覆い、ＮＭＯＳに
したい部分に燐を硼素の２倍から１０倍のドーズ量イオ
ン注入した工程を示している。この後上記のように注入
した不純物を６００℃以上の温度で活性化し、さらに薄
膜トランジスタの特性を向上させるため水素化処理を施
した。水素化処理は真空槽中にプラズマで水素原子を作
り、その中に薄膜トランジスターを暴露させる方法、あ
るいは熱により水素を拡散させる方法のいずれも効果が
認められた。
０15atoms/cm2 程度のドーズ量イオン注入した工程であ
る。図１１はレジスト１０４などのイオン注入のマスク
になるものでＰＭＯＳにしたい部分を覆い、ＮＭＯＳに
したい部分に燐を硼素の２倍から１０倍のドーズ量イオ
ン注入した工程を示している。この後上記のように注入
した不純物を６００℃以上の温度で活性化し、さらに薄
膜トランジスタの特性を向上させるため水素化処理を施
した。水素化処理は真空槽中にプラズマで水素原子を作
り、その中に薄膜トランジスターを暴露させる方法、あ
るいは熱により水素を拡散させる方法のいずれも効果が
認められた。
【００３０】図１２は層間絶縁膜１０５として酸化シリ
コンを５００ｎｍ〜１．５μｍ成膜した工程を示す。層
間絶縁膜１０５としては酸化シリコンやＰＳＧ膜やＢＰ
ＳＧ膜などが適し、これらは例えば常圧ＣＶＤ法、減圧
ＣＶＤ法、スパッタ法、などを用いて成膜している。ま
た、スパッタ法や光ＣＶＤ法で５０〜２００ｎｍの酸化
シリコンを成膜し、その上に『実施例１』の様な方法で
液体シリカを用いて絶縁膜を積層してもよい。
コンを５００ｎｍ〜１．５μｍ成膜した工程を示す。層
間絶縁膜１０５としては酸化シリコンやＰＳＧ膜やＢＰ
ＳＧ膜などが適し、これらは例えば常圧ＣＶＤ法、減圧
ＣＶＤ法、スパッタ法、などを用いて成膜している。ま
た、スパッタ法や光ＣＶＤ法で５０〜２００ｎｍの酸化
シリコンを成膜し、その上に『実施例１』の様な方法で
液体シリカを用いて絶縁膜を積層してもよい。
【００３１】次に『実施例１』と同様にフォトダイオー
ド３を作製した工程を図１３〜図１５に示し、この工程
での処理プロセスは実施例１と同様であった。
ド３を作製した工程を図１３〜図１５に示し、この工程
での処理プロセスは実施例１と同様であった。
【００３２】図１６は薄膜トランジスタと第２の薄膜電
極を接触させるためのコンタクトホールを形成する工程
である。このときＩＴＯ４と第２の薄膜電極、および第
２の薄膜電極とトランジスタの不純物領域とを接触させ
るためのコンタクトホールが同時に形成されるようにマ
スクを設計してあるため、本発明の絶縁膜を形成したこ
とによるフォトマスク数の増加はない。
極を接触させるためのコンタクトホールを形成する工程
である。このときＩＴＯ４と第２の薄膜電極、および第
２の薄膜電極とトランジスタの不純物領域とを接触させ
るためのコンタクトホールが同時に形成されるようにマ
スクを設計してあるため、本発明の絶縁膜を形成したこ
とによるフォトマスク数の増加はない。
【００３３】図１７は配線金属を成膜し、パターニング
した工程を示し、図１８は保護膜６を形成したのちに薄
板ガラス８を貼り付けてイメージセンサーが完成した図
である。このようにして作製されたイメージセンサーは
生産歩留まりが高いうえに駆動回路がすでに基板上に構
成されているためにコストが極めて安く作製された。
した工程を示し、図１８は保護膜６を形成したのちに薄
板ガラス８を貼り付けてイメージセンサーが完成した図
である。このようにして作製されたイメージセンサーは
生産歩留まりが高いうえに駆動回路がすでに基板上に構
成されているためにコストが極めて安く作製された。
【００３４】
【発明の効果】光電変換素子を構成する第１の薄膜電極
と第２の薄膜電極の間に絶縁膜をはさんだ構造のコンデ
ンサーを形成することによってセンサーの長さが〜２５
％小さくなり、一枚の基板から取れるイメージセンサー
の取り数が〜２５％増加し、イメージセンサーの製造コ
ストをやすくすると同時に素子部分の面積をへらすこと
ができたので、製造歩留りが格段に向上した。
と第２の薄膜電極の間に絶縁膜をはさんだ構造のコンデ
ンサーを形成することによってセンサーの長さが〜２５
％小さくなり、一枚の基板から取れるイメージセンサー
の取り数が〜２５％増加し、イメージセンサーの製造コ
ストをやすくすると同時に素子部分の面積をへらすこと
ができたので、製造歩留りが格段に向上した。
【００３５】また、センサー１本当りの面積が小さくな
ったことにより、ゴミやパーティクルが原因のピンホー
ルが生じる割合が減り、歩留まりが高くなった。さら
に、絶縁体が薄膜配線と光電変換層の間に形成されるこ
とにより光電変換層に生じたピンホールが劇的に減少す
るという副次的な効果が認められた。
ったことにより、ゴミやパーティクルが原因のピンホー
ルが生じる割合が減り、歩留まりが高くなった。さら
に、絶縁体が薄膜配線と光電変換層の間に形成されるこ
とにより光電変換層に生じたピンホールが劇的に減少す
るという副次的な効果が認められた。
【図１】 本発明のある実施形態による構造を有するイ
メージセンサーの作製工程と構造を示す平面図と縦断面
図である。
メージセンサーの作製工程と構造を示す平面図と縦断面
図である。
【図２】 本発明のある実施形態による構造を有するイ
メージセンサーの作製工程と構造を示す平面図と縦断面
図である。
メージセンサーの作製工程と構造を示す平面図と縦断面
図である。
【図３】 本発明のある実施形態による構造を有するイ
メージセンサーの作製工程と構造を示す平面図と縦断面
図である。
メージセンサーの作製工程と構造を示す平面図と縦断面
図である。
【図４】 本発明のある実施形態による構造を有するイ
メージセンサーの作製工程と構造を示す平面図と縦断面
図である。
メージセンサーの作製工程と構造を示す平面図と縦断面
図である。
【図５】 本発明のある実施形態による構造を有するイ
メージセンサーの作製工程と構造を示す平面図と縦断面
図である。
メージセンサーの作製工程と構造を示す平面図と縦断面
図である。
【図６】 本発明のある実施形態による構造を有するイ
メージセンサーの作製工程と構造を示す平面図と縦断面
図である。
メージセンサーの作製工程と構造を示す平面図と縦断面
図である。
【図７】 本発明のある実施形態による構造を有するイ
メージセンサーの作製工程と構造を示す平面図と縦断面
図である。
メージセンサーの作製工程と構造を示す平面図と縦断面
図である。
【図８】 本発明の他の実施形態の作製工程と構造を示
す縦断面図である。
す縦断面図である。
【図９】 本発明の他の実施形態の作製工程と構造を示
す縦断面図である。
す縦断面図である。
【図１０】 本発明の他の実施形態の作製工程と構造を
示す縦断面図である。
示す縦断面図である。
【図１１】 本発明の他の実施形態の作製工程と構造を
示す縦断面図である。
示す縦断面図である。
【図１２】 本発明の他の実施形態の作製工程と構造を
示す縦断面図である。
示す縦断面図である。
【図１３】 本発明の他の実施形態の作製工程と構造を
示す縦断面図である。
示す縦断面図である。
【図１４】 本発明の他の実施形態の作製工程と構造を
示す縦断面図である。
示す縦断面図である。
【図１５】 本発明の他の実施形態の作製工程と構造を
示す縦断面図である。
示す縦断面図である。
【図１６】 本発明の他の実施形態の作製工程と構造を
示す縦断面図である。
示す縦断面図である。
【図１７】 本発明の他の実施形態の作製工程と構造を
示す縦断面図である。
示す縦断面図である。
【図１８】 本発明の他の実施形態の作製工程と構造を
示す縦断面図である。
示す縦断面図である。
１・・・第２の薄膜電極
２・・・第１の薄膜電極
３・・・薄膜半導体層
４・・・透光性導電膜
５・・・絶縁膜
６・・・保護膜
７・・・接着剤
８・・・薄板ガラス
１００・・・透明基板
１０１・・・アモルファスシリコン
１０２・・・ゲート酸化シリコン
１０３・・・ゲートシリコン
１０４・・・レジスト
１０５・・・層間絶縁膜
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/786
H01L 21/316
H01L 27/146
Claims (3)
- 【請求項１】 半導体膜、ゲート絶縁膜及びゲート電極
の上方に層間絶縁膜が設けられ、該層間絶縁膜に設けら
れたコンタクトホールを介して前記半導体膜に金属配線
が電気的に接続された薄膜トランジスタと、 前記層間絶縁膜上に設けられた電極、該電極上のフォト
ダイオード及び該フォトダイオード上のＩＴＯ膜を有
し、該ＩＴＯ膜上で前記金属配線と電気的に接続された
光電変換素子と、 前記層間絶縁膜上に設けられ、前記電極及び前記金属配
線の間に設けられた絶縁膜を有するコンデンサーと、 前記薄膜トランジスタ及び前記光電変換素子を覆うよう
にポリイミドで形成された保護膜と、 前記保護膜上に貼り付けられた薄板ガラスと、 を有し、 前記層間絶縁膜は、液体シリカを用いて形成された酸化
シリコン膜を含むことを特徴とするイメージセンサー。 - 【請求項２】 半導体膜、ゲート絶縁膜及びゲート電極
の上方に層間絶縁膜が設けられ、該層間絶縁膜に設けら
れたコンタクトホールを介して前記半導体膜に金属配線
が電気的に接続された薄膜トランジスタと、 前記層間絶縁膜上に設けられた電極、該電極上のフォト
ダイオード及び該フォトダイオード上のＩＴＯ膜を有
し、該ＩＴＯ膜上で前記金属配線と電気的に接続された
光電変換素子と、 前記層間絶縁膜上に設けられ、前記電極及び前記金属配
線の間に設けられた絶縁膜を有するコンデンサーと、 前記薄膜トランジスタ及び前記光電変換素子を覆うよう
にポリイミドで形成された保護膜と、 前記保護膜上に貼り付けられた薄板ガラスと、 を有し、 前記層間絶縁膜は、スパッタ法もしくはＣＶＤ法で形成
された酸化シリコン膜上に液体シリカを用いて形成され
た酸化シリコン膜を有し、 前記絶縁膜は液体シリカを用いて形成された酸化シリコ
ン膜を有 することを特徴とするイメージセンサー。 - 【請求項３】 請求項１または請求項２に記載のイメー
ジセンサーを用いたファクシミリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001107761A JP3404025B2 (ja) | 2001-04-05 | 2001-04-05 | イメージセンサー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001107761A JP3404025B2 (ja) | 2001-04-05 | 2001-04-05 | イメージセンサー |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08777491A Division JP3247119B2 (ja) | 1991-03-27 | 1991-03-27 | イメージセンサー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002033486A JP2002033486A (ja) | 2002-01-31 |
| JP3404025B2 true JP3404025B2 (ja) | 2003-05-06 |
Family
ID=18960027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001107761A Expired - Fee Related JP3404025B2 (ja) | 2001-04-05 | 2001-04-05 | イメージセンサー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3404025B2 (ja) |
-
2001
- 2001-04-05 JP JP2001107761A patent/JP3404025B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002033486A (ja) | 2002-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3607305B2 (ja) | 大領域能動マトリックス配列を製造する方法 | |
| US9128341B2 (en) | Visible sensing transistor, display panel and manufacturing method thereof | |
| JPH1056180A (ja) | 半導体装置及びその製造方法 | |
| JPH06326293A (ja) | 光検出装置 | |
| JPH0783098B2 (ja) | 光イメ−ジ検出器の製造方法及びこの製造方法により製造される２次元マトリクス検出器 | |
| JP3059514B2 (ja) | 光電変換装置ならびにイメージセンサおよびそれらの作製方法 | |
| JP3404025B2 (ja) | イメージセンサー | |
| JP3247119B2 (ja) | イメージセンサー | |
| US5731600A (en) | Image sensor device on insulating surface | |
| JP3410411B2 (ja) | イメージセンサ及びその作製方法 | |
| JP3207448B2 (ja) | 画像読み取り装置 | |
| US6617561B1 (en) | Low noise and high yield data line structure for imager | |
| JP3123722B2 (ja) | 薄膜半導体トランジスターの製造方法及び薄膜トランジスター | |
| JPH02143573A (ja) | 光電変換装置 | |
| JPH04317373A (ja) | 密着型イメージセンサ | |
| JPH0732245B2 (ja) | フオトセンサの製造方法 | |
| JP3403986B2 (ja) | イメージセンサ及びその作製方法 | |
| JP2000208750A (ja) | 光電変換装置とその製造方法 | |
| JPH0732244B2 (ja) | フオトセンサ | |
| JPH05304285A (ja) | 密着型イメージセンサー | |
| JPS59202777A (ja) | 固体撮像装置とその製造方法 | |
| JP2000200897A (ja) | 半導体装置およびその作製方法 | |
| JP2000114534A (ja) | 光電変換装置 | |
| JP2000188403A (ja) | 半導体装置の作製方法 | |
| JPH01184953A (ja) | 混成集積化光センサ用光電変換素子アレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |