JP2015144300A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2015144300A
JP2015144300A JP2015043141A JP2015043141A JP2015144300A JP 2015144300 A JP2015144300 A JP 2015144300A JP 2015043141 A JP2015043141 A JP 2015043141A JP 2015043141 A JP2015043141 A JP 2015043141A JP 2015144300 A JP2015144300 A JP 2015144300A
Authority
JP
Japan
Prior art keywords
film
substrate
tft
semiconductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015043141A
Other languages
English (en)
Other versions
JP6242831B2 (ja
Inventor
和夫 西
Kazuo Nishi
和夫 西
高山　徹
Toru Takayama
徹 高山
後藤　裕吾
Yugo Goto
裕吾 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015043141A priority Critical patent/JP6242831B2/ja
Publication of JP2015144300A publication Critical patent/JP2015144300A/ja
Application granted granted Critical
Publication of JP6242831B2 publication Critical patent/JP6242831B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Light Receiving Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】プラスチック基板を有する表示装置である。
【解決手段】プラスチック基板と、第１の半導体素子と、第２の半導体素子と、第１の半
導体素子と電気的に接続された第１の配線と、第２の半導体素子と電気的に接続された第
２の配線と、プリント配線基板に設けられた第３の配線と、プリント配線基板に設けられ
た第４の配線とを有し、第１の配線は、第１の接続配線を介して、第３の配線と電気的に
接続され、第２の配線は、第２の接続配線を介して、第４の配線と電気的に接続され、第
１の接続配線は、第１の配線上からプラスチック基板と接する領域まで延び、第２の接続
配線は、第２の配線上からプラスチック基板と接する領域まで延びている。
【選択図】図１１

Description

本発明は、薄型で軽量である半導体装置を作製する方法に関する。具体的には、有機樹
脂部材又はプラスチック基板上に半導体装置を作製する方法に関する。本発明において、
半導体装置とは、非晶質半導体膜を活性領域に有する半導体素子及び結晶質半導体膜を活
性領域に有する半導体素子を含む半導体装置であって、具体的には、光センサ素子、光電
変換装置、太陽電池等を有する半導体装置である。
光センサは、ファクシミリ、複写機、ビデオカメラ、デジタルスチルカメラ等映像を電
気信号に変換するためのセンサとして広い分野で使用されている。光センサの材料として
は、おもに半導体を用いており、半導体の材料の代表例としてシリコンが挙げられる。シ
リコンを用いた光センサには、単結晶シリコン又はポリシリコン膜を用いるものとアモル
ファスシリコン膜を用いるものとがある。単結晶シリコンまたはポリシリコン膜を用いる
光センサは、８００ｎｍ付近の赤外領域において感度が最も高く、１１００ｎｍ近傍まで
感度を有してしまう。このため、赤外領域のスペクトラムをほとんど含まない白色蛍光灯
と、紫外領域から赤外領域まで幅広いスペクトラムを有する太陽光とをセンシングした場
合、実際の照度は同じでも各々の光の検知結果が異なる、という問題がある。
一方、アモルファスシリコンを用いる光センサは、赤外領域の光に対してほとんど感度
がなく、可視光領域の波長の中央である５００〜６００ｎｍ近傍において感度が最も高く
、人間の視感度に近似したセンシング特性を有する。このため、光センサとしては、アモ
ルファスシリコンを用いたものが好ましい。
アモルファスシリコンを利用する光センサとしては、１）抵抗型 ２）ダイオード型に
大きく分けることができる。抵抗型は、トランジスタとしての増幅作用があるために大き
い電流を得ることができるが、増幅して発生する光電荷が多いため光が遮断された後も、
増幅された光電荷が消滅されないために応答速度が悪く、また光の明暗によるダイナミッ
クレンジが小さい。
一方、ダイオード型光センサは、アモルファスシリコン内に空乏層が広がり、光が入射
された時に発生する光電荷を検出しやすく、増幅作用がないために応答速度が速く、光の
明暗によるダイナミックレンジが大きい。しかし、光電荷による電流が小さいため、電荷
保持用としてのキャパシタまたは光電荷を増幅して出力する素子が必要になる。
光センサで検出した電流を時分割で出力信号として増幅して出力する素子（以下、増幅
素子と示す。）としては、単結晶半導体（主にシリコン半導体）の電界効果トランジスタ
を用いるベアＩＣ型と、チャネル形成領域に薄膜のアモルファスシリコン膜あるいはポリ
シリコン膜を用いた薄膜トランジスタを用いるＴＦＴ型とがある。
ＩＣ型光センサは、増幅素子としての速度ならびに信頼性が高いが、光センサと同数の
ベアチップＩＣが必要になるために、コストが非常に高い。また、アモルファスシリコン
などの光電変換素子（光電変換層）を形成する基板と、ベアＩＣチップとの双方が必要に
なるために、プリント配線基板等の設置基板における占有面積が広くなり、光センサを搭
載した電子機器の小型化の障害要因になる。
一方、ＴＦＴ型光センサは、増幅素子であるＴＦＴの活性領域と光電変換素子の光電変
換層とを、同一基板上に形成することができるため、プリント配線基板等の設置基板に占
める面積を狭めることができ、この結果、光センサを搭載した電子機器の小型化が容易で
ある。また、単結晶シリコンを用いたＩＣ型光センサと比較してコストが安価である。ま
た、ポリシリコン膜を用いたＴＦＴは、アモルファスシリコン膜を用いたＴＦＴよりもの
電気特性が高いため、増幅素子としての高速応答が可能である。このため、増幅素子をポ
リシリコン膜を用いたＴＦＴで形成することにより、微弱な光電流をも検出するのに有効
である。（例えば、特開平６―２７５８０８号公報（第３−４頁、第１図））。
しかしながら、特開平６―２７５８０８号公報に示されるような、ポリシリコン膜で活
性領域が形成されるＴＦＴを増幅素子に用いる光センサは、その作製プロセスから、基板
の種類に制約があり、代表的には、シリコンの結晶化温度又は活性化温度に耐えうる基板
、たとえば石英、ガラス等しか用いることができなかった。これは、シリコンの結晶化又
は活性化に、比較的高い温度（例えば、５００℃以上）の加熱工程が必要とされるためで
ある。これらの基板は、膜厚ガ厚いため、光センサの部品容積、及び重量が増大してしま
うという問題が生じていた。
また、ガラス等には可撓性がないため、光センサの設置場所は平坦な部分、具体的には
プリント配線基板上であり、設置場所に制限があった。このため、軽量で薄く、好ましく
は可撓性を有するプラスチック等を光センサの基板に用いる試みがなされている。しかし
ながら、
プラスチックは、軽量で薄いが耐熱温度の低く、この基板上にポリシリコン膜で活性領域
が形成されるＴＦＴを形成することが困難であるという問題があった。
以上の問題を鑑み、本発明は、軽量で薄く、好ましくは可撓性を有する基板又は有機部
材上に、ポリシリコン膜で活性領域が形成される半導体素子、及びアモルファスシリコン
膜で活性領域が形成される半導体素子を有する半導体装置、代表的には光センサ、光電変
換素子、太陽電池素子を有する半導体装置を作製することを課題とする。
本発明は、第１の基板上に金属膜、絶縁膜及び第１の非晶質半導体膜を順に形成し、前
記第１の非晶質半導体膜を結晶化し、結晶化された半導体膜を活性領域に用いて第１の半
導体素子を形成し、前記第１の半導体素子上に支持体を接着し、前記金属膜と前記絶縁膜
との間で剥離し、前記剥離された絶縁膜に第２の基板を接着し、前記支持体を剥離したの
ち、前記第１の半導体素子上に第２の非晶質半導体膜を形成し、前記第２の非晶質半導体
膜を活性領域に用いる第２の半導体素子を形成することを特徴とする半導体装置の作製方
法である。
また、第１の基板上に金属膜、絶縁膜及び第１の非晶質半導体膜を順に形成し、前記第
１の非晶質半導体膜を結晶化し、結晶化された半導体膜を活性領域に用いて第１の半導体
素子を形成し、第２の非晶質半導体膜を形成し、前記第２の非晶質半導体膜を活性領域に
用いる第２の半導体素子を形成し、前記第１の半導体素子及び第２の半導体素子上に支持
体を接着し、前記金属膜と前記絶縁膜との間で剥離することを特徴とする半導体装置の作
製方法としてもよい。
また、第１の基板上に金属膜、絶縁膜及び第１の非晶質半導体膜を順に形成し、前記第
１の非晶質半導体膜を結晶化し、結晶化された半導体膜を活性領域に用いて第１の半導体
素子を形成し、第２の非晶質半導体膜を形成し、前記第２の非晶質半導体膜を活性領域に
用いる第２の半導体素子を形成し、前記第１及び第２の半導体素子上に支持体を接着し、
前記金属膜と前記絶縁膜との間で剥離し、前記剥離された絶縁膜に第２の基板を接着した
のち、前記支持体を剥離することを特徴とする半導体装置の作製方法としてもよい。
また、第１の基板上に金属膜、絶縁膜及び第１の非晶質半導体膜を順に形成し、前記第
１の非晶質半導体膜を結晶化し、結晶化された半導体膜を活性領域に用いて第１の半導体
素子を形成し、前記第１の半導体素子上に粘着剤を用いて支持体を接着し、前記金属膜と
前記絶縁膜との間で剥離し、前記剥離された絶縁膜に接着剤を用いて第２の基板を接着し
、前記粘着剤を除去して前記支持体を剥離したのち、前記第１の半導体素子上に第２の非
晶質半導体膜を形成し、前記第２の非晶質半導体膜を活性領域に用いる第２の半導体素子
を形成することを特徴とする半導体装置の作製方法としてもよい。
また、第１の基板上に金属膜、絶縁膜及び第１の非晶質半導体膜を順に形成し、前記第
１の非晶質半導体膜を結晶化し、結晶化された半導体膜を活性領域に用いて第１の半導体
素子を形成し、第２の非晶質半導体膜を形成し、前記第２の非晶質半導体膜を活性領域に
用いる第２の半導体素子を形成し、前記第１の半導体素子及び第２の半導体素子上に粘着
剤を用いて支持体を接着し、前記金属膜と前記絶縁膜との間で剥離することを特徴とする
半導体装置の作製方法としてもよい。
また、第１の基板上に金属膜、絶縁膜及び第１の非晶質半導体膜を順に形成し、前記第
１の非晶質半導体膜を結晶化し、結晶化された半導体膜を活性領域に用いて第１の半導体
素子を形成し、第２の非晶質半導体膜を形成し、前記第２の非晶質半導体膜を活性領域に
用いる第２の半導体素子を形成し、前記第１及び第２の半導体素子上に粘着剤を用いて支
持体を接着し、前記金属膜と前記絶縁膜との間で剥離し、前記剥離された絶縁膜に接着剤
を用いて第２の基板を接着したのち、前記粘着剤を除去することで前記支持体を剥離する
ことを特徴とする半導体装置の作製方法としてもよい。
上記の半導体装置の作製方法において、前記金属膜及び前記絶縁膜の間に金属酸化物が
形成される特徴を有する。
上記の半導体装置の作製方法において、前記金属膜と前記絶縁膜との間での剥離は前記
金属膜と前記金属酸化膜との間、前記金属酸化膜内、又は前記金属酸化膜と前記絶縁膜と
の間で起こる特徴を有する。
上記の半導体装置の作製方法において、前記第１の非結晶質半導体膜及び前記第２の非
結晶質半導体膜は水素を含む特徴を有する。
上記の半導体装置の作製方法において、前記第１の半導体素子は、薄膜トランジスタで
ある特徴を有する。
上記の半導体装置の作製方法において、前記第２の半導体素子は、ダイオード又は薄膜
トランジスタである特徴を有する。
上記の半導体装置の作製方法において、前記結晶化は前記第１の非晶質半導体膜中の水
素を放出または拡散する温度以上で行う加熱処理により行う特徴を有する。
上記の半導体装置の作製方法において、前記金属膜は、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｃｒ、
Ｎｄ、Ｆｅ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒから選ばれた元素
、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれ
らの金属または混合物の積層である特徴を有する。
上記の半導体装置の作製方法において、前記絶縁膜は、酸化シリコン膜、酸化窒化シリ
コン膜、又は金属酸化膜である特徴を有する。
上記の半導体装置の作製方法において、前記第２の基板は、プラスチック基板又は有機
樹脂部材である特徴を有する。
上記の半導体装置の作製方法において、前記半導体装置は、光センサ、光電変換素子又
は太陽電池を有することを特徴とする。
また、他の発明は粘着剤上に結晶質半導体膜を活性領域に用いる第１の半導体素子及び
非晶質半導体膜を活性領域に用いる第２の半導体素子を有することを特徴とする半導体装
置である。
また、プラスチック基板上に結晶質半導体膜を活性領域に用いる第１の半導体素子及び
非晶質半導体膜を活性領域に用いる第２の半導体素子を有することを特徴とする半導体装
置としてもよい。
また、粘着剤上に結晶質半導体膜を活性領域に用いる第１の半導体素子及び非晶質半導
体膜を活性領域に用いる第２の半導体素子を有し、前記第１の半導体素子及び前記第２の
半導体素子は電気的に接続されていることを特徴とする半導体装置としてもよい。
また、プラスチック基板上に結晶質半導体膜を活性領域に用いる第１の半導体素子及び
非晶質半導体膜を活性領域に用いる第２の半導体素子を有し、前記第１半導体素子及び前
記第２半導体素子は電気的に接続されていることを特徴とする半導体装置としてもよい。
上記の半導体装置において、前記粘着剤には離型紙が設けられていることを特徴とする
。
上記の半導体装置において、前記第１の半導体素子は、薄膜トランジスタであることを
特徴とする。
上記の半導体装置において、前記第２の半導体素子は、ダイオード又は薄膜トランジス
タであることを特徴とする。
上記の半導体装置において、前記半導体装置は、光センサ、光電変換素子又は太陽電池
素子を有することを特徴とする。
本発明により、プラスチック基板上にポリシリコン膜を活性領域に有する半導体素子及
びアモルファスシリコン膜を活性領域に有する半導体素子を含む半導体装置を形成するこ
とができる。すなわち、ポリシリコン膜で活性領域が形成されるＴＦＴとアモルファスシ
リコン膜で活性領域が形成されるダイオードを有する光センサ、光電変換素子、太陽電池
素子等を作製することができる。
本発明により作製した半導体装置は、プラスチック基板上に形成されているため、従来
のものと比べて軽量で薄型化が可能である。
また、半導体装置が光センサ又は光電変換装置の場合、光電変換素子で検出した信号を
、ポリシリコン膜を活性領域に有するＴＦＴで形成された増幅素子で増幅することができ
るため、センサの受光面積が小さくても微弱な可視光の検出が可能である。
さらに、プラスチック基板を用いているため、薄型化が可能となり、設置場所の選択性
が増加するため、実装基板の面積を縮小することが可能であると共に、光センサ、光電変
換素子、または太陽電池素子の受光面積を拡大するが可能となる。
図１は、本発明の実施の形態１を示す図である。 図２は、本発明の実施の形態２を示す図である。 図３は、本発明の実施例１を示す図である。 図４は、本発明の実施例１を示す図である。 図５は、本発明の実施例３を示す図である。 図６は、本発明の実施例３を示す図である。 図７は、本発明の実施例３を示す図である。 図８は、本発明の実施例１を示す図である。 図９は、本発明の実施例２を示す図である。 図１０は、本発明の実施例２を示す図である。 図１１は、本発明の半導体装置の実装方法を示す図である。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多く
の異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱すること
なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従っ
て、本発明は本実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、プラスチック基板上にアモルファスシリコン膜を活性領域に有する
半導体素子及びポリシリコン膜を活性領域に有する半導体素子を含む半導体装置の作製方
法に関して図１を用いて述べる。
始めに、基板１０１上に金属膜１０２を形成する。金属膜１０２としては、Ｗ、Ｔｉ、
Ｔａ、Ｍｏ、Ｃｒ、Ｎｄ、Ｆｅ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉ
ｒから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からな
る単層、またはこれらの積層、或いは、これらの窒化物の単層、またはこれらの積層を用
いればよい。金属膜１０２の膜厚は１０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜７５ｎ
ｍとする。
次に、金属膜１０２上に絶縁膜１０３を形成する。このとき、金属膜１０２と絶縁膜１０
３との間にアモルファス状態の金属酸化膜１００が２ｎｍ〜５ｎｍ程度形成される。後の
工程で剥離する際、金属酸化膜１００中、または金属酸化膜１００と絶縁膜１０３との界
面、または金属酸化膜１００と金属膜１０２との界面で分離が生じる。絶縁膜１０３とし
ては、スパッタリング法又はプラズマＣＶＤ法により、酸化シリコン、酸化窒化シリコン
、金属酸化材料からなる膜を形成すればよい。絶縁膜１０３の膜厚は、金属膜１０２の２
倍以上、好ましくは、１５０ｎｍ〜２００ｎｍであることが望ましい。
次に、絶縁膜１０３上に、少なくとも水素を含む材料の膜を形成する。少なくとも水素
を含む材料の膜としては、半導体膜または窒化物膜等を用いることができる。本実施の形
態では、半導体膜を形成する。この後、水素を含む材料の膜中に含まれる水素を拡散する
ための熱処理を行う。この熱処理は４１０℃以上であればよく、結晶性半導体膜の形成プ
ロセスとは別途行ってもよいし、兼用させて工程を省略してもよい。例えば、水素を含む
材料膜として水素を含むアモルファスシリコン膜を用い、加熱してポリシリコン膜を形成
する場合、結晶化させるため５００℃以上の熱処理を行えば、ポリシリコン膜を形成する
と同時に水素の拡散を行うことができる。
次に、公知の手法により、ポリシリコン膜を所望の形状にエッチングし、ＴＦＴを形成
する。図１（Ａ）のＴＦＴ１０４においては、ソース領域、ドレイン領域、及びチャネル
形成領域を有するポリシリコン膜１０５、ポリシリコン膜を覆うゲート絶縁膜、ポリシリ
コン膜のチャネル形成領域上に形成されたゲート電極１０６、層間絶縁膜１１９を介して
ソース領域及びドレイン領域に接続されたソース電極１０７及びドレイン電極１０８を有
する。なお、層間絶縁膜１１９は、ソース電極、ドレイン電極とゲート電極とを絶縁する
絶縁膜の複数の絶縁膜で形成されている。
次に、層間絶縁膜１１９上にＴＦＴのソース電極１０７上に接続する光電変換素子を形
成する。本実施の形態では、光電変換素子としてダイオードを形成する。まず始めに、ソ
ース電極１０７に接続する第１の電極１１０を形成し、その上に光電変換層であるアモル
ファスシリコン膜１１１及び第２の電極１１２を形成する。この後、アモルファスシリコ
ン膜１１１及び第２の電極１１２を所望の形状にエッチングしてダイオードを形成する。
この後、ダイオードの第２の電極に接続する配線１１３を形成するとともに、ドレイン電
極１０８に接続され、かつ出力端子に接続される配線１１４を形成する。
次いで、半導体膜を固定する支持体となる第２の基板１１５を粘着剤１１６で貼りつけ
る。なお、第２の基板１１５は、第１の基板１０１よりも剛性の高い基板を用いることが
好ましい。代表的には、第２の基板１１５としてガラス基板、石英基板、金属基板、セラ
ミックス基板、プラスチック基板を適宜使用することができる。また、粘着剤１１６とし
ては、有機材料からなる粘着剤を用いればよい。このとき、粘着剤の一部に平坦化層を形
成しても良い。本実施の形態では、平坦化層として、有機材料からなる粘着剤に水溶性樹
脂１１６ａを塗布し、その上に両面が反応剥離型粘着剤で覆われた部材１１６ｂ（以下、
両面シートと記す。）を接着してＴＦＴ１０４及びダイオード（１１０〜１１２）と第２
の基板１１５を接着してもよい。この接着方法を用いることで、後の剥離工程を比較的小
さな力で行うことができる。有機材料からなる粘着剤としては、反応剥離型粘着剤、熱剥
離型粘着剤、紫外線剥離型粘着剤等の光剥離型粘着剤、嫌気剥離型粘着剤などの各種剥離
型粘着剤が挙げられる。
図１（Ｂ）において、第１の基板１０１及びそれに形成された金属膜１０２を剥離体１
５０と呼ぶ。また、絶縁膜１０３からダイオードの第２の電極に接続する配線１１３及び
外部端子に接続される配線１１４までの層を積層体１５１という。
次いで、第１の基板１０１の金属膜１０２と絶縁膜１０３とを、物理的手段により引き
剥がす。物理的力とは、例えば、人間の手、くさび等の鋭利な端部を有する部材を用いた
負荷、ノズルから吹付けられるガスの風圧、超音波等の比較的小さな力である。金属酸化
膜１００内、絶縁膜１０３と金属酸化膜１００の界面又は金属酸化膜１００と金属膜１０
２との界面で剥離が生じ、剥離体１５０と積層体１５１とを、比較的小さな力で引き剥が
すことができる。こうして、積層体１５１を剥離体１５０から分離することができる。
次いで、図１（Ｃ）に示すように、接着剤１１８で第３の基板１１７と絶縁膜１０３（
すなわち積層体１５１）とを接着する。第３の基板１１７としては、プラスチック基板、
または有機樹脂で形成される部材を用いる。プラスチック基板としては、ＰＥＴ（ポリエ
チレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテル
サルファイド）、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポ
リエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサル
フォン、またはポリフタールアミドからなるプラスチック基板を用いることが好ましい。
接着剤１１８としては、有機材料からなる粘着材１１６による第２の基板１１５と被剥
離層１５１との密着性よりも、絶縁膜１０３を含む積層体１５１と第３の基板１１７との
密着性のほうが高い材料であることが重要である。
接着剤１１８としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の
光硬化型接着剤、嫌気硬化型接着剤などの各種硬化型接着剤が挙げられる。
なお、上記工程に代えて、絶縁膜１０３に粘着剤を設けてもよい。この場合、粘着剤が
他の部材と接着しないように離型紙（剥離紙、即ちセパレーター等の基材片面又は両面に
剥離面を有するシート）を設けてもよい。剥離紙を剥がせば、任意の部材に接着すること
が可能であるため、基板を必要とせず、さらに半導体装置を薄くすることが可能である。
次に、図１（Ｄ）に示すように積層体１５１から粘着材１１６及び第２の基板１１５を
剥離する。有機材料からなる粘着剤１１６を、熱反応、光反応、湿度による反応、または
化学反応（例えば、水、酸素等を用いて粘着力を低下させる）させて、有機材料からなる
粘着材１１６及び第２の基板１１５を積層体１５１から剥離する。
以上の工程により、図１（Ｅ）に示すように、プラスチック基板１１７上に、ポリシリ
コン膜からなるＴＦＴとアモルファスシリコン膜からなる素子、本実施の形態ではダイオ
ードを有する半導体装置を形成することができる。
次に、本発明をプリント配線基板に実装する方法を図１１を用いて述べる。なお、図１
と同じの部位は同じ符号を用いて説明する。
図１１（Ａ）は、本実施の形態により形成した半導体装置をレーザ光を用いたレーザカ
ット、又はダイジングにより分割したものの上面図である。本実施の形態により作製した
半導体装置１１００の表面には、配線１１３、１１４、１１０１、及び該配線をプリント
配線基板上に形成された配線と電気的に接続するための接続配線１１０２〜１１０４が形
成されている。
図１１（Ｂ）は、該半導体装置をプリント配線基板１１１０に実装したときの図１１（
Ａ）の（イ）−（イ）’の断面図である。プラスチック基板１１７上に、活性領域がポリ
シリコン膜からなるＴＦＴと活性領域がアモルファスシリコン膜からなるダイオードが形
成されており、配線１１３、１１４、１１０１（図示せず）にそれぞれ接続された接続配
線１１０２、１１０３、１１０４（図示せず）が、半導体装置の表面端部から側面を経て
裏面まで設けられている。配線１１３は、ダイオードの電極に接続される配線、配線１１
４は、ＴＦＴのドレイン電極に接続される配線、配線１１０１は、ＴＦＴのゲート電極に
接続される配線である。なお、接続配線１１０２〜１１０４は、金、銅、ニッケル、白金
、銀等の元素を含む導電膜であり、蒸着法又はメッキ等の公知の技術を用いることにより
形成することができる。
接続配線１１０２〜１１０４は、外部端子１１０５、１１０６を介してプリント配線基
板上に設けられた配線（１１０７、１１０８）と接続して実装する。なお、外部端子１１
０５、１１０６は、金属（金、銀、半田等）で形成されるバンプ、又は導電性樹脂で形成
されるバンプ等を用いることができる。
図１１（Ｃ）及び図１１（Ｄ）は、図１１（Ａ）及び図１１（Ｂ）と異なる実装方法を
示したものである。なお、図１、図１１（Ａ）及び図１１（Ｂ）と同じの部位は同じ符号
を用いて説明する。
図１１（Ｃ）は、本実施の形態により形成した半導体装置をダイジングにより分割した
ものの上面図である。本実施の形態により作製した半導体装置１１００の表面には、図１
（Ａ）と同様に配線１１３、１１４、１１０１が形成されており、該配線をプリント配線
基板上に形成された配線と電気的に接続するための接続配線１１１２〜１１１４が形成さ
れている。
図１１（Ｄ）は、該半導体装置をプリント配線基板１１１０に実装したときの図１１（
Ｃ）の（ロ）−（ロ）’の断面図である。プラスチック基板１１７上に、活性領域がポリ
シリコン膜からなるＴＦＴと活性領域がアモルファスシリコン膜からなるダイオードが形
成されており、配線１１３、１１４、１１０１にそれぞれ接続された接続配線１１１２〜
１１１４が、形成されている。また、該半導体装置を貫通したエッチングホール１１１７
、１１１８が、トレンチエッチング等の公知の手法により形成されており、該ホールを介
して、導電材１１１２〜１１１４によって、配線１１３、１１４、１１０１と外部端子１
１１５、１１１６とが電気的に接続されている。また、外部端子１１１５、１１１６がプ
リント配線基板上に設けられた配線（１１０７、１１０８）と接続して実装する。なお、
導電材１１１２〜１１１４及び外部端子１１１５、１１１６は、それぞれ図１１（Ｂ）の
導電材１１０２〜１１０４、及び外部端子１１０５、１１０６と同様のものを用いて形成
することができる。
本実施の形態で作製した半導体装置は、光センサ又は光電変換素子として機能すること
が可能であり、ダイオードに入射した光は、光電変換層に吸収され光電荷を形成し、この
光電荷をＴＦＴで増幅して検出する。
本実施の形態では、ダイオードの構成として、アノード電極とカソード電極の間に光電
変換層を挟んだショットキー型のものを用いている。ここでは光を電気信号に変換する光
電変換素子として、上記構成のダイオードに限らず、ＰＩＮ型や、ＰＮ型のダイオードや
、アバランシェダイオード等を用いることもできる。
なお、ＰＩＮ型のフォトダイオードは、ｐ型半導体層と、ｎ型半導体層と、ｐ型半導体
層とｎ型半導体層の間に挟まれたｉ型（真性）半導体層によって構成されている。
また、光電変換素子として、有機物から構成される光電変換層等を有するもの、具体的
には透明なＩＴＯ電極と、その上に真空蒸着された有機顔料（ペリレン顔料：Ｍｅ−ＰＴ
Ｃ）と、その上に形成された金の電極等を用いても良い。
更に、光電変換素子としてアモルファスシリコンを活性領域に有するＴＦＴを用いるこ
ともできる。
本実施の形態により作製した半導体装置は、軽量で薄い基板を用いることができるので
、従来の半導体装置よりも容積を小さくすることが可能となる。この結果、これらの半導
体装置を用いた電子機器の小型化及び軽量化が図れる。
なお、本実施の形態では、第３の基板１１７としては、プラスチック基板、代表的には
レキシブルなプラスチック基板を用いているが、これ以外にもＩＣチップ等が封止された
パッケージの有機樹脂等にも貼りあわせることができる。この場合、プリント配線基板に
占める部品の面積を縮小することができる。すなわち、プリント配線基板の面積を縮小す
ることができる。
（実施の形態２）
本実施の形態では、実施の形態１と異なる方法で、プラスチック基板、代表的には可撓
性プラスチック基板上に半導体装置を作製する方法を図２を用いて述べる。
実施の形態１と同様に、図２（Ａ）に示すように、第１の基板２０１上に金属膜２０２
、絶縁膜２０３、及びＴＦＴ２０４を順次形成する。このとき、実施の形態１と同様に金
属膜２０２と絶縁膜２０３との間に、アモルファス状態の金属酸化膜２００が２ｎｍ〜５
ｎｍ程度形成される。
なお、ＴＦＴ２０４は、ソース領域、ドレイン領域、及びチャネル形成領域を有するポ
リシリコン膜、ポリシリコン膜を覆うゲート絶縁膜、ポリシリコン膜のチャネル形成領域
上に形成されたゲート電極、層間絶縁膜を介してソース領域及びドレイン領域に接続され
たソース電極及びドレイン電極を有する。また、層間絶縁膜２１７は、ソース電極、ドレ
イン電極とゲート電極とを絶縁する絶縁膜の複数の絶縁膜で形成されている。
次に、ＴＦＴ２０４及びその層間絶縁膜２１７上に有機樹脂からなる粘着材２０８を用
いて第２の基板２０７を接着する。有機樹脂からなる粘着材２０８は、実施の形態１の粘
着剤１１６と同様のものを用いることができる。本実施の形態では、有機材料からなる粘
着剤として水溶性樹脂２０８ａを塗布し、その上に両面が反応剥離型粘着材で覆われた部
材２０８ｂ（以下、両面シートと記す。）を接着し、更にその上に第２の基板２０７を接
着する。第２の基板２０７としては、実施の形態１の第２の基板１１５と同様のものを適
宜用いることができる。
図２（Ｂ）において、第１の基板２０１及び金属膜２０２は剥離体２５０であり、絶縁
膜２０３及びＴＦＴ２０４は積層体２５１である。実施の形態１と同様に金属膜２０２と
絶縁膜２０３との間、即ち剥離体２５０と積層体２５１を物理的手段により引き剥がす。
金属酸化膜２００内、絶縁膜２０３と金属酸化膜２００との界面又は金属酸化膜２００と
金属膜２０２との間で剥離が生じ、剥離体２５０と積層体２５１とを、比較的小さな力で
引き剥がすことができる。
次いで、図２（Ｃ）に示すように、接着剤２０９で第３の基板２１０と絶縁膜２０３（
すなわち、積層体２５１）とを接着する。第３の基板２１０及び接着剤２０９は、実施の
形態１で第３の基板１１７及び接着剤１１８として用いたものと同様のものを用いること
ができる。
なお、上記工程に代えて、実施の形態１と同様に絶縁膜１０３に粘着剤を設けてもよい
。この場合、粘着剤が他の部材と接着しないように離型紙（剥離紙、即ちセパレーター等
の基材片面又は両面に剥離面を有するシート）を設けてもよい。剥離紙を剥がせば、任意
の部材に接着することが可能であるため、基板を必要とせず、さらに半導体装置を薄くす
ることが可能である。
次いで、図２（Ｄ）に示すように、両面シート２０８ｂから第２の基板２０７を分離さ
せたのち、両面シート２０８ｂを剥がす。なお、両面シート２０８ｂと第２の基板２０７
とを同時に水溶性樹脂２０８ａから剥がしてもよい。
次いで、水を用いて水溶性樹脂２０８ａを溶かして除去する。ここで水溶性樹脂が残っ
ていると不良の原因となるため、ソース電極２１３及びドレイン電極２１４の表面を洗浄
処理やＯ２プラズマ処理で清浄な表面とすることが好ましい。
次に、図２（Ｅ）に示すようにソース電極２１３上に光電変換素子２１１を、ドレイン
電極２１４上に出力端子に接続される配線２１２を形成する。本実施の形態では、実施の
形態１と同様にダイオードからなる光電変換素子２１１を形成する。ダイオードの作製方
法は、公知の手法を用いればよい。
なお、本実施の形態では、光電変換素子２１１にダイオードを用いたがこれに限定され
るものではなく、アモルファスシリコンを活性領域に有するＴＦＴでもよい。また、光電
変換素子２１１として、有機物から構成される光電変換層等を有するもの、具体的には透
明なＩＴＯ電極と、その上に真空蒸着された有機顔料（ペリレン顔料：Ｍｅ−ＰＴＣ）と
、その上に形成された金の電極等を用いても良い。
以上の工程により、プラスチック基板上に、ポリシリコン膜を活性領域に有するＴＦＴ
とアモルファスシリコン膜を活性領域に有する素子、本実施の形態では光電変換素子を有
する半導体装置を形成することができる。
なお、本実施の形態においても、実施の形態１で示したような実装方法を適応して、プ
リント配線基板に本実施の形態で形成した半導体装置を実装することができる。
本実施例では、実施の形態２の工程を用いてポリシリコン膜を活性領域に有するＴＦＴ
と、アモルファスシリコン膜を活性領域に有するダイオードを含む光センサを作製する例
を、図３を用いて説明する。なお、本実施例の光センサは、非蓄電型光センサである。
図３（Ａ）に示すように、ガラス基板（第１の基板３００）上にＴＦＴ３０４を形成す
る。スパッタリング法でガラス基板上に金属膜３０１、ここではタングステン膜（膜厚８
０ｎｍ）を形成し、さらに大気にふれることなく、絶縁膜３０２、ここでは酸化シリコン
膜（膜厚１６０ｎｍ）を積層形成する。このとき、タングステン膜３０１と酸化シリコン
膜３０１との間に、アモルファス状態の酸化タングステン膜３０８が２ｎｍ〜５ｎｍ程度
形成される。なお、スパッタリング法では基板端面にも成膜されるため、基板端面に成膜
されたタングステン膜と酸化シリコン膜とをＯ２アッシングなどで選択的に除去すること
が好ましい。後の工程で剥離する際、タングステン膜３０１と酸化タングステン膜３０８
との界面、酸化タングステン膜３０８内、又は酸化タングステン膜３０８と酸化シリコン
膜３０２との界面で分離が生じる。
次いで、ＰＣＶＤ法で下地絶縁膜となる酸化窒化シリコン膜３０３（膜厚１００ｎｍ）
を形成し、さらに大気にふれることなく、アモルファスシリコン膜（膜厚５４ｎｍ）を積
層形成する。
次に、公知の技術（固相成長法、レーザー結晶化方法、触媒金属を用いた結晶化方法な
ど）を用いてポリシリコン膜を形成した後、パターニングを行って所望の形状を有するポ
リシリコン領域を形成し、それを活性領域とするＴＦＴ３０４を作製する。適宜、ゲート
絶縁膜の形成、ゲート電極の形成、活性領域へのドーピングによるソース領域またはドレ
イン領域の形成、層間絶縁膜の形成、ソース電極またはドレイン電極の形成、活性化処理
などを行う。本実施例において、ＴＦＴとしてＰ型チャネル型ＴＦＴを形成する。
図３（Ａ）において、第１の基板３００及びそれに形成されたタングステン膜３０１を
剥離体３５０と呼ぶ。また、酸化シリコン膜３０２からＴＦＴ３０４までの層を積層体３
５１という。
次いで、水またはアルコール類に可溶な粘着剤３０５を全面に塗布し、焼成する。この
接着剤の組成としては、例えば、エポキシ系、アクリレート系、シリコン系等いかなるも
のでもよい。ここではスピンコートで水溶性樹脂（東亜合成製：ＶＬ−ＷＳＨＬ１０）か
らなる膜（膜厚３０μｍ）３０５を塗布し、仮硬化させたのを本硬化させる。なお、水溶
性樹脂を硬化する工程は、仮硬化及び本硬化の２段階に分けて硬化せず、一度に硬化して
も良い。
次いで、後の剥離を行いやすくするために、タングステン膜３０１と酸化シリコン膜３
０２との密着性を部分的に低下させる処理を行う。密着性を部分的に低下させる処理は、
剥離しようとする領域の周縁に沿ってタングステン膜３０１または酸化シリコン膜３０２
にレーザー光を部分的に照射する処理、或いは、剥離しようとする領域の周縁に沿って外
部から局所的に圧力を加えて酸化タングステン膜３０１の膜内または界面の一部分に損傷
を与える処理である。具体的にはダイヤモンドペンなどで硬い針を垂直に押しつけて荷重
をかけて動かせばよい。好ましくは、スクライバー装置を用い、押し込み量を０．１ｍｍ
〜２ｍｍとし、圧力をかけて動かせばよい。このように、剥離を行う前に剥離現象が生じ
やすくなるような部分、即ち、きっかけをつくることが重要であり、密着性を選択的（部
分的）に低下させる前処理を行うことで、剥離不良がなくなり、さらに歩留まりも向上す
る。なお、この工程は、水またはアルコール類に可溶な粘着剤３０５を全面に塗布する前
に行ってもよい。
次いで、両面シート３０６を用い、水溶性樹脂からなる接着剤３０５に第２の基板３０
７を貼り付ける。さらに、両面シートを用い、第１の基板３００に第３の基板（図示しな
い）を貼り付ける。第３の基板は、後の剥離工程で第１の基板３００が破損することを防
ぐ。第２の基板３０７および第３の基板としては、第１の基板３００よりも剛性の高い基
板、例えば石英基板等を用いることが好ましい。なお、本実施例において、両面シートは
紫外線剥離型粘着剤を両面に有する部材である。
次いで、上記密着性を部分的に低下させた領域側から剥離させ、タングステン膜３０１
が設けられている第１の基板３００を物理的手段により引き剥がす。本実施例では、酸化
タングステン膜３０８内で、剥離が起き、比較的小さな力（例えば、人間の手、ノズルか
ら吹付けられるガスの風圧、超音波等）で引き剥がすことができる。こうして、酸化シリ
コン膜３０２を含む被剥離層３５１を第１の基板３００から分離することができる。
本実施例では、酸化シリコン膜３０２表面に酸化タングステンが残留しているため、こ
れを、ドライエッチング等で除去する。なお、酸化タングステン膜は、除去しなくともよ
い。
次いで、接着剤３１１で第４の基板３１２と酸化シリコン膜３０２を含む被剥離層３５
１とを接着する。接着後の状態を図３（Ｂ）に示す。接着剤３１１としては、両面シート
３０６による第２の基板３０７と被剥離層との密着性よりも、酸化物膜３０２（及び被剥
離層３１５）と第４の基板３１２との密着性のほうが高いことが重要である。
第４の基板３１２としては、ポリエチレンテレフタレート基板（ＰＥＴ基板）を用いる
。また、接着剤３１１としては、紫外線硬化型接着剤を用いる。
次いで、両面シート３０６から第２の基板３０７を分離させたのち、両面シート３０６
を水またはアルコール類に可溶な粘着剤３０５から剥がす。
次いで、水を用いて水またはアルコール類に可溶な粘着剤３０５を溶かして除去する。
このときの状態を、図３（Ｃ）に示す。ここで水またはアルコール類に可溶な粘着剤が残
っていると、不良の原因となるため、ＴＦＴのソース電極３１３、ドレイン電極３１４の
表面を、洗浄処理やＯ２プラズマ処理で清浄な表面とすることが好ましい。
次に、図３（Ｄ）に示すように、ＴＦＴのソース電極３１３及びドレイン電極３１４に
それぞれ接続する配線３４１、３４２を形成した後、層間絶縁膜を介して、ＴＦＴのゲー
ト電極３１５に接続する配線３４３を形成する。ゲート電極に接続される配線３４３は、
ＴＦＴの活性領域であるポリシリコン領域を覆い、遮光膜としての機能をも有することが
好ましい。なお、ソース電極３１３に接続する配線３４１は、電源線（図４の４０６）に
接続され、ドレイン電極に接続する配線３４２は、第２の抵抗（図４の４０４）及び出力
端子（図４の４０８）に接続されている。この後、ダイオードのアノード電極３４４を形
成する。アノード電極３４４は、ＴＦＴのゲート電極に接続する配線３４３及び第１の抵
抗（図４の４０３）に接続されており、本実施例ではＮｉを含む薄膜で形成されている。
次いで、アノード電極３４４上に、プラズマＣＶＤ法によってＰ，Ｉ，Ｎ各導電層を有
するシリコン膜３４５の成膜を行う。ここで、Ｐ、Ｎの導電型層は電気伝導率を上げるた
めに微結晶層とし、Ｉ型導電層は非晶質層とし、積層されるシリコン薄膜の膜厚を８００
ｎｍとする。なお、アノード電極に接する層より順にＰ層、Ｉ層、Ｎ層とし、Ｎ層上にカ
ソード電極３４６を形成する。本実施例では、カソード電極３４６にＩＴＯを用いる。
次に、層間絶縁膜を介してカソード電極３４６に接続し、かつ電源線（図４の４０６）
に接続する配線３４７を形成する。なお、図示していないが、ＴＦＴのソース電極に接続
する配線３４１が電源線（図４の４０６）と接続する配線と、ドレイン電極と接続する配
線３４２が第２の抵抗（図４の４０４）及び出力端子（図４の４０８）に接続する配線と
が層間絶縁膜表面に露出している。
この後、異方導電性フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖ
ｅ Ｆｉｌｍ）もしくはフレキシブルプリント基板（ＦＰＣ：Ｆｌｅｘｉｂｌｅ Ｐｒｉ
ｎｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄ
ｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）を用いて
プリント配線板と光センサの出力端子とを接続する。
図８は、本実施例を適応した電子機器のモジュールの上面図、その断面図である。
図８（Ａ）に、パネル８００が実装されたモジュールの外観図を示す。パネル８００に
は、画素部８０３と、前記画素部８０３が有する画素を選択する走査線駆動回路８０４と
、選択された画素にビデオ信号を供給する信号線駆動回路８０５とが設けられている。
またプリント基板８０６にはコントローラ８０１、電源回路８０２、ＦＰＣ８０９を介
して設けられた光センサ８１０が設けられており、コントローラ８０１または電源回路８
０２から出力された各種信号及び電源電圧は、ＦＰＣ８０７を介してパネル８００の画素
部８０３、走査線駆動回路８０４、信号線駆動回路８０５に供給される。
プリント基板８０６への電源電圧及び各種信号は、複数の入力端子が配置されたインタ
ーフェース（Ｉ／Ｆ）部８０８を介して供給される。
図８（Ａ）における（Ｋ）−（Ｋ’）の断面図を図８（Ｂ）に示す。本実施例において
は、プリント基板配線との接続にＦＰＣ８０７を用いているため、光センサ８１０をプリ
ント基板８０６上に設置されたＩＣチップ８１１、又はＣＰＵ等のパッケージの上に設置
することができ、光センサの受光面積を拡大すると共に、プリント配線基板の面積を縮小
することが可能となる。
次に、本実施例により形成される非蓄電型の光センサの回路図を、図４に示す。図３に
おけるダイオード（アノード電極３４４、シリコン半導体膜３４５、カソード電極３４６
）は、図４の４０１である。なお、ダイオードのカソード電極３４６は、電源線４０６に
接続され、アノード電極３４４は、第１の抵抗４０３及びＴＦＴ４０２のゲート電極４０
７に接続される。また、ＴＦＴのソース電極は、電源線４０６に接続され、ドレイン電極
は出力端子４０８及び第２の抵抗４０４に接続する。ダイオード４０１において生じた起
電力がＴＦＴ４０２のゲート電極４０７に印加される。このとき、ＴＦＴ４０２及び第２
の抵抗４０４に流れる電流を、抵抗値から電圧に変換し、出力端子４０８及び接地電位の
電圧差で検出する。
本実施例においては、ＴＦＴ４０２に接続するダイオードのアノード電極３４４をＮｉ
、カソード電極３４６をＩＴＯとしたが、この構造に制限されない。アノード電極３４４
を、透光性を有する導電膜とし、カソード電極３４６を金属電極としてもよい。この場合
、ＴＦＴに光が入射すると、ＴＦＴに影響を与えるので、シリコン膜の下方部に遮光膜を
形成することが好ましい。
本実施例においては、プリント配線基板に光センサを接続するために異方導電性フィル
ムを用いているが、これに限るものではない。半田等の導電性を有するペーストを用いて
接続することも可能である。
本実施例により形成された光センサは、活性領域がアモルファスシリコン膜で形成され
たダイオードと活性領域がポリシリコン膜で形成されたＴＦＴの増幅素子を有しているた
め、光電変換層（受光層）の面積が狭くても、即ち小型でも微弱な光を検出可能である。
また、プラスチック基板上に形成されているため、従来のものと比べて軽量で薄型化が可
能である。また、プリント基板配線との接続に異方導電性フィルムを用いると、プリント
基板配線上に設置されたＩＣチップ、又はＣＰＵ等のパッケージの上に設置することがで
き、光センサの受光面積を拡大すると共に、プリント配線基板の面積を縮小することが可
能となる。なお、本実施例は、実施の形態２を用いているが、実施の形態１と組み合わせ
ることも可能である。
本実施例では、実施の形態２の工程を用いてポリシリコン膜を活性領域に有するＴＦＴ
とアモルファスシリコン膜を活性領域に有するダイオードとで構成される光センサを作製
する例を、図９を用いて説明する。なお、本実施例の光センサは蓄電型光センサであり、
光センサの１画素である１ビットを複数用いることにより、ファクシミリ、スキャナ、Ｘ
線等の放射線の画像を読み取ることが可能であり、高性能且つ大面積の光電変換装置を作
製することができる。
図９（Ａ）に示すように、ガラス基板（第１の基板９００）上に実施例１と同様に金属
膜９０１及び絶縁膜９０２を形成する。本実施例では、金属膜９０１にタングステン膜（
膜厚１０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜７５ｎｍ）を形成し、さらに大気にふ
れることなく、絶縁膜９０２、ここでは酸化シリコン膜（膜厚１５０ｎｍ〜２００ｎｍ）
を積層形成する。
次いで、ＰＣＶＤ法で下地絶縁膜となる酸化窒化シリコン膜９０３（膜厚１００ｎｍ）
を形成し、さらに大気にふれることなく、アモルファスシリコン膜（膜厚５４ｎｍ）を積
層形成する。このとき、タングステン膜９０１と酸化シリコン膜９０２との間に、アモル
ファス状態の酸化タングステン膜９１５が２ｎｍ〜５ｎｍ程度形成される。
アモルファスシリコン膜は水素を含んでおり、加熱してポリシリコン膜を形成する場合
、結晶化させるため５００℃以上の熱処理を行えば、ポリシリコン膜を形成すると同時に
水素の拡散を行うことができる。得られたポリシリコン膜を用いて、ＴＦＴを形成するこ
とができる。このとき、アモルファス状態の酸化タングステン膜９１５も結晶化される。
ここでは、公知の技術（固相成長法、レーザー結晶化方法、触媒金属を用いた結晶化方
法など）を用いてポリシリコン膜を形成する。次に、ポリシリコン膜をパターニングを行
って所望の形状のシリコン領域を形成し、それを活性領域とするＴＦＴ９０４を作製する
。適宜、ゲート絶縁膜の形成、ゲート電極の形成、活性領域へのドーピングによるソース
領域またはドレイン領域の形成、層間絶縁膜の形成、ソース電極またはドレイン電極の形
成、活性化処理などを行う。本実施例において、ＴＦＴとしてＰチャネル型ＴＦＴを形成
する。
次に、ＴＦＴ９０４のソース電極９０５に接続する配線９０７を形成する。なお、ソー
ス電極９０５に接続する配線９０７は、ダイオードのアノード電極である。
次いで、アノード電極９０７上に、プラズマＣＶＤ法によってＰ，Ｉ，Ｎ各導電膜を有
するシリコン半導体膜９０９の成膜を行う。ここで、Ｐ，Ｉ，Ｎ各導電層を有するシリコ
ン半導体膜は、実施例１と同様の工程により作製することができる。こののち、シリコン
半導体膜上にカソード電極９１４を形成する。本実施例では、カソード電極にＩＴＯを用
いる。
次に、層間絶縁膜を介してカソード電極に接続する配線９１０及びＴＦＴのドレイン電
極９０６に接続する配線９０８を形成する。配線９１０は電源線（図１０（Ａ）の１００
２）に接続されており、配線９０８は、信号配線（図１０（Ａ）１００４）に接続されて
いる。
図９（Ａ）において、ガラス基板９００及びその上に形成された金属膜９０１を剥離体
９５０と呼ぶ。また、酸化物膜９０２からダイオード及びダイオードのカソード電極に接
続する配線９１０までの層を積層体９５１という。
次いで、水またはアルコール類に可溶な粘着剤９１１を積層体全面に塗布し、焼成する
。この水またはアルコール類に可溶な粘着剤９１１の組成としては、例えば、エポキシ系
、アクリレート系、シリコン系等いかなるものでもよい。ここではスピンコートで水溶性
樹脂（東亜合成製：ＶＬ−ＷＳＨＬ１０）からなる膜（膜厚３０μｍ）を塗布し、仮硬化
させたのを本硬化させる。なお、水溶性樹脂を硬化する工程は、仮硬化及び本硬化の２段
階に分けて硬化せず、一度に硬化しても良い。
次いで、後の剥離を行いやすくするために、金属膜９０１と酸化物膜９０２との密着性
を部分的に低下させる処理を行う。この工程は、実施例１と同様のものでよい。
次いで、両面シート９１２を用い、水またはアルコール類に可溶な粘着剤９１１に保持
用の基板９１３を貼り付ける。次いで、実施例１に示すように上記密着性を部分的に低下
させた後、上記密着性を部分的に低下させた領域側から剥離させ、金属膜９０１が設けら
れているガラス基板９００を物理的手段により引き剥がす。本実施例では、酸化タングス
テン膜９１５内で、剥離が起きる。なお、酸化物膜９０２表面に酸化タングステン膜が残
留する場合は、ドライエッチング等で酸化タングステン膜を除去することが好ましい。こ
うして、酸化物膜９０２を含む被剥離層９５１をガラス基板９００から分離することがで
きる。
次いで、図９（Ｂ）に示すように、接着剤９２１でプラスチック基板９２２と酸化物膜
９０２を含む被剥離層９５１とを接着する。接着剤９２１としては、両面シート９１２に
よる保持用の基板９１３と被剥離層９５１との密着性よりも、酸化物膜９０２（及び被剥
離層９５１）とプラスチック基板９２２との密着性のほうが高いことが重要である。
プラスチック基板９２２としては、ポリカーボネート基板（ＰＣ基板）を用いる。また
、接着剤９２１としては、紫外線硬化型接着剤を用いる。
次いで、両面シート９１２から保持用の基板９１３を分離させたのち、両面シート９１
２を水またはアルコール類に可溶な粘着剤９１１から剥がす。
次いで、水を用いて水またはアルコール類に可溶な粘着剤９１１を溶かして除去する。
ここで接着剤が残っていると、不良の原因となるため、ダイオードのカソード電極９１４
に接続されている配線９１０及び薄膜トランジスタのドレイン電極に接続された配線９０
８の表面を洗浄処理やＯ２プラズマ処理で清浄な表面とすることが好ましい。
この後、異方導電性フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖ
ｅ Ｆｉｌｍ）もしくはフレキシブルプリント基板（ＦＰＣ：Ｆｌｅｘｉｂｌｅ Ｐｒｉ
ｎｔｅｄ Ｃｉｒｃｕｉｔ）、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ
）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられ
たモジュール、ＴＡＢテープやＴＣＰを用いて、光センサの表面に露出している配線９０
８、９１０をそれぞれ信号配線（図１０（Ａ）１００４）及び電源線（図１０（Ａ）の１
００２）に接続する。
本実施例により形成される蓄電型の光センサの１画素である１ビットの等価回路を図１
０（Ａ）に示す。図１０（Ａ）においては、アノード電極９０７が電源線１００２に接続
され、かつカソード電極９１４がＴＦＴ１００３のソース電極に接続されたダイオード１
００１と、ダイオードに蓄積された光電荷をゲート電極の制御信号による転送スイッチ機
能で転送するＴＦＴ１００３から構成されている。ＴＦＴのドレイン電極は信号配線１０
０４に接続され、ダイオードで発生した電荷はＴＦＴを通して信号配線上の容量（図示し
ない）に転送され、信号配線に接続された読み出し回路（図示しない）で、読み出される
。
図１０（Ｂ）において図１０（Ａ）で示した１ビットの等価回路を３×３で配列した場
合の等価回路を示す。図１０（Ｂ）を用いて、駆動方法を示す。
まず、シフトレジスタＳＲ１のゲート信号線ｇ１を活性化して１列目の画素の電荷転送
用トランジスタＴ１１−Ｔ１３をオンし、ダイオードＳＳ１１−ＳＳ１３の光電荷を信号
配線Ｓ１−Ｓ３に出力する。次に、シフトレジスタＳＲ２の転送スイッチＭ１−Ｍ３の制
御信号を順次アクティブとし、バッファアンプ（Ａｍｐ）で増幅したＳＳ１１−ＳＳ１３
の光電荷を時系列的にＶｏｕｔにて読み出す。次に、シフトレジスタＳＲ１のゲート信号
線ｇ２を活性化する、という手順を繰り返して、各画素、即ちダイオードの光電荷を読み
出していく。
本実施例においては、ＴＦＴに接続するダイオードのアノード電極９０７をＮｉ、カソ
ード電極９１４をＩＴＯとしたが、この構造に制限されない。アノード電極９０７を、透
光性を有する導電膜とし、カソード電極９１４を金属電極としてもよい。この場合、ＴＦ
Ｔに光が入射すると、ＴＦＴに影響を与えるので、シリコン膜の下方部に遮光膜を形成す
ることが好ましい。
また、光センサの表面に露出している配線９１０、９０８をそれぞれ電源線（図１０（
Ａ）の１００２）、及び信号配線（図１０（Ａ）の１００４）に接続するために、異方導
電性フィルムを用いているが、これに限るものではない。実施の形態１に示したような実
装方法により接続することも可能である。
以上の工程により、プラスチック基板上に複数の光センサからなる光電変換装置を形成
することができる。すなわち、活性領域がポリシリコンを活性領域に有するＴＦＴと活性
領域アモルファスシリコンを活性領域に有するダイオードを含む光センサを複数備えた光
電変換装置を作製することができる。
本実施例により形成された光電変換装置は、アモルファスシリコン膜で形成されたダイ
オードとポリシリコン膜で形成されたＴＦＴの増幅素子からなる光センサを複数を有して
いるため、光電変換層（受光層）の面積が狭くても、即ち小型でも微弱な光を検出可能で
あり、高感度である。また、プラスチック基板上に形成されているため、従来のものと比
べて軽量で薄型化が可能である。また、シフトレジスタ等の駆動回路又は電源線との接続
に異方導電性フィルムを用いると、プリント基板配線上に設置されたＩＣチップ、駆動回
路、電源回路等を構成するパッケージ等の上に設置することができ、光電変換装置の受光
面積を拡大すると共に、プリント配線基板の面積を縮小することが可能となる。
ここでは、プラスチック基板上に、ポリシリコン膜を活性領域に有する半導体素子とア
モルファスシリコンを活性領域に有する半導体素子とで構成される集積回路（ＩＣ）を有
する電子機器、代表的にはＩＣカードを作製する例を図５〜図７を用いて説明する。本実
施例では、ＩＣカードとして図５に示すようなカード型計算機を用いて説明する。図５（
Ａ）は、カード型計算機の上面図、図５（Ｂ）は、プラスチック基板上に形成されたカー
ド型計算機のモジュールの上面図である。なお、本実施例において、プラスチック基板に
は、キーボードパット５０３が公知の方法により設けられたものを用いる。図５（Ａ）に
示すように電源として太陽電池５０１を用い、出力部の一部である表示部５０２にＥＬ表
示装置を用い、表示部の駆動回路５０４、入力部の一部であるキーボードパット５０３、
中央集積回路５０５（ＣＰＵ）やメモリー５０６、太陽電池に接続された電源回路５０７
を有する計算機を及びその作製方法を説明する。
図６に、ＩＣカード、本実施例においてはカード型計算機のブロック図を示す。６０１
は中央処理部（以下、ＣＰＵと示す）、６０２は制御部、６０３は演算部、６０４はメモ
リー、６０５は入力部、６０６は出力部、６０７は電源部である。
演算部６０３と制御部６０２とを合わせたものが、ＣＰＵ６０１であり、演算部６０３
は、加算、減算の算術演算やＡＮＤ、ＯＲ、ＮＯＴなどの論理演算を行う算術論理演算部
（ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ，ＡＬＵ）、演算のデータや結果を一時
格納する種々のレジスタ、入力される１の個数を数え上げるカウンタなどから成り立って
いる。
演算部６０３を構成する回路、例えば、ＡＮＤ回路、ＯＲ回路、ＮＯＴ回路、バッファ
回路、またはレジスタ回路などは、ＴＦＴで構成することができ、高い電界効果移動度を
得るため、連続発振型のレーザー光を用いて結晶化を行った半導体膜をＴＦＴの活性領域
として作製すればよい。アモルファスシリコン膜に連続発振型のレーザー光を照射してポ
リシリコン膜を得る方法を用いてもよいし、アモルファスシリコン膜を加熱してポリシリ
コン膜を得た後に、連続発振型のレーザー光を照射してポリシリコン膜を得る方法を用い
てもよいし、アモルファスシリコン膜に触媒となる金属元素を添加した後、加熱してポリ
シリコン膜を得た後に連続発振型のレーザー光を照射してポリシリコン膜を得る方法を用
いてもよい。本実施例において、演算部６０３を構成するＴＦＴのチャネル長方向とレー
ザービームの走査方向とを揃える。
制御部６０２はメモリー６０４に格納された命令を実行して、全体の動作を制御する役
割を担っている。制御部６０２はプログラムカウンタ、命令レジスタ、制御信号生成部か
らなる。また、制御部６０２もＴＦＴで構成することができ、連続発振型のレーザー光を
用いて結晶化を行ったポリシリコン膜をＴＦＴの活性領域として作製すればよい。本実施
例において、制御部６０２を構成するＴＦＴのチャネル長方向とレーザービームの走査方
向とを揃える。
メモリー６０４は、計算を行うためのデータと命令を格納する場所であり、ＣＰＵで頻
繁に実行されるデータやプログラムが格納されている。メモリー６０４は、主メモリー、
アドレスレジスタ、データレジスタからなる。さらに主メモリーに加えてキャッシュメモ
リを用いてもよい。これらのメモリは、ＳＲＡＭ、ＤＲＡＭ、フラッシュメモリなどで形
成すればよい。また、メモリー６０４もＴＦＴで構成する場合には、連続発振型のレーザ
ー光を用いて結晶化を行ったポリシリコン膜をＴＦＴの活性領域として作製することがで
きる。本実施例において、メモリー６０４を構成するＴＦＴのチャネル長方向とレーザー
ビームの走査方向とを揃える。
入力部６０５は外部からデータやプログラムを取り込む装置である。出力部６０６は結
果を表示するための装置、代表的には表示装置である。
電源部６０７は、ＣＰＵ等を処理するのに必要な電力を供給する装置である。本実施例
では、電源部に、太陽電池を含む。なお、太陽電池で形成した電力を蓄える二次電池を有
してもよい。エレクトロルミネッセンスディスプレイ（ＥＬディスプレイ）を出力部６０
６の表示装置に用いた場合、消費電力が低いため駆動電力が低く、電源部の回路及び容量
素子をＴＦＴで作製することができる。この場合も、連続発振型のレーザー光を用いて結
晶化を行ったポリシリコン膜をＴＦＴの活性領域として作製することができる。本実施例
において、電源部を構成するＴＦＴのチャネル長方向とレーザービームの走査方向とを揃
える。
ＴＦＴのチャネル長方向とレーザービームの走査方向を揃えることによってバラツキの
少ないＣＰＵを絶縁基板上に作り込むことができる。また、回路設計や作製工程が複雑に
なるが、ＣＰＵ、出力部、メモリー及び電源部を同一基板上に作り込むことができる。表
示部においても各画素に配置される複数のＴＦＴのチャネル長方向とレーザービームの走
査方向を揃えることが好ましい。
以下に、ガラス基板上に形成したカード型計算機のモジュールをキーボードパットが形
成されたプラスチック基板上に転写する例を図７に示す。図７は、図５（Ｂ）における）
（Ｌ）−（Ｌ）’の断面図である。実施例１と同様に、ガラス基板７０１上にタングステ
ン膜７０２を介して酸化シリコン膜７０３を形成する。このとき、タングステン膜７０２
と酸化シリコン膜７０３との間に、アモルファス状態の酸化タングステン膜７１２が２ｎ
ｍ〜５ｎｍ程度形成される。次に、酸化シリコン膜の上に、アモルファスシリコン膜を形
成する。この後、公知の方法により、結晶性シリコン膜を形成し、この膜を画素領域７５
１のＴＦＴ、画素の駆動回路７５２のＴＦＴ、ＣＰＵ７５３のＴＦＴ、メモリー７５５の
容量素子等の活性領域に用いる。こののち、公知の手法により、ｎチャネル型ＴＦＴ７０
５、７０７、７０９、ｐチャネル型ＴＦＴ７０４、７０６、７０８、容量部７１０、７１
１、端子部（図示しない）などを形成する。ｎチャネル型ＴＦＴ７０７とｐチャネル型Ｔ
ＦＴ７０６、ｎチャネル型７０９とｐチャネル型ＴＦＴ７０８をそれぞれ相補的に組み合
わせればＣＭＯＳ回路ができ、ＣＰＵ、駆動回路等のさまざまな集積回路を構成すること
ができる。なお、ＣＰＵ、駆動回路等の活性領域の形成方法には、本実施例で述べたよう
な連続発振型のレーザー光を用いた手法を用いることが好ましい。
次に、電源回路のＴＦＴ（図示しない）のドレイン電極に接続される太陽電池７２１を
電源部７５４に形成する。具体的には、電源回路のＴＦＴに接続される導電膜７２２上に
、活性領域がアモルファスシリコン７２３で形成されるダイオードを形成する。なお、本
実施例において、太陽電池の下方に太陽電池に接続された容量素子７１１が形成されてい
る。これは、太陽電池で生じた電気エネルギーを一次的に保持するためのものであり、こ
れを備えることにより使用中に電気エネルギーがなくなることがなく、暗所でも使用する
ことが可能である。
次に、画素領域のスイッチングＴＦＴ７０４のドレイン電極に接続される画素７２４を
形成する。本実施例においては、ＥＬ表示装置を表示装置に用いる。なお、液晶表示装置
等の公知の表示装置を用いることもできる。
次いで、これらの素子を覆う絶縁膜を形成した後、引き回し配線や出入力端子などを適
宜形成する。
次いで、粘着材７３１（除去可能な粘着剤、例えば水溶性粘着剤、または両面シート）
で保持用の基板７３２を貼り付ける。（図７（Ａ））。
次いで、金属膜７０２と酸化物膜７０３との間に、機械的力を加えガラス基板７０１及
びタングステン膜７０２を酸化シリコン膜７０３から剥離する。本実施例では、酸化タン
グステン膜７１２内で、剥離が起きる。なお、酸化シリコン膜表面に酸化タングステンが
残留する場合は、ドライエッチング等で酸化タングステンを除去してもよい。こののち、
酸化シリコン膜７０３表面に接着剤７３３を介して、キーボードパットが形成されたプラ
スチック基板７３４を固定する。
次いで、粘着剤７３１を除去することによって保持用の基板７３２を除去する。（図７
（Ｂ））。この後、表面にキーボードの数字や模様が記載されたシール等の保護膜（図示
しない）を形成する。こうして、プラスチック基板７３４上に、結晶性シリコンを活性領
域に有するＴＦＴとアモルファスシリコンを活性領域に有するダイオードを含む集積回路
（ＩＣ）が完成する。すなわち、プラスチック基板上に、太陽電池で形成される電源部７
５４、画素領域７５１、画素の駆動回路７５２、ＣＰＵ７５３やメモリー７５５等を含む
集積回路（ＩＣ）を有するカード式計算機等のＩＣカードを形成することができる。
本実施例によって作製されたＩＣカード等の電子機器は、プラスチック基板上に形成さ
れているため、薄く軽量である。また、同一基板上に電源部、入力部、中央処理部、出力
部等が形成されているため、複数のパネルを貼り合わせる工程がなく、スループットを向
上させることができる。

Claims (2)

  1. 第１の基板上にタングステンを含む金属膜を形成し、
    前記金属膜上に絶縁膜を形成することで前記金属膜と前記絶縁膜との間にタングステンを含む金属酸化膜を形成し、
    前記絶縁膜上に結晶領域を有する第１の半導体素子と、非晶質領域を有する第２の半導体素子とを形成し、
    前記金属膜を形成した領域の一部にレーザー光を照射した後、物理的手段を用いることにより、前記金属酸化膜中、前記金属酸化膜と前記絶縁膜との界面、又は前記金属酸化膜と前記金属膜との界面で剥離して、前記第１の基板を除去し、
    前記絶縁膜、前記第１の半導体素子、及び前記第２の半導体素子を含む被剥離層に、第２の基板を接着することを特徴とする半導体装置の作製方法。
  2. 第１の基板上にタングステンを含む金属膜を形成し、
    前記金属膜上に絶縁膜を形成することで前記金属膜と前記絶縁膜との間にタングステンを含む金属酸化膜を形成し、
    前記絶縁膜上に結晶領域を有する第１の半導体素子と、非晶質領域を有する第２の半導体素子とを形成し、
    前記金属膜を形成した領域の一部にレーザー光を照射した後、物理的手段を用いることにより、前記金属酸化膜中、前記金属酸化膜と前記絶縁膜との界面、又は前記金属酸化膜と前記金属膜との界面で剥離して、前記第１の基板を除去し、
    前記絶縁膜、前記第１の半導体素子、及び前記第２の半導体素子を含む被剥離層に、第２の基板を接着し、
    前記第１の半導体素子と電気的に接続された第１の配線、及び前記第２の半導体素子と電気的に接続された第２の配線を露出させることを特徴とする半導体装置の作製方法。
JP2015043141A 2003-01-08 2015-03-05 半導体装置の作製方法 Expired - Lifetime JP6242831B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015043141A JP6242831B2 (ja) 2003-01-08 2015-03-05 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003002667 2003-01-08
JP2003002667 2003-01-08
JP2015043141A JP6242831B2 (ja) 2003-01-08 2015-03-05 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013159341A Division JP5736422B2 (ja) 2003-01-08 2013-07-31 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2015144300A true JP2015144300A (ja) 2015-08-06
JP6242831B2 JP6242831B2 (ja) 2017-12-06

Family

ID=32820338

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2004539104A Expired - Fee Related JP4693413B2 (ja) 2003-01-08 2003-12-19 半導体装置の作製方法
JP2010280794A Expired - Fee Related JP5352572B2 (ja) 2003-01-08 2010-12-16 半導体装置の作製方法
JP2013159341A Expired - Fee Related JP5736422B2 (ja) 2003-01-08 2013-07-31 半導体装置の作製方法
JP2015043141A Expired - Lifetime JP6242831B2 (ja) 2003-01-08 2015-03-05 半導体装置の作製方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2004539104A Expired - Fee Related JP4693413B2 (ja) 2003-01-08 2003-12-19 半導体装置の作製方法
JP2010280794A Expired - Fee Related JP5352572B2 (ja) 2003-01-08 2010-12-16 半導体装置の作製方法
JP2013159341A Expired - Fee Related JP5736422B2 (ja) 2003-01-08 2013-07-31 半導体装置の作製方法

Country Status (8)

Country Link
US (3) US7449718B2 (ja)
EP (2) EP2256807A3 (ja)
JP (4) JP4693413B2 (ja)
KR (1) KR101026644B1 (ja)
CN (1) CN100392861C (ja)
AU (1) AU2003289448A1 (ja)
TW (1) TWI338362B (ja)
WO (1) WO2004068582A1 (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5130641B2 (ja) * 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
WO2004068582A1 (ja) 2003-01-08 2004-08-12 Semiconductor Energy Laboratory Co., Ltd. 半導体装置及びその作製方法
US7436050B2 (en) * 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7253391B2 (en) 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
CN100477240C (zh) * 2003-10-06 2009-04-08 株式会社半导体能源研究所 半导体器件以及制造该器件的方法
KR101197084B1 (ko) * 2004-05-21 2012-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101187403B1 (ko) 2004-06-02 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
KR100600874B1 (ko) * 2004-06-09 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
KR101191094B1 (ko) 2004-08-23 2012-10-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 무선 칩 및 그 제조 방법
JP4997692B2 (ja) * 2004-08-25 2012-08-08 カシオ計算機株式会社 薄膜トランジスタパネル及びその製造方法
JP4872196B2 (ja) * 2004-08-25 2012-02-08 カシオ計算機株式会社 薄膜トランジスタパネル及びその製造方法
JP4872197B2 (ja) * 2004-08-25 2012-02-08 カシオ計算機株式会社 薄膜トランジスタパネル及びその製造方法
JP4997691B2 (ja) * 2004-08-25 2012-08-08 カシオ計算機株式会社 薄膜トランジスタパネル及びその製造方法
JP4817636B2 (ja) 2004-10-04 2011-11-16 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
FR2880189B1 (fr) * 2004-12-24 2007-03-30 Tracit Technologies Sa Procede de report d'un circuit sur un plan de masse
JP2006203050A (ja) * 2005-01-21 2006-08-03 National Institute Of Information & Communication Technology 極微弱光検出器および極微弱光撮像装置
JP4619318B2 (ja) * 2005-05-23 2011-01-26 株式会社半導体エネルギー研究所 光電変換装置
EP1727120B1 (en) 2005-05-23 2008-07-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
US7588969B2 (en) * 2005-05-31 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device
CN101313413B (zh) * 2005-11-18 2011-08-31 株式会社半导体能源研究所 光电转换装置
KR101384248B1 (ko) * 2006-04-28 2014-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전변환소자 및 광전변환소자의 제작 방법
US7877895B2 (en) * 2006-06-26 2011-02-01 Tokyo Electron Limited Substrate processing apparatus
US7791012B2 (en) * 2006-09-29 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising photoelectric conversion element and high-potential and low-potential electrodes
KR101447044B1 (ko) * 2006-10-31 2014-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US8514165B2 (en) * 2006-12-28 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8207589B2 (en) * 2007-02-15 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device
US7759629B2 (en) * 2007-03-20 2010-07-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
KR101441346B1 (ko) * 2007-04-27 2014-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5322408B2 (ja) * 2007-07-17 2013-10-23 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
WO2009061984A2 (en) * 2007-11-09 2009-05-14 Technic, Inc. Method of metallizing solar cell conductors by electroplating with minimal attack on underlying materials of construction
JP4501995B2 (ja) * 2007-11-20 2010-07-14 ソニー株式会社 表示装置
US8207853B2 (en) * 2008-01-14 2012-06-26 Avery Dennison Corporation Hybrid sensor/communication device, and method
US8207487B2 (en) * 2008-06-25 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device including charge/discharge circuit
US7812346B2 (en) * 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
WO2010035544A1 (ja) * 2008-09-29 2010-04-01 シャープ株式会社 フォトダイオードおよびその製造方法ならびにフォトダイオードを備えた表示装置
DE102008064046A1 (de) * 2008-10-02 2010-04-08 Continental Teves Ag & Co. Ohg Verfahren zur Herstellung eines Geschwindigkeits-Sensorelementes
DE102008064047A1 (de) 2008-10-02 2010-04-08 Continental Teves Ag & Co. Ohg Sensorelement und Trägerelement zur Herstellung eines Sensors
JP5532744B2 (ja) * 2009-08-20 2014-06-25 富士通株式会社 マルチチップモジュール及びマルチチップモジュールの製造方法
US8704083B2 (en) 2010-02-11 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and fabrication method thereof
WO2011108156A1 (ja) * 2010-03-02 2011-09-09 コニカミノルタエムジー株式会社 放射線検出パネル、放射線画像検出器、放射線検出パネルの製造方法および放射線画像検出器の製造方法
KR101725550B1 (ko) * 2010-12-16 2017-04-10 삼성전자주식회사 광학식 터치 패드를 구비하는 휴대용 단말기 및 상기 휴대용 단말기의 데이터 제어방법
JP5790095B2 (ja) * 2011-04-01 2015-10-07 ソニー株式会社 薄膜素子及びその製造方法、並びに、画像表示装置の製造方法
US9147706B2 (en) 2012-05-29 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having sensor circuit having amplifier circuit
US9070648B2 (en) * 2012-11-27 2015-06-30 Apple Inc. Electronic devices with display-integrated light sensors
US9310843B2 (en) 2013-01-02 2016-04-12 Apple Inc. Electronic devices with light sensors and displays
JP6207321B2 (ja) * 2013-09-26 2017-10-04 ローム株式会社 光センサ装置
CN103700665B (zh) * 2013-12-13 2016-03-02 京东方科技集团股份有限公司 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
US10644077B1 (en) 2015-10-28 2020-05-05 Apple Inc. Display with array of light-transmitting windows
US10157590B1 (en) 2015-12-15 2018-12-18 Apple Inc. Display with localized brightness adjustment capabilities
US10163984B1 (en) 2016-09-12 2018-12-25 Apple Inc. Display with embedded components and subpixel windows
KR102288031B1 (ko) * 2017-03-08 2021-08-09 엘지전자 주식회사 세면대 하부장
CN109786399B (zh) * 2017-11-13 2022-04-05 睿生光电股份有限公司 检测装置
US10269830B1 (en) * 2017-11-27 2019-04-23 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible array substrate and manufacturing method thereof
JP7274284B2 (ja) * 2018-12-21 2023-05-16 株式会社ジャパンディスプレイ 検出装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260626A (ja) * 1991-03-27 1994-09-16 Semiconductor Energy Lab Co Ltd 画像読み取り装置
JPH08213645A (ja) * 1995-02-02 1996-08-20 Sony Corp 基体から素子形成層を分離する方法
JPH10125929A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP2000164622A (ja) * 1998-11-27 2000-06-16 Sanyo Electric Co Ltd チップサイズパッケージおよびその製造方法
JP2002198463A (ja) * 2000-12-26 2002-07-12 Canon Inc チップサイズパッケージおよびその製造方法

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US642314A (en) * 1899-01-27 1900-01-30 John Hinchliffe System for liquefying snow and disposing of same.
JPH03147328A (ja) * 1989-11-01 1991-06-24 Toshiba Corp 半導体装置の製造方法
US5273910A (en) * 1990-08-08 1993-12-28 Minnesota Mining And Manufacturing Company Method of making a solid state electromagnetic radiation detector
JP3059514B2 (ja) * 1991-03-18 2000-07-04 株式会社半導体エネルギー研究所 光電変換装置ならびにイメージセンサおよびそれらの作製方法
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
JP3329512B2 (ja) 1993-03-22 2002-09-30 株式会社半導体エネルギー研究所 半導体回路およびその作製方法
JPH0786607A (ja) * 1993-09-20 1995-03-31 Toshiba Corp 薄膜トランジスタ
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
FI99071C (fi) * 1995-02-15 1997-09-25 Nokia Mobile Phones Ltd Menetelmä sovellusten käyttämiseksi matkaviestimessä ja matkaviestin
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP3516424B2 (ja) * 1996-03-10 2004-04-05 株式会社半導体エネルギー研究所 薄膜半導体装置
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
CN1495523A (zh) 1996-08-27 2004-05-12 ������������ʽ���� 转移方法和有源矩阵基板的制造方法
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP4027465B2 (ja) * 1997-07-01 2007-12-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその製造方法
JP4127416B2 (ja) * 1997-07-16 2008-07-30 株式会社半導体エネルギー研究所 光センサ、光センサの作製方法、リニアイメージセンサ及びエリアセンサ
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2767162B1 (fr) * 1997-08-08 1999-10-29 Joubert Sa Crochet a haute resistance, notamment pour cable elastique
JP3838393B2 (ja) * 1997-09-02 2006-10-25 株式会社半導体エネルギー研究所 イメージセンサを内蔵した表示装置
JP4044187B2 (ja) * 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
US6287888B1 (en) * 1997-12-26 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and process for producing photoelectric conversion device
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JPH11243209A (ja) * 1998-02-25 1999-09-07 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JP4085459B2 (ja) * 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
JPH11326954A (ja) * 1998-05-15 1999-11-26 Semiconductor Energy Lab Co Ltd 半導体装置
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
JP4174862B2 (ja) 1998-08-04 2008-11-05 ソニー株式会社 薄膜トランジスタの製造方法および半導体装置の製造方法
US6867752B1 (en) * 1998-08-31 2005-03-15 Semiconductor Energy Laboratory Co., Ltd. Portable information processing system
JP3257594B2 (ja) * 1999-02-12 2002-02-18 日本電気株式会社 イメージセンサの製造方法
DE60022111T2 (de) * 1999-03-17 2006-06-22 Kao Corporation Waschmittelzusammensetzung
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2001013523A (ja) * 1999-06-30 2001-01-19 Nec Corp 液晶表示装置及びその製造方法
JP4651785B2 (ja) * 1999-07-23 2011-03-16 株式会社半導体エネルギー研究所 表示装置
JP4112184B2 (ja) * 2000-01-31 2008-07-02 株式会社半導体エネルギー研究所 エリアセンサ及び表示装置
JP2001298663A (ja) * 2000-04-12 2001-10-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
JP4197217B2 (ja) * 2000-05-08 2008-12-17 株式会社半導体エネルギー研究所 装置
US6995753B2 (en) * 2000-06-06 2006-02-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
US7030551B2 (en) 2000-08-10 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Area sensor and display apparatus provided with an area sensor
US6724012B2 (en) * 2000-12-14 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Display matrix with pixels having sensor and light emitting portions
JP3974749B2 (ja) 2000-12-15 2007-09-12 シャープ株式会社 機能素子の転写方法
GB2370410A (en) * 2000-12-22 2002-06-26 Seiko Epson Corp Thin film transistor sensor
JP4061846B2 (ja) * 2001-01-23 2008-03-19 セイコーエプソン株式会社 積層体の製造方法及び半導体装置の製造方法
JP4703883B2 (ja) * 2001-04-09 2011-06-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7351605B2 (en) * 2001-04-09 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US20030191693A1 (en) * 2002-04-08 2003-10-09 Itamar Aphek System and method for conducting an advertising business
JP2002340989A (ja) * 2001-05-15 2002-11-27 Semiconductor Energy Lab Co Ltd 測定方法、検査方法及び検査装置
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
EP1288152B1 (en) * 2001-08-31 2007-05-23 Ricoh Company, Ltd. Sheet ejecting device, curl eliminating device and image forming apparatus
US6956234B2 (en) * 2001-11-30 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Passive matrix display device
JP2003249671A (ja) * 2001-12-20 2003-09-05 Canon Inc 被覆樹脂層を有する基板の製造方法および製造装置
DE60325669D1 (de) * 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
TW533593B (en) * 2002-05-20 2003-05-21 Univ Nat Yunlin Sci & Tech Method of manufacturing amorphous hydrocarbon pH ion sensitive field effect transistor and method and device of measuring temperature parameter, drift and hysteresis thereof
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101032337B1 (ko) * 2002-12-13 2011-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 그의 제조방법
WO2004068582A1 (ja) * 2003-01-08 2004-08-12 Semiconductor Energy Laboratory Co., Ltd. 半導体装置及びその作製方法
US7253391B2 (en) 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
CN100477240C (zh) * 2003-10-06 2009-04-08 株式会社半导体能源研究所 半导体器件以及制造该器件的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260626A (ja) * 1991-03-27 1994-09-16 Semiconductor Energy Lab Co Ltd 画像読み取り装置
JPH08213645A (ja) * 1995-02-02 1996-08-20 Sony Corp 基体から素子形成層を分離する方法
JPH10125929A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP2000164622A (ja) * 1998-11-27 2000-06-16 Sanyo Electric Co Ltd チップサイズパッケージおよびその製造方法
JP2002198463A (ja) * 2000-12-26 2002-07-12 Canon Inc チップサイズパッケージおよびその製造方法

Also Published As

Publication number Publication date
CN100392861C (zh) 2008-06-04
TWI338362B (en) 2011-03-01
US20070015302A1 (en) 2007-01-18
US20090212285A1 (en) 2009-08-27
JP5736422B2 (ja) 2015-06-17
JPWO2004068582A1 (ja) 2006-05-25
JP2011109116A (ja) 2011-06-02
EP1583148A4 (en) 2007-06-27
CN1735968A (zh) 2006-02-15
KR20050094428A (ko) 2005-09-27
KR101026644B1 (ko) 2011-04-04
JP6242831B2 (ja) 2017-12-06
TW200503256A (en) 2005-01-16
US7449718B2 (en) 2008-11-11
JP2014003307A (ja) 2014-01-09
US20050056842A1 (en) 2005-03-17
WO2004068582A1 (ja) 2004-08-12
JP5352572B2 (ja) 2013-11-27
EP2256807A2 (en) 2010-12-01
EP2256807A3 (en) 2017-05-17
JP4693413B2 (ja) 2011-06-01
AU2003289448A1 (en) 2004-08-23
EP1583148A1 (en) 2005-10-05
US7501306B2 (en) 2009-03-10
US7919779B2 (en) 2011-04-05

Similar Documents

Publication Publication Date Title
JP6242831B2 (ja) 半導体装置の作製方法
JP5784096B2 (ja) 半導体装置の作製方法
KR101273971B1 (ko) 반도체장치 및 그 제조방법
JP5070030B2 (ja) 半導体装置
JP4827396B2 (ja) 半導体装置の作製方法
TWI734051B (zh) 陣列基板、包含該陣列基板的數位ｘ光檢測器、以及製造該陣列基板的方法
JP2006013462A (ja) 半導体装置及びその作製方法
WO2009139209A1 (ja) 放射線画像検出器および放射線画像検出器の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171108

R150 Certificate of patent or registration of utility model

Ref document number: 6242831

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250