JP4827396B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4827396B2 JP4827396B2 JP2004290571A JP2004290571A JP4827396B2 JP 4827396 B2 JP4827396 B2 JP 4827396B2 JP 2004290571 A JP2004290571 A JP 2004290571A JP 2004290571 A JP2004290571 A JP 2004290571A JP 4827396 B2 JP4827396 B2 JP 4827396B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- forming
- substrate
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
光センサー素子と増幅回路とを有するチップを実装した半導体装置であり、
前記光センサー素子は、第一の電極と、該第一の電極上に非晶質構造を有する半導体膜からなる光電変換層と、該光電変換層上に第二の電極とを有し、
前記増幅回路は、結晶構造を有する半導体膜を有するTFTで構成されていることを特徴とする半導体装置である。
光センサー素子と増幅回路とを有するチップを実装した半導体装置であり、
前記光センサー素子は、第一の電極と、該第一の電極上に一部接するp型の非晶質半導体層と、該p型の非晶質半導体層上に接する非晶質構造を有する半導体膜からなる光電変換層と、該非晶質構造を有する半導体膜からなる光電変換層上に接するn型の非晶質半導体層と、該n型の非晶質半導体層上に接する第二の電極とを有し、
前記増幅回路は、結晶構造を有する半導体膜を有するnチャネル型TFTで構成されていることを特徴とする半導体装置である。
光センサー素子と増幅回路とを有するチップを実装した半導体装置であり、
前記光センサー素子は、第一の電極と、該第一の電極上に結晶質半導体膜からなる光電変換層と、該光電変換層上に第二の電極とを有し、
前記増幅回路は、結晶構造を有する半導体膜を有するTFTで構成されていることを特徴とする半導体装置である。
光センサー素子と増幅回路とを有するチップを実装した半導体装置において、
前記光センサー素子は、カソード側の電極(第1の電極)と、該カソード側の電極上に一部接する非晶質構造を有する半導体膜からなる光電変換層と、該光電変換層上に接するアノード側の電極(第2の電極)とを有し、
前記増幅回路は、結晶構造を有する半導体膜を有するnチャネル型TFTで構成され、
前記光センサー素子と前記増幅回路は、プラスチック基板上に接着層を介して設けられていることを特徴とする半導体装置である。
光センサー素子と増幅回路とを有するチップを実装した半導体装置であり、
前記光センサー素子は、第一の電極と、該第一の電極上に一部接するp型の非晶質半導体層と、該p型の非晶質半導体層上に接する非晶質構造を有する半導体膜からなる光電変換層と、該非晶質構造を有する半導体膜からなる光電変換層上に接するn型の非晶質半導体層と、該n型の非晶質半導体層上に接する第二の電極とを有し、
前記増幅回路は、結晶構造を有する半導体膜を有するpチャネル型TFTで構成されていることを特徴とする半導体装置である。
光センサー素子と増幅回路とを有するチップを実装した半導体装置であり、
前記光センサー素子は、第一の電極と、該第一の電極上に一部接するp型の結晶質半導体層と、該p型の結晶質半導体層上に接する非晶質構造を有する半導体膜からなる光電変換層と、該非晶質構造を有する半導体膜からなる光電変換層上に接するn型の結晶質半導体層と、該n型の結晶質半導体層上に接する第二の電極とを有し、
前記増幅回路は、結晶構造を有する半導体膜を有するnチャネル型TFTで構成されていることを特徴とする半導体装置である。
光センサー素子と増幅回路とを有するチップを実装した半導体装置であり、
前記光センサー素子は、第一の電極と、該第一の電極上に一部接するp型の結晶質半導体層と、該p型の結晶質半導体層上に接する非晶質構造を有する半導体膜からなる光電変換層と、該非晶質構造を有する半導体膜からなる光電変換層上に接するn型の結晶質半導体層と、該n型の結晶質半導体層上に接する第二の電極とを有し、
前記増幅回路は、結晶構造を有する半導体膜を有するpチャネル型TFTで構成されていることを特徴とする半導体装置である。
光センサー素子と増幅回路とを有するチップを実装した半導体装置であり、
前記光センサー素子は、第一の電極と、該第一の電極上に一部接するp型の非晶質半導体層と、該p型の非晶質半導体層上に接する非晶質構造を有する半導体膜からなる光電変換層と、該非晶質構造を有する半導体膜からなる光電変換層上に接するn型の結晶質半導体層と、該n型の結晶質半導体層上に接する第二の電極とを有し、
前記増幅回路は、結晶構造を有する半導体膜を有するnチャネル型TFTで構成されていることを特徴とする半導体装置である。
光センサー素子と増幅回路とを有するチップを実装した半導体装置であり、
前記光センサー素子は、第一の電極と、該第一の電極上に一部接するp型の非晶質半導体層と、該p型の非晶質半導体層上に接する非晶質構造を有する半導体膜からなる光電変換層と、該非晶質構造を有する半導体膜からなる光電変換層上に接するn型の結晶質半導体層と、該n型の結晶質半導体層上に接する第二の電極とを有し、
前記増幅回路は、結晶構造を有する半導体膜を有するpチャネル型TFTで構成されていることを特徴とする半導体装置である。
光センサー素子と増幅回路とを有するチップを実装した半導体装置であり、
前記光センサー素子は、第一の電極と、該第一の電極上に一部接するp型の結晶質半導体層と、該p型の結晶質半導体層上に接する非晶質構造を有する半導体膜からなる光電変換層と、該非晶質構造を有する半導体膜からなる光電変換層上に接するn型の非晶質半導体層と、該n型の非晶質半導体層上に接する第二の電極とを有し、
前記増幅回路は、結晶構造を有する半導体膜を有するnチャネル型TFTで構成されていることを特徴とする半導体装置である。
光センサー素子と増幅回路とを有するチップを実装した半導体装置であり、
前記光センサー素子は、第一の電極と、該第一の電極上に一部接するp型の結晶質半導体層と、該p型の結晶質半導体層上に接する非晶質構造を有する半導体膜からなる光電変換層と、該非晶質構造を有する半導体膜からなる光電変換層上に接するn型の非晶質半導体層と、該n型の非晶質半導体層上に接する第二の電極とを有し、
前記増幅回路は、結晶構造を有する半導体膜を有するpチャネル型TFTで構成されていることを特徴とする半導体装置である。
光センサー素子と増幅回路とを有するチップを実装した半導体装置の作製方法において、
増幅回路を構成する薄膜トランジスタのソース領域またはドレイン領域と接続するソース電極またはドレイン電極を形成すると同時に、薄膜トランジスタの層間絶縁膜上に接する第1の電極を形成する工程と、
前記第1の電極および前記層間絶縁膜を覆って第1導電型結晶質半導体膜と、非晶質半導体膜と、第2導電型結晶質半導体膜とを積層する工程と、
前記第2導電型結晶質半導体膜上に第2の電極を形成する工程と、
前記第2の電極をマスクとして自己整合的に第1導電型結晶質半導体膜と、非晶質半導体膜と、第2導電型結晶質半導体膜とをエッチングする工程と、を有することを特徴とする半導体装置の作製方法である。
光センサー素子と増幅回路とを有するチップを実装した半導体装置の作製方法において、
第1の基板上に増幅回路及び光センサー素子を含む被剥離層を形成する工程と、
前記増幅回路及び光センサー素子を含む被剥離層を第1の基板から剥離する工程と、
前記増幅回路及び光センサー素子を含む被剥離層を第2の基板に転写する工程と、
前記第2の基板を分断して前記増幅回路及び光センサー素子を含むチップを作製する工程と、
前記増幅回路及び光センサー素子を含むチップを半田リフロー処理によってプリント配線基板に実装する工程と、を有することを特徴とする半導体装置の作製方法である。
前記被剥離層上に溶媒に溶ける有機樹脂膜を塗布する第1工程と、
前記有機樹脂膜に第5の基板を第1の両面テープで接着させ、前記被剥離層および有機樹脂膜を前記第1の基板と前記第5の基板とで挟む第2工程と、
第2の両面テープで第6の基板を前記第1の基板と接着する第3工程と、
前記第6の基板が接着された前記第1の基板と、前記被剥離層とを物理的手段またはエッチングで分離する第4工程と、
前記被剥離層に第2の基板を第1の接着材で接着させ、前記被剥離層を前記第6の基板と前記第2の基板とで挟む第5工程と、
前記被剥離層および第1の両面テープと前記第6の基板とを分離する第6工程と、
前記被剥離層と前記第1の両面テープとを分離する第7工程と、
前記有機樹脂膜を除去する第8工程と、を有することを特徴としている。
11:接着層
19:第1の電極(カソード側の電極)
23:第2の電極(アノード側の電極)
Claims (12)
- 第一の電極と、非晶質構造を有する半導体層からなる光電変換層と、第二の電極とを基板から順に積層し、前記基板側からの光を受光する光センサー素子と、
薄膜トランジスタを有する増幅回路とを有する半導体装置の作製方法において、
前記基板上に前記薄膜トランジスタの半導体層を形成し、
前記基板上及び前記半導体層上に絶縁膜を形成し、
前記基板上の前記絶縁膜上に前記第一の電極に接続する配線と、前記半導体層上の前記絶縁膜上に前記薄膜トランジスタのゲート電極とを同一工程で形成し、
前記絶縁膜、前記配線、及び前記ゲート電極上に層間絶縁膜を形成し、
前記配線及び前記薄膜トランジスタのソース領域またはドレイン領域上の前記絶縁膜及び前記層間絶縁膜にコンタクトホールを形成し、
前記層間絶縁膜上及び前記コンタクトホールに、前記第一の電極と、前記薄膜トランジスタのソース電極またはドレイン電極とを同一工程で形成することを特徴とする半導体装置の作製方法。 - 第一の電極と、結晶質半導体層からなる光電変換層と、第二の電極とを基板から順に積層し、前記基板側からの光を受光する光センサー素子と、
薄膜トランジスタを有する増幅回路とを有する半導体装置の作製方法において、
前記基板上に前記薄膜トランジスタの半導体層を形成し、
前記基板上及び前記半導体層上に絶縁膜を形成し、
前記基板上の前記絶縁膜上に前記第一の電極に接続する配線と、前記半導体層上の前記絶縁膜上に前記薄膜トランジスタのゲート電極とを同一工程で形成し、
前記絶縁膜、前記配線、及び前記ゲート電極上に層間絶縁膜を形成し、
前記配線及び前記薄膜トランジスタのソース領域またはドレイン領域上の前記絶縁膜及び前記層間絶縁膜にコンタクトホールを形成し、
前記層間絶縁膜上及び前記コンタクトホールに、前記第一の電極と、前記薄膜トランジスタのソース電極またはドレイン電極とを同一工程で形成することを特徴とする半導体装置の作製方法。 - 第一の電極と、前記第一の電極を覆って形成された非晶質構造を有する半導体層からなる光電変換層と、第二の電極とを基板から順に積層し、前記基板側からの光を受光する光センサー素子と、
薄膜トランジスタを有する増幅回路とを有する半導体装置の作製方法において、
前記基板上に前記薄膜トランジスタの半導体層を形成し、
前記基板上及び前記半導体層上に絶縁膜を形成し、
前記基板上の前記絶縁膜上に前記第一の電極に接続する配線と、前記半導体層上の前記絶縁膜上に前記薄膜トランジスタのゲート電極とを同一工程で形成し、
前記絶縁膜、前記配線、及び前記ゲート電極上に層間絶縁膜を形成し、
前記配線及び前記薄膜トランジスタのソース領域またはドレイン領域上の前記絶縁膜及び前記層間絶縁膜にコンタクトホールを形成し、
前記層間絶縁膜上及び前記コンタクトホールに、前記第一の電極と、前記薄膜トランジスタのソース電極またはドレイン電極とを同一工程で形成することを特徴とする半導体装置の作製方法。 - 第一の電極と、非晶質構造を有する半導体層からなる光電変換層と、第二の電極とを基板から順に積層し、前記基板側からの光を受光する光センサー素子と、
薄膜トランジスタを有する増幅回路とを有する半導体装置の作製方法において、
前記基板上に前記薄膜トランジスタの半導体層を形成し、
前記基板上及び前記半導体層上に絶縁膜を形成し、
前記基板上の前記絶縁膜上に前記第一の電極に接続する配線と、前記半導体層上の前記絶縁膜上に前記薄膜トランジスタのゲート電極とを同一工程で形成し、
前記絶縁膜、前記配線、及び前記ゲート電極上に層間絶縁膜を形成し、
前記配線及び前記薄膜トランジスタのソース領域またはドレイン領域上の前記絶縁膜及び前記層間絶縁膜にコンタクトホールを形成し、
前記層間絶縁膜上及び前記コンタクトホールに、前記第一の電極と、前記薄膜トランジスタのソース電極またはドレイン電極とを同一工程で形成し、
前記第一の電極上に前記光電変換膜を形成し、
前記光電変換膜上にマスクを用いて前記第二の電極を形成し、
前記マスクを用いて、前記光電変換膜を自己整合的にエッチングすることを特徴とする半導体装置の作製方法。 - 第一の電極と、結晶質半導体層からなる光電変換層と、第二の電極とを基板から順に積層し、前記基板側からの光を受光する光センサー素子と、
薄膜トランジスタを有する増幅回路とを有する半導体装置の作製方法において、
前記基板上に前記薄膜トランジスタの半導体層を形成し、
前記基板上及び前記半導体層上に絶縁膜を形成し、
前記基板上の前記絶縁膜上に前記第一の電極に接続する配線と、前記半導体層上の前記絶縁膜上に前記薄膜トランジスタのゲート電極とを同一工程で形成し、
前記絶縁膜、前記配線、及び前記ゲート電極上に層間絶縁膜を形成し、
前記配線及び前記薄膜トランジスタのソース領域またはドレイン領域上の前記絶縁膜及び前記層間絶縁膜にコンタクトホールを形成し、
前記層間絶縁膜上及び前記コンタクトホールに、前記第一の電極と、前記薄膜トランジスタのソース電極またはドレイン電極とを同一工程で形成し、
前記第一の電極上に前記光電変換膜を形成し、
前記光電変換膜上にマスクを用いて前記第二の電極を形成し、
前記マスクを用いて、前記光電変換膜を自己整合的にエッチングすることを特徴とする半導体装置の作製方法。 - 第一の電極と、前記第一の電極を覆って形成された非晶質構造を有する半導体膜からなる光電変換層と、第二の電極とを基板から順に積層し、前記基板側からの光を受光する光センサー素子と、
薄膜トランジスタを有する増幅回路とを有する半導体装置の作製方法において、
前記基板上に前記薄膜トランジスタの半導体層を形成し、
前記基板上及び前記半導体層上に絶縁膜を形成し、
前記基板上の前記絶縁膜上に前記第一の電極に接続する配線と、前記半導体層上の前記絶縁膜上に前記薄膜トランジスタのゲート電極とを同一工程で形成し、
前記絶縁膜、前記配線、及び前記ゲート電極上に層間絶縁膜を形成し、
前記配線及び前記薄膜トランジスタのソース領域またはドレイン領域上の前記絶縁膜及び前記層間絶縁膜にコンタクトホールを形成し、
前記層間絶縁膜上及び前記コンタクトホールに、前記第一の電極と、前記薄膜トランジスタのソース電極またはドレイン電極とを同一工程で形成し、
前記第一の電極上に前記光電変換膜を形成し、
前記光電変換膜上にマスクを用いて前記第二の電極を形成し、
前記マスクを用いて、前記光電変換膜を自己整合的にエッチングすることを特徴とする半導体装置の作製方法。 - 第一の電極と、前記第一の電極を覆って形成された結晶質半導体膜からなる光電変換層と、第二の電極とを基板から順に積層し、前記基板側からの光を受光する光センサー素子と、
薄膜トランジスタを有する増幅回路とを有する半導体装置の作製方法において、
前記基板上に前記薄膜トランジスタの半導体層を形成し、
前記基板上及び前記半導体層上に絶縁膜を形成し、
前記基板上の前記絶縁膜上に前記第一の電極に接続する配線と、前記半導体層上の前記絶縁膜上に前記薄膜トランジスタのゲート電極とを同一工程で形成し、
前記絶縁膜、前記配線、及び前記ゲート電極上に層間絶縁膜を形成し、
前記配線及び前記薄膜トランジスタのソース領域またはドレイン領域上の前記絶縁膜及び前記層間絶縁膜にコンタクトホールを形成し、
前記層間絶縁膜上及び前記コンタクトホールに、前記第一の電極と、前記薄膜トランジスタのソース電極またはドレイン電極とを同一工程で形成し、
前記第一の電極上に前記光電変換膜を形成し、
前記光電変換膜上にマスクを用いて前記第二の電極を形成し、
前記マスクを用いて、前記光電変換膜を自己整合的にエッチングすることを特徴とする半導体装置の作製方法。 - 請求項1乃至7のいずれか一において、
前記薄膜トランジスタは、nチャネル型の薄膜トランジスタであることを特徴とする半導体装置の作製方法。 - 請求項1乃至8のいずれか一において、
前記光電変換層は、前記第一の電極上に一部接するp型の非晶質半導体層と前記第二の電極上に一部接するn型の非晶質半導体層とに、それぞれ一部接して挟まれていることを特徴とする半導体装置の作製方法。 - 請求項1乃至8のいずれか一において、
前記光電変換層は、前記第一の電極上にp型の結晶質半導体層と前記第二の電極上に一部接するn型の結晶質半導体層とに、それぞれ一部接して挟まれていることを特徴とする半導体装置の作製方法。 - 請求項1乃至8のいずれか一において、
前記光電変換層は、前記第一の電極上にp型の非晶質半導体層と前記第二の電極上に一部接するn型の結晶質半導体層とに、それぞれ一部接して挟まれていることを特徴とする半導体装置の作製方法。 - 請求項1乃至8のいずれか一において、
前記光電変換層は、前記第一の電極上にp型の結晶質半導体層と前記第二の電極上に一部接するn型の非晶質半導体層とに、それぞれ一部接して挟まれていることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004290571A JP4827396B2 (ja) | 2003-10-06 | 2004-10-01 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003347646 | 2003-10-06 | ||
JP2003347646 | 2003-10-06 | ||
JP2004290571A JP4827396B2 (ja) | 2003-10-06 | 2004-10-01 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005136392A JP2005136392A (ja) | 2005-05-26 |
JP2005136392A5 JP2005136392A5 (ja) | 2006-03-02 |
JP4827396B2 true JP4827396B2 (ja) | 2011-11-30 |
Family
ID=34655939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004290571A Expired - Fee Related JP4827396B2 (ja) | 2003-10-06 | 2004-10-01 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4827396B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007013534A1 (en) | 2005-07-27 | 2007-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2007059889A (ja) * | 2005-07-27 | 2007-03-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
EP1949455A1 (en) * | 2005-11-18 | 2008-07-30 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device |
WO2007125977A1 (en) * | 2006-04-27 | 2007-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic appliance using the same |
JP5183956B2 (ja) * | 2006-04-28 | 2013-04-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN102082189B (zh) | 2006-04-28 | 2012-11-28 | 株式会社半导体能源研究所 | 光电转换元件和光电转换元件制造方法 |
DE602007002105D1 (de) | 2006-04-28 | 2009-10-08 | Semiconductor Energy Lab | Halbleiterbauelement |
US7791012B2 (en) * | 2006-09-29 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising photoelectric conversion element and high-potential and low-potential electrodes |
US7759629B2 (en) * | 2007-03-20 | 2010-07-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
KR101423055B1 (ko) * | 2007-04-18 | 2014-07-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치를 갖는 광전 변환 소자 및 이것을 사용한반도체 장치 |
KR101441346B1 (ko) * | 2007-04-27 | 2014-09-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
US20110175535A1 (en) * | 2008-09-30 | 2011-07-21 | Sharp Kabushiki Kaisha | Semiconductor device, method for manufacturing same and display device |
JP5487702B2 (ja) * | 2009-04-24 | 2014-05-07 | セイコーエプソン株式会社 | 光電変換装置の製造方法 |
US8716646B2 (en) | 2010-10-08 | 2014-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and method for operating the same |
US9209209B2 (en) | 2010-10-29 | 2015-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and method for operating the same |
US9048788B2 (en) | 2011-05-13 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a photoelectric conversion portion |
JP6276496B2 (ja) * | 2012-04-27 | 2018-02-07 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタの製造方法、表示装置および有機elディスプレイの製造方法 |
JP5737358B2 (ja) * | 2013-10-22 | 2015-06-17 | セイコーエプソン株式会社 | 光電変換装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5648184A (en) * | 1979-09-26 | 1981-05-01 | Ricoh Co Ltd | Photoreading element |
JPH07118526B2 (ja) * | 1984-10-30 | 1995-12-18 | セイコーエプソン株式会社 | 固体撮像装置 |
JPH0783096B2 (ja) * | 1985-12-17 | 1995-09-06 | セイコーエプソン株式会社 | 固体撮像装置 |
JPS62144354A (ja) * | 1985-12-19 | 1987-06-27 | Seiko Epson Corp | 固体撮像装置 |
JPH07112052B2 (ja) * | 1986-03-20 | 1995-11-29 | セイコーエプソン株式会社 | 光電変換装置の製造方法 |
JPS62293763A (ja) * | 1986-06-13 | 1987-12-21 | Seiko Epson Corp | 固体撮像装置 |
JPS63114164A (ja) * | 1986-06-17 | 1988-05-19 | Tokyo Electric Co Ltd | 光電変換装置 |
JPS63190379A (ja) * | 1986-09-02 | 1988-08-05 | Seiko Epson Corp | カラ−イメ−ジセンサ |
JPS63122166A (ja) * | 1986-11-11 | 1988-05-26 | Seiko Epson Corp | 固体撮像装置 |
JPS63269569A (ja) * | 1987-04-27 | 1988-11-07 | Seiko Epson Corp | 固体撮像装置 |
JPH01289381A (ja) * | 1988-05-17 | 1989-11-21 | Seiko Epson Corp | 増幅型固体撮像装置 |
JPH02280373A (ja) * | 1989-04-21 | 1990-11-16 | Konica Corp | マトリックス駆動型イメージセンサー |
JP3410411B2 (ja) * | 1991-03-18 | 2003-05-26 | 株式会社半導体エネルギー研究所 | イメージセンサ及びその作製方法 |
JPH0629567A (ja) * | 1992-07-13 | 1994-02-04 | Nippon Telegr & Teleph Corp <Ntt> | 受光回路 |
JPH06334206A (ja) * | 1993-05-19 | 1994-12-02 | Rohm Co Ltd | 半導体光電変換装置およびその製造方法 |
JPH0936340A (ja) * | 1995-07-17 | 1997-02-07 | Fuji Xerox Co Ltd | 薄膜半導体装置 |
JP4271268B2 (ja) * | 1997-09-20 | 2009-06-03 | 株式会社半導体エネルギー研究所 | イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置 |
JP2002303676A (ja) * | 2001-04-03 | 2002-10-18 | Matsushita Electric Ind Co Ltd | 放射線検出素子および放射線検出素子の製造方法 |
JP4896302B2 (ja) * | 2001-04-09 | 2012-03-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2002359364A (ja) * | 2001-05-31 | 2002-12-13 | Seiko Epson Corp | 光センサー、および光センサーユニット |
-
2004
- 2004-10-01 JP JP2004290571A patent/JP4827396B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005136392A (ja) | 2005-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101145349B1 (ko) | 반도체 장치의 제조방법 | |
US7888714B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5784096B2 (ja) | 半導体装置の作製方法 | |
KR101227022B1 (ko) | 광전 변환 장치 및 그 제작 방법과, 반도체 장치 | |
JP4827396B2 (ja) | 半導体装置の作製方法 | |
US8207591B2 (en) | Photoelectric conversion device | |
JP5277263B2 (ja) | 発光装置の作製方法 | |
JP4472238B2 (ja) | 剥離方法および半導体装置の作製方法 | |
JP4939690B2 (ja) | 半導体装置の作製方法 | |
US7923800B2 (en) | Semiconductor device and electronic device | |
US20090261444A1 (en) | Semiconductor device | |
JP4809715B2 (ja) | 光電変換装置及びその作製方法、並びに半導体装置 | |
JP2006013462A (ja) | 半導体装置及びその作製方法 | |
JP4472314B2 (ja) | 半導体装置の作製方法、表示装置の作製方法、および発光装置の作製方法 | |
JP4267394B2 (ja) | 剥離方法、及び半導体装置の作製方法 | |
JP4602261B2 (ja) | 剥離方法および半導体装置の作製方法 | |
JP4602035B2 (ja) | 半導体装置の作製方法 | |
JP4712197B2 (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060111 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110913 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4827396 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |