JP4472314B2

JP4472314B2 - 半導体装置の作製方法、表示装置の作製方法、および発光装置の作製方法

Info

Publication number: JP4472314B2
Application number: JP2003391659A
Authority: JP
Inventors: 舜平山崎; 徹高山; 卓也鶴目; 裕吾後藤
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2002-11-22
Filing date: 2003-11-21
Publication date: 2010-06-02
Anticipated expiration: 2023-11-21
Also published as: JP2004186685A

Description

本発明は、有機薄膜で覆われてなる複数の薄膜トランジスタ（以下、ＴＦＴという）で構成された半導体装置、表示装置、発光装置およびこれらの作製方法に関する。本発明における半導体装置には、ＣＰＵ(Central Processing unit)、ＭＰＵ(Micro Processor unit)、メモリー、マイコン、画像処理プロセッサを含み、表示装置には液晶表示装置、ＰＤＰ（Plasma Display Panel）、ＦＥＤ（Field Emission Display）等を含む。

近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いてＴＦＴを形成する技術が注目されている。ＴＦＴはＩＣや電気光学装置のような電子デバイスに広く応用されている。

なお、これらのＴＦＴを形成する基板としては、現在、ガラス基板や石英基板が多く使用されているが、割れやすく、重いという欠点がある。また、大量生産を行う上で、これらの基板は大型化が困難であり、不向きである。そのため、可撓性を有する基板、代表的にはフレキシブルなプラスチックフィルムの上にＴＦＴで構成された素子を形成することが試みられている。

しかしながら、プラスチックフィルムの耐熱性が低いためプロセスの最高温度を低くせざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のＴＦＴを形成できないのが現状である。そのため、プラスチックフィルム上に直接ＴＦＴを形成して得られた半導体装置、表示装置、または発光装置等は、まだ実現されていない。

これに対して、ガラスや石英などの基板上に薄膜素子を形成した後、基板から薄膜素子（被転写体）を剥離し、プラスチックフィルム等の転写体に転写させる技術が開示されている（例えば、特許文献１参照。）。

特開平１０−１２５９２９号公報

なお、このようにプラスチックフィルム等の可撓性を有する基体上に半導体装置、表示装置、または発光装置等を作製することができれば、厚みが薄く軽量であるということに加えて、曲面を有するフレキシブルなディスプレイ等に用いることができ、応用範囲を広げることができる。

上述したような転写技術を用いることにより、プラスチック等の転写体上に良好な電気特性を有するＴＦＴを含む半導体装置（ＣＰＵ、ＭＰＵ、メモリー、マイコン、画像処理プロセッサ等）、表示装置（液晶表示装置、ＰＤＰ、ＦＥＤ等）、または発光装置を含む層（以下、素子形成層という）を形成することができる。しかし、転写体に用いるプラスチック等は有機材料であり、一般に水分や酸素等を透過しやすいことから、このような転写体により被転写体を封止することは、適当ではない。

そこで、本発明では薄膜軽量化、および曲面を有するフレキシブルな構造とするのに加え、素子形成層に対して外部から水分や酸素等が侵入するのを防ぐ構造を有する半導体装置、表示装置、または発光装置、およびそれらの作製方法を提供することを目的とする。

本発明では、上記課題を解決するためにフッ素系樹脂を含む膜で素子形成層が覆われた構造を有し、素子形成層に含まれるＴＦＴを島状の半導体膜により形成することにより、薄膜軽量化とともに曲面を有するフレキシブルな構造を実現し、さらに外部から水分や酸素等の侵入を防ぐことができる半導体装置、表示装置、または発光装置を形成する。

本発明における具体的な構成は、複数のＴＦＴを含む素子形成層を有する半導体装置、表示装置、または発光装置であって、前記素子形成層と接して形成されるフッ素系樹脂を含む膜に覆われていることを特徴とするものである。

なお、上記構成においてフッ素系樹脂を含む膜は、前記素子形成層を覆って形成されており、前記素子形成層に形成されるＴＦＴの他、ＴＦＴと接続して形成される発光素子が水分や酸素などの気体によって劣化するのを防ぐ機能を有するものである。さらに、前記素子形成層の一方、または両方の面に接して熱伝導層を有し、かつ前記素子形成層がフッ素系樹脂を含む膜に覆われた構造とすることもできる。

また、別の構成は、第１の絶縁膜上に形成されたソース領域、ドレイン領域、およびチャネル形成領域を有する島状の半導体膜と、前記半導体膜上にゲート絶縁膜を介して形成されたゲート電極とを含むＴＦＴと、前記ＴＦＴの前記ソース領域または前記ドレイン領域と電気的に接続された配線を含む素子形成層を有する半導体装置、表示装置、または発光装置であって、前記素子形成層を覆って形成された第２の絶縁膜を有し、前記第１および前記第２の絶縁膜と接して形成されたフッ素系樹脂を含む膜を有することを特徴とする半導体装置、表示装置、または発光装置である。

また、上記表示装置に関する別の構成としては、第１の絶縁膜上に形成されたソース領域、ドレイン領域、およびチャネル形成領域を有する島状の半導体膜と、前記半導体膜上にゲート絶縁膜を介して形成されたゲート電極とを含む薄膜トランジスタと、前記薄膜トランジスタの前記ソース領域または前記ドレイン領域と電気的に接続された配線と、画素部において前記配線と電気的に接続された素子を含む素子形成層を有する表示装置であって、前記素子形成層を覆って形成された第２の絶縁膜を有し、前記第１および前記第２の絶縁膜と接して形成されたフッ素系樹脂を含む膜を有することを特徴とする表示装置である。

また、上記発光装置に関する別の構成としては、第１の絶縁膜上に形成された薄膜トランジスタと層間絶縁膜を介して電気的に接続された第１の電極、前記第１の電極上に形成された電界発光膜、および前記電界発光膜上に形成された第２の電極からなる発光素子を含む素子形成層を有する発光装置であって、前記第１の絶縁膜および前記第２の電極と接して形成されたフッ素系樹脂を含む膜を有することを特徴とする発光装置である。

なお、上記各構成において、ソース領域、ドレイン領域、およびチャネル形成領域を有する半導体膜が島状に形成されていることから、前記半導体膜を覆う前記フッ素系樹脂を含む膜のフレキシブルな性質に反することなく形状の変化に対応することができ、様々な形状の用途に対しても劣化を生じることなく用いることができる。

なお、上記素子形成層には、ＴＦＴおよびこれらを組み合わせて形成される半導体装置（ＣＰＵ、ＭＰＵ、メモリー、マイコン、画像処理プロセッサ）、表示装置（液晶表示装置、ＰＤＰ、ＦＥＤ）、または発光装置を含む層（以下、素子形成層という）を形成することができる。

また、上記各構成において前記素子形成層は、その膜厚が５０μｍ以下であることを特徴とする半導体装置、表示装置、または発光装置である。

また、本発明におけるフッ素系樹脂を含む膜とは、フッ素を含むポリエチレン、フッ素を含むポリプロピレン、フッ素を含むポリビニレン等の化合物、または、これらの共重合体からなるターゲットを用いることにより、これらのフッ素系樹脂を含む膜を形成することができる。

上記各構成において、形成された半導体装置、表示装置、または発光装置をプリペイドカード、クレジットカード、免許証、またはウエアラブルコンピュータ等の応用製品に用いることが可能である。

さらに、上記構造を得るための本発明の構成は、第１の基板上に複数のＴＦＴを含む素子形成層を形成し、前記素子形成層と接して第１の接着層を形成し、前記第１の接着層に第２の基板を接着させ、前記素子形成層を前記第１の基板および前記第２の基板で挟み、前記第１の基板を前記素子形成層から物理的手段で分離除去し、露出面に第１のフッ素系樹脂を含む膜を形成し、前記第１のフッ素系樹脂を含む膜と接して第２の接着層を形成し、前記第２の接着層に第３の基板を接着させ、前記第１の接着層および前記第２の基板を前記素子形成層から分離除去し、露出面に第２のフッ素系樹脂を含む膜を形成し、前記第２の接着層および前記第３の基板を前記素子形成層から分離除去することを特徴とする半導体装置の作製方法である。

なお、上記構成において、第１の基板を物理的手法により分離除去するために、第１の基板上に金属層を形成し、前記金属層上に酸化物層を形成し、前記酸化物層上に第１の絶縁膜を形成し、前記第１の絶縁膜上に水素を含み非晶質構造を有する半導体膜を形成し、水素を拡散する加熱処理を行い、前記半導体膜を一部に有する複数のＴＦＴを含む素子形成層が形成されることを特徴とする。

また、本発明において素子形成層の画素部において、ＴＦＴと電気的に接続された素子が形成される表示装置の作製方法としては、第１の基板上に金属層を形成し、前記金属層上に酸化物層を形成し、前記酸化物層上に第１の絶縁膜を形成し、前記第１の絶縁膜上に水素を含み非晶質構造を有する半導体膜を形成し、水素を拡散する加熱処理を行い、前記半導体膜を一部に有する複数のＴＦＴを形成し、前記ＴＦＴと層間絶縁膜を介して電気的に接続された第１の電極を形成し、前記第１の電極と接して第１の接着層を形成し、前記第１の接着層に第２の基板を接着させ、前記第１の基板および前記金属層を、前記金属層および前記第１の絶縁膜との界面から物理的手段で分離除去し、露出面に第１のフッ素系樹脂を含む膜を形成し、前記第１のフッ素系樹脂を含む膜と接して第２の接着層を形成し、前記第２の接着層に第３の基板を接着させ、前記第１の接着層および前記第２の基板を前記第１の電極表面から分離除去し、露出した前記第１の電極上に前記第１の電極を含む素子を形成し、前記素子上に第２のフッ素系樹脂を含む膜を形成し、前記第２の接着層および前記第３の基板を前記第１のフッ素系樹脂を含む膜から分離除去することを特徴とする表示装置の作製方法である。

また、本発明において素子形成層の画素部において、ＴＦＴと電気的に接続された発光素子が形成される発光装置の作製方法としては、第１の基板上に金属層を形成し、前記金属層上に酸化物層を形成し、前記酸化物層上に第１の絶縁膜を形成し、前記第１の絶縁膜上に水素を含み非晶質構造を有する半導体膜を形成し、水素を拡散する加熱処理を行い、前記半導体膜を一部に有する複数のＴＦＴを形成し、前記ＴＦＴと層間絶縁膜を介して電気的に接続された第１の電極を形成し、前記第１の電極と接して第１の接着層を形成し、前記第１の接着層に第２の基板を接着させ、前記第１の基板および前記金属層を、前記金属層および前記第１の絶縁膜との界面から物理的手段で分離除去し、露出面に第１のフッ素系樹脂を含む膜を形成し、前記第１のフッ素系樹脂を含む膜と接して第２の接着層を形成し、前記第２の接着層に第３の基板を接着させ、前記第１の接着層および前記第２の基板を前記第１の電極表面から分離除去し、露出した前記第１の電極上に電界発光膜、および前記電界発光膜上に第２の電極を形成し、前記第２の電極上に第２のフッ素系樹脂を含む膜を形成し、前記第２の接着層および前記第３の基板を前記第１のフッ素系樹脂を含む膜から分離除去することを特徴とする発光装置の作製方法である。

上記各構成において、前記第１のフッ素系樹脂を含む膜または、前記第２のフッ素系樹脂を含む膜は、スパッタリング法、スピンコート法などの塗布法により形成されることを特徴とする。

なお、上記各構成において、前記第１のフッ素系樹脂を含む膜と接して第２の接着層を形成する前に、前記第１のフッ素系樹脂を含む膜表面の成膜性を向上させるために逆スパッタ処理をしてもよい。

逆スパッタ処理を行う場合にはＡｒガスを流量２０〜５００（ｓｃｃｍ）で導入しながらスパッタ圧力を０．６〜１５０（Ｐａ）として行う。なお、この場合において放電を励起するために２０ｋＨｚ〜１２０ＭＨｚの高周波電力を印加して、ＲＦ電力０．０６〜３．１８（Ｗ／ｃｍ²）で、基板の温度を室温〜２００℃以下として１〜２０分程度行うのが好ましい。

以上のように、素子形成層がフッ素系樹脂を含む膜で覆われた構造とすることにより、薄膜軽量化、および曲面を有するフレキシブルな構造だけでなく、素子形成層に対して外部から水分や酸素等が侵入するのを防ぐ構造を有する半導体装置、表示装置、または発光装置を提供することができる。

本発明を実施することにより、半導体装置、表示装置、または発光装置の薄膜軽量化、および曲面を有するフレキシブルな構造を得ることができるだけでなく、素子形成層に対して外部から水分や酸素等が侵入するのを防ぐことができるので、素子の特性変動や劣化を防ぐことができる。

本発明により形成される半導体装置は、図１に示す構造を有する。すなわち、ＴＦＴを複数組み合わせることにより構成される素子形成層１０１がフッ素系樹脂を含む膜１０２、１０３により覆われた構造を有する。なお、このような半導体装置の作製方法について、図２〜４を用いて詳細に説明する。

図２（Ａ）には、第１の基板２０１上に金属層２０２、酸化物層２０３が順次積層され、その上に素子形成層２０４が形成された状態を示す。

第１の基板２０１としては、ガラス基板、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板を用いても良い。

そして、第１の基板２０１上に形成される金属層２０２に用いる材料としては、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｎｄ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれらの積層、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層、またはこれらの積層を用いればよい。なお、金属層２０２の膜厚は１０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜７５ｎｍとすればよい。

ここで、スパッタリング法により金属層２０２を形成する場合には、第１の基板２０１を固定するため、第１の基板２０１の周縁部付近における膜厚が不均一になりやすい。そのため、ドライエッチングによって周縁部のみを除去することが好ましいが、その際、第１の基板２０１もエッチングされないように、基板２０１と金属層２０２との間に酸化窒化シリコン膜からなる絶縁膜を１００ｎｍ程度形成することもできる。

金属層２０２上に形成される酸化物層２０３には、酸化シリコン、酸化窒化シリコン、酸化金属材料を用い、スパッタリング法により形成する。酸化物層２０３の膜厚は、金属層２０２の約２倍以上であることが望ましい。例えば、酸化シリコンターゲットを用いたスパッタリング法により、酸化シリコン膜を１５０ｎｍ〜２００ｎｍの膜厚とするのが好ましい。

また、酸化物層２０３上に形成される素子形成層２０４は、ＴＦＴ（ｐチャネル型ＴＦＴ３０１およびｎチャネル型ＴＦＴ３０２）を適宜組み合わせることにより半導体装置、表示装置、または発光装置が形成される層のことをいう。ここで示すｐチャネル型ＴＦＴ３０１およびｎチャネル型ＴＦＴ３０２は、それぞれ下地膜３０３、半導体膜の一部に形成された不純物領域３０４およびチャネル形成領域３０５の他、ゲート絶縁膜３０６、ゲート電極３０７、配線３０８により構成されている。

また、この素子形成層２０４を形成する際に、少なくとも水素を含む材料膜（半導体膜または金属膜）を形成した後に水素を含む材料膜中に含まれる水素を拡散するための熱処理を行う。この熱処理は４１０℃以上であればよく、素子形成層２０４の形成プロセスとは別途行ってもよいし、兼用させて工程を省略してもよい。例えば、水素を含む材料膜として水素を含むアモルファスシリコン膜を用い、加熱してポリシリコン膜を形成する場合、結晶化させるため５００℃以上の熱処理を行えば、ポリシリコン膜を形成すると同時に水素の拡散を行うことができる。

次に、素子形成層２０４上に窒化物層２０５を形成する。なお、ここでは、スパッタリング法により５０ｎｍ程度の膜厚で形成する。

次に、素子形成層２０４および窒化物層２０５を固定する支持体となる第２の基板２０６を第１の接着層２０７で貼りつける（図２（Ｂ））。なお、第２の基板２０６として、ガラス基板、石英基板、セラミック基板、プラスチック基板の他、シリコン基板を代表とする半導体基板、またはステンレス基板を代表とする金属基板を用いることもできる。また、第２の基板２０６は、第１の基板２０１よりも剛性の高いことが好ましい。

また、第１の接着層２０７に用いる材料としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤が挙げられる。なお、これらの接着剤が水または有機溶媒に溶ける可溶性、光照射により接着力が低下する感光性を有することが好ましい。これらの接着剤の組成としては、例えば、エポキシ系、アクリレート系、シリコン系等を用いることができる。なお、第１の接着層２０７は、塗布法等により形成される。また、ここで形成された第１の接着層２０７は、後の工程で除去される。

本発明の実施の形態では、第１の接着層２０７に用いる材料として、水または有機溶媒に対して可溶性を有する接着材料を用いる。

なお、第１の接着層２０７に用いる材料としては、上述した接着剤に限られることはなく両面テープ（光照射により接着力が低下する感光性を有する）等を用いたり、上述した接着剤と両面テープを組み合わせて用いたりすることもできる。

次に、金属層２０２が設けられている第１の基板２０１を物理的手段により引き剥がす（図２（Ｃ））。酸化物層２０３の膜応力と、金属層２０２の膜応力が異なっているため、比較的小さな力で引き剥がすことができる。

こうして、酸化物層２０３上に形成された素子形成層２０４を第１の基板２０１、および金属層２０２から分離させることができる。

次に、分離により露出した酸化物層２０３の表面にフッ素系樹脂を含む膜２０９をスパッタリング法により形成する。（図３（Ａ））。なお、フッ素系樹脂を含む膜２０９を形成する前に窒化物層２０８を形成しても良い。

フッ素系樹脂を含む膜２０９をスパッタリング法により成膜する際の条件としては、材料ガスとしてＡｒガスを流量３０（ｓｃｃｍ）（さらに流量５（ｓｃｃｍ）のＯ₂ガスを併せて用いても良い）で導入しながら、スパッタ圧力を０．４Ｐａ、パワーを４００Ｗ、基板温度を３００℃として、フッ素系樹脂を含む膜２０９を１〜１００μｍの膜厚で成膜する。

また、本実施の形態においてフッ素系樹脂を含む膜２０９は、ポリテトラフルオロエチレン、テトラフルオロエチレン−ヘキサフルオロプロピレン共重合体、ポリクロロトリフルオロエチレン、テトラフルオロエチレン−エチレン共重合体、ポリビニルフルオライド、ポリビニリデンフルオライド等からなるターゲットを用いることにより形成することができる。

また、フッ素系樹脂を含む膜２０９をスピンコート法などの塗布法により形成する場合には、水を溶媒とするフッ素系樹脂の水溶液（液体フッ素樹脂コーティング剤）を用いて形成することができる。

なお、フッ素系樹脂を含む膜２０９を形成することにより、素子形成層２０４に含まれるＴＦＴ（ここでは示されていないが、発光素子を有する場合には発光素子）の素子特性に影響を与えたり、劣化を促進させたりする水分や、酸素等の気体の侵入を防ぐことができる。

次に、フッ素系樹脂を含む膜２０９に第３の基板２１０を第２の接着層２１１で貼りつける（図３（Ｂ））。なお、第３の基板２１０としては、第２の基板２０６に用いたものと同様の材料を用いることができる。また、第２の接着層２１１に関しても第１の接着層２０７に用いた材料と同様の材料を用いることができる。なお、ここでは、第２の接着層２１１として、光照射により接着力が低下する感光性を有する両面テープを用い、フッ素系樹脂を含む膜２０９に第３の基板２１０を接着させることとする。

次に、第２の基板２０６および第１の接着層２０７を除去する（図３（Ｃ））。なお、第１の接着層２０７に用いた接着剤が水または有機溶媒に溶ける可溶性である場合には、水または有機溶媒による洗浄により接着剤を除去し、第２の基板２０６を剥がす。また、光照射により接着力が低下する感光性を有する接着剤を用いる場合には、光を照射した後、第２の基板２０６を剥がす。さらに、両面テープと水溶性の接着剤を組み合わせて用いる場合には、初めに光照射により両面テープの接着力を低下させて第２の基板２０６と素子形成層２０４等とを剥がした後、素子形成層２０４等に接着して残っている水溶性の接着剤を水洗により除去することもできる。

次に、第２の基板２０６および第１の接着層２０７を除去して露出した窒化物層２０５に接してスパッタリング法により、フッ素系樹脂を含む膜２１２を形成する（図４（Ａ））。なお、ここで形成されるフッ素系樹脂を含む膜２１２は、先に説明したフッ素系樹脂を含む膜２０９と同様の材料を用いて、同様の方法により形成することができる。

次に、第３の基板２１０側から光を照射することにより、両面テープの接着力を低下させて第３の基板２１０および第２の接着層２１１を素子形成層２０４等から剥がすことにより図４（Ｃ）に示す構造を有する半導体装置を形成することができる。

以下に、本発明の実施例について説明する。

本発明の実施例について図５、図６を用いて説明する。ここでは、同一基板上にｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを同時に作製する方法について詳細に説明する。

基板５００としては、石英基板、半導体基板、セラミックス基板、金属基板等を用いることができるが、本実施例ではガラス基板（＃１７３７）を用いる。そして、基板５００上に窒化物層５０１としてＰＣＶＤ法により酸化窒化シリコン層を１００ｎｍの膜厚で成膜する。

次に、スパッタリング法により金属層５０２としてタングステン層を５０ｎｍの膜厚で成膜し、大気解放せず連続的にスパッタリング法により酸化物層５０３として酸化シリコン層を２００ｎｍの膜厚で成膜する。酸化シリコン層の成膜条件は、ＲＦ方式のスパッタリング装置を用い、酸化シリコンターゲット（直径３０．５ｃｍ）を用い、基板を加熱するために加熱したアルゴンガスを流量３０ｓｃｃｍとして流し、基板温度３００℃、成膜圧力０．４Ｐａ、成膜電力３ｋＷ、アルゴン流量／酸素流量＝１０ｓｃｃｍ／３０ｓｃｃｍとする。

次に、基板周縁部または端面をＯ₂アッシングによってタングステン層を除去する。

次に下地絶縁膜５０４としてプラズマＣＶＤ法で成膜温度３００℃、原料ガスＳｉＨ₄、Ｎ₂Ｏから作製される酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を１００ｎｍの厚さに積層形成し、さらに大気解放せず連続的にプラズマＣＶＤ法で成膜温度３００℃、成膜ガスＳｉＨ₄で非晶質構造を有する半導体層（ここでは非晶質シリコン層）を５４ｎｍの厚さで形成する。この非晶質シリコン層は水素を含んでおり、後の熱処理によって水素を拡散させ、物理的手段で酸化物層の層内、あるいは界面において剥離することができる。

次に、重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜（ここではポリシリコン層）を形成する。ここでは脱水素化のための熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って結晶構造を有するシリコン膜を得る。また、この脱水素化のための熱処理（５００℃、１時間）は、非晶質シリコン層に含まれる水素をタングステン層と酸化シリコン層との界面に拡散する熱処理を兼ねている。なお、ここではシリコンの結晶化を助長する金属元素としてニッケルを用いた結晶化技術を用いるが、他の公知の結晶化技術、例えば固相成長法やレーザー結晶化法を用いてもよい。

次に、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザー光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。レーザー光には波長４００ｎｍ以下のエキシマレーザー光や、ＹＡＧレーザーの第２高調波、第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザー光を用い、当該レーザー光を光学系にて１００〜５００ｍＪ／ｃｍ²に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し周波数３０Ｈｚ、エネルギー密度４７０ｍＪ／ｃｍ²でレーザー光の照射を大気中で行う。

なお、大気中、または酸素雰囲気中で行うため、レーザー光の照射により表面に酸化膜が形成される。なお、ここではパルスレーザーを用いる例を示したが、連続発振のレーザーを用いてもよく、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザーを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ:ＹＶＯ₄レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。連続発振のレーザーを用いる場合には、出力１０Ｗの連続発振のＹＶＯ₄レーザから射出されたレーザー光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ₄結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザー光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ²程度（好ましくは０．１〜１０ＭＷ／ｃｍ²）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザー光に対して相対的に半導体膜を移動させて照射すればよい。

次に、上記レーザー光の照射により形成された酸化膜に加え、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。本実施例ではオゾン水を用いてバリア層を形成するが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザー光の照射により形成された酸化膜を除去してもよい。

次に、バリア層上にスパッタリング法にてゲッタリングサイトとなるアルゴン元素を含む非晶質シリコン膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。本実施例では、アルゴン元素を含む非晶質シリコン膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質シリコン膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ₄：Ａｒ）を１：９９とし、成膜圧力を６．６６５Ｐａ（０．０５Ｔｏｒｒ）とし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ²とし、成膜温度を３５０℃とする。

その後、６５０℃に加熱された炉に入れて３分の熱処理を行いゲッタリングして、結晶構造を有する半導体膜中のニッケル濃度を低減する。炉に代えてランプアニール装置を用いてもよい。

次に、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。

次いで、得られた結晶構造を有するシリコン膜（ポリシリコン膜とも呼ばれる）の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層５０５、５０６を形成する。半導体層５０５、５０６を形成した後、レジストからなるマスクを除去する。

以上の工程で基板５００上に窒化物層５０１、金属層５０２、酸化物層５０３、下地絶縁膜５０４を形成し、結晶構造を有する半導体膜を得た後、所望の形状にエッチング処理して島状に分離された半導体層５０５、５０６を形成することができる。

次に、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜５０７となる珪素を主成分とする絶縁膜を形成する。本実施例では、プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する（図５（Ｂ）。

さらに、ゲート絶縁膜５０７上に膜厚２０〜１００ｎｍの第１の導電膜５０８と、膜厚１００〜４００ｎｍの第２の導電膜５０９とを積層形成する。本実施例では、ゲート絶縁膜５０７上に膜厚５０ｎｍの窒化タンタル膜、膜厚３７０ｎｍのタングステン膜を順次積層する。

第１の導電膜５０８及び第２の導電膜５０９を形成する導電性材料としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、第１の導電膜５０８及び第２の導電膜５０９としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。また、２層構造に限定されず、例えば、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。

次に、図５（Ｃ）に示すように光露光工程によりレジストからなるマスク５１０、５１１を形成し、ゲート電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。エッチングにはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いると良い。ＩＣＰエッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ₂、ＢＣｌ₃、ＳｉＣｌ₄、ＣＣｌ₄などを代表とする塩素系ガスまたはＣＦ₄、ＳＦ₆、ＮＦ₃などを代表とするフッ素系ガス、またはＯ₂を適宜用いることができる。

本実施例では、基板側（試料ステージ）にも１５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。なお、基板側の電極面積サイズは、１２．５ｃｍ×１２．５ｃｍであり、コイル型の電極面積サイズ（ここではコイルの設けられた石英円板）は、直径２５ｃｍの円板である。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。第１のエッチング条件でのＷに対するエッチング速度は２００．３９ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は８０．３２ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は約２．５である。また、この第１のエッチング条件によって、Ｗのテーパー角は、約２６°となる。この後、レジストからなるマスク５１０、５１１を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ₄とＣｌ₂とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ₄とＣｌ₂を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。第２のエッチング条件でのＷに対するエッチング速度は５８．９７ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は６６．４３ｎｍ／ｍｉｎである。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。

上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°とすればよい。

こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５１２、５１３（第１の導電層５１２ａ、５１３ａと第２の導電層５１２ｂ、５１３ｂ）を形成する。ゲート絶縁膜となる絶縁膜５０７は、１０〜２０ｎｍ程度エッチングされ、第１の形状の導電層５１２、５１３で覆われない領域が薄くなったゲート絶縁膜５１１となる。

次に、レジストからなるマスクを除去せずに第２のエッチング処理を行う。ここでは、エッチング用ガスにＳＦ₆とＣｌ₂とＯ₂とを用い、それぞれのガス流量比を２４／１２／２４（ｓｃｃｍ）とし、１．３Ｐａの圧力でコイル型の電極に７００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを２５秒行う。基板側（試料ステージ）にも１０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。第２のエッチング処理でのＷに対するエッチング速度は２２７．３ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は３２．１ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は７．１であり、絶縁膜５１１であるＳｉＯＮに対するエッチング速度は３３．７ｎｍ／ｍｉｎであり、ＳｉＯＮに対するＷの選択比は６．８３である。このようにエッチングガス用ガスにＳＦ₆を用いた場合、絶縁膜５１１との選択比が高いので膜減りを抑えることができる。本実施例における絶縁膜５１１の膜減りは８ｎｍ程度である。

この第２のエッチング処理によりＷのテーパー角を７０°とすることができる。この第２のエッチング処理により第２の導電層５１４ｂ、５１５ｂを形成する。このとき、第１の導電層は、ほとんどエッチングされず、第１の導電層５１４ａ、５１５ａとなる。なお、第１の導電層５１４ａ、５１５ａは、第１の導電層５１２ａ、５１３ａとほぼ同一サイズである。実際には、第１の導電層の幅は、第２のエッチング処理前に比べて約０．３μｍ程度、即ち線幅全体で０．６μｍ程度後退する場合もあるがほとんどサイズに変化がない。

また、２層構造に代えて、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造とした場合、第１のエッチング処理における第１のエッチング条件としては、ＢＣｌ₃とＣｌ₂とＯ₂とを原料ガスに用い、それぞれのガス流量比を６５／１０／５（ｓｃｃｍ）とし、基板側（試料ステージ）に３００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、１．２Ｐａの圧力でコイル型の電極に４５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して１１７秒のエッチングを行えばよく、第１のエッチング処理における第２のエッチング条件としては、ＣＦ₄とＣｌ₂とＯ₂とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約３０秒程度のエッチングを行えばよく、第２のエッチング処理としてはＢＣｌ₃とＣｌ₂を用い、それぞれのガス流量比を２０／６０（ｓｃｃｍ）とし、基板側（試料ステージ）には１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、１．２Ｐａの圧力でコイル型の電極に６００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行えばよい。

次いで、レジストからなるマスクを除去した後、第１のドーピング処理を行って図６（Ａ）の状態を得る。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１．５×１０¹⁴ａｔｏｍｓ／ｃｍ²とし、加速電圧を６０〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素として、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。この場合、第１の導電層及び第２の導電層５１４、５１５がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域５１６、５１７が形成される。第１の不純物領域５１６、５１７には１×１０¹⁶〜１×１０¹⁷／ｃｍ³の濃度範囲でｎ型を付与する不純物元素を添加する。ここでは、第１の不純物領域と同じ濃度範囲の領域をｎ^--領域とも呼ぶ。

なお、本実施例ではレジストからなるマスクを除去した後、第１のドーピング処理を行ったが、レジストからなるマスクを除去せずに第１のドーピング処理を行ってもよい。

次に、図６（Ｂ）に示すようにレジストからなるマスク５１８を形成し第２のドーピング処理を行う。マスク５１８はｐチャネル型ＴＦＴを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクである。

第２のドーピング処理におけるイオンドープ法の条件はドーズ量を１．５×１０¹⁵ａｔｏｍｓ／ｃｍ²とし、加速電圧を６０〜１００ｋｅＶとしてリン（Ｐ）をドーピングする。ここでは、第２の導電層５１４ｂ、５１５ｂをマスクとして各半導体層に不純物領域が自己整合的に形成される。勿論、マスク５１８で覆われた領域には添加されない。こうして、第２の不純物領域５１９と、第３の不純物領域５２０が形成される。第２の不純物領域５１９には１×１０²⁰〜１×１０²¹／ｃｍ³の濃度範囲でｎ型を付与する不純物元素を添加されている。ここでは、第２の不純物領域と同じ濃度範囲の領域をｎ⁺領域とも呼ぶ。

また、第３の不純物領域５２０は第１の導電層５１５ａにより第２の不純物領域５１９よりも低濃度に形成され、１×１０¹⁸〜１×１０¹⁹／ｃｍ³の濃度範囲でｎ型を付与する不純物元素を添加されることになる。なお、第３の不純物領域５２０は、テーパー形状である第１の導電層５１５ａの部分を通過させてドーピングを行うため、テーパ−部の端部に向かって不純物濃度が増加する濃度勾配を有している。ここでは、第３の不純物領域５２０と同じ濃度範囲の領域をｎ^-領域とも呼ぶ。

次いで、レジストからなるマスク５１８を除去した後、新たにレジストからなるマスク５２１を形成して図６（Ｃ）に示すように第３のドーピング処理を行う。

上記第３のドーピング処理により、ｐチャネル型ＴＦＴを形成する半導体層にｐ型の導電型を付与する不純物元素が添加された第４の不純物領域５２２及び第５の不純物領域５２３を形成する。

また、第４の不純物領域５２２には１×１０²⁰〜１×１０²¹／ｃｍ³の濃度範囲でｐ型を付与する不純物元素が添加されるようにする。尚、第４の不純物領域５２２には先の工程でリン（Ｐ）が添加された領域（ｎ^--領域）であるが、ｐ型を付与する不純物元素の濃度がその１．５〜３倍添加されていて導電型はｐ型となっている。ここでは、第４の不純物領域５２２と同じ濃度範囲の領域をｐ⁺領域とも呼ぶ。

また、第５の不純物領域５２３は第１の導電層５１５ａのテーパー部と重なる領域に形成されるものであり、１×１０¹⁸〜１×１０²⁰／ｃｍ³の濃度範囲でｐ型を付与する不純物元素が添加されるようにする。ここでは、第５の不純物領域５２３と同じ濃度範囲の領域をｐ^-領域とも呼ぶ。

以上の工程により、それぞれの半導体層にｎ型またはｐ型の導電型を有する不純物領域が形成される。導電層５１４、５１５はＴＦＴのゲート電極となる。

次に、ほぼ全面を覆う絶縁膜５２４を形成する。本実施例では、プラズマＣＶＤ法により膜厚５０ｎｍの酸化シリコン膜を形成する。勿論、この絶縁膜は酸化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。

次に、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、或いはＹＡＧレーザーまたはエキシマレーザーを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。

また、本実施例では、上記活性化の前に絶縁膜を形成した例を示したが、上記活性化を行った後、絶縁膜を形成する工程としてもよい。

次に、窒化シリコン膜からなる第１の層間絶縁膜５２５を形成して熱処理（３００〜５５０℃で１〜１２時間の熱処理）を行い、半導体層を水素化する工程を行う（図６（Ｄ））。この工程は第１の層間絶縁膜５２５に含まれる水素により半導体層のダングリングボンドを終端する工程である。酸化シリコン膜からなる絶縁膜５２４の存在に関係なく半導体層を水素化することができる。ただし、本実施例では、第２の導電層としてアルミニウムを主成分とする材料を用いているので、水素化する工程において第２の導電層が耐え得る熱処理条件とすることが重要である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。

次に、第１の層間絶縁膜５２５上に有機絶縁物材料から成る第２の層間絶縁膜５２６を形成する。本実施例では膜厚１．６μｍのアクリル樹脂膜を形成する。次に、各不純物領域に達するコンタクトホールを形成する。本実施例では複数のエッチング処理を順次行う。本実施例では第１の層間絶縁膜５２５をエッチングストッパーとして第２の層間絶縁膜５２６をエッチングした後、絶縁膜５２４をエッチングストッパーとして第１の層間絶縁膜５２５をエッチングしてから絶縁膜５２４をエッチングする。

その後、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用いて配線５２７、５２８、５２９、５３０を形成する。

以上の様にして、ｎチャネル型ＴＦＴ６０１、ｐチャネル型ＴＦＴ６０２を同一基板上に形成することができる（図６）。

なお、これらのｎチャネル型ＴＦＴ６０１、ｐチャネル型ＴＦＴ６０２を相補的に接続することによりＣＭＯＳ回路を形成して用いることもできる。

また、本実施例で示すゲート電極と不純物領域の一部が重なる構造（ＧＯＬＤ構造）のＴＦＴを用いる場合は、ゲート絶縁膜が薄くなると寄生容量が増加するが、ゲート電極（第１導電層）のテーパー部となる部分サイズを小さくして寄生容量を低減すれば、ｆ特性（周波数特性）も向上してさらなる高速動作が可能となり、且つ、十分な信頼性を有するＴＦＴとすることができる。

なお、以上のようにして基板５００上にｎチャネル型ＴＦＴ６０１、ｐチャネル型ＴＦＴ６０２形成した後、本発明の実施の形態で説明した工程を用いることにより、これらのＴＦＴが形成された素子形成層がフッ素系樹脂を含む膜に覆われた構造を有する本発明の半導体装置を作製することができる。

但し、本実施例で形成されたＴＦＴを含む素子形成層は、５０μｍ以下の膜厚で形成されることを特徴とする。

本実施例では、本発明の半導体装置としてＣＰＵを作製した場合について図７を用いて説明する。

図７（Ａ）に示すようにフッ素系樹脂を含む膜７０１上にＴＦＴを複数組み合わせて構成されるＣＰＵ７０５が形成されている。さらに、ＣＰＵ７０５上にはフッ素系樹脂を含む膜７０２が形成されており、本実施例においてはこれらのフッ素系樹脂を含む膜７０１、７０２によりＣＰＵ７０５が完全に覆われた構造を有する。このような構造とすることにより、ＣＰＵ７０５を外部と完全に遮断することができるので、外部からの水分や酸素等の侵入を防ぐことができる。

しかし、ＣＰＵ７０５は、ボンディングワイヤ７０４等により外部と接続する必要があることから、内部に形成される配線と電気的に接続するための構造が必要となる。

そこで、本実施例では、図７（Ｂ）に示す構造とすることによりＣＰＵ７０５内部の配線７０６を外部接続部７１３において、ボンディングワイヤ７０４と接続させる。この場合は、本発明の実施の形態に示した作製方法において、フッ素系樹脂を含む膜７１２を形成する前に導電性のある金属材料を用いて金属体７０７を形成し、その後フッ素系樹脂を含む膜７１２を形成する。

そして、金属体７０７上に形成されたフッ素系樹脂を含む膜７１２を一部除去することにより外部接続部７１３を形成することができる。

その他、図７（Ｃ）に示す構成とすることもできる。この場合には、フッ素系樹脂を含む膜７２１、７２２により覆われたＣＰＵ７０５に物理的手段を用いて開口部を形成し、その開口部に金属体７１７を充填することにより、配線７１６と電気的な接続を有する外部接続部７２３を形成することができる。

なお、本実施例で示した外部接続部の構造は、好ましい一例であり、本発明の半導体装置の外部接続部分を限定するものではない。すなわち、外部接続部となる配線上にのみフッ素系樹脂を含む膜が形成されない工程を選択することも可能である。

本発明で形成される半導体装置は、薄膜軽量でフレキシブルな構造を有していることから、１つの基板上に複数の半導体装置を組み合わせて用いることもできる。なお、ここでいう基板とはガラスや石英の他、プラスチックフィルム等の可撓性基板も含めるものとする。

すなわち、半導体装置がＣＰＵである場合には、１つの基板上に複数のＣＰＵを組み合わせて集積化させることができる。

なお、１つの基板上に複数の半導体装置を集積化する場合において、本発明の半導体装置は、その表面がフッ素系樹脂を含む膜で形成されていることから、その表面状態を逆スパッタ処理するなどして凹凸形状にした上で、基板上に各半導体装置を接着剤などで貼り付ければよい。

本実施例では、本発明により形成されるアクティブマトリクス型の発光装置について、図８を用いて詳細に説明する。なお、図８（Ａ）は、発光装置を示す上面図、図８（Ｂ）は図８（Ａ）をＡ−Ａ’で切断した断面図である。点線で示された８０１は駆動回路部（ソース側駆動回路）、８０２は画素部、８０３は駆動回路部（ゲート側駆動回路）である。また、８０４はフッ素系樹脂を含む膜である。

なお、８０８はソース側駆動回路８０１及びゲート側駆動回路８０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）８０９からビデオ信号、クロック信号、スタート信号、リセット信号等を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。

次に、断面構造について図８（Ｂ）を用いて説明する。フッ素系樹脂を含む膜８１０上には駆動回路部及び画素部が形成されているが、ここでは、駆動回路部であるソース側駆動回路８０１と、画素部８０２が示されている。なお、フッ素系樹脂を含む膜８１０は、スパッタリング法により形成されており、具体的には、ポリテトラフルオロエチレン、テトラフルオロエチレン−ヘキサフルオロプロピレン共重合体、ポリクロロトリフルオロエチレン、テトラフルオロエチレン−エチレン共重合体、ポリビニルフルオライド、ポリビニリデンフルオライド等のフッ素系樹脂を含む膜を用いることができる。

なお、ソース側駆動回路８０１はｎチャネル型ＴＦＴ８２３とｐチャネル型ＴＦＴ８２４とを組み合わせたＣＭＯＳ回路が形成される。また、駆動回路を形成するＴＦＴは、公知のＣＭＯＳ回路、ＰＭＯＳ回路もしくはＮＭＯＳ回路で形成しても良い。また、本実施例では、フッ素系樹脂を含む膜上の同一表面に駆動回路を形成したドライバー一体型を示すが、必ずしもその必要はなく、外部に形成することもできる。

また、画素部８０２はスイッチング用ＴＦＴ８１１と、電流制御用ＴＦＴ８１２とそのドレインに電気的に接続された第１の電極８１３とを含む複数の画素により形成される。なお、第１の電極８１３の端部を覆って絶縁物８１４が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。

また、カバレッジを良好なものとするため、絶縁物８１４の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物８１４の材料としてポジ型の感光性アクリルを用いた場合、絶縁物８１４の上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、絶縁物８１４として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。

第１の電極８１３上には、電界発光層８１６、および第２の電極８１７がそれぞれ形成されている。ここで、第１の電極８１３に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。

また、電界発光層８１６は、蒸着マスクを用いた蒸着法、またはインクジェット法によって形成することができる。

さらに、電界発光層８１６上に形成される第２の電極（陰極）８１７に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ₂、またはＣａＮ）を用いればよい。ここでは、発光が透過するように、第２の電極（陰極）８１７として、膜厚を薄くした金属薄膜と、透明導電膜（ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ₂Ｏ₃―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いる。

また、第２の電極８１７は全画素に共通の配線としても機能し、接続配線８０８を経由してＦＰＣ８０９に電気的に接続されている。

また、第２の電極８１７上には、フッ素系樹脂を含む膜８０４がスパッタリング法により形成されている。フッ素系樹脂を含む膜８０４は、先に説明したフッ素系樹脂を含む膜８１０と同様の材料を用いて形成される。

なお、フッ素系樹脂を含む膜８０４を形成する前に無機絶縁膜を形成することもできる。具体的には無機絶縁膜として、スパッタリング法、ＣＶＤ法または蒸着法により得られる窒化珪素膜、酸化珪素膜、酸化窒化珪素膜（ＳｉＮＯ膜（組成比Ｎ＞Ｏ）またはＳｉＯＮ膜（組成比Ｎ＜Ｏ））、炭素を主成分とする薄膜（例えばＤＬＣ膜、ＣＮ膜）を用いることができる。

以上のように本実施例で示す発光装置は、フッ素系樹脂を含む膜８０４、８１０によりその外部が覆われた構造を有している。発光素子８１８のうち、特に電界発光層は水分や酸素により劣化することから、このようにフッ素系樹脂を含む膜８０４、８１０により発光素子８１８が覆われた構造とすることにより、外部から水分や酸素等の侵入を防ぐことができるため、信頼性の高い発光装置を得ることができる。

なお、本実施例は、本発明の実施の形態に示したフッ素系樹脂を含む膜で素子形成層を覆う方法、実施例１で示したＴＦＴの作製方法を自由に組み合わせることで本実施例を実施することができる。また、ＦＰＣとの接続部分について、実施例２に示す接続方法により本実施例を実施することもできる。

本発明の半導体装置、表示装置、または発光装置（本実施例では、半導体装置等と示す）は、ガラスや石英等の基板上に半導体素子を形成して得られる通常の構造と異なり、これらの基板の代わりにフッ素系樹脂を含む膜で外部を覆われているため、外部からの水分や酸素等の侵入を防ぐことができるという効果の他に、薄膜軽量化およびフレキシブルな構造が実現されている。従って、本発明の半導体装置等を用いて様々な応用製品を完成させることができる。

本発明により作製した半導体装置等を用いて作製された応用製品として、プリペイドカード、クレジットカード、免許証、またはウエアラブルコンピュータ（ゴーグル型ディスプレイ、ヘッドマウントディスプレイ）、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）等の記録媒体を再生し、その画像を表示しうる表示装置を備えた装置）などが挙げられる。これら応用製品の具体例を図９に示す。

図９（Ａ）はプリペイドカードであり、本体２００１に本発明により作製した半導体装置等を用いることにより作製される。具体的には、カードの使用履歴などを管理させることができる。なお、本発明の半導体装置等は、薄膜軽量化され、フレキシブルな構造を有しており、携帯性に優れていることからプリペイドカードへの使用に適している。

図９（Ｂ）は免許証であり、本体２２０１に本発明により作製した半導体装置等を用いることにより作製される。具体的には、所有者の運転履歴などを管理させることができる。なお、本発明の半導体装置等は、薄膜軽量化され、フレキシブルな構造を有しており、携帯性に優れていることから免許証への使用にも適している。

図９（Ｃ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明により作製した半導体装置等をその表示部２１０２に用いることにより作製される。

図９（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明により作製した半導体装置等をその表示部２３０２に用いることにより作製される。

図９（Ｅ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明により作製した半導体装置等をその表示部２５０２に用いることにより作製される。

図９（Ｆ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。本発明により作製した半導体装置等をその表示部２６０２に用いることにより作製される。

ここで図９（Ｇ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明により作製した半導体装置等をその表示部２７０３に用いることにより作製される。

以上の様に、本発明により作製された半導体装置の適用範囲は極めて広く、本発明の半導体装置等をあらゆる分野の応用製品に適用することが可能である。

本実施では、本発明において用いるフッ素系樹脂を含む膜の特性について測定した結果を示す。なお、測定に用いたフッ素系樹脂を含む膜としては、Ａｒを材料ガスとして３０（ｓｃｃｍ）導入し、スパッタ圧力を０．４Ｐａ、パワーを４００Ｗ、基板温度を３００℃としてポリテトラフルオロエチレンをターゲットに用いたスパッタリング法により、１００ｎｍの膜厚で成膜した膜である。

図１０には、X線光電子分光法であるＥＳＣＡ（ｐｈｏｔｏｎｅｌｅｃｔｒｏｎｓｐｅｃｔｒｏｓｃｏｐｙｆｏｒｃｈｅｍｉｃａｌａｎａｌｙｓｉｓ：）により得られたスペクトルを示すものである。なお、この場合におけるサンプル中の成分元素の組成比は、フッ素（Ｆ）：酸素（Ｏ）：炭素（Ｃ）＝６１：＜１：３８であり、珪素（Ｓｉ）は検出されなかった。

また、同様の測定方法により、成膜条件の異なる膜を測定した結果を図１１に示す。なお、この場合には、材料ガスとしてＡｒを３０（ｓｃｃｍ）、Ｏ₂を５（ｓｃｃｍ）導入している。組成比に関しては、図１０の条件の場合と同様であった。

また、図１２には、フーリエ変換赤外分光法（Ｆｏｕｒｉｅｒｔｒａｎｓｆｏｒｍｉｎｆｒａｒｅｄｓｐｅｃｔｒｏｓｃｏｐｙ：ＦＴ−ＩＲ）による定性分析結果を示す。なお、図１２中に示す（ａ）〜（ｃ）からは、ＣＦ（１１００〜１０００ｃｍ^-1）、ＣＦ₂（１２５０〜１０７０ｃｍ^-1）、およびＣＦ₃（１３６０〜１１５０ｃｍ^-1）に由来のピークが確認されていると考えられる。その中でも特に（ｂ）のピークが特徴的であるため、ＣＦ₂が高い割合で含まれると考えられる。

本発明では、図１３に示すように素子形成層１３０１と、これを覆うフッ素系樹脂を含む膜１３０２、１３０３との間に素子形成層１３０１で発生する熱を放散させるための熱伝導層１３０４、１３０５を設けることもできる。

図１３に示すように複数のＴＦＴで構成された半導体装置、表示装置、または発光装置を含む素子形成層１３０１と接して熱伝導層１３０４、１３０５が形成されている。

なお、熱導電層１３０４は、熱導電性を有する膜で形成され、窒化アルミニウム（ＡｌＮ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ（Ｘ＞Ｙ））、隣化硼素（ＢＰ）、窒化硼素（ＢＮ）または、ＤＬＣ（Diamond Like Carbon）により形成される。また、これらの膜を組み合わせた積層膜を用いて熱伝導層１３０４を形成してもよい。

また、熱伝導層１３０４の形成方法としては、スパッタリング法、蒸着法、ＣＶＤ法等を用いることができる。

例えば、熱伝導層１３０４をＡｌＮで形成する場合には、窒化アルミニウム（ＡｌＮ）ターゲットを用い、アルゴンガスと窒素ガスが混合した雰囲気下にて成膜する。なお、アルミニウム（Ａｌ）ターゲットを用い、窒素ガス雰囲気下にて成膜することもできる。

なお、本実施例で示す熱伝導層１３０４、１３０５の形成は、フッ素系樹脂を含む膜１３０２を形成する直前に熱伝導層１３０４を形成し、フッ素系樹脂を含む膜１３０３を形成する直前に熱伝導層１３０５を形成するものとする。

また、図１３では、素子形成層１３０１を挟んで両側に熱伝導層１３０４、１３０５が形成される場合について示したが、どちらか一方に形成されていても良い。

本発明の半導体装置の構造を説明する図。本発明の半導体装置の作製方法を説明する図。本発明の半導体装置の作製方法を説明する図。本発明の半導体装置の作製方法を説明する図。ＴＦＴの作製工程を説明する図。ＴＦＴの作製工程を説明する図。本発明の半導体装置の外部接続構造を説明する図。本発明の発光装置について説明する図。本発明の半導体装置等を用いた応用製品を説明する図。フッ素系樹脂を含む膜についてのＥＳＣＡ測定結果を説明する図。フッ素系樹脂を含む膜についてのＥＳＣＡ測定結果を説明する図。フッ素系樹脂を含む膜についてのＩＲ測定結果を説明する図。本発明の半導体装置の構造を説明する図。

符号の説明

１０１素子形成層
１０２、１０３フッ素系樹脂を含む膜

Claims

第１の基板上に金属層を形成し、
前記金属層上に酸化物層を形成し、
前記酸化物層上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に水素を含み非晶質構造を有する半導体膜を形成し、
水素を拡散する加熱処理を行い、
前記半導体膜を一部に有する複数の薄膜トランジスタを含む素子形成層を形成し、
前記素子形成層と接して第１の接着層を形成し、前記第１の接着層に第２の基板を接着させ、
前記第１の基板および前記金属層を前記素子形成層から物理的手段で分離し、分離により露出した前記素子形成層の面に第１のフッ素系樹脂を含む膜を形成し、
前記第１のフッ素系樹脂を含む膜と接して第２の接着層を形成し、前記第２の接着層に第３の基板を接着させ、
前記第１の接着層および前記第２の基板を前記素子形成層から分離し、分離により露出した前記素子形成層の面に第２のフッ素系樹脂を含む膜を形成し、
前記第２の接着層および前記第３の基板を前記素子形成層から分離することを特徴とする半導体装置の作製方法。
第１の基板上に金属層を形成し、
前記金属層上にスパッタリング法によって酸化物層を形成し、
前記酸化物層上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に水素を含み非晶質構造を有する半導体膜を形成し、
水素を拡散する加熱処理を行い、
前記半導体膜を一部に有する複数の薄膜トランジスタを含む素子形成層を形成し、
前記素子形成層と接して第１の接着層を形成し、前記第１の接着層に第２の基板を接着させ、
前記第１の基板および前記金属層を前記素子形成層から物理的手段で分離し、分離により露出した前記素子形成層の面に第１のフッ素系樹脂を含む膜を形成し、
前記第１のフッ素系樹脂を含む膜と接して第２の接着層を形成し、前記第２の接着層に第３の基板を接着させ、
前記第１の接着層および前記第２の基板を前記素子形成層から分離し、分離により露出した前記素子形成層の面に第２のフッ素系樹脂を含む膜を形成し、
前記第２の接着層および前記第３の基板を前記素子形成層から分離することを特徴とする半導体装置の作製方法。
請求項１または請求項２において、
前記第１の接着層および前記第２の接着層は、光照射により接着性が弱まる材料、または水溶性の材料を用いたことを特徴とする半導体装置の作製方法。
請求項１乃至請求項３のいずれか１項において、
前記酸化物層の膜応力と前記金属層の膜応力が異なることを特徴とする半導体装置の作製方法。
請求項１乃至請求項４のいずれか１項において、
前記加熱処理は、水素の拡散工程と前記半導体膜の結晶化工程を兼ねることを特徴とする半導体装置の作製方法。
請求項１乃至請求項５のいずれか１項において、
前記第１のフッ素系樹脂を含む膜及び前記第２のフッ素系樹脂を含む膜は、スパッタリング法またはスピンコート法によって形成されることを特徴とする半導体装置の作製方法。
請求項１乃至請求項６のいずれか１項において、
前記第１のフッ素系樹脂を含む膜及び前記第２のフッ素系樹脂を含む膜は、ポリテトラフルオロエチレン、テトラフルオロエチレン−ヘキサフルオロプロピレン共重合体、ポリクロロトリフルオロエチレン、テトラフルオロエチレン−エチレン共重合体、ポリビニルフルオライド、またはポリビニリデンフルオライドを用いて形成されたことを特徴とする半導体装置の作製方法。
請求項１乃至請求項６のいずれか１項において、
前記第１のフッ素系樹脂を含む膜及び前記第２のフッ素系樹脂を含む膜は、ポリテトラフルオロエチレンを用いて形成され、ＣＦ、ＣＦ _２、及びＣＦ _３のうち、ＣＦ _２が最も多く含まれることを特徴とする半導体装置の作製方法。
請求項１乃至請求項８のいずれか１項において、
前記金属層は、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｎｄ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、またはＰｔを含むことを特徴とする半導体装置の作製方法。
請求項１乃至請求項９のいずれか１項に記載の半導体装置の作製方法を用いたことを特徴とする表示装置の作製方法。
請求項１乃至請求項９のいずれか１項に記載の半導体装置の作製方法を用いたことを特徴とする発光装置の作製方法。