JP2004186685A5 - - Google Patents

Download PDF

Info

Publication number
JP2004186685A5
JP2004186685A5 JP2003391659A JP2003391659A JP2004186685A5 JP 2004186685 A5 JP2004186685 A5 JP 2004186685A5 JP 2003391659 A JP2003391659 A JP 2003391659A JP 2003391659 A JP2003391659 A JP 2003391659A JP 2004186685 A5 JP2004186685 A5 JP 2004186685A5
Authority
JP
Japan
Prior art keywords
layer
forming
manufacturing
substrate
film containing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003391659A
Other languages
English (en)
Other versions
JP2004186685A (ja
JP4472314B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2003391659A priority Critical patent/JP4472314B2/ja
Priority claimed from JP2003391659A external-priority patent/JP4472314B2/ja
Publication of JP2004186685A publication Critical patent/JP2004186685A/ja
Publication of JP2004186685A5 publication Critical patent/JP2004186685A5/ja
Application granted granted Critical
Publication of JP4472314B2 publication Critical patent/JP4472314B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (11)

  1. 第1の基板上に金属層を形成し、
    前記金属層上に酸化物層を形成し、
    前記酸化物層上に第1の絶縁膜を形成し、
    前記第1の絶縁膜上に水素を含み非晶質構造を有する半導体膜を形成し、
    水素を拡散する加熱処理を行い、
    前記半導体膜を一部に有する複数の薄膜トランジスタを含む素子形成層を形成し、
    前記素子形成層と接して第1の接着層を形成し、前記第1の接着層に第2の基板を接着させ
    前記第1の基板および前記金属層を前記素子形成層から物理的手段で分離し分離により露出した前記素子形成層の面に第1のフッ素系樹脂を含む膜を形成し、
    前記第1のフッ素系樹脂を含む膜と接して第2の接着層を形成し、前記第2の接着層に第3の基板を接着させ、
    前記第1の接着層および前記第2の基板を前記素子形成層から分離し分離により露出した前記素子形成層の面に第2のフッ素系樹脂を含む膜を形成し、
    前記第2の接着層および前記第3の基板を前記素子形成層から分離することを特徴とする半導体装置の作製方法。
  2. 第1の基板上に金属層を形成し、
    前記金属層上にスパッタリング法によって酸化物層を形成し、
    前記酸化物層上に第1の絶縁膜を形成し、
    前記第1の絶縁膜上に水素を含み非晶質構造を有する半導体膜を形成し、
    水素を拡散する加熱処理を行い、
    前記半導体膜を一部に有する複数の薄膜トランジスタを含む素子形成層を形成し、
    前記素子形成層と接して第1の接着層を形成し、前記第1の接着層に第2の基板を接着させ、
    前記第1の基板および前記金属層を前記素子形成層から物理的手段で分離し、分離により露出した前記素子形成層の面に第1のフッ素系樹脂を含む膜を形成し、
    前記第1のフッ素系樹脂を含む膜と接して第2の接着層を形成し、前記第2の接着層に第3の基板を接着させ、
    前記第1の接着層および前記第2の基板を前記素子形成層から分離し、分離により露出した前記素子形成層の面に第2のフッ素系樹脂を含む膜を形成し、
    前記第2の接着層および前記第3の基板を前記素子形成層から分離することを特徴とする半導体装置の作製方法。
  3. 請求項または請求項において、
    前記第1の接着層および前記第2の接着層は、光照射により接着性が弱まる材料、または水溶性の材料を用いたことを特徴とする半導体装置の作製方法。
  4. 請求項1乃至請求項3のいずれか1項において、
    前記酸化物層の膜応力と前記金属層の膜応力が異なることを特徴とする半導体装置の作製方法。
  5. 請求項1乃至請求項4のいずれか1項において、
    前記加熱処理は、水素の拡散工程と前記半導体膜の結晶化工程を兼ねることを特徴とする半導体装置の作製方法。
  6. 請求項1乃至請求項5のいずれか1項において、
    前記第1のフッ素系樹脂を含む膜及び前記第2のフッ素系樹脂を含む膜は、スパッタリング法またはスピンコート法によって形成されることを特徴とする半導体装置の作製方法。
  7. 請求項1乃至請求項6のいずれか1項において、
    前記第1のフッ素系樹脂を含む膜及び前記第2のフッ素系樹脂を含む膜は、ポリテトラフルオロエチレン、テトラフルオロエチレン−ヘキサフルオロプロピレン共重合体、ポリクロロトリフルオロエチレン、テトラフルオロエチレン−エチレン共重合体、ポリビニルフルオライド、またはポリビニリデンフルオライドを用いて形成されたことを特徴とする半導体装置の作製方法。
  8. 請求項1乃至請求項6のいずれか1項において、
    前記第1のフッ素系樹脂を含む膜及び前記第2のフッ素系樹脂を含む膜は、ポリテトラフルオロエチレンを用いて形成され、CF、CF 、及びCF のうち、CF が最も多く含まれることを特徴とする半導体装置の作製方法。
  9. 請求項1乃至請求項8のいずれか1項において、
    前記金属層は、W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir、またはPtを含むことを特徴とする半導体装置の作製方法。
  10. 請求項1乃至請求項9のいずれか1項に記載の半導体装置の作製方法を用いたことを特徴とする表示装置の作製方法。
  11. 請求項1乃至請求項9のいずれか1項に記載の半導体装置の作製方法を用いたことを特徴とする発光装置の作製方法。
JP2003391659A 2002-11-22 2003-11-21 半導体装置の作製方法、表示装置の作製方法、および発光装置の作製方法 Expired - Fee Related JP4472314B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003391659A JP4472314B2 (ja) 2002-11-22 2003-11-21 半導体装置の作製方法、表示装置の作製方法、および発光装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002339952 2002-11-22
JP2003391659A JP4472314B2 (ja) 2002-11-22 2003-11-21 半導体装置の作製方法、表示装置の作製方法、および発光装置の作製方法

Publications (3)

Publication Number Publication Date
JP2004186685A JP2004186685A (ja) 2004-07-02
JP2004186685A5 true JP2004186685A5 (ja) 2007-01-11
JP4472314B2 JP4472314B2 (ja) 2010-06-02

Family

ID=32774714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003391659A Expired - Fee Related JP4472314B2 (ja) 2002-11-22 2003-11-21 半導体装置の作製方法、表示装置の作製方法、および発光装置の作製方法

Country Status (1)

Country Link
JP (1) JP4472314B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100330748A1 (en) 1999-10-25 2010-12-30 Xi Chu Method of encapsulating an environmentally sensitive device
DE102005055293A1 (de) * 2005-08-05 2007-02-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip
KR101319468B1 (ko) 2005-12-02 2013-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
DE102007004303A1 (de) 2006-08-04 2008-02-07 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement und Bauelement-Verbund
DE102007004304A1 (de) 2007-01-29 2008-07-31 Osram Opto Semiconductors Gmbh Dünnfilm-Leuchtdioden-Chip und Verfahren zur Herstellung eines Dünnfilm-Leuchtdioden-Chips
US7897482B2 (en) 2007-05-31 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP2009231689A5 (ja)
JP2015187720A5 (ja) 表示装置の作製方法
JP2020513967A5 (ja)
JP2015181099A5 (ja) 表示装置の作製方法
JP2003163337A5 (ja)
TWI515852B (zh) 主動元件基板與其之製作方法
JP2007123859A5 (ja)
JP2008311635A5 (ja)
JP2009158939A5 (ja)
JP2009010356A5 (ja)
JP2006135305A5 (ja)
JP2006121060A5 (ja)
JP2013232513A5 (ja)
US10083850B2 (en) Method of forming a flexible semiconductor layer and devices on a flexible carrier
TWI262036B (en) Method for producing flexible organic electro-luminescent faceplate and display module thereof
JP2015115543A5 (ja)
JP2004186685A5 (ja)
JP2005311333A5 (ja)
JP2008085313A5 (ja)
JP2006269607A5 (ja)
JP2016195185A5 (ja)
TWI311030B (en) Flexible substrate for oled and a fabrication method thereof
JP2009253240A5 (ja)
JP2008232806A5 (ja)
JP2006186347A5 (ja)