JPH07130974A - 半導体装置およびその動作方法 - Google Patents
半導体装置およびその動作方法Info
- Publication number
- JPH07130974A JPH07130974A JP5297492A JP29749293A JPH07130974A JP H07130974 A JPH07130974 A JP H07130974A JP 5297492 A JP5297492 A JP 5297492A JP 29749293 A JP29749293 A JP 29749293A JP H07130974 A JPH07130974 A JP H07130974A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- light
- film
- semiconductor device
- photocarriers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000011017 operating method Methods 0.000 title 1
- 239000010409 thin film Substances 0.000 claims abstract description 13
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract description 12
- 230000008859 change Effects 0.000 claims abstract description 9
- 239000000969 carrier Substances 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 90
- 239000000758 substrate Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 17
- 238000003384 imaging method Methods 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 22
- 239000010703 silicon Substances 0.000 abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 20
- 230000003287 optical effect Effects 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 229910052814 silicon oxide Inorganic materials 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 19
- 230000004044 response Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 241000283986 Lepus Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000004298 light response Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Abstract
(57)【要約】
【目的】 光信号を電気信号として増幅する機能を有す
る固体撮像素子を得る。 【構成】 結晶性の珪素薄膜を用いた薄膜トランジスタ
において、ゲイト電極に電圧を印加した状態で当該薄膜
トランジスタの活性層領域に光を照射し、その際のソー
ス・ドレイン間を流れる電流より光信号を電気信号とし
て計測する。活性層領域を構成する珪素薄膜を結晶性珪
素薄膜とすることで、光照射によって発生するキャリア
の１０4 〜１０5 倍の電流変化を得ることができる。
る固体撮像素子を得る。 【構成】 結晶性の珪素薄膜を用いた薄膜トランジスタ
において、ゲイト電極に電圧を印加した状態で当該薄膜
トランジスタの活性層領域に光を照射し、その際のソー
ス・ドレイン間を流れる電流より光信号を電気信号とし
て計測する。活性層領域を構成する珪素薄膜を結晶性珪
素薄膜とすることで、光照射によって発生するキャリア
の１０4 〜１０5 倍の電流変化を得ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、光信号を電気信号とし
て取り出すことのできる機能を有する半導体装置に関す
る。本発明の半導体装置は、固体撮像装置（イメージセ
ンサーとも呼ばれる）として利用することができる。
て取り出すことのできる機能を有する半導体装置に関す
る。本発明の半導体装置は、固体撮像装置（イメージセ
ンサーとも呼ばれる）として利用することができる。
【０００２】
【従来の技術】近年、ファクシミリの普及に合わせて、
イメージセンサーのより小型化、軽量化、低価格化が求
められている。ファクシミリ等に用いられるイメージセ
ンサーは、大別して、非密着型、密着型、完全密着型の
３種類がある。
イメージセンサーのより小型化、軽量化、低価格化が求
められている。ファクシミリ等に用いられるイメージセ
ンサーは、大別して、非密着型、密着型、完全密着型の
３種類がある。
【０００３】非密着型は、原稿を縮小レンズ系を通して
ＣＣＤに投影するもので以下のような特徴がある。「現
在確立されているシリコンウェハーを用いたＬＳＩプロ
セスを利用できるので生産性が高く、低価格化できる」
一方、縮小レンズ等の光学系が必要とされるので、小型
化、軽量化の点で問題がある。
ＣＣＤに投影するもので以下のような特徴がある。「現
在確立されているシリコンウェハーを用いたＬＳＩプロ
セスを利用できるので生産性が高く、低価格化できる」
一方、縮小レンズ等の光学系が必要とされるので、小型
化、軽量化の点で問題がある。
【０００４】一方密着型、完全密着型は、小型化、軽量
化において非密着型に比べ有利である。しかし、その作
製プロセスや実装、組立における生産コストが高いとい
う問題がある。さらに、セルフォックレンズアレイや薄
板ガラス等の高価格の部品を用いなくてはならず、この
点からの生産コストの増大を招いていた。
化において非密着型に比べ有利である。しかし、その作
製プロセスや実装、組立における生産コストが高いとい
う問題がある。さらに、セルフォックレンズアレイや薄
板ガラス等の高価格の部品を用いなくてはならず、この
点からの生産コストの増大を招いていた。
【０００５】ファクシリミ用の密着型のイメージセンサ
ーとしては、ＭＯＳＬＳＩチップを多数実装するマルチ
チップ型と、アモルファスシリコン薄膜等を光センサー
部に用いた薄膜型とが主に知られている。これらは、い
ずれもセルフォックレンズアレイを用いている。
ーとしては、ＭＯＳＬＳＩチップを多数実装するマルチ
チップ型と、アモルファスシリコン薄膜等を光センサー
部に用いた薄膜型とが主に知られている。これらは、い
ずれもセルフォックレンズアレイを用いている。
【０００６】マルチチップ型はすでに高い技術が確立が
確立されているＭＯＳＬＳＩの作製工程により製造され
るため、製造歩留りも高く、安定供給が可能であるとさ
れている。しかし一方で、組立精度などが原因で実装さ
れたＭＯＳＬＳＩチップ間で特性のバラツキが発生しや
すいという欠点をもつ。
確立されているＭＯＳＬＳＩの作製工程により製造され
るため、製造歩留りも高く、安定供給が可能であるとさ
れている。しかし一方で、組立精度などが原因で実装さ
れたＭＯＳＬＳＩチップ間で特性のバラツキが発生しや
すいという欠点をもつ。
【０００７】一方薄膜型は、ガラスやセラミック等の絶
縁基板上に薄膜工程で作製できるので、大面積化が可能
であり、原稿幅と同じ長さの原稿読み取りチップを容易
に得ることができるという利点がある。しかしながら、
製造工程数が多く、歩留りが悪い為、生産コストが高く
なるという欠点がある。
縁基板上に薄膜工程で作製できるので、大面積化が可能
であり、原稿幅と同じ長さの原稿読み取りチップを容易
に得ることができるという利点がある。しかしながら、
製造工程数が多く、歩留りが悪い為、生産コストが高く
なるという欠点がある。
【０００８】イメージセンサに用いられる光電変換素子
の形式としては、フォトコンダクター型とフォトダイオ
ード型が知られている。
の形式としては、フォトコンダクター型とフォトダイオ
ード型が知られている。
【０００９】フォトコンダクター型は、光が照射される
ことにより抵抗が下がるような材料、例えば非晶質シリ
コン等の材料を用い、光照射に従うその抵抗の変化を電
流値の変化として読み取る方法である。一般にフォトコ
ンダクター型は、大電流を流すことが出来るため、ノイ
ズに強いという特徴を有するが、光応答性が悪いので、
ファクシミリの高速化の要求に対しては不利である。
ことにより抵抗が下がるような材料、例えば非晶質シリ
コン等の材料を用い、光照射に従うその抵抗の変化を電
流値の変化として読み取る方法である。一般にフォトコ
ンダクター型は、大電流を流すことが出来るため、ノイ
ズに強いという特徴を有するが、光応答性が悪いので、
ファクシミリの高速化の要求に対しては不利である。
【００１０】一方フォトダイオード型は、光がダイオー
ドに照射されたときにダイオードの空乏層内に発生した
キャリアを逆バイアス方向に印加されている電圧が掃引
することで、光の強さに比例した電流を信号として得る
形式である。このフォトダイオード型は、光に対する応
答が非常に高速であるという特徴を有する。しかし、フ
ォトダイオードに流れる電流が小さいため、ノイズの影
響を受けやすいという問題がある。
ドに照射されたときにダイオードの空乏層内に発生した
キャリアを逆バイアス方向に印加されている電圧が掃引
することで、光の強さに比例した電流を信号として得る
形式である。このフォトダイオード型は、光に対する応
答が非常に高速であるという特徴を有する。しかし、フ
ォトダイオードに流れる電流が小さいため、ノイズの影
響を受けやすいという問題がある。
【００１１】さらに、フォトダイオード型は、読み取り
駆動回路を作製するための製造工程がフォトダイオード
を作製するための工程と異なるため、非常に多数の複雑
な製造工程が必要であり、一般に歩留りが低くなる傾向
になる。また、読み取り駆動回路を外付けＩＣにした場
合には、多数の読み取りチップが必要となるために低価
格化が非常に困難である。
駆動回路を作製するための製造工程がフォトダイオード
を作製するための工程と異なるため、非常に多数の複雑
な製造工程が必要であり、一般に歩留りが低くなる傾向
になる。また、読み取り駆動回路を外付けＩＣにした場
合には、多数の読み取りチップが必要となるために低価
格化が非常に困難である。
【００１２】
【発明が解決しようとする課題】以上述べたようなイメ
ージセンサにおける諸問題を解決するには、下記の要求
事項を満たした構成が必要とされる。 (1) 製造工程数が少ないこと。従って、歩留りがよく安
価に製造できること。 (2) 読み取り駆動回路が光電変換素子と同一基板上に構
成されており、多数の外付けチップが必要ないこと。従
って、大面積化が容易であり、かつ安価に製造可能であ
ること。また、大掛かりな縮小光学系を必要としないこ
と。 (3) 光応答性が良好であり、高速動作が可能であるこ
と。 (4) 大きな信号を得ることが可能であり、ノイズの影響
を受けにくいこと。
ージセンサにおける諸問題を解決するには、下記の要求
事項を満たした構成が必要とされる。 (1) 製造工程数が少ないこと。従って、歩留りがよく安
価に製造できること。 (2) 読み取り駆動回路が光電変換素子と同一基板上に構
成されており、多数の外付けチップが必要ないこと。従
って、大面積化が容易であり、かつ安価に製造可能であ
ること。また、大掛かりな縮小光学系を必要としないこ
と。 (3) 光応答性が良好であり、高速動作が可能であるこ
と。 (4) 大きな信号を得ることが可能であり、ノイズの影響
を受けにくいこと。
【００１３】本発明は、上記(1) 〜(4) の要求事項を満
たした光電変換素子を得ることを発明の目的とする。
たした光電変換素子を得ることを発明の目的とする。
【００１４】
【課題を解決するための手段】本発明の一例を図１に示
す。図１に示すのは、ガラスや石英等の絶縁基板１上に
設けられた半導体装置を示している。この半導体装置
は、入射する光の信号を増幅して電気信号として出力す
る機能を有する。
す。図１に示すのは、ガラスや石英等の絶縁基板１上に
設けられた半導体装置を示している。この半導体装置
は、入射する光の信号を増幅して電気信号として出力す
る機能を有する。
【００１５】この半導体装置は、絶縁基板１と該絶縁基
板１上の絶縁層２、光キャリアを発生する結晶性シリコ
ン活性層（チャネル形成領域となる）４、ゲイト絶縁膜
６、ゲイト電極７、層間絶縁膜８、配線電極９、１０、
一導電型を有するソース／ドレイン領域３、５で構成さ
れている。
板１上の絶縁層２、光キャリアを発生する結晶性シリコ
ン活性層（チャネル形成領域となる）４、ゲイト絶縁膜
６、ゲイト電極７、層間絶縁膜８、配線電極９、１０、
一導電型を有するソース／ドレイン領域３、５で構成さ
れている。
【００１６】ゲイト電極７には、所定の電圧を印加する
のであるが、ソース／ドレイン領域３、５がＮ型の場合
は、正の電圧を、ソース／ドレイン領域３、５がＰ型の
場合は、負の電圧を印加する。
のであるが、ソース／ドレイン領域３、５がＮ型の場合
は、正の電圧を、ソース／ドレイン領域３、５がＰ型の
場合は、負の電圧を印加する。
【００１７】本発明においては、図１に示すように、絶
縁層２とゲイト絶縁膜６とで、光キャリアを発生する結
晶性シリコン層４を挟んだ構成とすることが重要であ
る。これは光照射によって発生したキャリアを結晶性シ
リコン層４内に閉じ込めることが重要であるからであ
る。
縁層２とゲイト絶縁膜６とで、光キャリアを発生する結
晶性シリコン層４を挟んだ構成とすることが重要であ
る。これは光照射によって発生したキャリアを結晶性シ
リコン層４内に閉じ込めることが重要であるからであ
る。
【００１８】
【作用】以下図１に示す構成を用いてその動作原理を説
明する。この半導体装置は、結晶性シリコン活性層４に
照射される光信号をソース／ドレイン領域間に流れる信
号電流として出力する機能を有する。
明する。この半導体装置は、結晶性シリコン活性層４に
照射される光信号をソース／ドレイン領域間に流れる信
号電流として出力する機能を有する。
【００１９】以下においては、ソース／ドレイン領域
３、５がＮ型半導体であるとする。従って、ゲイト電極
７に加えられるのは、正の電圧である。また、ソース／
ドレイン間には、適当な電圧が印加されているものとす
る。
３、５がＮ型半導体であるとする。従って、ゲイト電極
７に加えられるのは、正の電圧である。また、ソース／
ドレイン間には、適当な電圧が印加されているものとす
る。
【００２０】この状態において、活性層４に光が照射さ
れた場合を考える。この場合、図１に示されているよう
に、光励起によってキャリアが発生する。そして、負の
電荷である電子ｅは、正の電圧が印加されているゲイト
電極７側に引き寄せられ、正の電荷であるホールは、絶
縁層２側に移動する。
れた場合を考える。この場合、図１に示されているよう
に、光励起によってキャリアが発生する。そして、負の
電荷である電子ｅは、正の電圧が印加されているゲイト
電極７側に引き寄せられ、正の電荷であるホールは、絶
縁層２側に移動する。
【００２１】一方、電子が集まる領域は、ゲイト電極に
印加されている正の電圧のために反転し、低抵抗化した
チャネル領域と成る。従って、ゲイト電極側に引き寄せ
られた電子は、ソース／ドレイン領域３、５間に流れる
電流に寄与することになる。
印加されている正の電圧のために反転し、低抵抗化した
チャネル領域と成る。従って、ゲイト電極側に引き寄せ
られた電子は、ソース／ドレイン領域３、５間に流れる
電流に寄与することになる。
【００２２】絶縁層２側に集まったホールは、絶縁層２
が存在するために基板側に拡散消失することができな
い。この状態は、通常のシリコンウェハー上に構成され
たＩＣでいうところの基板バイアスが印加された状態に
相当する。（図２参照）
が存在するために基板側に拡散消失することができな
い。この状態は、通常のシリコンウェハー上に構成され
たＩＣでいうところの基板バイアスが印加された状態に
相当する。（図２参照）
【００２３】図２に示されるのは、単結晶シリコンウエ
ハー２１表面に形成されたＭＩＳ型トランジスタが示さ
れている。図２において、２３／２５がソース／ドレイ
ン領域であり、２４がチャネル領域である。その他の構
成は図１に示すＭＩＳ型トランジスタと同じである。
ハー２１表面に形成されたＭＩＳ型トランジスタが示さ
れている。図２において、２３／２５がソース／ドレイ
ン領域であり、２４がチャネル領域である。その他の構
成は図１に示すＭＩＳ型トランジスタと同じである。
【００２４】この図２に示す基板バイアスが印加されて
いる状態において、基板バイアスの値を変化させると、
これによりしきい値電圧がシフトしチャネル２４の抵抗
を変化させることができる。一方図１に示す構成におい
ては、活性層４の絶縁層２側に集まったホールの数（密
度）を変化させることで、上記基板バイアスを変化させ
た場合と同様の効果を得ることができる。
いる状態において、基板バイアスの値を変化させると、
これによりしきい値電圧がシフトしチャネル２４の抵抗
を変化させることができる。一方図１に示す構成におい
ては、活性層４の絶縁層２側に集まったホールの数（密
度）を変化させることで、上記基板バイアスを変化させ
た場合と同様の効果を得ることができる。
【００２５】図１に示す構成において、絶縁層２側に集
まったホールは光照射によって発生した光キャリアであ
り、その密度は活性層４に照射される光の波長や光量に
よって決定される。従って、活性層４に照射される光に
よって、活性層４のゲイト絶縁膜２側に形成されるチャ
ネルの抵抗が制御されることになる。
まったホールは光照射によって発生した光キャリアであ
り、その密度は活性層４に照射される光の波長や光量に
よって決定される。従って、活性層４に照射される光に
よって、活性層４のゲイト絶縁膜２側に形成されるチャ
ネルの抵抗が制御されることになる。
【００２６】実験によれば、結晶性シリコン活性層４に
光を照射することによって、結晶性シリコン活性層４中
に発生する光キャリアのおよそ１０4 〜１０5 倍の電流
変化をソース／ドレイン間に流れる電流として出力でき
ることが判明している。
光を照射することによって、結晶性シリコン活性層４中
に発生する光キャリアのおよそ１０4 〜１０5 倍の電流
変化をソース／ドレイン間に流れる電流として出力でき
ることが判明している。
【００２７】
【実施例】以下に本発明の一実施例である固体撮像装置
について説明する。まず、図３、図４を用いてその製造
工程について説明する。図３、図４に示されるのは、右
側に２つ示される駆動回路部分と、左側に１つ示される
固体撮象素子部分である。固体撮像素子部分は、光の入
射を電気信号として出力する機能を有し、駆動回路部分
は、固体撮像素子部分を駆動する機能を有する。
について説明する。まず、図３、図４を用いてその製造
工程について説明する。図３、図４に示されるのは、右
側に２つ示される駆動回路部分と、左側に１つ示される
固体撮象素子部分である。固体撮像素子部分は、光の入
射を電気信号として出力する機能を有し、駆動回路部分
は、固体撮像素子部分を駆動する機能を有する。
【００２８】まず、図３（Ａ）に示されるように石英基
板４１上に下地の絶縁層として、酸化シリコン膜４２を
２００ｎｍの厚さに成膜する。成膜方法は、ＬＰＣＶＤ
法やスパッタ法を用いればよい。この酸化シリコン膜
は、図１における絶縁層２に対応するものであり、この
上に形成される活性シリコン層からキャリアが基板側に
流失しないように機能する。
板４１上に下地の絶縁層として、酸化シリコン膜４２を
２００ｎｍの厚さに成膜する。成膜方法は、ＬＰＣＶＤ
法やスパッタ法を用いればよい。この酸化シリコン膜
は、図１における絶縁層２に対応するものであり、この
上に形成される活性シリコン層からキャリアが基板側に
流失しないように機能する。
【００２９】基板としては、ガラス基板や他の絶縁性材
料を用いることができる。また、基板として絶縁性材料
を用いた場合には、下地の絶縁層を設けなくてもよい。
しかし、この下地の絶縁層は、基板側からの不純物の拡
散の防止や、基板と活性シリコン層間における応力緩和
のためには有用である。また、基板として、半導体や導
体を用いる場合には、活性層下に下地の絶縁層を設ける
ことが必要である。
料を用いることができる。また、基板として絶縁性材料
を用いた場合には、下地の絶縁層を設けなくてもよい。
しかし、この下地の絶縁層は、基板側からの不純物の拡
散の防止や、基板と活性シリコン層間における応力緩和
のためには有用である。また、基板として、半導体や導
体を用いる場合には、活性層下に下地の絶縁層を設ける
ことが必要である。
【００３０】石英基板上の下地膜４２を形成したら、そ
の上にシリコン膜４３を２００ｎｍの厚さにプラズマＣ
ＶＤ法で成膜する。このシリコン膜４３は非晶質シリコ
ン膜として成膜する。この時の成膜条件を以下に示す。 反応温度 ２００度 反応圧力 ５．３Ｐａ ＲＦ電力 ３５Ｗ 成膜速度 ６ｎｍ／ｍｉｎ
の上にシリコン膜４３を２００ｎｍの厚さにプラズマＣ
ＶＤ法で成膜する。このシリコン膜４３は非晶質シリコ
ン膜として成膜する。この時の成膜条件を以下に示す。 反応温度 ２００度 反応圧力 ５．３Ｐａ ＲＦ電力 ３５Ｗ 成膜速度 ６ｎｍ／ｍｉｎ
【００３１】さらに、窒素雰囲気（大気圧）中におい
て、６００℃、２４時間の加熱処理を行うことによっ
て、シリコン膜４３を結晶化させた。このシリコン膜４
３は、図１の４で示されるシリコン活性層を構成する。
このシリコン膜４３の膜厚は、薄すぎると、後述のアル
ミ配線とのコンタクト部分でシリコンがアルミ中に拡散
してしまい、接触不良や断線が起こりやすい。特に３０
ｎｍ未満の膜厚では、製造歩留りや信頼性が大きく低下
する。
て、６００℃、２４時間の加熱処理を行うことによっ
て、シリコン膜４３を結晶化させた。このシリコン膜４
３は、図１の４で示されるシリコン活性層を構成する。
このシリコン膜４３の膜厚は、薄すぎると、後述のアル
ミ配線とのコンタクト部分でシリコンがアルミ中に拡散
してしまい、接触不良や断線が起こりやすい。特に３０
ｎｍ未満の膜厚では、製造歩留りや信頼性が大きく低下
する。
【００３２】また、このシリコン膜４３の膜厚が１μｍ
より厚いと、膜中の応力を制御することが困難であり、
マイクロクラックや欠陥が発生し、素子の電気特性のバ
ラツキや信頼性の低下が問題となる。さらには、膜厚が
厚いことは、成膜時間が長くなり、生産性の低下を招く
こととなる。
より厚いと、膜中の応力を制御することが困難であり、
マイクロクラックや欠陥が発生し、素子の電気特性のバ
ラツキや信頼性の低下が問題となる。さらには、膜厚が
厚いことは、成膜時間が長くなり、生産性の低下を招く
こととなる。
【００３３】従って、シリコン膜４３の膜厚としては、
３０ｎｍ以上１μｍ以下とすることが適当であると結論
される。
３０ｎｍ以上１μｍ以下とすることが適当であると結論
される。
【００３４】こうして得られた結晶性を有するシリコン
膜４３を島状にパターニングし、さらにＬＰＣＶＤ法に
より酸化シリコン膜４４を１００ｎｍの厚さに成膜す
る。この酸化シリコン膜４４は、図面左側の固体撮象素
子部分のみを残して除去し、酸化珪素膜４４を固体撮像
素子部分のゲイト絶縁膜として構成する。（図３
（Ｂ））
膜４３を島状にパターニングし、さらにＬＰＣＶＤ法に
より酸化シリコン膜４４を１００ｎｍの厚さに成膜す
る。この酸化シリコン膜４４は、図面左側の固体撮象素
子部分のみを残して除去し、酸化珪素膜４４を固体撮像
素子部分のゲイト絶縁膜として構成する。（図３
（Ｂ））
【００３５】そして、読み取り駆動回路部分のゲイト絶
縁膜を構成する酸化シリコン膜４５を熱酸化法によって
形成する。この際、酸化シリコン膜の膜厚は１００ｎｍ
とする。この工程によって、図面左側の固体撮像素子部
分のゲイト絶縁膜４４’は、先に成膜された酸化シリコ
ン膜４４と、この工程で成膜される熱酸化シリコン膜と
で構成されることになる。
縁膜を構成する酸化シリコン膜４５を熱酸化法によって
形成する。この際、酸化シリコン膜の膜厚は１００ｎｍ
とする。この工程によって、図面左側の固体撮像素子部
分のゲイト絶縁膜４４’は、先に成膜された酸化シリコ
ン膜４４と、この工程で成膜される熱酸化シリコン膜と
で構成されることになる。
【００３６】即ち、固体撮像素子部分のゲイト絶縁膜
は、ＬＰＣＶＤ法による１００ｎｍの酸化シリコン膜と
熱酸化法による１００ｎｍ厚の酸化シリコン膜とが積層
されたもので構成され、読み取り駆動回路部分のゲイト
絶縁膜は、熱酸化法による酸化シリコン膜で構成される
ことになる。
は、ＬＰＣＶＤ法による１００ｎｍの酸化シリコン膜と
熱酸化法による１００ｎｍ厚の酸化シリコン膜とが積層
されたもので構成され、読み取り駆動回路部分のゲイト
絶縁膜は、熱酸化法による酸化シリコン膜で構成される
ことになる。
【００３７】上記のようにゲイト絶縁膜を形成するの
は、固体撮像素子部分と読み取り駆動回路部分とで、そ
れぞれ最適な電気特性が得られるようにするためであ
る。
は、固体撮像素子部分と読み取り駆動回路部分とで、そ
れぞれ最適な電気特性が得られるようにするためであ
る。
【００３８】ゲイト絶縁膜として酸化シリコン膜を用い
た場合、その厚さの上限は３００ｎｍ程度である。これ
は、ゲイト絶縁膜の厚さが３００ｎｍ以上になると、十
分な増幅作用が得られれなくなることによる。また、そ
の厚さの下限は、２０ｎｍである。これは、固体撮像素
子（この場合は図面左側の光電変換素子）の駆動電圧が
５〜２０Ｖである点、及び膜質のバラツキや長期信頼性
の点を考慮すると、ゲイト絶縁膜として酸化シリコン膜
を用いた場合、その厚さが２０ｎｍ以上であることが必
要とされるからである。
た場合、その厚さの上限は３００ｎｍ程度である。これ
は、ゲイト絶縁膜の厚さが３００ｎｍ以上になると、十
分な増幅作用が得られれなくなることによる。また、そ
の厚さの下限は、２０ｎｍである。これは、固体撮像素
子（この場合は図面左側の光電変換素子）の駆動電圧が
５〜２０Ｖである点、及び膜質のバラツキや長期信頼性
の点を考慮すると、ゲイト絶縁膜として酸化シリコン膜
を用いた場合、その厚さが２０ｎｍ以上であることが必
要とされるからである。
【００３９】本実施例においては、固体撮像素子部分と
読み取り駆動回路部分とにおけるゲイト絶縁膜をその特
性に合わせて異ならせた構成を採用したが、必要な特性
が得られるのであれば、同一の膜厚のゲイト絶縁膜を用
いるのが作製工程上は有用である。
読み取り駆動回路部分とにおけるゲイト絶縁膜をその特
性に合わせて異ならせた構成を採用したが、必要な特性
が得られるのであれば、同一の膜厚のゲイト絶縁膜を用
いるのが作製工程上は有用である。
【００４０】本実施例においては、駆動回路部分のゲイ
ト絶縁膜はその全てを、また固体撮像素子部分のゲイト
絶縁膜はその一部を、熱酸化シリコン膜で構成してい
る。熱酸化シリコン膜を利用するのは、電気特性と長期
信頼性を得るためである。
ト絶縁膜はその全てを、また固体撮像素子部分のゲイト
絶縁膜はその一部を、熱酸化シリコン膜で構成してい
る。熱酸化シリコン膜を利用するのは、電気特性と長期
信頼性を得るためである。
【００４１】本発明者らの実験によれば、熱酸化法を用
いた場合とそうでない場合とにおけるＭＩＳ型トランジ
スタの電気特性が大きく異なることが見いだされてい
る。この様子を図５に示す。図５には、ゲイト絶縁膜と
して熱酸化シリコン膜を用いた場合のＭＩＳ型トランジ
スタのＩ−Ｖ特性（Ａ）と、ゲイト絶縁膜としてＣＶＤ
シリコン膜を用いた場合のＭＩＳ型トランジスタのＩ−
Ｖ特性（Ｂ）とが示されている。図５を見ると、熱酸化
シリコン膜を用いた方がしきい値電圧が低く、ＯＮ・Ｏ
ＦＦ比が大きいことが分かる。また、熱酸化シリコン膜
をゲイト絶縁膜として用いた場合には、長期に渡って、
その電気特性を維持できることが判明している。即ち、
長期信頼性においても有用であることが判明している。
いた場合とそうでない場合とにおけるＭＩＳ型トランジ
スタの電気特性が大きく異なることが見いだされてい
る。この様子を図５に示す。図５には、ゲイト絶縁膜と
して熱酸化シリコン膜を用いた場合のＭＩＳ型トランジ
スタのＩ−Ｖ特性（Ａ）と、ゲイト絶縁膜としてＣＶＤ
シリコン膜を用いた場合のＭＩＳ型トランジスタのＩ−
Ｖ特性（Ｂ）とが示されている。図５を見ると、熱酸化
シリコン膜を用いた方がしきい値電圧が低く、ＯＮ・Ｏ
ＦＦ比が大きいことが分かる。また、熱酸化シリコン膜
をゲイト絶縁膜として用いた場合には、長期に渡って、
その電気特性を維持できることが判明している。即ち、
長期信頼性においても有用であることが判明している。
【００４２】ゲイト絶縁膜４４’、４５を形成した後、
ＬＰＣＶＤ法により、ゲイト電極となるＮ+ 型の多結晶
シリコン４６を３００ｎｍの厚さに成膜する。成膜に際
しては、リンを１×１０20atoms/cm2 程度以上ドーピン
グする。（図３（Ｄ））
ＬＰＣＶＤ法により、ゲイト電極となるＮ+ 型の多結晶
シリコン４６を３００ｎｍの厚さに成膜する。成膜に際
しては、リンを１×１０20atoms/cm2 程度以上ドーピン
グする。（図３（Ｄ））
【００４３】次にドライエッチング法により多結晶シリ
コン膜４６をパターニングし、引き続いてゲイト絶縁膜
を構成する酸化シリコン膜４４’、４５の上側の一部を
もエッチングにより取り除く。
コン膜４６をパターニングし、引き続いてゲイト絶縁膜
を構成する酸化シリコン膜４４’、４５の上側の一部を
もエッチングにより取り除く。
【００４４】この状態において、残存した多結晶シリコ
ン膜４６である４７〜４９は、ゲイト電極として形成さ
れたこととなる。次にイオン注入あるいはイオンドーピ
ング法により、Ｎ型を付与する不純物であるリンを７０
ｋＶの加速電圧で１×１０15atoms/cm2 のドーズ量で注
入する。（図３（Ｅ））
ン膜４６である４７〜４９は、ゲイト電極として形成さ
れたこととなる。次にイオン注入あるいはイオンドーピ
ング法により、Ｎ型を付与する不純物であるリンを７０
ｋＶの加速電圧で１×１０15atoms/cm2 のドーズ量で注
入する。（図３（Ｅ））
【００４５】さらに、Ｐ型を付与する不純物の注入を行
ないたくない部分をレジスト５０で被覆して、ボロンを
４０ｋＶの加速電圧で５×１０15atoms/cm2 のドーズ量
で注入する。（図３（Ｆ））
ないたくない部分をレジスト５０で被覆して、ボロンを
４０ｋＶの加速電圧で５×１０15atoms/cm2 のドーズ量
で注入する。（図３（Ｆ））
【００４６】図３（Ｆ）に示されているのは、右側の２
つの素子にだけボロンを注入する場合の例である。
つの素子にだけボロンを注入する場合の例である。
【００４７】そして注入した不純物の活性化を行なうた
めに、窒素雰囲気中において、６００℃、１２時間の熱
アニールを行なう。
めに、窒素雰囲気中において、６００℃、１２時間の熱
アニールを行なう。
【００４８】次に、常圧ＣＶＤ法により、層間絶縁膜５
１となる酸化シリコン膜を８００ｎｍの厚さに成膜す
る。（図４（Ａ））
１となる酸化シリコン膜を８００ｎｍの厚さに成膜す
る。（図４（Ａ））
【００４９】この層間絶縁膜としては、ＰＳＧ膜を利用
してもよい。さらにコンタクトホールを開孔する。（図
４（Ｂ））
してもよい。さらにコンタクトホールを開孔する。（図
４（Ｂ））
【００５０】さらに、アルミ膜５２をスパッタ法で成膜
し、さらにパターニングを行なうことにより、アルミ配
線を形成する。（図４（Ｃ）、（Ｄ））
し、さらにパターニングを行なうことにより、アルミ配
線を形成する。（図４（Ｃ）、（Ｄ））
【００５１】最後に電気特性を改善するために、３５０
℃の水素雰囲気中において１時間のアニール処理を行な
い、固体撮像素子部分と読み取り駆動回路部分とを同時
に完成する。
℃の水素雰囲気中において１時間のアニール処理を行な
い、固体撮像素子部分と読み取り駆動回路部分とを同時
に完成する。
【００５２】こうして得られた固体撮像素子は、ゲイト
電極４７、ソース／ドレイン電極５３と５５、ソース／
ドレイン領域５６と５８、チャネル形成領域５７を備え
ている。また、読み取り駆動回路部分の２つの素子も同
様な構成を有している。
電極４７、ソース／ドレイン電極５３と５５、ソース／
ドレイン領域５６と５８、チャネル形成領域５７を備え
ている。また、読み取り駆動回路部分の２つの素子も同
様な構成を有している。
【００５３】この固体撮像素子のソース・ドレイン間に
電圧を印加した際のゲイト電圧とドレイン電流の関係を
示した電気特性を図６に示す。図６において、Ａは、光
を照射しない場合の電気特性であり、Ｂは、光を照射し
た場合の電気特性、Ｃは、光を照射した場合と照射しな
い場合の電流差を示している。
電圧を印加した際のゲイト電圧とドレイン電流の関係を
示した電気特性を図６に示す。図６において、Ａは、光
を照射しない場合の電気特性であり、Ｂは、光を照射し
た場合の電気特性、Ｃは、光を照射した場合と照射しな
い場合の電流差を示している。
【００５４】図６のＡとＢの曲線を比較すれば分かるよ
うに、光が照射されることによって、その電気特性に大
きな変化が表れることが分かる。
うに、光が照射されることによって、その電気特性に大
きな変化が表れることが分かる。
【００５５】図７は、ドレイン電圧とドレイン電流の関
係であり、実線が光を照射しない場合であり、破線が光
を照射した場合である。
係であり、実線が光を照射しない場合であり、破線が光
を照射した場合である。
【００５６】以上のデータによれば、７００（ｌｘ）程
度の光の照射で、５〜１０％もの電流の変化が表れるこ
とが結論される。
度の光の照射で、５〜１０％もの電流の変化が表れるこ
とが結論される。
【００５７】さらにこの素子の光応答性は、１００μｓ
〜１ｍｓ程度であることが判明している。この光応答性
に対しては、活性層４３の厚さ（チャネル形成領域の厚
さに相当する）が大きく関係していることが判明してい
る。図８に活性層の厚さと光応答時間との関係を示す。
〜１ｍｓ程度であることが判明している。この光応答性
に対しては、活性層４３の厚さ（チャネル形成領域の厚
さに相当する）が大きく関係していることが判明してい
る。図８に活性層の厚さと光応答時間との関係を示す。
【００５８】図８を見ると、活性層４３の厚さが厚い方
が光応答が高速であることが理解される。図８によれ
ば、活性層の厚さが１００ｎｍ（１０００Å）程度の場
合に応答時間として、２００〜４００μｓが得られてい
ることが分かる。また、活性層の厚さを５０ｎｍ（５０
０Å）とした場合においてもその応答時間としては、１
０００μｓ以下が得られていることが分かる。
が光応答が高速であることが理解される。図８によれ
ば、活性層の厚さが１００ｎｍ（１０００Å）程度の場
合に応答時間として、２００〜４００μｓが得られてい
ることが分かる。また、活性層の厚さを５０ｎｍ（５０
０Å）とした場合においてもその応答時間としては、１
０００μｓ以下が得られていることが分かる。
【００５９】ファクシミリのＧ４規格で要求される光応
答時間は、１ｍｓ（１０００μｓ）であるので、上記実
験事実からいえば、活性層の厚さが５０ｎｍ（５００
Å）以上であれば、必要とする光応答特性が得られるこ
とになる。
答時間は、１ｍｓ（１０００μｓ）であるので、上記実
験事実からいえば、活性層の厚さが５０ｎｍ（５００
Å）以上であれば、必要とする光応答特性が得られるこ
とになる。
【００６０】また、ファクシミリのＧ３規格で要求され
る光応答時間は、５ｍｓ（５０００μｓ）であるので、
上記実験事実からいえば、活性層の厚さが３０ｎｍ程度
でも十分な光応答特性が得られることになる。
る光応答時間は、５ｍｓ（５０００μｓ）であるので、
上記実験事実からいえば、活性層の厚さが３０ｎｍ程度
でも十分な光応答特性が得られることになる。
【００６１】
【効果】以上説明したように、結晶性を有するシリコン
薄膜で構成された活性層を絶縁膜で挟み、発生する光キ
ャリアを逃がさない構成とすることによって、活性層に
照射された光をソース・ドレイン間を流れる電流として
増幅して出力する素子を得ることができる。
薄膜で構成された活性層を絶縁膜で挟み、発生する光キ
ャリアを逃がさない構成とすることによって、活性層に
照射された光をソース・ドレイン間を流れる電流として
増幅して出力する素子を得ることができる。
【００６２】この素子は、素子自身に増幅作用を有し、
しかも大電流を流すことができるので、ノイズに強いと
いう特徴を有する。また、従来のＴＦＴプロセスを利用
でき、実施例に示したように、同一基板上に駆動回路を
も同時に形成することができるので、生産性に優れてい
る。
しかも大電流を流すことができるので、ノイズに強いと
いう特徴を有する。また、従来のＴＦＴプロセスを利用
でき、実施例に示したように、同一基板上に駆動回路を
も同時に形成することができるので、生産性に優れてい
る。
【図１】 実施例の固体撮像素子の構造の概略を示す。
【図２】 単結晶シリコンウエハー上に形成されたＭＯ
Ｓトランジスタの構造を示す。
Ｓトランジスタの構造を示す。
【図３】 実施例の作製工程を示す。
【図４】 実施例の作製工程を示す。
【図５】 実施例の電流−電圧特性を示す。
【図６】 実施例の電流−電圧特性を示す。
【図７】 実施例の電流−電圧特性を示す。
【図８】 実施例における活性層の厚さと光応答時間と
の関係を示す。
の関係を示す。
１・・・・基板 ２・・・・絶縁層 ３・・・・ソース領域 ４・・・・活性層（チャネル形成領域） ５・・・・ドレイン領域 ６・・・・ゲイト絶縁膜 ７・・・・ゲイト電極 ８・・・・層間絶縁膜 ９・・・・ソース電極 １０・・・ドレイン電極 ２１・・・シリコン単結晶基板 ２３・・・ソース領域 ２４・・・チャネル形成領域 ２５・・・ドレイン領域 ４１・・・石英基板 ４２・・・酸化珪素膜 ４３・・・シリコン膜 ４４・・・酸化珪素膜 ４５・・・酸化珪素膜（熱酸化膜） ４６・・・シリコン膜 ４７・・・ゲイト電極 ４８・・・ゲイト電極 ４９・・・ゲイト電極 ５０・・・マスク ５１・・・マスク ５２・・・アルミ膜 ５３・・・ソース電極 ５５・・・ドレイン電極 ５６・・・ソース領域 ５７・・・チャネル形成領域 ５８・・・ドレイン領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山内 幸夫 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 坂本 直哉 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 荒井 三千男 東京都中央区日本橋一丁目13番１号 ティ ーディーケイ株式会社内
Claims (5)
- 【請求項１】 絶縁表面を有する基板上に設けられた結
晶性を有するシリコンを用いた活性層と、 前記活性層上に形成されたゲイト絶縁膜と、 前記活性層に接してソース領域とドレイン領域と、 を有し、 前記活性層は、光が照射されることで光キャリアを発生
させ、 前記光キャリアの内、ゲイト絶縁膜との界面近傍を流れ
るキャリアと反対の極性を有する光キャリアが該活性層
内に一時的に蓄積されることで、前記活性層領域の抵抗
は変化し、 該活性層領域の抵抗変化に従うソース・ドレイン間を流
れる電流変化から、前記活性層に照射された光を検出す
ることを特徴とする半導体装置。 - 【請求項２】 請求項１において、活性層は３０ｎｍ〜
１０００ｎｍの膜厚を有することを特徴とする半導体装
置。 - 【請求項３】 請求項１において、ゲイト絶縁膜の厚さ
が２０ｎｍ〜３００ｎｍであることを特長とする半導体
装置。 - 【請求項４】 絶縁表面を有する基板上に設けられた結
晶性を有するシリコンを用いた活性層と、 前記活性層上に形成されたゲイト絶縁膜と、 を有する半導体装置の動作方法であって、 前記活性層に光が照射されることで光キャリアを発生さ
せ、 前記光キャリアの内、ゲイト絶縁膜との界面近傍を流れ
るキャリアと反対の極性を有する光キャリアを該活性層
内に一時的に蓄積させることで、前記活性層領域の抵抗
を変化させ、 該活性層領域の抵抗変化によって、前記照射された光を
電気信号として出力することを特徴とする半導体装置の
動作方法。 - 【請求項５】 絶縁表面を有する基板上に複数の薄膜ト
ランジスタが設けられており、 前記複数の薄膜トランジスタの一部は、照射された光を
電気信号として出力する機能を有する固体撮像素子であ
って、 前記複数の薄膜トランジスタの他の一部は、固体撮像素
子を駆動する機能を有する駆動素子であることを特徴と
する半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5297492A JPH07130974A (ja) | 1993-11-02 | 1993-11-02 | 半導体装置およびその動作方法 |
| US08/934,088 US6452212B1 (en) | 1993-11-02 | 1997-09-19 | Semiconductor device and method for operating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5297492A JPH07130974A (ja) | 1993-11-02 | 1993-11-02 | 半導体装置およびその動作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07130974A true JPH07130974A (ja) | 1995-05-19 |
Family
ID=17847211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5297492A Withdrawn JPH07130974A (ja) | 1993-11-02 | 1993-11-02 | 半導体装置およびその動作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6452212B1 (ja) |
| JP (1) | JPH07130974A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278131B1 (en) | 1999-01-11 | 2001-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Pixel TFT and driver TFT having different gate insulation width |
| US6316787B1 (en) | 1996-06-04 | 2001-11-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and fabrication method thereof |
| US6590229B1 (en) | 1999-01-21 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US6593592B1 (en) | 1999-01-29 | 2003-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistors |
| US7122835B1 (en) | 1999-04-07 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and a method of manufacturing the same |
| US7525523B2 (en) | 2000-01-31 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising pixel having light receiving portion and display portion |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002231627A (ja) | 2001-01-30 | 2002-08-16 | Semiconductor Energy Lab Co Ltd | 光電変換装置の作製方法 |
| US7307940B2 (en) | 2003-06-30 | 2007-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Optical pick-up device |
| KR100595902B1 (ko) * | 2003-12-31 | 2006-06-30 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서 및 그 제조방법 |
| US7145359B2 (en) * | 2004-06-28 | 2006-12-05 | Silicon Laboratories Inc. | Multiple signal format output buffer |
| TWI496042B (zh) * | 2009-07-02 | 2015-08-11 | Semiconductor Energy Lab | 觸控面板及其驅動方法 |
| CN105405866B (zh) * | 2015-12-31 | 2019-01-04 | 昆山国显光电有限公司 | Oled显示器及其制造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4409724A (en) * | 1980-11-03 | 1983-10-18 | Texas Instruments Incorporated | Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby |
| DE3146981A1 (de) * | 1981-11-26 | 1983-06-01 | Siemens AG, 1000 Berlin und 8000 München | Fototransistor in mos-duennschichttechnik, verfahren zu seiner herstellung und verfahren zu seinem betrieb. |
| US5365079A (en) * | 1982-04-30 | 1994-11-15 | Seiko Epson Corporation | Thin film transistor and display device including same |
| JPH0740711B2 (ja) * | 1986-06-20 | 1995-05-01 | キヤノン株式会社 | 光センサの駆動方法及び画像入力装置 |
| JP2510862B2 (ja) | 1987-04-17 | 1996-06-26 | オリンパス光学工業株式会社 | 固体撮像装置 |
| US4851370A (en) * | 1987-12-28 | 1989-07-25 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fabricating a semiconductor device with low defect density oxide |
| JP2838318B2 (ja) | 1990-11-30 | 1998-12-16 | 株式会社半導体エネルギー研究所 | 感光装置及びその作製方法 |
| JPH04233774A (ja) | 1990-12-28 | 1992-08-21 | Sony Corp | 光検出装置及びエリアセンサー |
| US5343066A (en) * | 1992-03-30 | 1994-08-30 | Sony Corporation | Semiconductor device and method of manufacturing same |
-
1993
- 1993-11-02 JP JP5297492A patent/JPH07130974A/ja not_active Withdrawn
-
1997
- 1997-09-19 US US08/934,088 patent/US6452212B1/en not_active Expired - Lifetime
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6972435B2 (en) | 1996-06-04 | 2005-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Camera having display device utilizing TFT |
| US7414288B2 (en) | 1996-06-04 | 2008-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having display device |
| US8405149B2 (en) | 1996-06-04 | 2013-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having display device |
| US8928081B2 (en) | 1996-06-04 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having display device |
| US6979841B2 (en) | 1996-06-04 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and fabrication method thereof |
| US6316787B1 (en) | 1996-06-04 | 2001-11-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and fabrication method thereof |
| US6657228B2 (en) | 1996-06-04 | 2003-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and fabrication method thereof |
| US6278131B1 (en) | 1999-01-11 | 2001-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Pixel TFT and driver TFT having different gate insulation width |
| US6906347B2 (en) | 1999-01-11 | 2005-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7473968B2 (en) | 1999-01-11 | 2009-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a thin film transistor and a storage capacitor |
| US6590229B1 (en) | 1999-01-21 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US7208766B2 (en) | 1999-01-21 | 2007-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US7414267B2 (en) | 1999-01-21 | 2008-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US6890784B2 (en) | 1999-01-21 | 2005-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US7727836B2 (en) | 1999-01-21 | 2010-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US6955953B2 (en) | 1999-01-29 | 2005-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having thin film transistor and capacitor |
| US6593592B1 (en) | 1999-01-29 | 2003-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistors |
| US7122835B1 (en) | 1999-04-07 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and a method of manufacturing the same |
| US7575961B2 (en) | 1999-04-07 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and a method of manufacturing the same |
| US8456459B2 (en) | 2000-01-31 | 2013-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Adhesion type area sensor and display device having adhesion type area sensor |
| US8830217B2 (en) | 2000-01-31 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Adhesion type area sensor and display device having adhesion type area sensor |
| US7525523B2 (en) | 2000-01-31 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising pixel having light receiving portion and display portion |
Also Published As
| Publication number | Publication date |
|---|---|
| US6452212B1 (en) | 2002-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4598305A (en) | Depletion mode thin film semiconductor photodetectors | |
| USRE39393E1 (en) | Device for reading an image having a common semiconductor layer | |
| CA1257922A (en) | Photoelectric converter | |
| TWI397111B (zh) | 包括矽奈米晶粒之多層結構、太陽能晶胞、非揮發記憶體單元、光感測單元及其製作方法、形成矽奈米晶粒之方法 | |
| US5591988A (en) | Solid state imaging device with low trap density | |
| EP0023021B1 (en) | Semiconductor device and method of manufacturing the same | |
| US5027177A (en) | Floating base lateral bipolar phototransistor with field effect gate voltage control | |
| JPH07130974A (ja) | 半導体装置およびその動作方法 | |
| JP2009016729A (ja) | Ｐｉｎフォトダイオードの製造方法 | |
| US5013670A (en) | Photoelectric converter | |
| US4041519A (en) | Low transient effect switching device and method | |
| JPS6194382A (ja) | ２端子薄膜光検知器 | |
| JPH06326292A (ja) | 固体撮像装置の製造方法 | |
| JP4835658B2 (ja) | Ｐｉｎフォトダイオードおよびその製造方法 | |
| US5731600A (en) | Image sensor device on insulating surface | |
| JP3267375B2 (ja) | 固体撮像装置 | |
| JPH07142694A (ja) | 半導体装置およびその動作方法 | |
| CN110896115B (zh) | 光电晶体管、红外探测器和光电晶体管的制作方法 | |
| TWI286357B (en) | Photodetector circuits | |
| US5089425A (en) | Photoelectric converting device having an electrode formed across an insulating layer on a control electrode and method for producing the same | |
| JP2641416B2 (ja) | 光電変換装置 | |
| JPH05136386A (ja) | イメージセンサ | |
| KR100499956B1 (ko) | 양자채널이 형성된 모스펫을 이용한 포토디텍터 및 그제조방법 | |
| JPH0766380A (ja) | 固体撮像装置 | |
| JPH0391969A (ja) | 半導体受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040203 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040223 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040323 |