TWI397111B - 包括矽奈米晶粒之多層結構、太陽能晶胞、非揮發記憶體單元、光感測單元及其製作方法、形成矽奈米晶粒之方法 - Google Patents

包括矽奈米晶粒之多層結構、太陽能晶胞、非揮發記憶體單元、光感測單元及其製作方法、形成矽奈米晶粒之方法 Download PDF

Info

Publication number
TWI397111B
TWI397111B TW097101789A TW97101789A TWI397111B TW I397111 B TWI397111 B TW I397111B TW 097101789 A TW097101789 A TW 097101789A TW 97101789 A TW97101789 A TW 97101789A TW I397111 B TWI397111 B TW I397111B
Authority
TW
Taiwan
Prior art keywords
germanium
dielectric layer
layer
rich
laser
Prior art date
Application number
TW097101789A
Other languages
English (en)
Other versions
TW200832516A (en
Inventor
An Thung Cho
Chih Wei Chao
Chia Tien Peng
Wan Yi Liu
ming wei Sun
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/698,261 external-priority patent/US7857907B2/en
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Publication of TW200832516A publication Critical patent/TW200832516A/zh
Application granted granted Critical
Publication of TWI397111B publication Critical patent/TWI397111B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Photovoltaic Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Light Receiving Elements (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Description

包括矽奈米晶粒之多層結構、太陽能晶胞、非揮發記憶體單元、光感測單元及其製作方法、形成矽奈米晶粒之方法
本發明係有關於一種製程方法，特別是關於一種以雷射退火於富矽介電薄膜形成奈米晶粒之方法。
光電(或光伏打)元件(Photo－Voltaic Device，PV)係廣泛的應用於各種區域，例如太陽能晶胞、觸控顯示器、紫外光藍光(UV－blue)偵測器、全色域光偵測器和高解析度薄膜電晶體顯示器。光伏打元件一般形成有奈米晶粒(nanocrystal)，且一般採用例如矽、鍺之半導體材料，依據材料之能帶和量子點的侷限效應(quantum confinement effect)製作奈米晶粒。美國專利公開號第20060189014號揭示光伏打元件之實施範例，本發明在此列出該項專利用以補充說明本發明之先前技術，矽奈米團簇(silicon nanocluster)之製作一般於SiOx (x<2)凝聚出矽奈米束，使用化學氣相沉積法、射頻濺鍍或矽佈植製程形成一薄膜，此薄膜一般稱為富矽之氧化矽(silicon－rich silicon oxide，SRSO)或富矽氧化物(silicon－rich oxide，SRO)。當使用化學氣相沉積法或射頻濺鍍，以高溫進行退火，通常可於富矽之氧化矽中在波長590nm~750nm之範圍內，得到光激發螢光(PL)之尖峰，然而，富矽氧化物(SRO)之量子效率較低，因而減少光激發螢光之強度，且降低其於光伏打元件之應用。
佈植鉺(Er)用以產生摻雜鉺矽奈米晶粒的技術亦使用於矽為基礎之光源，然而，習知的佈植製程技術無法均勻的分佈摻雜物，因而降低發光效率且增加成本。此外，現今界面工程之技術仍不足以使用此種佈植製程。使用Si/SiO2 超晶格結構以控制晶粒尺寸會導致較慢且高溫的沉積製程，而無法兼顧矽晶粒尺寸與矽奈米晶粒和二氧化矽界面之控制。此元件之效能係非常低，限制元件之應用，為了改進元件效率，必須於矽奈米晶粒和二氧化矽界面間產生一大界面區。
另外，非揮發性記憶體市場主要使用浮置閘極元件，根據國際半導體技術2001年發展藍圖(international technology roadmap for semiconductors 2001)，浮置閘極元件遂穿氧化層之厚度在更進一步之世代約只剩9nm之厚度，而縮小遂穿氧化層之厚度會由於氧化層中一個或兩個缺陷，導致異常之漏電流，造成儲存在非揮發性記憶體單元中的資料流失。縮小遂穿氧化層之厚度亦需要高的操作電壓，不連續之電荷儲存(discrete charge storage)可略過上述問題，因此可針對遂穿氧化層和程式化/抹除電壓進行微縮。對於鑲嵌技術而言，一般需要降低整合成本，其係減少低電壓產生之電荷幫浦(Charge pump)且避免使用浮置閘極元件之雙多晶矽製程，因此，使用分離類陷阱儲存節點之非揮發性記憶體單元重新受到矚目。
第16圖顯示一習知的浮置閘極非揮發性記憶體單元1600，其包括一源極電極1602、一汲極電極1606和一閘極1604，一反轉層1612形成於p型半導體基底之源極電極1602和汲極電極1606間，一絕緣層1608形成於浮置閘極1610和閘極1604間，浮置閘極1610被絕緣層1608圍繞，因此儲存電荷係位於浮置閘極1610中。
第17圖顯示一習知的矽－氧化物－氮化物－氧化物－矽(SONOS)型非揮發性記憶體單元1700剖面圖，其包括一堆疊結構，一源極電極和一汲極電極(未繪示)形成於一半導體基底(未標示)上，且分別接觸半導體基底中的源極區1710和汲極區1720。堆疊結構包括一第一氧化矽層1730作為一隧穿氧化層、一多晶矽層1740、一第二氧化矽層1750、一氧化矽層1760、一第三氧化矽層1770和一導電層1780作為閘極，此矽－氧化物－氮化物－氧化物－矽(SONOS)型非揮發性記憶體單元之製程非常複雜，且微縮隧穿氧化層會導致異常漏電流之問題。
一般來說，富矽氮化物和富矽氧化物係用作電荷能陷(charge trapping)媒介，以增加於非揮發性記憶體單元中資料之儲存時間和可靠度。然而，由於上述製程所遇到的問題，富矽氮化物和富矽氧化物不容易和一般的製程整合，整合矽之簡單和高效率發光元件製程中，不需要高溫之預退火步驟，其製程係和傳統之製程整合的低溫多晶矽薄膜電晶體(LTPS TFT)製程對於光元件(發光元件和光偵測元件)而言是必須的。
因此，需要一技術解決上述之缺陷和問題。
根據上述問題，本發明提出一種包括矽奈米晶粒之多層結構的製造方法，包括：形成一第一導電層於一基底上，形成一富矽介電層於第一導電層上，其中該富矽介電層具有複數個矽奈米晶粒。
一種形成矽奈米晶粒之方法，包括：對一富矽介電層進行雷射退火步驟，以於富矽介電層中形成複數個矽奈米晶粒。
本發明提出一種太陽能晶胞，包括：一基底；一下電極層，形成於基底上；一第一半導體層，形成於下電極上，其中第一半導體層係摻雜n＋或p＋摻雜物，以形成一第一N摻雜或P摻雜半導體層；一包括複數個雷射誘發聚集矽奈米點之富矽介電層，形成於第一N摻雜或P摻雜半導體層上；一第二半導體層，位於富矽介電層上，其中第二半導體層係摻雜p＋或n＋摻雜物，以形成一第二P摻雜或N摻雜半導體層；一上電極層，形成於第二P摻雜或N摻雜半導體層上。
本發明提出一種形成太陽能晶胞之方法，包括：提供一基底，形成一下電極層於基底上，形成一第一半導體層於下電極上，摻雜第一半導體層，以形成一第一N摻雜或P摻雜半導體層，形成一富矽介電層於第一N摻雜或P摻雜半導體層上，以一雷射光束照射富矽介電層，形成複數個雷射誘發聚集矽奈米點，形成一第二半導體層於包括雷射誘發聚集矽奈米點於富矽介電層上，及摻雜第二半導體層，以形成一第二N摻雜或P摻雜半導體層。
本發明提出一種形成太陽能晶胞之方法，包括：提供一基底，形成一至少包括兩層之多層結構於基底上，其中多層結構之每一層具有一第一型態和一第二型態，及以一雷射光束照射多層結構，使多層結構之至少一層從第一型態轉換成第二型態。
本發明提出一種非揮發記憶體單元，包括：一基底；一半導體層，包括一源極區和一汲極區，其中源極區為n＋型態或p＋型態，汲極區為n＋型態或p＋型態；一富矽介電層，作為一電荷儲存層，形成於半導體層上，富矽介電層包括複數個雷射誘發聚集矽奈米點；一導電層，形成於富矽介電層上，作為一控制閘極。
本發明提出一種非揮發記憶體單元之製造方法，包括：提供一基底，提供一半導體層於基底上，包括一源極區、一本徵通道區和一汲極區，其中源極區為n＋型態或p＋型態，汲極區為n＋型態或p＋型態，本徵通道區為n通道或p通道，形成一富矽介電層於基底上方，以一雷射光束照射富矽介電層，以形成複數個雷射誘發聚集矽奈米點，及形成一導電層於包括雷射誘發聚集矽奈米點於富矽介電層上，作為一控制閘極。
本發明提出一種光感測單元，包括：一第一導電層；一第二導電層；一富矽介電層，形成於第一導電層和第二導電層間，且包括複數個雷射誘發聚集矽奈米點。
本發明提出一種光感測單元之製造方法，包括：提供一第一導電層，形成一富矽介電層於第一導電層上，對富矽介電層進行一雷射誘發聚集製程，以使富矽介電層形成複數個雷射誘發聚集矽奈米點，及形成一第二導電層於富矽介電層上。
本發明提出一種包括矽奈米晶粒之多層結構，包括：一基底；一第一導電層形成於基底上；及一富矽介電層形成於第一導電層上，其中富矽介電層包括複數個雷射誘發聚集矽奈米點。
以下配合第1圖~第5圖描述本發明製作於富矽介電層中包括矽奈米晶粒之多層結構實施例。
請參照第1圖~第2D圖，其描述本發明一實施例於富矽介電層30中包括矽奈米晶粒40之多層結構100，第1圖顯示一富矽介電層30中包括矽奈米晶粒40之多層結構100的剖面圖，此多層結構100包括一基底10、一第一導電層20、一富矽介電層30和位於富矽介電層30中之複數個矽奈米晶粒40。如第2D圖所示，另一導電層50形成於具有矽奈米晶粒40之富矽介電層45上，第3A圖顯示第2A~2D圖製程之流程圖300，其揭示富矽介電層30中包括矽奈米晶粒40之多層結構100如何形成。
在第3A圖之實施例中，富矽介電層30中包括矽奈米晶粒40之多層結構100之製造方法包括：(a)形成一第一導電層20於一基底10上(第3A圖之步驟310)。
(b)形成一富矽介電層30於第一導電層20上(第3A圖之步驟320)。
(c)至少對富矽介電層30進行雷射退火，使富矽介電層30中之富矽聚集，以於富矽介電層30中形成複數個矽奈米晶粒40(第3A圖之步驟330)。
(d)另形成一第二導電層50於富矽介電層45上(第3A圖之步驟340)。
上述之製程步驟可不需是連續的，且以上之製程不是本發明之唯一方法，舉例來說，本發明於另一實施例可使用雷射退火製程，於富矽介電層中形成複數個奈米晶粒。
在一實施例中，基底10為玻璃基底，在另一實施例中，基底10為塑膠薄膜。
第一導電層20和第二導電層50可以是金屬、金屬氧化物或上述之組合，金屬可以是鋁、銅、銀、金、鈦、鉬、鋰、上述之合金或組合，金屬氧化物可以是銦錫氧化物(indium tin oxide，ITO)、銦鋅氧化物(indium zinc oxide，IZO)或上述之組合。
在一實施例中，富矽介電層30是富矽氧化薄膜，在另一實施例中，富矽介電層30是富矽氮化薄膜。富矽介電層30是以電漿輔助化學氣相沉積法(PECVD)形成，其製程條件可如下：壓力為1Torr之低壓，溫度低於400℃。在一實施例中，形成富矽介電層30之溫度為200~400℃，或350~400℃，但以370℃較佳。形成富矽介電層之有效製程時間約為13秒~250秒，以25秒~125秒較佳，富矽介電層之厚度以100~500nm較佳。在形成富矽介電層30之製程中，其係藉由調整矽含量比(SiH4 /N2 O)控制富矽介電層30之折射係數。在一實施例中，矽含量比(SiH4 /N2 O)係在1：10~2：1之範圍中調整，製作出之富矽介電層之折射係數約為1.4~2.3或是1.47~2.5，矽含量比(SiH4 /N2 O)係在1：5~2：1之範圍中調整較佳，製作出之富矽介電層之折射係數約為1.5~2.3或是1.5~2.5，或者是該矽含量比(SiH4 /N2 O)之範圍大體上為1：10~2：1，以使該富矽介電層之折射係數至少在1.47~2.5之範圍中。富矽介電層亦可採用其它方法或製程製作。
為了製作出有效率之光激發螢光元件，富矽介電層30之折射係數在一特定範圍較佳，在一實施例中，富矽介電層之折射係數約為1.47~2.5，在另一實施例中，富矽介電層之折射係數約為1.7~2.5。
雷射退火步驟包括在400℃之溫度下，以可調整之頻率和雷射能量密度之分子束雷射對富矽介電層30進行退火。在一實施例中，分子束雷射之製程條件如下：壓力約為1大氣壓(760 torr)或1×10－3 Pa，溫度低於400℃。在另一實施例中，分子束雷射之溫度為室溫(約20~25℃或68~77℉)，本發明可使用其它型態和製程條件之雷射退火製程。
本實施例可調整雷射波長和雷射能量，以得到所需直徑之矽奈米晶粒，矽奈米晶粒之直徑範圍約為3~10 nm(以3~6 nm較佳)。在一實施例中，對富矽介電層30進行退火之分子雷射的波長為308 nm，其雷射能量密度約為70~300 mJ/cm2 ，以70~200 mJ/cm2 較佳，然而，當雷射能量密度超過200 mJ/cm2 ，可能會造成富矽介電層30下之金屬層損壞或剝落。為了使富矽介電層30中能製作出較大直徑(4~10nm)之矽奈米晶粒，分子雷射之雷射能量密度以為200~300 mJ/cm2 較佳。另外，為了使富矽介電層30中能製作出較小直徑(3~6nm)之矽奈米晶粒，分子雷射之雷射能量密度以為70~200 mJ/cm2 較佳。第3B圖揭示本發明一實施例富矽介電層400中矽奈米晶粒之直徑分佈。
在雷射退火步驟後，富矽介電層30轉換成具有複數個矽奈米晶粒40之富矽介電層30，在第2C圖和第2D圖中，具有複數個矽奈米晶粒之富矽介電層係以標號45標示。富矽介電層30中矽奈米晶粒40之密度以1×1011 /cm2 ~1×1012 /cm2 較佳，富矽介電層另可摻雜N型矽或P型矽。
如第2D圖和第3A圖之步驟340所示，在富矽介電層30以分子雷射退火後，可於具有複數個矽奈米晶粒40之富矽介電層45上形成一第二導電層50。此具有第二導電層之多層結構可用於非揮發性記憶體單元，其中矽奈米晶粒40可用作儲存節點。在另一實施例中，第二導電層50可以是透明的銦錫氧化物(ITO)層，此具有透明的銦錫氧化物層50之多層結構可用於液晶顯示器。然而，本發明不限於此，第二導電層50可以是金屬層，第一導電層20可以是透明導電層，例如銦錫氧化物(ITO)層或銦鋅錫氧化物(IZO)層。另外，第二導電層50可以是透明導電層，例如銦錫氧化物(ITO)層或銦鋅錫氧化物(IZO)層，第一導電層20可以是金屬層。第一導電層20和第二導電層50皆可以是透明導電層或薄之金屬層，以使光能穿透。
第3C圖顯示光激發螢光之量測，顯示光激發螢光密度和從包括矽奈米晶粒之富矽介電層的多層結構發射出光之波長的關係，其中富矽介電層之厚度約為100 nm，且在本發明一實施例中，富矽介電層係以四種不同能量程度之分子雷射退火。
本實施例量測包括矽奈米晶粒40之富矽介電層45的多層結構100之光激發螢光元件的光激發螢光密度，光激發螢光密度係對照nm為單位之波長進行量測，光激發螢光密度係對照四個不同實施例，各實施例係進型不同能量密度之分子雷射製程。曲線510之雷射能量密度為100mJ/cm2 ，曲線520之雷射能量密度為200mJ/cm2 ，曲線530之雷射能量密度為300mJ/cm2 ，曲線540之雷射能量密度為400mJ/cm2 。如圖所示，各實施例之富矽介電層在光激發螢光光譜350nm~550nm之範圍有尖峰，顯示矽奈米晶粒存在。
本發明所揭示之方法可用於以高效率雷射退火製程在低溫下，製造發光元件之光激發螢光層，和/或光偵測元件之感光層。本發明實施例製作之介電層中的矽奈米晶粒具有高密度、非常均勻、分佈一致且具有一致的直徑，且本發明實施例使用低溫之分子雷射進行退火。本發明之製程不需高溫預退火製程，且可和傳統之製程整合，以製作低溫多晶矽薄膜電晶體(LTPS TFT)。本發明實施例製作之包括矽奈米晶粒之富矽介電層可用於太陽能晶胞、觸控顯示器、環境光偵測器(ambient light sensor)、光偵測器，且可和全色域高解析度薄膜電晶體顯示器整合。本發明實施例製作之矽奈米晶粒量子點，亦可用於非揮發性記憶體單元之儲存節點，提供較高的儲存時間、可靠度和操作速度。
以下以第1圖~第3A圖之類似結構，描述本發明另一實施例於富矽介電層30中，以雷射誘發(laser induced)聚集矽奈米點40之多層結構100和其製造方法。請注意，本實施例和上述實施例類似的單元採用相同的標號，且結構相同，但製作方法和上述實施例不同。第1圖顯示於一富矽介電層30中，以雷射誘發聚集矽奈米點40之多層結構100的剖面圖，此多層結構100包括一基底10、一導電層20、一富矽介電層30和位於富矽介電層30中之複數個雷射誘發聚集矽奈米點40，具有複數個雷射誘發聚集矽奈米點之富矽介電層係以標號45標示。如第2A~2D圖所示，另一導電層50形成於富矽介電層30上，第3A圖顯示第2A~2D圖製程之流程圖300，其揭示富矽介電層30中包括雷射誘發聚集矽奈米點40之多層結構100如何形成。
在第2A~2D圖和第3A圖之實施例中，製作富矽介電層30中包括雷射誘發聚集矽奈米點40之多層結構100之方法包括以下步驟：(a)形成一第一導電層20於一基底10上(第3A圖之步驟310)。
(b)形成一富矽介電層30於第一導電層20上(第3A圖之步驟320)。
(c)對富矽介電層30進行雷射退火，使富矽介電層30中之富矽聚集，以於富矽介電層30中形成複數個雷射誘發聚集矽奈米點40(第3A圖之步驟330)。
(d)另形成一第二導電層50於富矽介電層30上，其現在變成包括複數個雷射誘發聚集矽奈米點40之富矽介電層45(第3A圖之步驟340)。
上述之製程步驟可不需是連續的，且以上之製程不是本發明之唯一方法。
在一實施例中，基底10為透明基底、彈性基底或上述之組合，透明基底例如為玻璃、石英或其它材料，彈性基底例如為薄玻璃、聚醚胺(polyethylene tetraphthalate，PET)、苯並環丁烯(benzocyclobutane，BCB)、聚矽氧烷(polysiloxane)、聚苯胺(polyaniline)、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、塑膠、橡膠或上述之組合。在另一實施例中，基底10為剛性基底，例如矽晶圓、陶瓷材料或其它適合之材料，基底10以非半導體材料較佳，例如玻璃、石英、陶瓷材料、薄玻璃、聚醚胺(PET)、苯並環丁烯(BCB)、聚矽氧烷、聚苯胺、聚甲基丙烯酸甲酯(PMMA)、塑膠、橡膠或上述之組合。本實施例之基底10採用玻璃基底，但本發明不限於此。
如第2C圖所示，在一實施例中，雷射退火製程係以雷射光束62從多層結構之頂部照射富矽介電層30。在另一實施例中，基底10和第一導電層20係為透明材料組成，因此雷射退火製程可從多層結構之底部進行，使雷射光束64穿過基底10和導電層20，照射富矽介電層30。在又另一實施例中，如第2C圖之雷射光束62和雷射光束64所示，雷射退火製程係從多層結構之頂步和底部進行使雷射光束62、64照射富矽介電層30。
在一實施例中，雷射退火產生複數個雷射誘發聚集矽奈米點，在另一實施例中，雷射退火不產生雷射誘發聚集矽奈米點。第一導電層20和第二導電層50可以是金屬、金屬氧化物或上述任何材料之組合，金屬可以是具反射性之材料，例如鋁、銅、銀、金、鈦、鉬、鋰、鉭、釹、鎢、上述之合金、上述之組合或其它適合之材料。金屬氧化物可以是透明的材料，例如銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁鋅氧化物(AZO)或鉿氧化物(HfO)或上述之組合。金屬可以是反射材料或透明材料之組合，在本發明之實施例中，第一導電層20和/或第二導電層50可以是單一層或複合層，且單一層或複合層中的一層之組成材料使用到上述之材料。
在一實施例中，富矽介電層30是富矽氧化薄膜，在另一實施例中，富矽介電層30是富矽氮化薄膜，在又另一實施例中，富矽介電層30是富矽氮氧化薄膜。富矽介電層30可以是單一層或多層結構，或者，富矽介電層至少包括富矽氧化薄膜、富矽氮化薄膜和富矽氮氧化薄膜之一。
本實施例富矽介電層30是以電漿輔助化學氣相沉積法(PECVD)形成，其製程條件可如下：壓力為1Torr之低壓，溫度低於400℃。在一實施例中，形成富矽介電層之溫度為200~400℃，或350~400℃，但以370℃較佳。形成富矽介電層之有效製程時間約為13秒~250秒，以25秒~125秒較佳，以形成50~1000nm厚度之富矽介電層30。在形成富矽介電層30之製程中，其係藉由調整矽含量比(SiH4 /N2 O)控制富矽介電層30之折射係數。在一實施例中，矽含量比(SiH4 /N2 O)係在1：10~2：1(或1：10~1：1)之範圍中調整，製作出的富矽介電層之折射係數約為1.47~2.5(或1.47~2.3)，矽含量比(SiH4 /N2 O)係在1：5~2：1(或1：5~1：1)之範圍中調整較佳，製作出的富矽介電層之折射係數約為1.7~2.5(或1.7~2.3)，富矽介電層亦可採用其它方法或製程製作。
為了製作出有效率之光激發螢光元件，富矽介電層30之折射係數在一特定範圍較佳，在一實施例中，富矽介電層之折射係數約為1.47~2.5，在另一實施例中，富矽介電層之折射係數約為1.7~2.5。
本實施例可使用例如分子束雷射對富矽介電層30進行雷射退火，本實施例雷射退火之製程條件如下：在400℃之溫度下，以可調整之頻率和雷射能量密度之分子束雷射對富矽介電層進行退火，壓力約為1大氣壓(760 torr)或1×10－3 Pa。在另一實施例中，分子束雷射之溫度為室溫(約20~25℃或68~77℉)，本發明可使用其它型態和製程條件之雷射退火製程。
本實施例可調整雷射波長和雷射能量，以得到所需直徑之矽奈米晶粒，雷射波長之範圍約為266~1024nm，且可採用任何型態之雷射，例如分子雷射退火(excimer laser annealing，ELA)、連續雷射波結晶(continuous－wave laser crystalization，CLC)、固態CW綠光雷射或其它之雷射。雷射誘發聚集矽奈米點之直徑範圍約為2~10 nm，以3~6 nm較佳。在一實施例中，對富矽介電層30進行分子雷射退火(ELA)之分子雷射的波長為266~532nm(以308 nm較佳)，其雷射能量密度約為70~300 mJ/cm2 (以70~200 mJ/cm2 較佳，且在此範圍內，雷射不會造成富矽介電層下之金屬層損壞或剝落)。在另一實施例中，對富矽介電層30進行連續雷射波結晶(CLC)之雷射波長約為532~1024nm，在又另一實施例中，對富矽介電層30進行固態CW綠光雷射之雷射波長約為532nm，然而，當雷射能量密度超過200 mJ/cm2 ，可能會造成富矽介電層下之金屬層損壞或剝落。
為了使富矽介電層中能製作出較大直徑(4~10nm)之雷射誘發聚集矽奈米點，對富矽介電層30進行退火之分子雷射之雷射能量密度以為200~300 mJ/cm2 較佳。另外，為了使富矽介電層30中能製作出較小直徑(2~6nm)之雷射誘發聚集矽奈米點，分子雷射之雷射能量密度以為70~200 mJ/cm2 較佳。
在雷射退火步驟後，富矽介電層30轉換成具有複數個雷射誘發聚集矽奈米點40之富矽介電層30，在第2C圖和第2D圖中，具有複數個雷射誘發聚集矽奈米點之富矽介電層係以標號45標示。富矽介電層30中雷射誘發聚集矽奈米點40之密度以1×1011 /cm2 ~1×1012 /cm2 較佳，富矽介電層另可摻雜N型矽或P型矽。
如第2D圖和第3A圖之步驟340所示，在富矽介電層30雷射退火後，可於具有複數個雷射誘發聚集矽奈米點40之富矽介電層30上形成一第二導電層50。此矽奈米點可用於非揮發性記憶體單元，其中雷射誘發聚集矽奈米點40可用作儲存節點，以供資料儲存。在另一實施例中，第二導電層50可以是透明層或反射層，透明層例如為銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁鋅氧化物(AZO)或鉿氧化物(HfO)或上述之組合，反射層例如為鋁、銅、銀、金、鈦、鉬、鋰、鉭、釹、鎢、上述之合金、上述之組合或其它適合之材料。在本發明之實施例中，第一導電層20和/或第二導電層50可以是單一層或複合層，且單一層或複合層中的一層之組成材料使用到上述之材料。此包括例如銦錫氧化物(ITO)透明材料之第二導電層50的多層結構可用於顯示器，例如液晶顯示器、電激發光顯示器或上述之結合，然而，第二導電層50可以是金屬層，第一導電層20可以是透明導電層，例如為銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁鋅氧化物(AZO)或鉿氧化物(HfO)或上述之組合。在另一實施例中，第二導電層50可以是透明導電層，例如為銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁鋅氧化物(AZO)或鉿氧化物(HfO)或上述之組合，第一導電層20可以是金屬層。第一導電層20和第二導電層50其中一層可以是透明導電層或薄之金屬層，以使光能穿透，或第一導電層20和第二導電層50皆為透明導電層或薄之金屬層，以使光能穿透。
當本實施例使用透明導電層時，可在形成第二導電層之前或之後進行雷射退火，且可由多層結構之頂部進行退火，或由多層結構之底部、多層結構之頂部和底部進行退火。
以下描述本發明實施範例之方法、元件和相關的應用，值得注意的是，以下描述之論述、標題、副標題或條件僅用來輔助說明本發明，並非用來限定本發明。
【實施範例1】太陽能晶胞
請參照第4A圖，顯示本發明一實施例於富矽介電層430中包括雷射誘發聚集矽奈米點435之太陽能晶胞400的剖面圖，在一實施例中，太陽能晶胞400包括：(a)一基底410；(b)一例如非晶矽之第一半導體層420形成於基底410上，其中例如非晶矽之第一半導體層420係於後續步驟摻雜N＋或P＋之摻雜物，以形成第一N摻雜或P摻雜半導體層425；(c)一富矽介電層430，形成第一N摻雜或P摻雜半導體層425上，富矽介電層430具有以雷射誘發聚集製程形成之複數個雷射誘發聚集矽奈米點435；(d)一例如非晶矽之第二半導體層440形成於富矽介電層430上，其中例如非晶矽之第二半導體層440係於後續步驟摻雜N＋或P＋之摻雜物，以形成第二N摻雜或P摻雜半導體層445；在一實施例中，如第4B圖所示，太陽能晶胞402更包括一第一導電層415(或稱為底部導電層)，形成於基底410和第一半導體層420間。在另一實施例中，如第4C圖所示，太陽能晶胞404更包括一第二導電層450(或稱為頂部導電層)，形成於第二N摻雜或P摻雜半導體層445上。在又一實施例中，如第4D圖所示，太陽能晶胞406更包括一第一導電層415，形成於基底410和第一半導體層420間，和一第二導電層450，形成於第二N摻雜或P摻雜半導體層445上。
舉例而言，第二導電層450較佳為一透明材料層，例如包括以下透明導電材料，銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁鋅氧化物(AZO)或鉿氧化物(HfO)或上述之組合。第二導電層亦可以為反射材料所組成，例如金、銀、銅、鐵、錫、鉛、鎘、鈦、鉭、鎢、鉬、鉿、釹、上述之合金、組合、上述之氮化物或上述之氧化物。在一實施例中，第二導電層450亦可以為透明材料或反射材料之結合。
在一實施例中，富矽介電層430包括富矽氧化物、富矽氮化物、富矽氮氧化物、富矽碳化物或上述之組合。
在一實施例中，第一半導體層420和第二半導體層440至少一為N型半導體層，在另一實施例中，第一半導體層420和第二半導體層440至少一為P型半導體層，在又一實施例中，第一半導體層420和第二半導體層440至少一為N型半導體層和P型半導體層之結合。
在一實施例中，第一半導體層420和第二半導體層440兩者之一係由非晶矽、多晶矽、微晶矽(micro－crystallized silicon)、單晶矽(mono－crystallized silicon)或上述之組合所形成。雷射結晶N型半導體層和雷射結晶P型半導體層係由雷射結晶製程形成。
請參照第5A~5I圖，在一實施例中，於富矽介電層中包括複數個雷射誘發聚集矽奈米點之太陽能晶胞係以下列製程步驟形成：(a)提供一基底510；(b)形成一第一半導體層520於基底510上；(c)形成一第一N摻雜或P摻雜半導體層525；(d)形成一富矽介電層530於第一N摻雜或N摻雜半導體層525上；(e)進行一雷射誘發聚集製程，形成複數個雷射誘發聚集矽奈米點535於富矽介電層530中；(f)形成一第二半導體層540於包括複數個雷射誘發聚集矽奈米點535之富矽介電層530上；以及(g)形成一第二N摻雜或P摻雜半導體層545；本實施例之製程步驟可採用上述之順序或其它順序。
在一實施例中，上述之製程更包括形成一第一導電層515於基底510和第一半導體層520間。在一實施例中，形成第一N摻雜或P摻雜半導體層525之步驟包括對第一半導體層520進行離子佈植。在另一實施例中，形成第一N摻雜或P摻雜半導體層525之步驟，包括於第一導電層515上進行同環境(in－situ)電漿化學氣相沉積摻雜製程，以形成第一N摻雜或P摻雜半導體層525。
在一實施例中，第二N摻雜或P摻雜半導體層545係藉由對第二半導體層540進行離子佈植製程形成，在另一實施例中，在電漿輔助化學氣相沉積法(PECVD)製作第二半導體層540時，對其進行同環境(in－situ)製程，以在包括雷射誘發聚集矽奈米點535之富矽介電層530上形成第二N摻雜或P摻雜半導體層545。
在一實施例中，雷射誘發聚集製程係從富矽介電層530之頂部進行，在另一實施例中，若基底510和第一N摻雜或P摻雜半導體層525是透明的，雷射誘發聚集製程可從基底510和第一N摻雜或P摻雜半導體層525之底部進行。在又一實施例中，雷射誘發聚集製程係富矽介電層530之頂部進行，且從基底510和第一N摻雜或P摻雜半導體層525之底部進行。本實施例可調整雷射之能量，使其穿過基底510和第一N摻雜或P摻雜半導體層525，到達富矽介電層530。若第二N摻雜或P摻雜半導體層545是透明，可允許雷射光束或光線穿過，本實施例之雷射製程可在於富矽介電層530上形成第二N摻雜或P摻雜半導體層545(以上之第g步驟)後進行。
在一實施例中，此製程更包括於第二半導體層540上形成第二導電層550之步驟，第二導電層550以透明之材料組成較佳，例如銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁鋅氧化物(AZO)、鉿氧化物(HfO)、上述之組合或其它適合之材料，此外，第二導電層550亦可以為反射材料組成，例如金、銀、銅、鐵、錫、鉛、鎘、鈦、鉭、鎢、鉬、鉿、釹、上述之合金、組合、上述之氮化物或上述之氧化物，第二導電層550亦可由透明材料和反射材料結合組成。
在一實施例中，太陽能晶胞之富矽介電層530的組成材料是富矽氧化物、富矽氮化物、富矽氮氧化物、富矽碳化物或上述之組合。在一實施例中，下電極515是形成在基底510上。在一實施例中，基底510是例如玻璃之透明基底，在另一實施例中，基底510具有彈性，例如塑膠基底。
在一實施例中，第一半導體層520和第二半導體層540至少一是非晶矽、多晶矽、微晶矽、單晶矽或上述之組合。此外，第一半導體層520和第二半導體層540至少一是由N型半導體、P型半導體、雷射結晶(laser crystallized)N型半導體、雷射結晶P型半導體或上述之組合所組成，雷射結晶N型半導體和雷射結晶P型半導體可藉由雷射結晶製程形成。
在一實施例中，基底510、第一半導體層520和第二半導體層540至少一是由透明材料、不透明材料、反射材料或上述之組合所組成。本實施例在雷射結晶製程中，將雷射沿任何恰當之方向，穿過一層或是多層透明層，傳遞至第一半導體層520和第二半導體層540兩者之至少一層。在一實施例之雷射誘發聚集製程中，雷射係沿任何恰當之方向，穿過一層或是多層透明層，傳遞且照射富矽介電層530。
本發明另可應用於製作太陽能晶胞，在一實施例中，此方法包括：(a)提供一基底510；(b)於基底510上形成一至少包括兩層之多層結構，其中多層結構之每一層具有一第一型態和一第二型態；以及(c)以一雷射光束照射此多層結構，使此多層結構之至少一層從第一型態轉換成第二型態。
多層結構之層的第一型態為非晶態，多層結構之至少一層具有複數個雷射誘發聚集矽奈米點，且其具有大體上非晶態之第二型態。多層結構之層的第二型態可以為大體上的結晶態、大體上的微晶態或非晶態，大體上的結晶態、大體上的微晶態是由雷射結晶製程形成。
在一實施例中，上述之方法更包括於基底和多層結構間形成第一導電層之步驟，在另一實施例中，上述之方法更包括於多層結構上形成第二導電層之步驟。基底510、多層結構之結構層、第一導電層或第二導電層中至少一個是由透明材料、不透明材料、反射材料或上述之組合所組成。雷射光束係沿任何恰當之方向，穿過一層或是多層透明層，傳遞至多層結構。
本發明一實施例具有多重能帶間隙(multiple－bandgap)之矽奈米晶粒太陽能晶胞(具有單一接面)可取代多重接面元件，其中多重接面元件為個別具有單一接面之晶胞依能帶間隙遞減的堆疊。在多重接面晶胞元件中，頂部之晶胞截取高能量之光子，且將其餘之光子傳遞給較低能帶(lower－bandgap)之晶胞吸收。由於不同之半導體材料具有不同之熔點和能量吸收效率，雷射誘發聚集矽奈米點亦可藉由對多晶矽或非晶矽薄膜，進行雷射結晶製程形成。因此，雷射結晶製程製作出一多能帶光吸收結構，此多能帶光吸收結構可和高效率太陽能晶胞整合。第6圖將本發明實施例之太陽能晶胞多重能帶光譜分成複數個窄區域，在此實施例中，與每個區域協調之光子係轉換形成高效率太陽能晶胞。
【實施範例2】非揮發記憶體單元
請參照第7A圖，其揭示本發明一實施例於富矽介電層中，包括雷射誘發聚集矽奈米點之非揮發記憶體單元700，在一實施例中，非揮發記憶體單元700包括：(a)一導電層710；(b)一半導體層750；(c)包括雷射誘發聚集矽奈米點740之富矽介電層730，位於導電層710和半導體層750間；(d)一汲極區722，形成於半導體層750中；(e)一源極區724，形成於半導體層750中；(f)一通道區720，形成於汲極區722和源極區724間，通道區720舉例而言係直接接觸富矽介電層730。
如上所述，雷射誘發聚集矽奈米點740係藉由對富矽介電層730進行雷射退火製程形成。在一實施例中，一源極電極係形成於源極區724上，一汲極電極係形成於汲極區722上。
在一實施例中，作為非揮發記憶體單元700之閘電極的導電層710是由透明材料、不透明材料、反射材料或上述之結合形成。導電層710可以為一透明層，其可由透明材料形成，例如銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁鋅氧化物(AZO)、鉿氧化物(HfO)或上述之組合。在一實施例中，富矽介電層730之厚度約為30~50nm，但本發明不限於此。雷射誘發聚集矽奈米點740係形成且分佈於富矽介電層730中，雷射誘發聚集矽奈米點740所在之區域大體上為距離富矽介電層730底部表面2~5nm的區域，或距離富矽介電層730頂部表面6~10nm的區域。雷射誘發聚集矽奈米點740之直徑以2~6nm較佳。
在一實施例中，半導體層720係形成在一基底750上，且其是由非晶矽、多晶矽、微晶矽、單晶矽或上述之組合所組成。半導體層720包括N型半導體層、P型半導體層、雷射結晶N型半導體層、雷射結晶P型半導體層或上述之組合，雷射結晶N型半導體層和雷射結晶P型半導體層係由雷射結晶製程形成。
在另一實施例中，富矽介電層730是由富矽氧化物、富矽氮化物、富矽氮氧化物、富矽碳化物或上述之組合所組成。基底750、半導體層720和導電層710至少一為透明材料、不透明材料、反射材料或上述之組合所組成。
在一實施例中，非揮發性記憶體單元700之半導體層720是雷射結晶N型矽層，在另一實施例中，非揮發性記憶體單元700之半導體層720是雷射結晶P型矽層。在一實施例中，一源極電極(未繪示)係形成於源極區724上，一汲極電極(未繪示)係形成於汲極區722上，且兩者可連接其它單元，例如訊號線、電容器、開關、能量線等。
請參照第7B圖，其顯示本發明一實施例於富矽介電層730中包括雷射誘發聚集矽奈米點740之非揮發性記憶體單元702，在一實施例中，非揮發性記憶體單元702包括：(a)一導電層710；(b)一半導體層750；(c)一包括雷射誘發聚集矽奈米點740之富矽介電層730，位於導電層710和半導體層750間；(d)一汲極區722，形成於半導體層750中；(e)一源極區724，形成於半導體層750中；(f)一通道區720，形成於汲極區722和源極區724間；及(g)一隧穿介電層736，形成於通道區720和富矽介電層730間。
如上所述，雷射誘發聚集矽奈米點740係藉由對富矽介電層730進行雷射退火製程形成。在一實施例中，一源極電極(未繪示)係形成於源極區724上，一汲極電極(未繪示)係形成於汲極區722上，且兩者可連接其它單元，例如訊號線、電容器、開關、能量線等。
在一實施例中，半導體層720係形成在一基底750上，且其是由非晶矽、多晶矽、微晶矽、單晶矽或上述之組合所組成。半導體層720包括N型半導體層、P型半導體層、雷射結晶N型半導體層、雷射結晶P型半導體層或上述之組合，雷射結晶N型半導體層和雷射結晶P型半導體層係由雷射結晶製程形成。
富矽介電層730是由富矽氧化物、富矽氮化物、富矽氮氧化物、富矽碳化物或上述之組合所組成。基底、半導體層和導電層至少一為透明材料、不透明材料、反射材料或上述之組合所組成。
在一實施例中，非揮發性記憶體單元702之半導體層720是雷射結晶N型矽層，在另一實施例中，非揮發性記憶體單元702之半導體層720是雷射結晶P型矽層。在一實施例中，一源極電極(未繪示)係形成於源極區724上，一汲極電極(未繪示)係形成於汲極區722上，且兩者可連接其它單元，例如訊號線、電容器、開關、能量線等。
請參照第7C圖，其顯示本發明又另一實施例包括雷射誘發聚集矽奈米點之非揮發性記憶體單元704，在此實施例中，非揮發性記憶體單元704包括：(a)一導電層710；(b)一緩衝介電層750，位於一基底705上；(c)一半導體層720，形成於緩衝介電層750上；(d)一包括雷射誘發聚集矽奈米點740之富矽介電層730，位於導電層710和半導體層720間；(e)一汲極區722，形成於半導體層720中；(f)一源極區724，形成於半導體層720中；及(g)一通道區720，形成於汲極區722和源極區724間，通道區720係直接接觸富矽介電層730。
緩衝介電層750可由非有機材料、有機材料或上述之組合所組成，非有機材料例如為氧化矽、氮化矽、氮氧化矽、碳化矽或上述之組合，有機材料例如為聚醚胺(polyethylene terephthalate，PET)、苯並環丁烯(benzocyclobutane，BCB)、聚矽氧烷(polysiloxane)、聚苯胺(polyaniline)、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、塑膠、橡膠或上述之組合。在本發明之實施例中，緩衝介電層750可以是單一層或複合層，且單一層或複合層之至少一層是由上述材料所組成。在本實施例中，緩衝介電層750是非有機材料，例如為氧化矽或氮化矽，在另一非揮發性記憶體單元704之實施例中，可不於基底705上形成緩衝介電層750。如上所述，雷射誘發聚集矽奈米點740係藉由對富矽介電層730進行雷射退火製程形成。在一實施例中，一源極電極(未繪示)係形成於源極區724上，一汲極電極(未繪示)係形成於汲極區722上。
在一實施例中，一源極電極(未繪示)係形成於源極區724上，一汲極電極(未繪示)係形成於汲極區722上，且兩者可連接其它單元，例如訊號線、電容器、開關、能量線等。
記憶體單元704之結構和非揮發記憶體單元702之結構相類似，但記憶體單元704之結構可不包括隧穿介電層736且基底為一玻璃基底。
另外，在第7A~7C圖中，上述之實施例使用上閘極型態結構(top－gate type structure)，但本發明不限於此，本發明可使用下閘極型態結構(bottom－gate type structure)。
此外，本發明有關於非揮發性記憶體單元之製造方法，在一實施例中，此方法包括：(a)提供一半導體層720，具有一源極區724和一汲極區722；(b)形成一富矽介電層730於於半導體層720上；(c)對富矽介電層730進行一雷射誘發聚集製程，以於富矽介電層730中形成複數個雷射誘發聚集矽奈米點740；及(d)形成一導電層710於富矽介電層730上。
此方法更可包括以下一個或多個步驟：(a)提供一源極電極和一汲極電極，分別電性連接至源極區724和汲極區722；和/或(b)形成一隧穿介電層736於半導體層720和富矽介電層730間，(c)提供一緩衝介電層750於玻璃基底705上，以使半導體層720形成在緩衝介電層750上。
導電層710是由透明材料、不透明材料、反射材料或上述之組合所組成，半導體層720是由非晶矽、多晶矽、微晶矽、單晶矽或上述之組合所組成。半導體層720包括N型半導體層、P型半導體層、雷射結晶N型半導體層、雷射結晶P型半導體層或上述之組合，雷射結晶N型半導體層和雷射結晶P型半導體層係由雷射結晶製程形成。
在一實施例中，基底750、半導體層720和導電層710至少一為透明材料、不透明材料、反射材料或上述之組合所組成，本實施例在雷射結晶製程中，將雷射沿任何恰當之方向傳遞至半導體層720。在另一實施例雷射結晶製程中，將雷射沿任何恰當之方向，穿過一層或是多層透明層，傳遞至富矽介電層730。
又另外，如第8A~8F圖所示，本發明有關於包括以下步驟之非揮發性記憶體單元之製造方法：(a)提供緩衝介電層820於一基底810上；(b)提供一多晶矽半導體層於緩衝介電層820上，其中一源極區830(n＋或p＋)、一例如n通道或p通道之本徵通道區850(intrinsic channel)和一汲極區840(n＋或p＋)，分別形成於半導體層中；(c)提供一隧穿介電層860於多晶矽半導體層上；(d)形成一富矽介電層870於隧穿介電層860上；(e)對富矽介電層870進行一雷射誘發聚集製程，以於富矽介電層870中形成複數個雷射誘發聚集矽奈米點875；及(f)形成一導電層880於包括雷射誘發聚集矽奈米點875之富矽介電層870上，作為一控制閘極。
在一實施例，於步驟(e)中，雷射誘發聚集製程係以雷射光束從富矽介電層870之頂部進行，在另一實施例中，若導電層880是透明材料組成，雷射誘發聚集製程亦可在步驟(f)之後，於富矽介電層870上形成導電層880之後進行。
緩衝介電層820和隧穿介電層860至少一可由非有機材料、有機材料或上述之組合所組成，非有機材料例如為氧化矽、氮化矽、氮氧化矽、碳化矽或上述之組合，有機材料例如為聚醚胺(polyethylene terephthalate，PET)、苯並環丁烯(benzocyclobutane，BCB)、聚矽氧烷(polysiloxane)、聚苯胺(polyaniline)、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、塑膠、橡膠或上述之組合。在本發明之實施例中，緩衝介電層820和隧穿介電層860至少一可以是單一層或複合層，且單一層或複合層之至少一層是由上述材料所組成。在本實施例中，緩衝介電層820例如為氧化矽或氮化矽，且隧穿介電層860例如為氧化矽。
本發明於一實施例中至少可不提供緩衝介電層820和隧穿介電層860兩者之一。
在一實施例中，非揮發性記憶體單元之導電層880為一透明層，例如銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁鋅氧化物(AZO)或鉿氧化物(HfO)或上述之組合，或其它適合的材料，且在一實施例中，閘極和導電層880連接。
在一實施例中，富矽介電層870包括富矽氧化物、富矽氮化物、富矽氮氧化物、富矽碳化物或上述之組合。在一實施例中，基底810是例如玻璃之透明基底，在另一實施例中，基底810是具有彈性之基底，例如塑膠基底。
在一實施例中，半導體層是由非晶矽、多晶矽、微晶矽、單晶矽或上述之組合所組成。
第9A圖~第9C圖分別顯示能帶圖，比較當電子穿過量子點至雷射誘發聚集矽奈米點之深能量帶，於第9A圖之實施例進行寫入，於第9B圖之實施例進行讀取，於第9C圖之實施例擦拭非揮發性記憶體單元之資料。
【實施範例3】光感測單元
請參照第10圖，其顯示本發明一實施例光感測單元1000，於富矽介電層中包括複數個雷射誘發聚集矽奈米點，光感測單元1000具有：(a)一第一導電層1010；(b)一第二導電層1040；及(c)一富矽介電層1030位於第一導電層1010和第二導電層1040間，包括複數個雷射誘發聚集矽奈米點1020。
如上所述，光感測單元1000之雷射誘發聚集矽奈米點1020係藉由對富矽介電層1030進行雷射退火製程形成。第二導電層1040是透明的，以使例如雷射光束之可見光到達光感測單元1000之富矽介電層1030。在一實施例中，光感測單元1000之第一導電層1010是反射材料所組成，例如金、銀、銅、鐵、錫、鉛、鎘、鈦、鉭、鎢、鉬、鉿、釹、上述之合金、組合、上述之氮化物或上述之氧化物，在一實施例中，光感測單元1000之第二導電層1040是一透明層，例如由以下透明材料所組成，銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁鋅氧化物(AZO)、鉿氧化物(HfO)、上述之組合或其它適合之材料，但光感測單元1000之第二導電1040亦可由反射材料所組成，例如金、銀、銅、鐵、錫、鉛、鎘、鈦、鉭、鎢、鉬、鉿、釹、上述之合金、組合、上述之氮化物或上述之氧化物。
富矽介電層1030包括複數個雷射誘發聚集矽奈米點1020，富矽介電層1030組成材料是富矽氧化物、富矽氮化物、富矽氮氧化物、富矽碳化物或上述之組合。
在一實施例中，第一導電層1010是形成在基底上，第一導電層1010、第二導電層1040和基底之至少一是由透明材料、不透明材料、反射材料或上述之組合所組成。
本實施例可使用一個或多個上述光感測單元形成光偵測器，光感測單元亦可以用作光感測器、光偵測器、指紋感測器(fingerprint sensor)、環境光感測器、例如用於觸控顯示器之顯示面板。
如第10圖所示，在一實施例中，電池1050儲存一將光感測單元1000暴露至可見光1002、1004所產生之電位能，且一電流計1060用來量測光感測單元1000所產生之對應單元。在一實施例中，光感測單元1000之富矽介電層1030是富矽氧化物、富矽氮化物、富矽氮氧化物、富矽碳化物或上述之組合所形成。
另外，本發明形成光感測器1000之方法包括以下步驟：(a)提供一第一導電層1010；(b)形成一富矽介電層1030於第一導電層1010上；(c)對富矽介電層1030進行一雷射誘發聚集製程，以於富矽介電層1030中形成複數個雷射誘發聚集矽奈米點1020；及(d)形成一第二導電層1040於包括雷射誘發聚集矽奈米點1020之富矽介電層1030上。
在一實施例中，上述之方法更包括提供一基底，以使第一導電層可形成在基底上之步驟。第一導電層1010、第二導電層1040和基底之至少一是由透明材料、不透明材料、反射材料或上述之組合所組成。在一實施例中，富矽介電層是由富矽氧化物、富矽氮化物、富矽氮氧化物、富矽碳化物或上述之組合所組成。本實施例在雷射結晶製程中，將雷射沿任何恰當之方向，穿過一層或是多層透明層，傳遞至富矽介電層。
本發明非必要一定要採取上述步驟之順序，且此製程也非實行本發明之必要手段，換言之，上述之製程步驟可以不同之順序進行。在一實施例中，光感測單元之第一導電層是金屬層，在另一實施例中，光感測單元1000之第一導電層1010和第二導電層1040均是透明層，例如包括以下透明材料為銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁鋅氧化物(AZO)或鉿氧化物(HfO)或上述之組合，然而，光感測單元1000之第一導電層1010和第二導電層1040可以由其它材料組成。
在一實施例中，光感測單元1000之富矽介電層1030是由富矽氧化物、富矽氮化物、富矽氮氧化物、富矽碳化物或上述之組合所組成。
第11圖顯示本發明一實施例光感測單元1000之應用，此光感測單元係於富矽介電層1030包括雷射誘發聚集矽奈米點1020且連結一讀取薄膜電晶體(TFT)。如第10圖所示，光感測單元包括基底上之第一導電層1010、包括雷射誘發聚集矽奈米點1020之富矽介電層1030和一第二導電層1040。讀取薄膜電晶體包括高摻雜N型矽源極區1110、高摻雜N型矽汲極區1120、一閘極1130、一位於閘極、高摻雜N型矽源極區1110和高摻雜N型矽汲極區1120間之介電層(未繪示)。光感測單元1000係用作一光二極體，其第二導電層1040經由連接導線1040A，電性連接至一電路(未繪示)之接地，且其第一導電層1010電性連接讀取薄膜電晶體之源極區1110。閘極1130經由連接導線1140耦接電路(未繪示)之一部份，且汲極區1120經由連接導線1150耦接電路(未繪示)之另一部份，閘極1130和汲極區1120分別經由連接導線1140、1150耦接電路之其它部份。
第12圖顯示本發明一實施例包括多重光感測單元之共用電路，其多重光感測單元於富矽介電層包括雷射誘發聚集矽奈米點，第12圖僅顯示4個光感測單元。光感測單元一般以N×M陣列之方式構成一光感測器或一光偵測器，其中N和M非零之整數。在此示範之電路中，電源供應VDD、接地GND和重置輸入RESET係由所有的光感測單元共用，每一行和每一列分別將其本身之輸入和對應之行(ROW1 、ROW2 …ROWN )和(COL1 、COL2 …COLM )列共用。
第13圖顯示本發明一實施例讀取薄膜電晶體和一光感測單元之剖面圖，其光感測單元於富矽介電層中包括複數個雷射誘發聚集矽奈米點，且整合至一低溫多晶矽(LTPS)面板1300。在光感測單元之第一部份1340中，光感測單元形成有一第一導電層1312、一包括雷射誘發聚集矽奈米點之富矽介電層1314和一第二導電層1316，在光感測單元之第二部份1350中，讀取薄膜電晶體(TFT)係形成在一基底上，基底1310包括一源極區1322、一汲極區1324和一閘極1326。
在本實施例中，第一導電層1312是一金屬層，其係用以電性耦接讀取薄膜電晶體之源極區1322，第二導電層1316是一透明導電層，以使其能被可見光穿過，以使光線傳遞至包括雷射誘發聚集矽奈米點之富矽介電層1314。閘極1326和汲極區1324係電性耦接電路之其它部份。本實施例於光感測單元之頂部定義一窗1330，以供光線穿過，其在此技藝中稱為填充因子(fill factor)。
第14圖顯示本發明另一實施例將一光感測單元整合至低溫多晶矽薄膜電晶體(LTPS)，其具有較寬的填充因子，在第14圖中，一光感測單元於讀取薄膜電晶體上具有三層堆疊結構，光感測單元形成有一第一導電層1412、一包括雷射誘發聚集矽奈米點之富矽介電層1414和一第二導電層1416。本實施例藉由此光感測單元三層結構層增大光感測單元之填充因子，以覆蓋更廣的區域。讀取薄膜電晶體具有一源極區1422、一汲極區1424和一閘極1426，源極區係電性耦接光感測單元之第一導電層1412，讀取薄膜電晶體係形成於一基底1410上。在一實施例中，基底1410為例如玻璃之透明基底，在另一實施例中，基底1410為例如塑膠之彈性基底。當將光感測單元運用於一顯示面板時，係將光感測單元設置面向環境光1430，另外，背光1440通常用來於顯示面板顯現資訊，為了避免背光干擾光感測單元，通常利用第一導電層1412有效的遮擋背光。
本發明另有關一於富矽介電層包括雷射誘發聚集矽奈米點之多層結構，在一實施例中，此多層結構包括：(a)一基底；(b)一第一導電層位於基底上；及(c)一富矽介電層位於第一導電層上，其富矽介電層包括複數個雷射誘發聚集矽奈米點。
在一實施例中，富矽介電層是富矽氧化薄膜、富矽氮化薄膜、富矽氮氧化薄膜、富矽碳化薄膜或上述之組合，富矽氧化層之折射係數約為1.47~2.3，以約為1.47~2.5較佳，富矽氮化層之折射係數約為1.7~2.3，以約為1.7~2..5較佳，至少部份之雷射誘發聚集矽奈米點之直徑範圍約為2~10 nm。
在此多層結構中，富矽介電層之厚度大體上為50~1000nm，雷射誘發聚集矽奈米點之密度以1×1011 /cm2 ~1×1012 /cm2 較佳。在一實施例中，多層結構亦包括一第二導電層，第一導電層和第二導電層之至少一是由透明材料、不透明材料、反射材料或上述之組合所組成。
此多層結構亦可運用於太陽能晶胞、光感測單元和顯示面板，顯示面板更可為一觸控面板，更甚者，此多層結構可用於非揮發性記憶體單元，其中至少部份之矽奈米晶粒可用作儲存節點。
本實施例一個或多個光感測單元可用於形成一光感測器、光偵測器、觸控顯示器和/或可觸控之顯示器。第15A圖揭示本發明一實施例之顯示面板1500，此顯示面板1500包括(a)一顯示資料之顯示區1510、(b)一傳輸資料和使用者輸入訊號之顯示區1520、(c)一偵測光之光偵測器1530、(d)將太陽能轉換成電力的太陽能晶胞1540、(e)偵測環境光之環境光感測器1550，上述之單元均包括至少一具有複數個雷射誘發聚集矽奈米點之富矽介電層。在本發明之一範例中，顯示面板1500為矩形，其寬度約為38mm，高度約為54mm。
在第一實施例中，顯示面板1500包括顯示資料之顯示區1510，在非顯示區中，顯示面板包括偵測光之光偵測器1530、將太陽能轉換成電力的太陽能晶胞1540、和偵測環境光之環境光感測器1550。光偵測器1530和環境光感測器1550可設置於任何角落區，以偵測環境光或其它光線。太陽能晶胞1540可設置於顯示區1510之周圍，將太陽能轉換成電力，以節省顯示面板1500消耗之能量。
在第二實施例中，顯示面板1500包括顯示資料和接收使用者控制訊號之顯示區1510，顯示面板本身為觸控面板。
在第三實施例中，顯示面板1500包括顯示資料和接收使用者控制訊號之顯示區1510，與一非顯示區，非顯示區中包括偵測光之光偵測器1530、將太陽能轉換成電力的太陽能晶胞1540、和偵測環境光之環境光感測器1550之至少一。光偵測器1530和環境光感測器1550可設置於任何角落區，以偵測環境光或其它光線。太陽能晶胞1540可設置於顯示區1510之任何角落區，將所接收之光線轉換成電力，以節省顯示面板1500消耗之能量。
在第四實施例中，顯示面板1500包括顯示資料之顯示區，且包括顯示資料和接收使用者控制訊號之顯示區，與一非顯示區。顯示面板1500亦包括偵測光之光偵測器1530、將太陽能轉換成電力的太陽能晶胞1540、和偵測環境光之環境光感測器1550。光偵測器1530和環境光感測器1550可設置於顯示區1510之任何區域，以偵測環境光或其它光線。太陽能晶胞1540可設置於顯示區1510之任何區域，將顯示面板1500表面所接收之光線轉換成電力，以節省顯示面板1500消耗之能量。
本發明可在不違背本發明上述教示，將顯示面板之元件作其它結合。
具有陣列排列光感測單元之顯示區1510可用來偵測使用者於顯示面板1500表面之控制訊號，此顯示面板1500僅為本發明揭示技術之一範例，不用以限定本發明。
第15B圖顯示本發明一實施例第15A圖顯示區1510複數個畫素之一畫素，每個顯示區1510複數個畫素均包括至少一顯示區1560、一掃描線1570和一資料線1580，掃描線1572是供鄰近畫素使用的，資料線1582亦是供鄰近畫素使用的。每個畫素包括至少一顯示畫素、一觸控面板畫素、一光偵測器1530、一太陽能晶胞1540和一環境光感測器1550。複數個畫素可以N×M之陣列排列，以形成一大顯示面板或觸控面板，其具有光偵測器1530、太陽能晶胞1540和環境光感測器1550之任何或所有功能。
本發明提供之方法可用來製作太陽能元件之光電轉換(photovoltaic)層或光偵測元件之光感測層，其係以高效率雷射退火製程在低溫下製作。本發明一實施例之介電層中的雷射誘發聚集矽奈米點具有高密度、高均勻度、平均分佈和均勻直徑之特性。本發明實施例中使用分子雷射進行低溫退火製程，此製程不需要高溫預退火，且可和習知的製程整合，以製作低溫多晶矽薄膜電晶體(LTPS TFT)。本發明實施例之包括雷射誘發聚集矽奈米點的富矽介電層可用於太陽能晶胞、觸控顯示器、環境光感測器、光偵測器，且可和全色域高解析度薄膜電晶體顯示器整合。本發明實施例製作之矽奈米晶粒量子點亦可用於非揮發性記憶體單元之儲存節點，提供較高的儲存時間、可靠度和操作速度。
以上提供之實施例係用以描述本發明不同之技術特徵，但根據本發明之概念，其可包括或運用於更廣泛之技術範圍，或本發明技術可進行調整，例如當本發明使用銦錫氧化物(ITO)層，本發明另可使用銦鋅氧化物(IZO)層，須注意的是，實施例僅用以揭示本發明製程、裝置、組成、製造和使用之特定方法，並不用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。因此，本發明之保護範圍，當視後附之申請專利範圍所界定者為準。
10．．．基底
20．．．第一導電層
30．．．富矽介電層
40．．．矽奈米晶粒/矽奈米點
45．．．富矽介電層
50．．．第二導電層
62．．．雷射光束
64．．．雷射光束
100．．．多層結構
300．．．流程圖
310．．．步驟
320．．．步驟
330．．．步驟
340．．．步驟
400．．．太陽能晶胞
402．．．太陽能晶胞
404．．．太陽能晶胞
406．．．太陽能晶胞
410．．．基底
415．．．第一導電層
420．．．第一半導體層
425．．．第一N摻雜或P摻雜半導體層
430．．．富矽介電層
435．．．矽奈米點
440．．．第二半導體層
445．．．第二N摻雜或P摻雜半導體層
450．．．第二導電層
510．．．曲線/基底
510．．．基底
515．．．第一導電層
520．．．第一半導體層/曲線
525．．．第一N摻雜或N摻雜半導體層
530．．．富矽介電層/曲線
535．．．矽奈米點
540．．．第二半導體層/曲線
545．．．第二N摻雜或P摻雜半導體層
550．．．第二導電層
700．．．非揮發記憶體單元
702．．．非揮發性記憶體單元
704．．．非揮發性記憶體單元
705．．．基底
710．．．導電層
720．．．通道區/半導體層
722．．．汲極區
724．．．源極區
730．．．富矽介電層
736．．．隧穿介電層
740．．．矽奈米點
750．．．半導體層/基底/緩衝介電層
810．．．基底
820．．．緩衝介電層
830．．．源極區
840．．．汲極區
850．．．通道區
860．．．隧穿介電層
870．．．富矽介電層
875．．．矽奈米點
880．．．導電層
1000．．．光感測單元
1002．．．可見光
1004．．．可見光
1010．．．第一導電層
1020．．．矽奈米點
1030．．．富矽介電層
1040．．．第二導電層
1040A．．．連接導線
1050．．．電池
1060．．．電流計
1110．．．高摻雜N型矽源極區
1120．．．高摻雜N型矽汲極區
1130．．．閘極
1140．．．連接導線
1150．．．連接導線
1300．．．低溫多晶矽面板
1310．．．基底
1312．．．第一導電層
1314．．．富矽介電層
1316．．．第二導電層
1322．．．源極區
1324．．．汲極區
1326．．．閘極
1330．．．窗
1340．．．第一部份
1350．．．第二部份
1410．．．基底
1412．．．第一導電層
1414．．．富矽介電層
1416．．．第二導電層
1422．．．源極區
1424．．．汲極區
1426．．．閘極
1430．．．環境光
1440．．．背光
1500．．．顯示面板
1510．．．顯示資料之顯示區
1520．．．輸入訊號之顯示區
1530．．．光偵測器
1540．．．太陽能晶胞
1550．．．環境光感測器
1560．．．顯示區
1570．．．掃描線
1572．．．掃描線
1580．．．資料線
1582．．．資料線
1600．．．浮置閘極非揮發性記憶體單元
1602．．．源極電極
1604．．．閘極
1606．．．汲極電極
1608．．．絕緣層
1610．．．浮置閘極
1612．．．反轉層
1700．．．(SONOS)型非揮發性記憶體單元
1710．．．源極區
1720．．．汲極區
1730．．．第一氧化矽層
1740．．．多晶矽層
1750．．．第二氧化矽層
1760．．．氮化矽層
1770．．．第三氧化矽層
1780．．．導電層
第1圖顯示本發明一實施例於富矽介電層中包括矽奈米晶粒之多層結構之剖面圖。
第2A~2D圖顯示本發明一實施例於富矽介電層中包括矽奈米晶粒之多層結構之製作方法。
第3A圖顯示本發明一實施例於富矽介電層中包括矽奈米晶粒之多層結構製程的流程圖。
第3B圖揭示本發明一實施例富矽介電層400中矽奈米晶粒之直徑分佈。
第3C圖顯示光激發螢光密度和從包括矽奈米晶粒富矽介電層的多層結構發射出光之波長的關係。
第4A圖顯示本發明一實施例於富矽介電層中包括雷射誘發聚集矽奈米點之太陽能晶胞的剖面圖。
第4B圖顯示本發明另一實施例於富矽介電層中包括雷射誘發聚集矽奈米點之太陽能晶胞的剖面圖。
第4C圖顯示本發明另一實施例於富矽介電層中包括雷射誘發聚集矽奈米點之太陽能晶胞的剖面圖。
第4D圖顯示本發明另一實施例於富矽介電層中包括雷射誘發聚集矽奈米點之太陽能晶胞的剖面圖。
第5A~5I圖顯示本發明一實施例於富矽介電層中包括雷射誘發聚集矽奈米點之太陽能晶胞的製作方法。
第6圖將顯示本發明一實施例之太陽能晶胞多重能帶光譜。
第7A圖顯示本發明一實施例於富矽介電層中包括雷射誘發聚集矽奈米點之非揮發記憶體單元。
第7B圖顯示本發明另一實施例於富矽介電層中包括雷射誘發聚集矽奈米點之非揮發記憶體單元。
第7C圖顯示本發明另一實施例於富矽介電層中包括雷射誘發聚集矽奈米點之非揮發記憶體單元。
第8A~8F圖顯示本發明一實施例於富矽介電層中包括雷射誘發聚集矽奈米點之非揮發記憶體單元的製作方法。
第9A圖顯示本發明一實施例非揮發記憶體單元進行寫入之能帶圖。
第9B圖顯示本發明一實施例非揮發記憶體單元進行讀取之能帶圖。
第9C圖顯示本發明一實施例非揮發記憶體單元進行擦拭之能帶圖。
第10圖顯示本發明一實施例於富矽介電層中包括雷射誘發聚集矽奈米點之光感測單元的示意圖。
第11圖顯示本發明一實施例光感測單元應用示意圖。
第12圖顯示本發明一實施例包括多重光感測單元之共用電路。
第13圖顯示本發明一實施例讀取薄膜電晶體和一光感測單元之剖面圖。
第14圖顯示本發明一實施例將一光感測單元整合至低溫多晶矽薄膜電晶體之剖面圖。
第15A圖揭示本發明一實施例之顯示面板。
第15B圖顯示本發明一實施例第15A圖顯示區複數個畫素之一畫素。
第16圖顯示一習知的浮置閘極非揮發性記憶體單元。
第17圖顯示一習知的矽－氧化物－氮化物－氧化物－矽型非揮發性記憶體單元剖面圖。
300．．．流程圖
310．．．步驟
320．．．步驟
330．．．步驟
340．．．步驟

Claims (41)

  1. 一種包括矽奈米晶粒之多層結構的製造方法，包括：形成一第一導電層於一基底上；使用一電漿輔助化學氣相沉積法(PECVD)製程，以一第一組條件形成一富矽介電層於該第一導電層上，並藉由改變該第一組條件之矽含量比，以使該富矽介電層形成所需的折射係數，其中該富矽介電層之折射係數大體上為1.47~2.5；及對該富矽介電層進行雷射退火步驟，使富矽激發產生聚集而形成複數個矽奈米晶粒於該富矽介電層中。
  2. 如申請專利範圍第1項所述之包括矽奈米晶粒之多層結構的製造方法，其中該富矽介電層包括富矽氧化物、富矽氮化物或上述之組合。
  3. 如申請專利範圍第1項所述之包括矽奈米晶粒之多層結構的製造方法，其中該第一組條件包括有效溫度大體上為200℃~400℃，有效製程時間大體上為13秒~250秒。
  4. 如申請專利範圍第1項所述之包括矽奈米晶粒之多層結構的製造方法，其中該第一組條件包括有效溫度大體上為350℃~400℃，有效製程時間大體上為25秒~125秒。
  5. 如申請專利範圍第1項所述之包括矽奈米晶粒之多層結構的製造方法，其中該矽含量比(SiH4 /N2 O)之範圍大體上為1：10~2：1，以使該富矽介電層之折射係數至少在1.47~2.5之範圍中。
  6. 如申請專利範圍第1項所述之包括矽奈米晶粒之多層結構的製造方法，其中該矽含量比(SiH4 /N2 O)之範圍大體上為1：5~2：1，以使該富矽介電層之折射係數至少在1.5~2.5之範圍中。
  7. 如申請專利範圍第1項所述之包括矽奈米晶粒之多層結構的製造方法，其中該雷射退火步驟包括以分子雷射，在可調整頻率和雷射能量且溫度低於400℃之條件下，對該富矽介電層進行退火。
  8. 如申請專利範圍第7項所述之包括矽奈米晶粒之多層結構的製造方法，其中該分子雷射對該富矽介電層進行退火之步驟更包括：在雷射能量密度為70~300 mJ/cm2 之範圍調整雷射能量密度，以形成複數個直徑為3~10nm之矽奈米晶粒。
  9. 如申請專利範圍第7項所述之包括矽奈米晶粒之多層結構的製造方法，其中該分子雷射對該富矽介電層進行退火之步驟更包括：在雷射能量密度為70~200 mJ/cm2 之範圍調整雷射能量密度，以形成複數個直徑為3~6nm之矽奈米晶粒。
  10. 如申請專利範圍第7項所述之包括矽奈米晶粒之多層結構的製造方法，其中該分子雷射對該富矽介電層進行退火之步驟更包括：在雷射能量密度為200~300 mJ/cm2 之範圍調整雷射能量密度，以形成複數個直徑為4~10nm之矽奈米晶粒。
  11. 如申請專利範圍第1項所述之包括矽奈米晶粒之多層結構的製造方法，其中該富矽介電層之厚度大體上為50~1000nm。
  12. 如申請專利範圍第1項所述之包括矽奈米晶粒之多層結構的製造方法，其中該些矽奈米晶粒之密度大體上為1×1011 /cm2 ~1×1012 /cm2 。
  13. 如申請專利範圍第1項所述之包括矽奈米晶粒之多層結構的製造方法，其中該第一導電層包括金屬、金屬氧化物或上述之組合。
  14. 如申請專利範圍第1項所述之包括矽奈米晶粒之多層結構的製造方法，更包括形成一第二導電層於該富矽介電層上。
  15. 如申請專利範圍第14項所述之包括矽奈米晶粒之多層結構的製造方法，其中該第二導電層包括金屬、金屬氧化物或上述之組合。
  16. 一種形成矽奈米晶粒之方法，包括：對一富矽介電層進行雷射退火步驟，以於該富矽介電層中形成複數個矽奈米晶粒，其中該雷射退火步驟包括以分子雷射，在可調整頻率和雷射能量且溫度低於400℃之條件下，對該富矽介電層進行退火，其中該富矽介電層之折射係數大體上為1.47~2.5。
  17. 如申請專利範圍第16項所述之形成矽奈米晶粒之方法，其中該富矽介電層包括富矽氧化物、富矽氮化物或上述之組合。
  18. 一種太陽能晶胞，包括：一基底；一下電極層，形成於該基底上；一第一半導體層，形成於該下電極上，其中該第一半導體層係摻雜n+或p+摻雜物，以形成一第一N摻雜或P 摻雜半導體層；一包括複數個雷射誘發聚集矽奈米點之富矽介電層，形成於該第一N摻雜或P摻雜半導體層上，其中該富矽介電層之折射係數大體上為1.47~2.5；一第二半導體層，位於該富矽介電層上，其中該第二半導體層係摻雜p+或n+摻雜物，以形成一第二P摻雜或N摻雜半導體層；及一上電極層，形成於該第二P摻雜或N摻雜半導體層上。
  19. 如申請專利範圍第18項所述之太陽能晶胞，其中該富矽介電層包括富矽氧化物、富矽氮化物、富矽氮氧化物、富矽碳化物或上述之組合。
  20. 一種形成太陽能晶胞之方法，包括：提供一基底；形成一下電極層於該基底上；形成一第一半導體層於該下電極上；摻雜該第一半導體層，以形成一第一N摻雜或P摻雜半導體層；形成一富矽介電層於該第一N摻雜或P摻雜半導體層上，其中該富矽介電層具有複數個雷射誘發聚集矽奈米點，其中該富矽介電層之折射係數大體上為1.47~2.5；形成一第二半導體層於具有該些雷射誘發聚集矽奈米點於該富矽介電層上；及摻雜該第二半導體層，以形成一第二N摻雜或P摻雜半導體層。
  21. 如申請專利範圍第20項所述之形成太陽能晶胞 之方法，其中形成具有該些雷射誘發聚集矽奈米點之該富矽介電層之步驟包括一雷射光束照射該富矽介電層。
  22. 如申請專利範圍第20項所述之形成太陽能晶胞之方法，更包括形成一上導電層於該第二半導體層上。
  23. 一種非揮發記憶體單元，包括：一基底；一半導體層，包括一源極區和一汲極區，其中該源極區為n+型態或p+型態，該汲極區為n+型態或p+型態；一富矽介電層，作為一電荷儲存層，形成於該半導體層上，該富矽介電層包括複數個雷射誘發聚集矽奈米點，其中該富矽介電層之折射係數大體上為1.47~2.5；一導電層，形成於該電荷儲存層上，作為一控制閘極。
  24. 如申請專利範圍第23項所述之非揮發記憶體單元，更包括一緩衝介電層，形成於該半導體層和該基底間。
  25. 如申請專利範圍第23項所述之非揮發記憶體單元，更包括一源極電極和一汲極電極，分別電性耦接該源極區和該汲極區。
  26. 如申請專利範圍第25項所述之非揮發記憶體單元，更包括一隧穿介電層，形成於該基底上。
  27. 一種非揮發記憶體單元之製造方法，包括：提供一基底；提供一半導體層於該基底上，包括一源極區、一本徵通道區和一汲極區，其中該源極區為n+型態或p+型態，該汲極區為n+型態或p+型態，該本徵通道區為n通道或p通道；形成一富矽介電層於該基底上方，其中該富矽介電層 之折射係數大體上為1.47~2.5；以一雷射光束照射該富矽介電層，以形成複數個雷射誘發聚集矽奈米點；及形成一導電層於包括該些雷射誘發聚集矽奈米點於該富矽介電層上，作為一控制閘極。
  28. 如申請專利範圍第27項所述之非揮發記憶體單元之製造方法，更包括提供一源極電極和一汲極電極，分別電性耦接該源極區和該汲極區。
  29. 如申請專利範圍第27項所述之非揮發記憶體單元之製造方法，更包括提供一緩衝介電層於該基底和該半導體層間。
  30. 如申請專利範圍第27項所述之非揮發記憶體單元之製造方法，更包括形成一隧穿介電層於該半導體層上。
  31. 一種光感測單元，包括：一第一導電層；一第二導電層；及一富矽介電層，形成於該第一導電層和該第二導電層間，且包括複數個雷射誘發聚集矽奈米點，其中該富矽介電層之折射係數大體上為1.47~2.5。
  32. 如申請專利範圍第31項所述之光感測單元，其中該第一導電層係形成於基底上。
  33. 一種光感測單元之製造方法，包括：提供一第一導電層；形成一富矽介電層於該第一導電層上，其中該富矽介電層之折射係數大體上為1.47~2.5； 對該富矽介電層進行一雷射誘發聚集製程，以使該富矽介電層形成複數個雷射誘發聚集矽奈米點；及形成一第二導電層於該富矽介電層上。
  34. 如申請專利範圍第33項所述之光感測單元之製造方法，更包括提供一基底，且該第一導電層係形成於該基底上。
  35. 如申請專利範圍第33項所述之光感測單元之製造方法，其中在該雷射誘發聚集製程中，一雷射係沿任何方向，穿過一層或是多層透明層，傳遞至該富矽介電層。
  36. 一種包括矽奈米晶粒之多層結構，包括：一基底；一第一導電層形成於該基底上；及一富矽介電層形成於該第一導電層上，其中該富矽介電層包括複數個雷射誘發聚集矽奈米點，其中該富矽介電層之折射係數大體上為1.47~2.5。
  37. 如申請專利範圍第36項所述之包括矽奈米晶粒之多層結構，其中該富矽介電層為一富矽氧化層或一富矽氮化層，該富矽氧化層之折射係數大體上為1.47~2.3，該富矽氮化層之折射係數約為1.7~2.3。
  38. 如申請專利範圍第36項所述之包括矽奈米晶粒之多層結構，其中該富矽介電層為一富矽氧化層或一富矽氮化層，該富矽氧化層之折射係數大體上為1.47~2.5，該富矽氮化層之折射係數約為1.7~2.5。
  39. 如申請專利範圍第36項所述之包括矽奈米晶粒之多層結構，其中至少部份該些雷射誘發聚集矽奈米點之直徑大體上為2~10nm。
  40. 如申請專利範圍第36項所述之包括矽奈米晶粒之多層結構，其中該些雷射誘發聚集矽奈米點之密度大體上為1×1011 /cm2 ~1×1012 /cm2 。
  41. 如申請專利範圍第36項所述之包括矽奈米晶粒之多層結構，更包括一第二導電層。
TW097101789A 2007-01-25 2008-01-17 包括矽奈米晶粒之多層結構、太陽能晶胞、非揮發記憶體單元、光感測單元及其製作方法、形成矽奈米晶粒之方法 TWI397111B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/698,261 US7857907B2 (en) 2007-01-25 2007-01-25 Methods of forming silicon nanocrystals by laser annealing
US11/876,516 US20080179762A1 (en) 2007-01-25 2007-10-22 Layered structure with laser-induced aggregation silicon nano-dots in a silicon-rich dielectric layer, and applications of the same

Publications (2)

Publication Number Publication Date
TW200832516A TW200832516A (en) 2008-08-01
TWI397111B true TWI397111B (zh) 2013-05-21

Family

ID=39667043

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097101789A TWI397111B (zh) 2007-01-25 2008-01-17 包括矽奈米晶粒之多層結構、太陽能晶胞、非揮發記憶體單元、光感測單元及其製作方法、形成矽奈米晶粒之方法

Country Status (4)

Country Link
US (1) US20080179762A1 (zh)
JP (3) JP4919356B2 (zh)
CN (1) CN102280365A (zh)
TW (1) TWI397111B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI596550B (zh) * 2016-02-10 2017-08-21 台灣積體電路製造股份有限公司 指紋感測器像素陣列及形成其之方法
TWI774361B (zh) * 2021-05-07 2022-08-11 國立成功大學 光偵測記憶運算元件

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US8482035B2 (en) 2005-07-29 2013-07-09 International Rectifier Corporation Enhancement mode III-nitride transistors with single gate Dielectric structure
US8183595B2 (en) 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
KR20070053060A (ko) 2005-11-19 2007-05-23 삼성전자주식회사 표시장치와 이의 제조방법
US9577137B2 (en) * 2007-01-25 2017-02-21 Au Optronics Corporation Photovoltaic cells with multi-band gap and applications in a low temperature polycrystalline silicon thin film transistor panel
US7857907B2 (en) * 2007-01-25 2010-12-28 Au Optronics Corporation Methods of forming silicon nanocrystals by laser annealing
US20110027935A1 (en) * 2008-03-14 2011-02-03 Atomic Energy Council - Institute Of Nuclear Energy Research Method for making a full-spectrum solar cell with an anti-reflection layer doped with silicon quantum dots
TWI330893B (en) * 2008-05-16 2010-09-21 Au Optronics Corp Optical sensor and method of making the same
US20090294885A1 (en) * 2008-05-29 2009-12-03 Pooran Chandra Joshi Silicon Nanoparticle Embedded Insulating Film Photodetector
TWI462307B (zh) * 2008-09-02 2014-11-21 Au Optronics Corp 具備多重能隙的矽奈米晶體光電池及其在一低溫多晶矽薄膜電晶體面板內之應用
TWI382554B (zh) 2008-10-30 2013-01-11 Au Optronics Corp 光感測元件及其製作方法
TWI464887B (zh) * 2008-12-25 2014-12-11 Au Optronics Corp 光電池元件及顯示面板
TWI381534B (zh) * 2009-03-24 2013-01-01 Au Optronics Corp 光學感測器與其製作方法以及具有光學感測器之顯示面板
TWI395034B (zh) * 2009-06-16 2013-05-01 Au Optronics Corp 薄膜電晶體陣列基板、顯示面板、液晶顯示裝置及其製作方法
TWI410703B (zh) * 2009-06-18 2013-10-01 Au Optronics Corp 光學感測元件、其製作方法及光學式觸控裝置
TWI389329B (zh) * 2009-06-29 2013-03-11 Au Optronics Corp 平面顯示面板、紫外光感測器及其製造方法
TWI394071B (zh) * 2009-08-14 2013-04-21 Au Optronics Corp 有機發光二極體觸控面板及其製作方法
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
KR101660850B1 (ko) 2009-10-19 2016-09-29 삼성디스플레이 주식회사 이미지 센서, 이의 제조 방법, 이를 포함하는 컬러필터기판 및 컬러필터기판을 포함하는 표시장치
KR101155900B1 (ko) * 2009-11-10 2012-06-20 삼성모바일디스플레이주식회사 무기막, 상기 무기막을 포함하는 표시 장치 및 그 제조 방법
TWI458098B (zh) * 2009-12-31 2014-10-21 Au Optronics Corp 薄膜電晶體
EP2360728B1 (en) * 2010-02-12 2020-04-29 Infineon Technologies Americas Corp. Enhancement mode III-nitride transistors with single gate dielectric structure
JP2013527598A (ja) * 2010-03-24 2013-06-27 サイオニクス、インク． 高められた電磁放射線検出を有するデバイス及び関連方法
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
EP2583312A2 (en) 2010-06-18 2013-04-24 Sionyx, Inc. High speed photosensitive devices and associated methods
KR101801960B1 (ko) 2010-07-01 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
TWI408825B (zh) * 2010-09-24 2013-09-11 Univ Nat Chiao Tung 一種具有週期性形狀結構透明導電極之太陽能電池裝置
KR20120084177A (ko) * 2011-01-19 2012-07-27 삼성전자주식회사 실리콘 양자점층 형성 방법 및 이를 이용하여 제조한 장치들
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
WO2013027717A1 (ja) * 2011-08-24 2013-02-28 株式会社 村田製作所 太陽電池と該太陽電池の製造方法
RU2497230C1 (ru) * 2012-03-19 2013-10-27 Сергей Николаевич Максимовский Способ создания многослойной наноструктуры
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
US20140133715A1 (en) * 2012-11-15 2014-05-15 Identity Validation Products, Llc Display screen with integrated user biometric sensing and verification system
KR20140070005A (ko) * 2012-11-30 2014-06-10 코닝정밀소재 주식회사 투명 도전성 기재 및 이를 포함하는 터치 패널
JP6466346B2 (ja) 2013-02-15 2019-02-06 サイオニクス、エルエルシー アンチブルーミング特性を有するハイダイナミックレンジｃｍｏｓ画像センサおよび関連づけられた方法
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
CN104064622A (zh) * 2013-03-21 2014-09-24 晶科能源有限公司 一种抗电势诱导衰减的太阳能电池片及其制作方法
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
NO341687B1 (no) * 2013-11-19 2017-12-18 Inst Energiteknik Passiveringssabel på en solcelle av krystallinsk silisium
JP2017003534A (ja) * 2015-06-16 2017-01-05 理研計器株式会社 硫化カルボニル測定装置
CN105655366B (zh) * 2016-02-23 2019-10-15 上海天马微电子有限公司 显示屏以及显示装置
CN106653933A (zh) * 2016-12-06 2017-05-10 庄爱芹 一种碳量子点增强的光电探测器及其制备方法
US20190013387A1 (en) 2017-07-05 2019-01-10 Micron Technology, Inc. Memory cell structures
CN107609542B (zh) * 2017-10-24 2021-01-26 京东方科技集团股份有限公司 光感器件、显示装置及指纹识别方法
US11367494B2 (en) * 2020-08-31 2022-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Memory structure with doping-induced leakage paths
KR102703459B1 (ko) * 2021-11-29 2024-09-06 충남대학교 산학협력단 멀티 레벨 구동이 가능한 메모리 소자
CN117238987A (zh) 2022-09-08 2023-12-15 浙江晶科能源有限公司 太阳能电池及光伏组件
CN117712199A (zh) 2022-09-08 2024-03-15 浙江晶科能源有限公司 太阳能电池及光伏组件

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW484190B (en) * 1993-02-15 2002-04-21 Semiconductor Energy Lab Semiconductor and semiconductor device
TW487978B (en) * 2001-06-28 2002-05-21 Macronix Int Co Ltd Method of fabricating a non-volatile memory device to eliminate charge loss
US6410412B1 (en) * 1999-09-16 2002-06-25 Sony Corporation Methods for fabricating memory devices
TW200407536A (en) * 2002-06-12 2004-05-16 Intel Corp Metal coated nanocrystalline silicon as an active surface enhanced raman spectroscopy (sers) substrate
US20040106285A1 (en) * 2001-01-31 2004-06-03 Margit Zacharias Method of manufacturing a semiconductor structure comprising clusters and/or nanocrystal of silicon and a semiconductor structure of this kind
US6846474B2 (en) * 1999-10-22 2005-01-25 The Board Of Trustees Of The University Of Illinois Silicon nanoparticle and method for producing the same
US20050026353A1 (en) * 2002-08-30 2005-02-03 Micron Technology, Inc. One transistor SOI non-volatile random access memory cell
TWI229373B (en) * 2002-08-30 2005-03-11 Tdk Corp Electronic device substrate structure and electronic device
US20050183767A1 (en) * 2004-02-19 2005-08-25 Nanosolar, Inc. Solution-based fabrication of photovoltaic cell
US7087537B2 (en) * 2004-03-15 2006-08-08 Sharp Laboratories Of America, Inc. Method for fabricating oxide thin films
US20060189014A1 (en) * 2005-02-24 2006-08-24 Sharp Laboratories Of America, Inc. High-luminescence silicon electroluminescence device
US20060194454A1 (en) * 2005-02-28 2006-08-31 Hughes Harold L Technique to radiation-harden trench refill oxides
US20060211267A1 (en) * 2003-01-31 2006-09-21 Sharp Laboratories Of America, Inc. Silicon oxide thin-films with embedded nanocrystalline silicon
US20060286785A1 (en) * 2004-06-04 2006-12-21 The Board Of Trustees Of The University Of Illinois A Stretchable Form of Single Crystal Silicon for High Performance Electronics on Rubber Substrates

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2717583B2 (ja) * 1988-11-04 1998-02-18 キヤノン株式会社 積層型光起電力素子
JP2740284B2 (ja) * 1989-08-09 1998-04-15 三洋電機株式会社 光起電力素子
JP3447859B2 (ja) * 1995-09-13 2003-09-16 株式会社東芝 シリコン系発光材料の製造方法
US6184158B1 (en) * 1996-12-23 2001-02-06 Lam Research Corporation Inductively coupled plasma CVD
JP4071360B2 (ja) * 1997-08-29 2008-04-02 株式会社東芝 半導体装置
JP3727449B2 (ja) * 1997-09-30 2005-12-14 シャープ株式会社 半導体ナノ結晶の製造方法
US5994157A (en) * 1998-01-22 1999-11-30 Ois Optical Imaging Systems, Inc. Method of making a large area imager with UV Blocking layer, and corresponding imager
JP3854731B2 (ja) * 1998-03-30 2006-12-06 シャープ株式会社 微細構造の製造方法
JP3056200B1 (ja) * 1999-02-26 2000-06-26 鐘淵化学工業株式会社 薄膜光電変換装置の製造方法
JP2000315651A (ja) * 1999-04-28 2000-11-14 Matsushita Electric Ind Co Ltd 半導体薄膜の製造方法
US6164958A (en) * 1999-09-20 2000-12-26 Huang; Tai-Tung Safety system for gas range
US6597496B1 (en) * 1999-10-25 2003-07-22 The Board Of Trustees Of The University Of Illinois Silicon nanoparticle stimulated emission devices
US6984842B1 (en) * 1999-10-25 2006-01-10 The Board Of Trustees Of The University Of Illinois Silicon nanoparticle field effect transistor and transistor memory device
TW447013B (en) * 2000-05-18 2001-07-21 Nat Science Council Manufacturing method for self-polymerized silicon quantum dots
KR100411613B1 (ko) * 2001-02-26 2003-12-18 한국표준과학연구원 광전자 소자용 실리콘 박막 구조체 및 그 제조방법
US7019339B2 (en) * 2001-04-17 2006-03-28 California Institute Of Technology Method of using a germanium layer transfer to Si for photovoltaic applications and heterostructure made thereby
US6544870B2 (en) * 2001-04-18 2003-04-08 Kwangju Institute Of Science And Technology Silicon nitride film comprising amorphous silicon quantum dots embedded therein, its fabrication method and light-emitting device using the same
US6710366B1 (en) * 2001-08-02 2004-03-23 Ultradots, Inc. Nanocomposite materials with engineered properties
JP2003069061A (ja) * 2001-08-24 2003-03-07 Sharp Corp 積層型光電変換素子
US6992298B2 (en) * 2001-11-21 2006-01-31 The Board Of Trustees Of The University Of Illinois Coated spherical silicon nanoparticle thin film UV detector with UV response and method of making
JP3902534B2 (ja) * 2001-11-29 2007-04-11 三洋電機株式会社 光起電力装置及びその製造方法
US6830817B2 (en) * 2001-12-21 2004-12-14 Guardian Industries Corp. Low-e coating with high visible transmission
US7105425B1 (en) * 2002-05-16 2006-09-12 Advanced Micro Devices, Inc. Single electron devices formed by laser thermal annealing
US7381595B2 (en) * 2004-03-15 2008-06-03 Sharp Laboratories Of America, Inc. High-density plasma oxidation for enhanced gate oxide performance
US7446023B2 (en) * 2004-03-15 2008-11-04 Sharp Laboratories Of America, Inc. High-density plasma hydrogenation
US6784103B1 (en) * 2003-05-21 2004-08-31 Freescale Semiconductor, Inc. Method of formation of nanocrystals on a semiconductor structure
JP4063735B2 (ja) * 2003-07-24 2008-03-19 株式会社カネカ 積層型光電変換装置を含む薄膜光電変換モジュール
JP4194468B2 (ja) * 2003-10-10 2008-12-10 シャープ株式会社 太陽電池およびその製造方法
JP4072621B2 (ja) * 2003-10-23 2008-04-09 国立大学法人名古屋大学 シリコンナノ結晶の作製方法及びフローティングゲート型メモリキャパシタ構造の作製方法
US7667133B2 (en) * 2003-10-29 2010-02-23 The University Of Toledo Hybrid window layer for photovoltaic cells
US7916986B2 (en) * 2004-03-15 2011-03-29 Sharp Laboratories Of America, Inc. Erbium-doped silicon nanocrystalline embedded silicon oxide waveguide
JP4215697B2 (ja) * 2004-09-03 2009-01-28 シャープ株式会社 光電変換装置およびその製造方法
EP1751805A4 (en) * 2004-04-30 2007-07-04 Newsouth Innovations Pty Ltd ARTIFICIAL AMORPH SEMICONDUCTORS AND APPLICATIONS TO SOLAR CELLS
US7115427B2 (en) * 2004-08-25 2006-10-03 Atomic Energy Council - Institute Of Nuclear Energy Research Red light-emitting device and method for preparing the same
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
US20070166916A1 (en) * 2006-01-14 2007-07-19 Sunvolt Nanosystems, Inc. Nanostructures-based optoelectronics device
US7709307B2 (en) * 2006-08-24 2010-05-04 Kovio, Inc. Printed non-volatile memory
US7857907B2 (en) * 2007-01-25 2010-12-28 Au Optronics Corporation Methods of forming silicon nanocrystals by laser annealing
US20090090913A1 (en) * 2007-10-03 2009-04-09 Walker Andrew J Dual-gate memory device with channel crystallization for multiple levels per cell (mlc)
TWI333275B (en) * 2008-05-09 2010-11-11 Au Optronics Corp Method for fabricating light sensor
TWI330893B (en) * 2008-05-16 2010-09-21 Au Optronics Corp Optical sensor and method of making the same
US20090294028A1 (en) * 2008-06-03 2009-12-03 Nanochip, Inc. Process for fabricating high density storage device with high-temperature media
WO2010095531A1 (ja) * 2009-02-18 2010-08-26 独立行政法人産業技術総合研究所 半導体発光ダイオード

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW484190B (en) * 1993-02-15 2002-04-21 Semiconductor Energy Lab Semiconductor and semiconductor device
US6410412B1 (en) * 1999-09-16 2002-06-25 Sony Corporation Methods for fabricating memory devices
US6846474B2 (en) * 1999-10-22 2005-01-25 The Board Of Trustees Of The University Of Illinois Silicon nanoparticle and method for producing the same
US20040106285A1 (en) * 2001-01-31 2004-06-03 Margit Zacharias Method of manufacturing a semiconductor structure comprising clusters and/or nanocrystal of silicon and a semiconductor structure of this kind
TW487978B (en) * 2001-06-28 2002-05-21 Macronix Int Co Ltd Method of fabricating a non-volatile memory device to eliminate charge loss
TW200407536A (en) * 2002-06-12 2004-05-16 Intel Corp Metal coated nanocrystalline silicon as an active surface enhanced raman spectroscopy (sers) substrate
US20050026353A1 (en) * 2002-08-30 2005-02-03 Micron Technology, Inc. One transistor SOI non-volatile random access memory cell
TWI229373B (en) * 2002-08-30 2005-03-11 Tdk Corp Electronic device substrate structure and electronic device
US6888200B2 (en) * 2002-08-30 2005-05-03 Micron Technology Inc. One transistor SOI non-volatile random access memory cell
US20060211267A1 (en) * 2003-01-31 2006-09-21 Sharp Laboratories Of America, Inc. Silicon oxide thin-films with embedded nanocrystalline silicon
US20050183767A1 (en) * 2004-02-19 2005-08-25 Nanosolar, Inc. Solution-based fabrication of photovoltaic cell
US7087537B2 (en) * 2004-03-15 2006-08-08 Sharp Laboratories Of America, Inc. Method for fabricating oxide thin films
US20060286785A1 (en) * 2004-06-04 2006-12-21 The Board Of Trustees Of The University Of Illinois A Stretchable Form of Single Crystal Silicon for High Performance Electronics on Rubber Substrates
US20060189014A1 (en) * 2005-02-24 2006-08-24 Sharp Laboratories Of America, Inc. High-luminescence silicon electroluminescence device
US20060194454A1 (en) * 2005-02-28 2006-08-31 Hughes Harold L Technique to radiation-harden trench refill oxides

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI596550B (zh) * 2016-02-10 2017-08-21 台灣積體電路製造股份有限公司 指紋感測器像素陣列及形成其之方法
US9904776B2 (en) 2016-02-10 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor pixel array and methods of forming same
US10157274B2 (en) 2016-02-10 2018-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor pixel array and methods of forming same
US10698994B2 (en) 2016-02-10 2020-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor pixel array and methods of forming same
US10878073B2 (en) 2016-02-10 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor pixel array and methods of forming same
TWI774361B (zh) * 2021-05-07 2022-08-11 國立成功大學 光偵測記憶運算元件

Also Published As

Publication number Publication date
US20080179762A1 (en) 2008-07-31
JP2014123730A (ja) 2014-07-03
JP4919356B2 (ja) 2012-04-18
CN102280365A (zh) 2011-12-14
TW200832516A (en) 2008-08-01
JP2008182247A (ja) 2008-08-07
JP5442044B2 (ja) 2014-03-12
JP2012129533A (ja) 2012-07-05

Similar Documents

Publication Publication Date Title
TWI397111B (zh) 包括矽奈米晶粒之多層結構、太陽能晶胞、非揮發記憶體單元、光感測單元及其製作方法、形成矽奈米晶粒之方法
CN101231944B (zh) 包括硅纳米晶体的多层结构及其制作方法
US9577137B2 (en) Photovoltaic cells with multi-band gap and applications in a low temperature polycrystalline silicon thin film transistor panel
US9660116B2 (en) Nanowires formed by employing solder nanodots
JP5131993B2 (ja) マルチバンドギャップを備えるナノ結晶シリコン光電池及びその製造方法
TWI557921B (zh) 顯示裝置和具有該顯示裝置的電子裝置，和其製造方法
Sun et al. Piezo-phototronic effect improved performance of n-ZnO nano-arrays/p-Cu2O film based pressure sensor synthesized on flexible Cu foil
US8154020B2 (en) Photo-voltaic cell device and display panel
US8553186B2 (en) Thin film transistor array substrate, display panel, liquid crystal display apparatus and manufacturing method thereof
US20140182668A1 (en) High efficiency silicon-compatible photodetectors based on ge quantum dots and ge/si hetero-nanowires
US20090212287A1 (en) Thin film transistor and method for forming the same
JP5459902B2 (ja) 半導体装置
US20120181503A1 (en) Method of Fabricating Silicon Quantum Dot Layer and Device Manufactured Using the Same
TW200952194A (en) Photovoltaic devices with enhanced efficiencies using high-aspect-ratio nanostructures
JP2007329449A (ja) 有機電界発光表示装置及び携帯用電子機器
EP2466645A1 (en) Thin-film photoelectric conversion element and method for manufacturing thin-film photoelectric conversion element
JP2010232541A (ja) 太陽電池、センサ、ダイオード及びその製造方法
González-Flores et al. Ultraviolet, visible and near infrared photoresponse of SiO2/Si/SiO2 multilayer system into a MOS capacitor
Chiang et al. Silicon‐nanocrystal‐based photosensor integrated on low‐temperature polysilicon panels
CN114203902A (zh) 一种利用钙钛矿微米晶实现室温下负微分电阻的方法
WO2010099259A2 (en) Photosensors including semiconductor-on-insulator structure
Chiang et al. P‐199L: Late‐News Poster: Silicon Nanocrystals Photo Sensor Integrated on Low‐Temperature Polycrystalline‐Silicon Panels
CA2641383A1 (en) Thin film transistor and method for forming the same