JP2013527598A - 高められた電磁放射線検出を有するデバイス及び関連方法 - Google Patents

Abstract

【課題】
【解決手段】 感光性半導体デバイス及び関連する方法を呈する。一態様において、半導体デバイスは、半導体基板、及びこの半導体基板に結合された半導体層を含むことができ、半導体層は、半導体基板の反対側のデバイス表面を有する。デバイスはまた、半導体基板と半導体層との間に結合された少なくとも１つの非平滑化領域を含む。別の態様において、デバイスは半導体基板と半導体層との間に結合された少なくとも１つの誘電体層を更に含む。
【選択図】 図２Ａ

Description

本願は、参照することにより本明細書に援用される米国特許仮出願第６１／３１７，１４７号（２０１０年３月２４日出願）の利益を主張する。

シリコン・オン・インシュレーター（ＳＯＩ）ウエハー技術はマイクロエレクトロ・メカニカル・システム（ＭＥＭＳ）技術の副産物である。ＳＯＩウエハーは、デバイスウエハー（典型的にリコン）が、支持ウエハーに接合され、別名ハンドルウエハーとして既知の誘電体層に接合される。ＳＯＩウエハーの製造の典型的なプロセスフローは、以下のような場合がある：２つのウエハーが研磨され、酸化物又は他の誘電体材料でコーティングされる。ウエハーは、研磨された面が向かい合わせで実装され、高温及び高圧の下で接合される。次いで、２つのウエハーのうちの１つは、機械研削及び化学研磨を使用して、特定の厚さまで研削される。この方法において、下層の基板から電気的に分離されている半導体ウエハーを生成することが可能である。

本発明は、様々な高められた特性、例えば増強した光検出特性をもたらすことができる半導体構造及びデバイスを呈する。一態様では、半導体デバイスが呈される。かかる半導体デバイスは、半導体基板、及びこの半導体基板に結合された半導体層を含むことができ、半導体層は、半導体基板の反対側のデバイス表面を有する。デバイスはまた、半導体基板と半導体層との間に結合された少なくとも１つの非平滑化領域を含む。別の態様において、デバイスは半導体基板と半導体層との間に結合された少なくとも１つの誘電体層を更に含む。一態様では、半導体層は、エピタキシャル成長させた半導体層である。別の態様において、半導体層はシリコン層である。更なる態様では、第２半導体層は、非平滑化領域と半導体層との間に配置される。

本発明の態様による層の様々な位置構成が想到され、任意のそのような構成は、本発明の範囲内であると見なされる。一態様において、例えば、誘電体層は半導体基板と非平滑化領域との間に結合され、非平滑化領域は、誘電体層と半導体層との間に配置される。１つの特定の態様において、反射領域は、半導体基板と非平滑化領域との間に配置される。他の具体的な態様において、非平滑化領域は、半導体層に直接結合される。更に他の態様では、第２半導体層は、非平滑化領域と半導体層との間に配置される。更に具体的な態様において、少なくとも１つのキャビティ領域は、非平滑化領域と誘電体層との間に配置される。位置構成の他の態様として、非平滑化領域は、半導体基板と誘電体層との間に配置され、誘電体層は、非平滑化領域と半導体層との間に配置される。

本発明の一態様において、ポリシリコン層は、誘電体層に直接結合される。別の態様において、ポリシリコン層は、複数の誘電体層の間に配置される。いくつかの態様において、ポリシリコン層はドーピングされ得る。

本発明の一態様において、少なくとも１つのフォトダイオードの光学的活性領域は、デバイス表面上に配置される。他の態様において、フォトダイオードの光学的活性領域はドーピングされた領域を含む。更に他の態様において、デバイスは少なくとも１つの光検出器を形成する。更なる態様において、少なくとも１つの光検出器は、アレイに配置される。更に他の態様において、非平滑化領域は、検出器のアレイに空間的に一致する不連続パターンに配置される。他の態様において、デバイスは、少なくとも半導体層で複数の分離形状を含み、光検出器のアレイにおいて各光検出器を分離し、この分離形状は、各光検出器を電気的、光学的、又は電気的及び光学的の両方で分離する。更に他の態様では、デバイスは、少なくとも１つの光検出器と結合されている少なくとも１つの光学レンズを含む。更なる態様では、デバイスは、少なくとも１つの光検出器と結合されている少なくとも１つのカラーフィルタを含む。

本発明の一態様において、非平滑化領域は、裏面電界を形成するためにドーパントでドーピングされる。他の態様では、裏面電界は、レーザードーピング、イオン注入、拡散ドーピング、ｉｎ ｓｉｔｕドーピング等、これらの組み合わせを含み、これに限定することのない技術によってドーピングされている。更に他の態様において、非平滑化領域は、半導体層よりも高いドーパント濃度を有する。更なる態様において、ドーパントは、半導体層と同じ極性を有する。かかるドーパントの非限定的な例には、ホウ素、インジウム、ガリウム、ヒ素、アンチモン、リン等、これらの組み合わせなどを挙げることができる。更に、他の態様において、裏面電界は、非平滑化領域の外側の半導体層をドーピングすることによって作製することができる。一態様において、例えば、半導体層は、裏面電界を形成するためにドーパントでドーピングされ、裏面電界は非平滑化領域とは別個である。

本発明は、半導体デバイスの作製方法を更に呈する。一態様において、１つのそのような方法は、半導体層の表面の少なくとも一部分を非平滑化して、非平滑化領域を形成することと、非平滑化領域が半導体層と第１誘電体層との間に配置されるように、第１誘電体層を半導体層上に堆積することと、第１誘電体層を、半導体基板上に配置された第２誘電体層にウエハー接合することと、を含む。一態様では、半導体層は、エピタキシャル成長させた半導体層である。別の態様において、半導体層の表面の少なくとも一部分を非平滑化して、非平滑化領域を形成することは、成長基板上にエピタキシャル成長させた半導体層を形成することと、エピタキシャル成長させた半導体層の表面の少なくとも一部分を非平滑化して、非平滑化領域を形成することと、を更に含む。更に他の態様において、本方法は、成長基板を取り除いてエピタキシャル成長させた半導体層を露出させることを含む。別の態様において、本方法は、非平滑化領域の反対側上の半導体層上に、エピタキシャル成長させた半導体層を形成することを含み得る。

他の態様において、ウエハー接合することは、第１誘電体層上にポリシリコン層を堆積することと、次いで第１誘電体層と第２誘電体層との間でポリシリコン層を接合することと、を含む。更に他の態様では、ポリシリコン層の少なくとも一部分はドーピングされてもよい。本発明の範囲は、半導体基板と半導体層との間に配置された複数の誘電体及び／又は半導体材料層を含み得るということもまた想到される。

更なる態様において、半導体層の表面の少なくとも一部分を非平滑化して、平滑化領域を形成することは、半導体基板、第２誘電体層、及び第１誘電体層に開口部を形成して、半導体層の一部分を露出することと、半導体層の露出させた部分の少なくとも一部分を非平滑化して、非平滑化領域を形成することと、を更に含む。

他の態様において、本発明は、半導体デバイスの製造中に、非平滑化領域を汚染から守る方法を呈する。そのような方法は、半導体層の表面の少なくとも一部分を非平滑化して、非平滑化領域を形成することと、非平滑化領域が半導体層と誘電体層との間に配置されるように、第１誘電体層を半導体層上に堆積することと、第１誘電体層を、半導体基板上に配置された第２誘電体層にウエハー接合することと、を含み、非平滑化領域は、更なる製造プロセス中に半導体層及び半導体基板による汚染から保護される。

本発明の本質及び利点の更なる理解のために、実施形態の以下の詳細な説明及び、添付図面と関連させて参照する。
本発明の実施形態による半導体構造体の断面図。 本発明の別の実施形態による半導体構造体の断面図。 本発明の別の実施形態による半導体構造体の断面図。 本発明の別の実施形態による半導体構造体の断面図。 本発明の別の実施形態による半導体構造体の断面図。 本発明の別の実施形態による半導体構造体の断面図。 本発明の別の実施形態による半導体構造体の断面図。 本発明の別の実施形態による半導体フォトダイオードの断面図。 本発明の別の実施形態による半導体光検出撮像部の断面図。 本発明の別の実施形態による半導体構造体の断面図。 本発明の別の実施形態による半導体構造体の断面図。 本発明の別の実施形態による半導体構造体の断面図。 本発明の別の実施形態による半導体構造体の断面図。 本発明の別の実施形態による半導体デバイスの製造を示す、半導体構造体の断面図。 本発明の別の実施形態による半導体デバイスの製造を示す、半導体構造体の断面図。 本発明の別の実施形態による半導体デバイスの製造を示す、半導体構造体の断面図。 本発明の別の実施形態による半導体デバイスの製造を示す、半導体構造体の断面図。 本発明の別の実施形態による半導体デバイスの製造を示す、半導体構造体の断面図。 本発明の別の実施形態による半導体デバイスの製造を示す、半導体構造体の断面図。 本発明の別の実施形態による半導体デバイスの製造を示す、半導体構造体の断面図。 本発明の別の実施形態による半導体デバイスの製造を示す、半導体構造体の断面図。 本発明の別の実施形態による半導体デバイスの製造を示す、半導体構造体の断面図。 本発明の別の実施形態による半導体デバイスの製造を示す、半導体構造体の断面図。 本発明の更に別の実施形態による半導体デバイスの製造方法の記述。

本明細書において本発明が説明される前に、本発明は本明細書に開示される特定の構造体、プロセスステップ、又は材料に限定されず、先行技術において当業者によって認識されるであろう同等物にまで拡張されるということが理解されるべきである。本明細書に使用される用語は、特定の実施形態を記述する目的にのみ使用され、限定することを意図するものではないことを理解すべきである。

（定義）
以下の用語は、下記で説明される定義に従って使用される。

本明細書及び添付の特許請求の範において使用されるとき、単数形「ａ」及び「ｔｈｅ」は、その文脈が特に明確に指示しない限り、複数の指示対象を含むということに注意されたい。したがって、例えば、「ドーパントへの言及は、１つ以上のそのようなドーパントを含み、「層」への言及は、１つ以上のそのような層への言及を含む。

本明細書で使用するとき、用語「不規則表面」及び「非平滑化表面」は同じ意味で使用される場合があり、ナノからミクロン寸法にされた表面の変化を伴うトポロジーを有する表面を指す。任意の非平滑化技術は、本発明の範囲内であると見なされるが、一態様において、非平滑化は、レーザーパルス照射によって形成される。更に、非平滑化表面の特性は、採用される材料及び技術によって可変であってもよく、一態様において、そのような表面は数百ナノメートルの厚さで、並びにナノ結晶子（例えば、約１０〜約５０ナノメートル）、ナノ細孔等から構成することができる。別の態様において、かかる表面はミクロン寸法にされた構造体（例えば約２μｍから約６０μｍまで）を含み得る。更に他の態様において、表面は約５ｎｍから約５００μｍのナノ寸法及び／又はミクロン寸法の構造体を含み得る。

本明細書で使用するとき、用語「表面改質する」「表面改質」、及び「非平滑化」は同じ意味で用いることができ、非平滑化技術を使用して半導体材料の表面を変えることを指す。１つの具体的な態様において、表面改質は主としてレーザー照射、又はドーパントと組み合わせたレーザー照射を使用するプロセスを含むことができ、これによってレーザー照射は、半導体材料の表面内へのドーパントの取り込みを促進する。したがって、一態様において、表面改質は材料のドーピングを含む。

本明細書で使用するとき、用語「フルエンス」は、単位面積を通過するレーザー照射の単一パルスからのエネルギーの量を指す。換言すれば、「フルエンス」は、１つのレーザーパルスのエネルギー密度として記載することができる。

本明細書で使用するとき、用語「ターゲット領域」は、レーザー照射を使用してドーピングされるか、又は表面改質されることを意図する、半導体材料の区域を指す。半導体材料のターゲット領域は、表面改質プロセスが進行するにつれて変動する場合がある。例えば、第１ターゲット領域がドーピングされた又は表面改質された後、第２ターゲット領域が同じ半導体材料上で選択されてもよい。

本明細書で使用するとき、用語「吸収率」は、材料又はデバイスに吸収される入射電磁放射線率を指す。

本明細書で使用するとき、用語「実質的に」は、作用、特徴、特性、状態、構造、項目、又は結果の完全若しくはほぼ完全な範囲若しくは程度を指す。例えば、「実質的に」包囲されている対象物は、対象物が完全に包囲されているか、又はほぼ完全に包囲されているか、のいずれかであるということを意味する。絶対的完全性からの許容可能偏差の厳密な度合いは、一部の場合では、具体的な文脈による場合がある。しかしながら、一般的に、完全に近いことは、絶対及び全面的な完全が得られる場合、同じ全体的な結果を有するようなものである。「実質的に」の使用は、作用、特徴、特性、状態、構造、項目、又は結果が全くないこと、又はほとんどないことを指すための否定的な意味合いで使用されるときに、同様に当てはまる。例えば、「実質的に（粒子が）ない」組成物は、完全に粒子がない、又はほとんど粒子がなく、完全に粒子がない場合と効果は同じである。換言すれば、成分又は元素を「実質的に含まない」組成物は、その測定可能な影響がない限りは、そのような項目を依然として実際に含み得る。

本明細書で使用されるとき、用語「約」は、所与の値が終点の「少し上」又は「少し下」であり得るということを呈することによって、数値範囲の終点に柔軟性を与えるために使用される。

本明細書で使用されるとき、複数の項目、構造要素、組成成分、及び／又は材料が便宜上、一般リストに表示される場合がある。しかしながら、これらのリストは、リストの各部材が別個としてかつ固有の部材として個々に特定されるよう解釈されるべきである。したがって、このようなリストの個々の部材は、そうでない旨を示されることなく、一般的な群におけるそれらの存在に単に基づいて、同じリストの任意の他の部材の事実上同等物であるとして解釈されるべきではない。

濃度、量、及び他の数値データは、範囲形式において本明細書に示されるか、又は表されてもよい。そのような範囲フォーマットは単に便宜上及び簡略化のために使用され、したがって、範囲の限度として明確に記載される数値だけではなく、個々の数値及びサブ範囲が明確に記載されるように、範囲内に含まれる個々の数値又はサブ範囲の全てを含むように柔軟に解釈されるべきであるということが理解される。実例として、「約１から約５までの」の数値範囲は、約１から約５までの明確に記載された値のみではなく、示された範囲内の個々の値及びサブ範囲もまた含むように解釈されるべきである。したがって、この数値範囲において含まれるのは、２、３、及び４、並びに１〜３、２〜４、及び３〜５等、並びに１、２、３、４、及び５など１つ１つ個々の値である。

この同じ原理は、最小若しくは最大として１つの数値のみを列挙する範囲に適用する。更に、そのような解釈は、範囲の幅又は記載される特徴に関係なく適用されるべきである。

（開示）
本発明は、例えば増強した光検出特性など、様々な高められた特性を呈することができる半導体デバイス及び関連方法を呈する。追加として、本発明は、イメージセンサ及び光検出器の向上となる非平滑化された半導体材料の製造及び適用に関する統合的アプローチを呈する。具体的なタイプの半導体の非平滑化は、半導体材料のスペクトルバンド幅、吸収、及び量子効率を高めることができる。性能はまた、様々な構造設定を通じて高めることができる。そのような設定はまた、特定のデバイスプロセス構造と、例えば従来のＣＭＯＳプロセスフローなどの従来のプロセスフローとの統合を著しく改善することができる。

例えば、光検出器の裏面上に位置する非平滑化領域を有するデバイス設計は、著しい性能利点をもたらす。非平滑化領域は、短波長（例えば、スペクトルの青緑色部分）に対して光キャリアのより高い再結合に通じることができる表面形状を有することでき、これはデバイスの検出量内への、これらの波長の非常に浅い浸透によるためである。デバイスの裏面上に非平滑化物を物理的に配置することによって、純粋な表面は、上面上の短波長（すなわち入射光面）の収集のために設けられ、半導体材料の検出領域内へ、又はこれを通じて深く浸透する、より長い波長は、入射光面と反対側の非平滑化領域によって収集されるか、又はこれの助けを借りて収集される。照射される裏面に加えて、前面が照射される構造体もまた本発明の範囲内であると想到されるということに注意されたい。更に、高められた性能及び製造の容易性はまた、半導体積層体又はウエハー内に非平滑化領域を配置することによって達成することができる。いくつかの態様において、非平滑化層は、非平滑化プロセスによって悪影響を受ける場合がある構造体若しくは回路の堆積前の製造プロセスにおいて、半導体積層体内に早期に配置することができる。更に、かかる半導体積層体は、半導体層間に埋め込まれた非平滑化領域、又は非平滑化領域と半導体層との間のいずれかの相互作用に関する技術的詳細を露呈することなく、更なる製造のために、プロセス外に送ることができる。

一態様において、図１に示されるように、半導体デバイス１０が呈される。様々な半導体機能が想到されるなかで、一態様において、半導体デバイスは増強した電磁放射線検出を呈することができる。かかるデバイスは半導体基板１２、及び半導体基板に結合された半導体層１４を含むことができる。半導体層は、半導体基板の反対側のデバイス表面１５を有する。デバイスはまた、半導体基板と半導体層との間に配置された又は結合された少なくとも１つの非平滑化領域１６を含む。このため、非平滑化領域は、半導体基板と半導体層との間に包囲される。半導体デバイスの後続のプロセス、例えばデバイス表面上の構造体の形成は、埋められた非平滑化領域に影響を及ぼさない。一態様において、非平滑化領域は半導体基板上に形成することができる。他の態様において、非平滑化領域は半導体層に形成することができる。更に、図１及び後続の図に関して、非平滑化領域は、示されているように単一の非平滑化領域であってもよく、又は非平滑化領域は複数の別個の非平滑化領域であってもよい。また、非平滑化領域は、示されているように半導体基板と半導体層との間の表面領域の一部分のみを被覆する場合があり、又は非平滑化領域は、それらの間の全体的な表面積を被覆する場合がある。

別の態様において、図２Ａに示されるように、半導体デバイス２０Ａが呈される。かかるデバイスは半導体基板２２、及び半導体基板に結合された半導体層２４を含むことができる。デバイスはまた、半導体基板と半導体層との間に配置された又は結合された、少なくとも１つの非平滑化領域２６、及び半導体基板と半導体層との間に結合された少なくとも１つの誘電体層２８を含む。誘電体層に関して様々な有用性が想到され、一態様において、かかる層は、半導体層を半導体基板にウエハー接合するのに使用することができる。一態様において、誘電体層は半導体基板上に形成することができる。他の態様において、誘電体層は、非平滑化領域上に形成されてもよい。また、いくつかの態様において非平滑化領域は、誘電体層上に形成することができる。更に、一態様において、半導体層は、エピタキシャル成長させた半導体層であってもよい。したがって、いくつかの態様において、非平滑化領域は、エピタキシャル成長させた半導体層上に形成することができる。

全ての態様に関して、本発明の範囲はまた、複数の誘電体層及び／又は、半導体基板と半導体層との間に配置された複数の半導体材料層を含むことができるということを注意されたい。更に、半導体層自体は、複数の半導体層であってもよく、半導体基板は複数の層を含んでもよい。また、半導体基板は、半導体のための基板を指し、半導体材料及び／又は非半導体材料から構成される場合があるということに注意されたい。

図２Ｂは非平滑化領域と半導体層との間に配置された第２半導体層２７を有する半導体デバイス２０Ｂを示す。半導体層２４は、第２半導体層上に形成される。一態様では、半導体層は、エピタキシャル成長させた半導体層である。したがって、いくつかの態様において、非平滑化領域は、第２半導体層上又は誘電体層２８上に形成することができる。図２Ａから再び使用されている図２Ｂ〜Ｄにおける全ての参照番号は、更なる説明が与えられていようとなかろうと、同じ若しくは同様な材料及び／又は構造体を示す。

図２Ｃは半導体デバイス２０Ｃを示し、これによって誘電体層２８は半導体層と非平滑化領域との間に結合される。この場合、誘電体層は半導体層２４、非平滑化領域２８上、又は半導体層及び非平滑化領域の両方上に形成されてもよい。一態様において、非平滑化領域は半導体基板２２上に形成することができる。他の態様において、非平滑化領域は、誘電体層上に形成することができる。

更に、いくつかの態様において、半導体デバイス２０Ｄに関して図２Ｄに示されるように、誘電体層は複数の誘電体層２８であってもよい。ウエハー接合の場合において、例えば、第１誘電体層は、非平滑化層と結合されてもよく、第２誘電体層は、半導体基板と結合されてもよい。第１誘電体層及び第２誘電体層は、更なる圧力、温度、又はプラズマ表面活性を用いて、又はこれを用いずに一緒に加熱され、かつ押圧されて、誘電体層に互いに接合し、このように単一のウエハー接合構造体を形成する。しかしながら、ウエハー接合は、１つ以上の誘電体層を有さずに達成されてもよく、そのようなものとして、本発明の範囲は、そのような誘電体材料を欠くウエハー接合も含むべきである。更に、いくつかの態様において、非平滑化領域は複数の誘電体層（図示せず）の間に配置することができる。

様々な半導体材料が、本発明の態様によるデバイス及び方法と共に使用するために想到される。かかる材料は、半導体層及び／又は半導体基板として、並びに第２半導体層及びエピタキシャル成長させた半導体層のために使用されてもよい。そのような半導体材料の非限定例には、ＩＶ族材料、ＩＩ及びＶＩ族からの材料から構成される化合物及び合金、ＩＩ族及びＶ族からの材料から構成される化合物及び合金、並びにこれらの組み合わせを挙げることができる。より具体的には、代表的なＩＶ族材料には、ケイ素、炭素（例えばダイヤモンド）、ゲルマニウム、及びこれらの組み合わせを挙げることができる。ＩＶ族の様々な代表的な組み合わせには、炭化ケイ素（ＳｉＣ）及びシリコンゲルマニウム（ＳｉＧｅ）を挙げることができる。１つの具体的な態様において、半導体材料はケイ素であってもよく、又はケイ素を含んでもよい。代表的なケイ素材料には、アモルファスシリコン（ａ−Ｓｉ）、微晶質シリコン、単結晶シリコン、並びに他の結晶タイプを挙げることができる。他の態様において、半導体材料はケイ素、炭素、ゲルマニウム、窒化アルミニウム、窒化ガリウム、インジウムガリウムヒ化物、アルミニウムガリウムヒ素、及びこれらの組み合わせを挙げることができる。

ＩＩ−ＶＩ族材料の代表的な組み合わせは、セレン化カドミウム（ＣｄＳｅ）、硫化カドミウム（ＣｄＳ）、テルル化カドミウム（ＣｄＴｅ）、酸化亜鉛 （ＺｎＯ）、セレン化亜鉛（ＺｎＳｅ）、硫化亜鉛（ＺｎＳ）、テルル化亜鉛（ＺｎＴｅ）、テルル化カドミウム亜鉛（ＣｄＺｎＴｅ、ＣＺＴ）、テルル化水銀カドミウム（ＨｇＣｄＴｅ）、テルル化亜鉛水銀（ＨｇＺｎＴｅ）、セレン化亜鉛水銀（ＨｇＺｎＳｅ）、及びこれらの組み合わせを挙げることができる。

ＩＩＩ−Ｖ族材料の代表的な組み合わせには、アンチモン化アルミニウム（ＡｌＳｂ）、ヒ化アルミニウム（ＡｌＡｓ）、窒化アルミニウム（ＡｌＮ）、リン化アルミニウム（ＡｌＰ）、窒化ホウ素（ＢＮ）、リン化ホウ素（ＢＰ）、ヒ化ホウ素（ＢＡｓ）、アンチモン化ガリウム（ＧａＳｂ）、ヒ化ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、ガリウムリン（ＧａＰ）、アンチモン化インジウム（ＩｎＳｂ）、ヒ化インジウム（ＩｎＡｓ）、窒化インジウム（ＩｎＮ）、リン化インジウム（ＩｎＰ）、ヒ化アルミニウムガリウム（ＡｌＧａＡｓ、ＡｌｘＧａ１−ｘＡｓ）、ヒ化インジウムガリウム（ＩｎＧａＡｓ、ＩｎｘＧａ１−ｘＡｓ）、リン化インジウムガリウム（ＩｎＧａＰ）、ヒ化アルミニウムインジウム（ＡｌＩｎＡｓ）、アンチモン化アルミニウムインジウム（ＡｌＩｎＳｂ）、窒化ヒ化ガリウム（ＧａＡｓＮ）、ヒ化リン化ガリウム（ＧａＡｓＰ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、リン化アルミニウムガリウム（ＡｌＧａＰ）、窒化インジウムガリウム（ＩｎＧａＮ）、ヒ化アンチモン化インジウム（ＩｎＡｓＳｂ）、アンチモン化インジウムガリウム（ＩｎＧａＳｂ）、リン化アルミニウムガリウムインジウム（ＡｌＧａＩｎＰ）、ヒ化リン化アルミニウムガリウム（ＡｌＧａＡｓＰ）、ヒ化リン化インジウムガリウム（ＩｎＧａＡｓＰ）、ヒ化リン化アルミニウムインジウム（ＡｌＩｎＡｓＰ）、窒化ヒ化アルミニウムガリウム（ＡｌＧａＡｓＮ）、窒化ヒ化インジウムガリウム（ＩｎＧａＡｓＮ）、窒化ヒ化インジウムアルミニウム（ＩｎＡｌＡｓＮ）、ヒ化アンチモン化窒化ガリウム（ＧａＡｓＳｂＮ）、窒化ヒ化アンチモン化ガリウムインジウム（ＧａＩｎＮＡｓＳｂ）、ヒ化アンチモン化リン化ガリウムインジウム（ＧａＩｎＡｓＳｂＰ）、及びこれらの組み合わせを挙げることができる。

半導体材料は、半導体デバイスの所望の特性又は機能を可能にする任意の厚さのものであってよく、したがって半導体材料の任意のそのような厚さは本発明の範囲内であると見なされる。非平滑化領域は、いくつかの態様において半導体材料がこれまで可能であるものよりも薄くなり得るように、デバイスの効率を上げることができる。厚さの減少は、そのようなデバイスを作製するために使用される半導体材料の量を低減する。一態様において、例えば半導体層などの半導体材料は、約５００ｎｍから約５０μｍまでの厚さを有する。他の態様において、半導体材料は、約５００μｍ以下の厚さを有する。更に他の態様において、半導体材料は、約１μｍから約１０μｍまでの厚さを有する。更に他の態様において、半導体材料は、約５μｍから約７５０μｍまでの厚さを有し得る。更なる態様において、半導体材料は、約５μｍから約１００μｍまでの厚さを有し得る。

追加として、半導体材料の様々な構成が想到され、半導体デバイス内に組み込むことができる任意のかかる材料構成は、本発明の範囲内であると考えられる。一態様において、例えば半導体材料は、単結晶材料を含み得る。別の態様において、半導体材料は多結晶材料を含み得る。更に他の態様において、半導体材料は微晶質材料を含み得る。半導体材料は非晶質材料を含み得るということも想到される。

記載されているように、半導体基板は、製造及び／又は使用中に半導体層及び関連構成要素を支持することができる任意の寸法、形状、及び材料であってもよい。半導体基板は、上記のような半導体材料を含む様々な材料、並びに非半導体材料から作製することができる。かかる材料の非限定例には、金属、高分子材料、セラミックス、ガラス等を挙げることができる。いくつかの態様において、半導体基板及び半導体層は、同一又は実質的に同一な熱膨張特性を有する。

更に、本発明の態様による半導体材料は、複数の層を含み得る。いくつかの態様において、層は大部分のキャリア極性において変化し得る（すなわちドナー又はアクセプター不純物）。ドナー又はアクセプター不純物は典型的に、成長プロセス、堆積プロセス、エピタキシャルプロセス、注入プロセス、レーザー照射プロセス、又は当業者に既知の他のプロセスのいずれかを通じてデバイス内に組み込まれたドーパント／不純物のタイプによって決定される。いくつかの態様において、かかる半導体材料はｎ型層、真性（ｉ型）層、及びｐ型層を含むことができ、したがって、接合及び／又は空乏領域を作るｐ−ｉ−ｎ半導体材料積層体を形成する。ｉ型層を欠く半導体材料もまた、本発明の開示によると想到される。他の態様において、半導体材料は複数の接合部を含み得る。更に、いくつかの態様において、ｎ（−−）、ｎ（−）、ｎ（＋）、ｎ（＋＋）、ｐ（−−）、ｐ（−）、ｐ（＋）、又はｐ（＋＋）型半導体層の変化したものが使用されてもよい。マイナス及びプラスのサインは、半導体材料のドーピングの相対的大きさの指標である。

記載されているように、非平滑化領域は様々な構造的配置において、半導体基板と半導体層との間に埋め込まれる。非平滑化物は、材料の所望される使用によって、様々な厚さのものであってもよい。一態様において、例えば非平滑化領域は、約５００ｎｍから約１００μｍまでの厚さを有する。他の態様において、非平滑化領域は、約５００ｎｍから約１５μｍまでの厚さを有する。更に他の態様において、非平滑化領域は、約５００ｎｍから約２μｍまでの厚さを有する。更なる態様において、非平滑化領域は、約５００ｎｍから約１μｍまでの厚さを有する。他の態様において、非平滑化領域は、約２００ｎｍから約２μｍまでの厚さを有する。

非平滑化領域は、電磁放射線を拡散し、電磁放射線を向け直し、及び／又は電磁放射線を吸収するように機能することができ、したがって、デバイスの量子効率を増加させる。非平滑化領域は、表面形状を含み、デバイスの効果的な吸収長を更に増加させることができる。表面形状の形及び構成の非限定例には、円錐、支柱、角錐、マイクロレンズ、量子ドット、反転形状、グレーチング、突出部、球体樣構造体等、及びこれらの組み合わせを含むものが挙げられる。追加として、表面形状はミクロン寸法、ナノ寸法、又はこれらの組み合わせであり得る。例えば、円錐、角錐、突出部等はこの範囲内の平均高さを有してもよい。一態様において、平均高さは、形状の底部から形状の遠位先端部までである。他の態様において、平均高さは、その上に形状が作られていた表面から、形状の遠位先端部までである。１つの具体的な態様において、形状（例えば円錐）は、約５０ｎｍから約２μｍまでの高さを有する場合がある。他の例として、量子ドット、マイクロレンズ等は、ミクロン寸法及び／又はナノ寸法の範囲内に平均直径を有する場合がある。

表面形状に加えて、又はこれの代わりに非平滑化領域は非平滑化層を含み得る。一態様において、例えば非平滑化領域は実質的にコンフォーマルな非平滑化層を含み得る。かかる非平滑化層は、約１ｎｍから約２０μｍまでの平均厚さを有し得る。非平滑化領域が表面形状を有するこれらの態様において、コンフォーマルな非平滑化層は、その上にコンフォーマルな非平滑化層が堆積される表面形状上の位置に対して、様々な厚さを有することができる。例えば、円錐の場合では、コンフォーマルな非平滑化層は、円錐の先端部に向かって、より薄くなり得る。そのようなコンフォーマルな層は、ＳｉＯ２、Ｓｉ３Ｎ４、アモルファスシリコン、ポリシリコン、金属若しくは金属（複数）等、及びこれらの組み合わせを含むものなどを含むが、これらに限定されない様々な材料を含み得る。コンフォーマルな非平滑化層はまた、同じ材料若しくは異なる材料の１つ以上の層であってもよく、並びに、表面形状の作製中又は別個のプロセス中に形成されてもよい。

本発明の態様による非平滑化領域は、感光性デバイスがデバイス内に、特により長い波長（すなわち赤外線）で、入射電磁放射線の複数の通過を受けることを可能にし得る。そのような内部反射は、有効吸収長を、半導体層の厚さよりも大きくなるように増加させる。吸収長におけるこの増加は、デバイスの量子効率を増加させ、信号対雑音比の改善につながる。

非平滑化領域を作製するために使用される材料は、デバイスの設計及び所望される特性によって変化し得る。このため、非平滑化領域の構築に使用することができる任意の材料は、本発明の範囲内であると見なされる。一態様において、例えば、非平滑化領域は、特定の材料の非平滑化部分、例えば半導体層又は半導体基板の一部分であってもよい。例えば、非平滑化層が半導体層と結合される場合、表面に面している半導体基板は、ウエハー接合などの貼り付けプロセスの前に非平滑化されてもよい。別の態様において、非平滑化領域は、半導体層又は半導体基板上に堆積される材料から形成されてもよく、あるいは非平滑化層自体が堆積されてもよい。かかる材料には、半導体材料、誘電体材料、又はこれらの組み合わせ等を挙げることができる。１つの具体的な例において、堆積材料は、ケイ素材料を含み得る。他の具体的な例では、堆積材料はポリシリコンであってもよい。更に他の態様において、堆積材料は誘電体材料であってもよい。

非平滑化プロセスは、処理される基板全体又は基板の一部のみを非平滑化させてもよい。一態様において、例えば、半導体層などの基板は非平滑化されて、表面全体にわたって適切な技術によってパターン形成されて、非平滑化領域を形成してもよい。別の態様において、半導体層などの基板は非平滑化され、選択的エッチング技術、例えばマスク、フォトリソグラフィ、及びエッチング若しくはレーザープロセスを使用することによって、表面の一部分のみにわたってパターン形成されて、具体的な構造体若しくはパターンを画定してもよい。

表面形状に加えて、非平滑化領域は、電磁放射線を集束する、ないしは別の方法でこれを方向付ける表面モルホロジーを有してもよい。例えば、一態様において、非平滑化領域は、電磁放射線を半導体層内へと方向付けるように動作可能な表面モルホロジーを有する。様々な表面モルホロジーの非限定例には、傾斜、角錐、反転した角錐、球状、正方形、矩形、略放物線状、非対称、対称など、及びこれらの組み合わせが挙げられる。

表面形状、並びに表面モルホロジーを含む非平滑化領域は、プラズマエッチング、反応性イオンエッチング、多孔質シリコンエッチング、レーザー化学エッチング（例えば、異方性エッチング、等方性エッチング）、ナノインプリンティング、材料堆積、選択的エピタキシャル成長等を含む様々な技術によって形成することができる。

非平滑化領域を作る１つの効果的な方法は、レーザー処理を通じてである。そのようなレーザー処理は、基板の別個のターゲット領域、並びに表面全体も非平滑化されるのを可能にする。非平滑化領域を形成するためのレーザー処理の様々な技術が想到され、かかる領域を形成することができる任意の技法は、本発明の範囲内であると見なされるべきである。レーザー処置又は処理はとりわけ、高められた吸収特性、及びしたがって強化された電磁放射線の集束及び検出を可能にすることができる。

一態様において、例えば、非平滑化される基板のターゲット領域は、レーザー照射によって照射され、非平滑化領域を形成することができる。そのような処理の例は、米国特許第７，０５７，２５６号、同第７，３５４，７９２号、及び同第７，４４２，６２９号に更に詳細に記載されており、それらの全体は本明細書に援用するものである。簡潔に、基板材料の表面は、レーザー照射で照射され、非平滑化又は表面改質された領域を形成する。かかるレーザー処理は、ドーパント用いて、又はこれを用いずに生じてもよい。ドーパントが使用されるこれらの態様において、レーザーは、ドーパントキャリアを通って基材表面上に通過することができる。この方法では、ドーパントキャリアからのドーパントは、基板材料のターゲット領域内に組み込まれる。基板材料内に組み込まれる、かかる領域は、本発明の態様に従って様々な利点を有することができる。例えば、非平滑化領域は典型的に、表面積を増加させ、かつ放射線吸収の確率を増加させる非平滑化表面を有する。一態様において、かかる非平滑化領域は、レーザーによる非平滑化によって作られたミクロン寸法及び／又はナノ寸法の表面形状を含む、実質的に非平滑化表面である。別の態様において、基板材料の表面を照射することは、照射がドーパントを基板内に組み込むように、ドーパンにレーザー照射を暴露させることを含む。様々なドーパント材料が当該分野において既知であり、より詳細に本明細書に説明される。

したがって、ターゲット領域における基板の表面は、このように化学的及び／又は構造的にレーザー処理によって変更され、これは、いくつかの態様において、表面上の構造体又はパターン形成された領域として現れている表面形状の形成となり、ドーパントが使用される場合には、基板材料内へのそのようなドーパントの組み込みとなる。いくつかの態様において、形状又は構造体は寸法において、およそ５０ｎｍから２０μｍであってもよく、電磁放射線の吸収を支援することができる。換言すれば、非平滑化表面は、吸収される入射光の可能性を増加させることができる。

材料を表面改質するのに使用されるレーザー照射のタイプは、材料及び意図された改質によって変化し得る。当該技術分野において既知である任意のレーザー照射は、本発明のデバイス及び方法と共に使用されてもよい。しかしながら、表面改質プロセス及び／又は、得られる生成物に影響を与え得る多くのレーザー特徴（レーザー照射の波長、パルス幅、パルスのフルエンス、パルス周波数、偏光、半導体材料に対するレーザー伝播方向等を含むがこれらに限定されない）が存在する。一態様において、レーザーは、材料のパルス状のレーザー照射を供給するように構成されてもよい。短パルスレーザーは、フェムト秒、ピコ秒、及び／又はナノ秒のパルス持続時間を作ることができるものである。レーザーパルスは、約１０ｎｍから約８μｍまで、より具体的には約２００ｎｍから約１２００ｎｍまでの範囲に中心波長を有し得る。レーザー光のパルス幅は、約何十フェムト秒から約何百ナノ秒までの範囲であり得る。一態様において、レーザーパルス幅は、約５０フェムト秒から約５０ピコ秒の範囲であり得る。別の態様において、レーザーパルス幅は、約５０ピコ秒から１００ナノ秒までの範囲であり得る。別の態様において、レーザーパルス幅は、約５０から５００フェムト秒の範囲である。

ターゲット領域を照射するレーザーパルスの数は、約１から約２０００までの範囲であり得る。一態様において、ターゲット領域を照射するレーザーパルスの数は、約２から約１０００までであってもよい。更に、パルスの繰り返し率又は周波数は、約１０Ｈｚから約１０μＨｚまでの範囲、又は約１ｋＨｚから約１ＭＨｚまでの範囲、又は約１０Ｈｚから約１ｋＨｚまでの範囲にあるように選択されてもよい。更に、各レーザーパルスのフルエンスは、約１ｋＪ／ｍ２から約２０ｋＪ／ｍ２までの範囲、又は約３ｋＪ／ｍ２から約８ｋＪ／ｍ２までの範囲であってもよい。

半導体層におけるドーピングされた領域の形成、及び非平滑化領域のドーピングの両方に想到され、材料を変性するためのかかるプロセスで使用できる任意のドーパントは、本発明の範囲内であると見なされる。採用される特定のドーパントは、ドーピングされる材料、並びに得られる材料の目的用途によって変化し得る。

ドーパントは、電荷を供与するか、又は電荷を受け取るドーパント種のいずれかであり得る。より具体的には、電荷供与、すなわち正孔供与種は、その上に配置される基板と比較して、領域を、より正極又は負極にすることができる。一態様において、例えばドーピングされた領域は、ｐドープであってもよい。別の態様において、ドーピングされた領域はｎドープであってもよい。

一態様において、ドーパント材料の非限定例には、Ｓ、Ｆ、Ｂ、Ｐ、Ｎ、Ａｓ、Ｓｅ、Ｔｅ、Ｇｅ、Ａｒ、Ｇａ、Ｉｎ、Ｓｂ、及びこれらの組み合わせを挙げることができる。ドーパント材料の範囲は、ドーパント材料自体だけではなく、そのようなドーパントを供給する形態にある材料（すなわちドーパントキャリア）も含むべきであるということに注意されたい。例えば、Ｓドーパント材料は、Ｓだけではなく、ターゲット領域内にＳをドーピングするのに使用することができる任意の材料、例えばＨ２Ｓ、ＳＦ６、ＳＯ２、及びこれらの組み合わせを含むものなども挙げられる。１つの特定の態様において、ドーパントはＳであってもよい。イオウは、約５×１０１４から約３×１０２０イオン／ｃｍ２の投与量レベルで存在してもよい。フッ素含有化合物の非限定例には、ＣｌＦ３、ＰＦ５、Ｆ２ ＳＦ６、ＢＦ３、ＧｅＦ４、ＷＦ６、ＳｉＦ４、ＨＦ、ＣＦ４、ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆ、Ｃ２Ｆ６、Ｃ２ＨＦ５、Ｃ３Ｆ８、Ｃ４Ｆ８、ＮＦ３等、及びこれらの組み合わせを含むもの等を挙げることができる。ホウ素含有化合物の非限定例には、Ｂ（ＣＨ３）３、ＢＦ３、ＢＣｌ３、ＢＮ、Ｃ２Ｂ１０Ｈ１２、ボロシリカ（borosilica）、Ｂ２Ｈ６等、及びこれらの組み合わせを含むものを挙げることができる。リン含有化合物の非限定例には、ＰＦ５、ＰＨ３、ＰＯＣｌ３、Ｐ２Ｏ５等、及びこれらの組み合わせを含むものを挙げることができる。塩素含有の非限定例には、Ｃｌ２、ＳｉＨ２Ｃｌ２、ＨＣｌ、ＳｉＣｌ４等、及びこれらの組み合わせを含むものを挙げることができる。ドーパントはまた、ヒ素含有化合物、例えばＡｓＨ３等、並びにアンチモン含有化合物を含んでもよい。更に、ドーパント材料は、ドーパント群にわたる混合物又は組み合わせ、すなわち塩素含有化合物と混合したイオウ含有化合物を含んでもよい。一態様において、ドーパント材料は、空気よりも大きい密度を有し得る。１つの具体的な態様において、ドーパント材料はＳｅ、Ｈ２Ｓ、ＳＦ６、又はこれらの混合物を含んでもよい。更に他の具体的な態様において、ドーパントはＳＦ６であってもよく、並びに約５．０×１０−８ｍｏｌ／ｃｍ３から約５．０×１０−４ｍｏｌ／ｃｍ３まで所定の濃度範囲を有してもよい。１つの非限定例として、ＳＦ６ガスは、材料に対して著しい悪影響をもたらさずに、レーザー処理を介して、基板内にイオウを取り込むための良好なキャリアである。更に、ドーパントはまた、水、アルコール、又は酸若しくは塩基性溶液などの溶液に溶存するｎ型若しくはｐ型ドーパント材料の液体であってもよい。ドーパントはまた、粉末として、又はウエハー上で乾燥した懸濁液として適用される固形材料であってもよい。

一態様において、非平滑化領域はドーパントでドーピングされて、裏面電界（ＥＢＳＦ）を形成することができる。ＥＢＳＦは、少数キャリアの移動が、非平滑化領域に到達するのを遅らせ、したがってこのようなキャリアを、境界面付近の電位再結合から離して維持する。同様に、暗電流発生もまた、暗電流キャリア発生メカニズムが抑制されるように、バンド構造最適化を通じて、特定のバンドエネルギー状態において、境界面の発生状態を遮ることによって最小化することができる。バンド構造最適化は、様々な方法を使用することによって達成することができる。非平滑化領域付近、又は非平滑化領域内の電場を形成する任意の方法が使用できるということに注意されたい。そのような方法の非限定例には、フェルミレベルのエネルギーを切り替えること、少数キャリアバンドを曲げること、異なるバンギャップを有する材料を挿入すること、及びこれらの組み合わせを含むものなどを挙げることができる。

一態様において、例えばバンド構造最適化は、境界面ドーピング濃度を修正することによって実現することができる。例えば、ｐ型レーザー非平滑化領域に関して、レーザーで変性された境界面と部分的に重複する、より濃密にｐドープされた層が使用されてもよい。伝導バンドはしたがって、よりｐドープされた層の方へ、したがってレーザーで変性された境界面の方へ達するとき、より高いエネルギーの方へ曲がる。１つの具体的な態様は、ｐ−エピ基板においてレーザーで変性された境界層と部分的に重複する、多量にドーピングされたｐ＋＋層であり、ここではｐ＋＋層及び変性された境界層は両方とも、エピタキシャルデバイス層の底部と、キャリアウエハー層の頂部との間に位置する。

このため、一態様では、ＥＢＳＦは、レーザードーピング、イオン注入、拡散ドーピング、ｉｎ ｓｉｔｕドーピング等、これらの組み合わせを含み、これに限定することのない技術によってドーピングされている。他の態様において、非平滑化領域又はＥＢＳＦは、半導体層よりも高いドーパント濃度を有する。更に他の態様において、ドーパントは、半導体層と同じ極性を有する。ＥＢＳＦを生成する際に使用するための様々なドーパントが想到される。非限定的な例には、ホウ素、インジウム、ガリウム、ヒ素、アンチモン、リン等、これらの組み合わせなどを挙げることができる。また、ＥＢＳＦは半導体層、誘電体層、又は半導体基板で作製できるということに注意されたい。一態様において、例えば半導体層又は半導体基板は、ドーパントでドーピングされ、裏面電界を形成し、ここではＥＢＳＦは、非平滑化領域とは別個である。

別の態様において、バンド構造最適化は、変性された半導体境界面に沿ってヘテロ接合を形成することによって実現することができる。例えば、アモルファスシリコンの層は、非平滑化領域境界面上に堆積されてもよく、このように少数キャリアバンドを所望のエネルギー方向に向かって曲げるヘテロ接合を形成する。

誘電体層は、様々な材料から作製することができ、そのような材料は、デバイス設計、及び所望される特性によって変化し得る。そのような層の１つの使用は、半導体基板への半導体層の結合を含む。場合によっては、ウエハー接合は結合技術として使用されてもよい。誘電体層はしたがって、説明されてきたように、これらの材料を一緒に貼り付けることを促進することができる。誘電体層は、接合の前に半導体層、半導体基板、又は半導体層及び半導体基板の両方と結合させることができる。両方の材料と結合した誘電体層を有するこれらの態様において、誘電体層は一緒に直接接合されてもよく、又はいくつかの態様において、介在する非平滑化領域と共に接合されてもよい。更に、いくつかの態様において、非平滑化領域は、１つ以上の誘電体層上に形成されてもよい。いくつかの態様において、誘電体層は、例えばポリシリコンなどの半導体材料に接合されてもよい。他の態様において、半導体層及び半導体基板は、誘電体層を介在することなく、一緒に接合されてもよい。

誘電体層層の材料の非限定的な例には、酸化物、窒化物、酸窒化物、及びこれらの組み合わせを含むもの等を挙げることができる。１つの具体的な態様において、誘電体層は酸化物を含む。別の態様において、誘電体層は埋め込まれた酸化物を含む。更に、誘電体層は様々な厚さであってもよい。一態様において、例えば、誘電体層は約１００ｎｍ〜約４マイクロメートルの厚さを有する。別の態様において、誘電体層は約５００ｎｍから約２マイクロメートルの厚さを有する。更に別の態様において、誘電体層は約５００ｎｍから約１０００マイクロメートルの厚さを有する。

本発明の態様によるデバイスは追加として１つ以上の反射領域を含み得る。一態様において、図３に示されるように、感光性半導体デバイス３０は、半導体基板３２、及び半導体基板に結合された半導体層３４を含み得る。デバイスはまた、半導体基板と半導体層との間に配置又は結合された、少なくとも１つの非平滑化領域３６、及び半導体基板と半導体層との間に結合された少なくとも１つの誘電体層３８を含む。反射領域３９は、半導体基板に結合され、電磁放射線と相互に作用するように配置される。反射領域は、示されるように、誘電体層によって非平滑化領域から分離されてもよく、又は反射領域は、誘電体層を介在することなく、非平滑化領域と直接結合されてもよい。反射領域は、半導体基板と次に隣接する層との間の全体の境界面にわたって、又は境界面の一部分にのみわたって堆積されてもよい。いくつかの態様において、反射領域は、非平滑化領域と比較して、デバイスのより広範な面積にわたって堆積されてもよい。反射領域は、非平滑化領域を通過して、半導体層に向かって非平滑化領域に戻る電磁放射線を反射するように配置されてもよい。換言すれば、電磁放射線が半導体層を通過すると、吸収されていない部分は非平滑化領域と接触する。非平滑化領域と接触する部分のうち、より小さな部分は非平滑化領域を通過して反射領域にぶつかり、非平滑化領域を反射して半導体層の方へ戻る場合がある。

様々な反射性材料は、反射領域を構築するのに使用されてもよく、感光性デバイス内へ組み込むことができる任意のかかる材料は、本発明の範囲内であると見なされる。かかる材料の非限定例には、ブラッグ反射器、金属反射器、誘電体材料上の金属反射器、透明な導電性酸化物、例えば酸化亜鉛、酸化インジウム又は酸化スズ、及びこれらの組み合わせを含むもの等が挙げられる。金属反射体の材料の非限定例には、銀、アルミニウム、金、白金、反射性金属窒化物、反射性金属酸化物、及びこれらの組み合わせを含むもの等を挙げることができる。一態様において、誘電体材料は、非平滑化領域に面する側に沿った反射領域に結合されてもよい。１つの具体的な態様において、導電性材料は酸化物層を含み、反射領域は金属層を含んでもよい。酸化物上の金属層の表面は、裏面からの入射電磁放射線に対して、鏡様の反射体として作用する。

更に、粗面化された酸化物上の金属の非平滑化表面は、入射電磁放射線に対して拡散性分散サイトとして、並びに鏡樣反射体としても機能することができる。他の態様は、非平滑化に関して多孔質材料を使用することができる。多孔質ポリシリコンは、例えば酸化されてもよく、又は酸化物を堆積することができ、金属反射体などの反射領域は、それと共に結合され、分散かつ反射表面を供給することができる。別の態様において、アルミニウムは、陽極酸化に供されて多孔質酸化アルミニウム、高い誘電定数の絶縁体を供給する。誘電体は、アルミニウム又は他の金属でコーティングされて、分散かつ反射表面を供給することができる。

１つの具体的な態様において、反射領域は、透明な導電性酸化物、酸化物、及び金属層を含むことができる。透明な酸化物は非平滑化されてもよく、その上に金属反射体が堆積される。粗面化された透明な導電性酸化物上の金属の非平滑化表面は、入射電磁放射線に対して拡散性分散サイトとして機能することができる。

他の具体的な態様において、ブラッグ反射器は、反射性領域として使用されてもよい。ブラッグ反射器は、変動する屈折率を備える交互の材料の複数層から形成されるか、又は誘電体導波路のいくつかの特性（例えば高さ）の周期的な変化によって形成される構造体であり、導波路における有効屈折率の周期的な変動を生じる。各層の境界は、光波の部分的な反射を生じさせる。その波長が、層の光学厚さの４倍に近い波に関して、多くの反射は、強め合う干渉と結合し、層は高品質の反射体として機能する。したがって、構造体における複数の境界面から反射され、伝播した光のコヒーレントな重ね合わせは、所望の反射、透過性、及び吸収性挙動をもたらすように干渉する。一態様において、ブラッグ反射器層は、二酸化ケイ素及びシリコンの交互層であってもよい。ケイ素及び二酸化ケイ素との間の高屈折率差、及びこれらの層の厚さのために、この構造体はバルクシリコンが有意に吸収する領域でさえ、かなり低い損失である場合がある。更に、大きな屈折率差のために、全体層の光学厚さは、より薄くなり得、より広いバンドの挙動、及びより少ない製造工程となる。

更なる分散は、入射電磁放射線を受容するデバイスの側面上の分散層に向けて、非平滑化物を配置することによってもたらすことができる。これらの前方分散層は、非平滑化酸化物又は反射体を有さないポリシリコンであり得るがこれらに限定されない。

他の態様において、図４に示されるように、感光性半導体デバイス４０はまた、複数の誘電体層３８の間に配置されたポリシリコン層４２を含んでもよい。前述の図から再び使用されている図４の全ての参照番号は、更なる説明が提供されていようとなかろうと、同じ若しくは同様な材料及び／又は構造体を示す。ポリシリコン層の追加は、いくつかの場合では製造において様々な改善をもたらすことができる。例えば、非平滑化領域の粗い表面は、接合にとって課題となる場合がある。薄い誘電体層、続いて厚いポリシリコン層を堆積することによって、研磨することができる表面を作ることが可能である。したがって、ポリシリコン層は、平滑で、かつ得られる表面が、反対側の材料上の誘電体層（例えば、ポリシリコンが半導体層構造体上に堆積される場合は、半導体基板）に接合されてもよい。かかるプロセスは、１つの誘電体層のみと共に、又はいずれの誘電体層も存在せずに実施することができるということが想到される。別の態様において、ポリシリコン層は、ドーパントを用いてドーピングされてもよい。更に他の態様において、ポリシリコン層は、モノシリコン層であってもよい。１つの具体的な態様において、ポリシリコン層は、モノシリコン層であり、半導体層は裏面からエッチングされて非平滑化領域を形成するエピタキシャル層である。

別の態様において、図５に示されるように、高められた光検出能力を有するフォトダイオード５０が呈される。フォトダイオードは、半導体層３４上に形成されたコンタクト５２及びフォトダイオード接合部５４を含む。別の態様において、図６に示されるように、改善された光検出能力を有するＣＭＯＳ画像センサーが呈される。ＣＭＯＳ画像センサーは、半導体層３４上に形成されたフォトダイオード接合部６４及び回路６２を含む。前述の図から再び使用されている図５及び６の全ての参照番号は、更なる説明が提供されていようとなかろうと、同じ若しくは同様な材料及び／又は構造体を示す。この方法で、非平滑化領域３６は、フローの開始において、より低いコスト及びより低い技術的リスクの手法で、製造プロセスに組み込むことができる。非平滑化領域は、フローにおける早い段階で半導体材料内に埋め込まれるため、非平滑化領域は、デバイスの更なる製造時における汚染から保護することができる。更に、非平滑化領域の具体的な構造など、潜在的に特許で守られる詳細は、製造の後の段階時に見えないようにすることができる。この方法は、半導体基板を取り除く段階を更に含むことができる。いったん半導体デバイスが形成されると、半導体基板は場合によってはもはや必要とされない場合があるということが理解される。このように、半導体デバイスは、具体的な用途に関して必要であるとして、様々な基材上に実装されてもよい。

一態様において、分離形状は、デバイスの様々な部分を互いから分離するために使用されてもよい。例えば、１つの態様において、半導体デバイスは、光検出器のアレイ内の各光検出器を互いから分離するように機能する、少なくとも半導体層における複数の分離形状を含むことができる。分離形状は、各光検出器を電気的、光学的、又は電気的及び光学的の両方で分離する。分離形状はしたがって、検出器間の光学的及び電気的クロストークを減少させることによって、アレイ全体の均一性を維持することができる。図７は、光検出器７２のアレイを有する半導体デバイス７０を示す。前述の図から再び使用されている図７の全ての参照番号は、更なる説明が提供されていようとなかろうと、同じ若しくは同様な材料、及び／又は構造体を示す。光検出器は、この場合では半導体層３４及び非平滑化領域３６を通じて延びる複数の分離形状によって分離される。一態様において、分離形状は、半導体層を通じて延びるが、非平滑化領域を通じて延びない。別の態様において、分離形状は、非平滑化領域を超えて誘電体層内へ、又は更には半導体基板内へ延びる。いくつかの態様において、他の構造体、例えばポリシリコン層及び反射領域は分離形状を含むことができる。したがって、分離形状は、デバイスの所望の構成によって深い場合があり、又は浅い場合がある。

分離形状は、誘電体材料、反射材料、導電性材料、光拡散形状、空洞、及びこれらの組み合わせを含むものを含むが、これに限定されない様々な材料から作製することができる。分離形状のエッチング又は空洞を充填するために使用される導電性材料は、電気的絶縁を維持するために不活性化されてもよい。他の隊様において、導電性材料はビアとして使用されてもよい。分離は、回路、検出器デバイス、又イメージングアレイの製造前に、基板レベルで製造することができる。一態様において空洞が作られ、空洞として残されるか、又は分離形状を形成するためにかかる材料で充填されるかのいずれかである。例えば、層の表面はフォトリソグラフィでパターン形成され、並びに所望の深さまで垂直にエッチングされてもよい（例えば、半導体層のデバイス表面から誘電体層まで）。誘電体材料は次いで、絶縁体又は他の材料で充填されるまで、エッチング内において表面上に適合して堆積されてもよい。半導体層のデバイス表面上に残るいずれかの誘電体材料は、化学エッチング及び／又は機械的研磨によって除去することができる。説明されてきたように、分離形状は半導体構造体を完全に二等分する必要はなく、一部分のみが分離されてもよい。これはディープトレンチ分離に対立するものとしてシャロートレンチ分離として既知である。

更に、分離形状の領域は、入射電磁放射線を、それが吸収されるまで反射するように構成することができ、これによってデバイスの有効吸収長を増加させる。他の態様では、分離形状の側部がドーピングされてもよい。いくつかの態様において、ドーピングされた分離形状は、記載してきた裏面電界と同様の表面電界を形成することができる。分離形状は、半導体基板を半導体層に結合する前又は後に形成されてもよい。更に、分離形状は、形状の深さ及び範囲によって、半導体層のいずれかの側部から、又は半導体基板のいずれかの側部から形成されてもよい。

いくつかの態様において、非平滑化領域は、不連続パターンで配置されてもよい。図８に示されるように、例えば半導体デバイス８０は、不連続な非平滑化領域８２を有し得る。前述の図から再び使用されている図８の全ての参照番号は、更なる説明が提供されていようとなかろうと、同じ若しくは同様な材料及び／又は構造体を示す。かかる不連続パターンは、デバイスにおける他の所の構造体、例えばデバイス表面（図示せず）上の光検出器のアレイの空間パターンなどに一致し得る。

他の態様において、１つ以上のキャビティは、半導体デバイス内に配置され、非平滑化領域若しくは領域（複数）と結合されてもよい。図９に示されるように、例えば、半導体デバイス９０は、非平滑化領域３６と結合されたキャビティ領域９２を含み得る。キャビティ領域は、非平滑化領域の機能性を高めることができ、並びに、反射領域に光学的に結合されたときに（反射領域が誘電体層３８の側部付近上にあっても、又は誘電体層の向こう側にあっても）特に有効であり得る。図１０は、非平滑化領域８２の不連続パターンに一致する不連続パターンに配置された複数のキャビティ領域1０２を有する半導体デバイス１００を示す。図９及び１０に示されるキャビティ領域は、ウエハー接合前又はウエハー接合に続いて形成されてもよい。キャビティ領域は、ウエハー接合に続いて形成され、半導体基板３２を通じたエッチングが要求される場合があり、それに続いてエッチキャビティは部分的に充填されてもよい。更に、キャビティ領域は、非平滑化領域の形成前又は後に形成されてもよい。キャビティ領域が、非平滑化領域の形成後に形成される態様において、介在材料は、非平滑化領域に達成するまでエッチングされる。これらの態様において、キャビティ領域が非平滑化領域の形成前に形成されることによって、エッチは半導体層３４内に形成され、非平滑化領域は、エッチキャビティを通じてその上に形成されてもよい。この方式における非平滑化領域の形成は、ウエハー接合の前に、又はウエハー接合の後に、半導体基材を通じたエッチングにより達成することができる。前述の図から再び使用されている図９及び１０の全ての参照番号は、更なる説明が提供されていようとなかろうと、同じ若しくは類似の材料、及び／又は構造体を示す。

本発明は更に様々な方法を呈する。一態様において、例えば図１４に示されるように、半導体デバイスの作製方法は、半導体層の表面の少なくとも一部分を非平滑化して、非平滑化領域１４２を形成することと、非平滑化領域が半導体層と第１誘電体層１４４との間に配置されるように、第１誘電体層を半導体層上に堆積することと、第１誘電体層を、半導体基板１４６上に配置された第２誘電体層にウエハー接合することと、を含み得る。他の態様では、非平滑化領域は半導体層及び半導体基板により、更なる製造プロセス中の汚染から保護される。

一態様において、半導体デバイスの作製方法は、半導体層の表面の少なくとも一部分をレーザーで非平滑化して、非平滑化領域を形成することと、第１誘電体層を、非平滑化領域が半導体層と第１誘電体層との間に配置されるように、半導体層上に堆積することと、第１誘電体層を、半導体基板上に配置された第２誘電体層にウエハー接合することと、を含み得る。

更に他の態様において、半導体デバイスの作製方法は、半導体層の表面の少なくとも一部分をウェットエッチングで非平滑化して、非平滑化領域を形成することと、非平滑化領域が半導体層と第１誘電体層との間に配置されるように、第１誘電体層を半導体層上に堆積することと、第１誘電体層を、半導体基板上に堆積された第２誘電体層にウエハー接合することと、を含み得る。

１つの具体的な態様において、図１１Ａ〜Ｃは、半導体デバイスの製造の１つの方法を示す。図１１Ａに示すように、半導体材料１１４は、非平滑化領域１１２を作るために非平滑化されてもよく、誘電体層１１５はこの非平滑化領域上に堆積されてもよい。一態様において、非平滑化領域は半導体材料をレーザー処理することによって形成することができる。他の態様において、非平滑化領域は半導体材料をウェットエッチングすることによって形成されてもよい。誘電体層は、ＣＭＰ処理などのプロセスを用いて平滑になるまで研磨されてもよい。得られる構造体は次いで、図１１Ｂにおいて１８０°回転され、誘電体層の研磨面が半導体基板に接合した状態で、半導体基板１１６にウエハー接合され得る。誘電体層は、半導体基板に、又は半導体基板（図示せず）上に形成された第２誘電体層に直接、接合されてもよい。接合の後、半導体材料は特定の厚さまで研磨されてもよい。他の態様では、エピタキシャル成長させた半導体層１１８は、半導体材料の研磨面上で成長されて、図１１Ｃに示されるような低欠陥デバイス領域を生成し得る。

他の態様において、図１２Ａ〜Ｃは、半導体デバイスの製造の他の方法を示す。図１２Ａに示すように、半導体材料１２４は、非平滑化領域１２２を作るために非平滑化されてもよく、誘電体層１２５はこの非平滑化領域上に堆積されてもよい。一態様において、半導体材料はエピタキシャル成長させた半導体材料であってもよい。誘電体層は次いで研磨することができ、ポリシリコン層１２６は、図１２Ｂに示されるようにその上に堆積することができる。別の態様において、ポリシリコン層は、介在する誘電体層（図示せず）を有さずに、非平滑化領域上に直接形成されてもよい。ポリシリコン層は次いで研磨され、図１２Ｃに１８０°回転されているのが示されているように、半導体基板１２６にウエハー接合することができる。ポリシリコン層は、半導体基板に、又は半導体基板上に形成された第２誘電体層１２９に直接接合されてもよい。接合の後、半導体材料は特定の厚さまで研磨されてもよい。

他の態様において、図１３Ａ〜１３Ｄは、半導体デバイスの製造の他の方法を示す。図１３Ａに示されるように、半導体層１３４は、一時的な半導体支持部１３９上にエピタキシャル成長されてもよい。エピタキシャル成長させた半導体層は、非平滑化領域１３２を作るために非平滑化され、誘電体層１３５は図１３Ｂに示すように、非平滑化領域上に堆積される。研磨に続いて、誘電体層は、図１３Ｃに１８０°回転されて示されるように、半導体基板１３６にウエハー接合される。誘電体層は、半導体基板に、又は半導体基板（図示せず）上に形成された第２誘電体層に直接、接合されてもよい。一時的な半導体支持部は次いで、エピタキシャル成長させた半導体層から取り除かれてもよい。これは、ウエハー分割、ＣＭＰプロセス等の任意の既知のプロセスによって達成されてよい。露出されたエピタキシャル半導体層は、更に研磨されて、薄くされて、更なるデバイスの堆積のために所望の表面を作ることができる。この方法において、エピタキシャル層を成長させるために使用した半導体材料を除去することができ、少ない結晶欠陥及び転位を備える、より品質の高い表面を残す。

無論、上記の配列は、本発明の原理の用途の例示にすぎないということが理解されるべきである。様々な修正及び代替の構成は、本発明の趣旨及び範囲から逸脱することなく、当業者によって考案される場合があり、添付の請求項はかかる修正及び構成を網羅することを意図している。したがって、本発明は、本発明の最も実用的な実施形態であると見なされるものに関して具体的かつ詳細に上記に記載されているが、寸法、材料、形状、形式、機能、及び操作の方法、組み立て、及び使用におけるバリエーションを含むがこれに限定されない多数の修正が、本明細書に説明される趣旨及び概念から逸脱することなく作成することができる。

Claims (38)

1. 半導体デバイスであって、
   半導体基板、
   前記半導体基板に結合され、前記半導体基板の反対側のデバイス表面を有する半導体層、及び
   前記半導体基板と前記半導体層との間に結合された少なくとも１つの非平滑化領域、を含む、半導体デバイス。
2. 前記半導体基板と前記半導体層との間に結合された少なくとも１つの誘電体層を更に含む、請求項１に記載のデバイス。
3. 前記半導体層がエピタキシャル成長させた半導体層である、請求項２に記載のデバイス。
4. 前記半導体層がシリコン層である、請求項２に記載のデバイス。
5. 前記非平滑化領域と前記半導体層との間に配置された第２半導体層を更に含む、請求項２に記載のデバイス。
6. 前記誘電体層が前記半導体基板と前記非平滑化領域との間に結合され、前記非平滑化領域が、前記誘電体層と前記半導体層との間に配置される、請求項２に記載のデバイス。
7. 前記半導体基板と前記非平滑化領域との間に配置された反射領域を更に含む、請求項６に記載のデバイス。
8. 前記非平滑化領域が、前記半導体層に直接結合される、請求項６に記載のデバイス。
9. 前記非平滑化領域と前記半導体層との間に配置された第２半導体層を更に含む、請求項６に記載のデバイス。
10. 前記非平滑化領域と前記誘電体層との間に配置された少なくとも１つのキャビティ領域を更に含む、請求項６に記載のデバイス。
11. 前記誘電体層に直接結合されたポリシリコン層を更に含む、請求項２に記載のデバイス。
12. 前記ポリシリコン層が、複数の誘電体層の間に配置される、請求項１１に記載のデバイス。
13. 前記非平滑化領域が、前記半導体基板と前記誘電体層との間に配置され、前記誘電体層が前記非平滑化領域と前記半導体層との間に配置される、請求項２に記載のデバイス。
14. 前記非平滑化領域が、裏面電界を形成するためにドーパントでドーピングされる、請求項２に記載のデバイス。
15. 前記裏面電界が、レーザードーピング、イオン注入、拡散ドーピング、ｉｎ ｓｉｔｕドーピング、及びこれらの組み合わせからなる群から選択される技術によってドーピングされている、請求項１４に記載のデバイス。
16. 前記非平滑化領域が、前記半導体層よりも高いドーパント濃度を有する、請求項１５に記載のデバイス。
17. 前記ドーパントが、前記半導体層と同じ極性を有する、請求項１５に記載のデバイス。
18. 前記ドーパントが、ホウ素、インジウム、ガリウム、ヒ素、アンチモン、リン、及びこれらの組み合わせからなる群から選択される、請求項１５に記載のデバイス。
19. 前記半導体層が、裏面電界を形成するためにドーパントでドーピングされ、前記裏面電界が前記非平滑化領域とは別個である、請求項２に記載のデバイス。
20. 前記デバイス表面上に配置された少なくとも１つの、フォトダイオードの光学的活性領域を更に含む、請求項２に記載のデバイス。
21. 前記フォトダイオードの光学的活性領域がドーピングされた領域を含む、請求項２に記載のデバイス。
22. 前記デバイスが、少なくとも１つの光検出器を形成する、請求項２に記載のデバイス。
23. 前記少なくとも１つの光検出器が、アレイに配置される、請求項２２に記載のデバイス。
24. 前記非平滑化領域が、前記検出器のアレイに空間的に一致する不連続パターンに配置される、請求項２３に記載のデバイス。
25. 少なくとも前記半導体層で複数の分離形状を更に含み、前記光検出器のアレイにおいて各光検出器を分離し、前記分離形状は各光検出器を電気的、光学的、又は電気的及び光学的の両方で分離する、請求項２３に記載のデバイス。
26. 前記少なくとも１つの光検出器と結合されている少なくとも１つの光学レンズを更に含む、請求項２３に記載のデバイス。
27. 前記少なくとも１つの光検出器と結合されている少なくとも１つのカラーフィルタを更に含む、請求項２３に記載のデバイス。
28. 半導体デバイスの作製方法であって、
    半導体層の表面の少なくとも一部分を非平滑化して、非平滑化領域を形成することと、
    前記非平滑化領域が前記半導体層と第１誘電体層との間に配置されるように、前記第１誘電体層を前記半導体層上に堆積することと、
    前記第１誘電体層を、半導体基板上に配置された第２誘電体層にウエハー接合することと、を含む、作製方法。
29. 前記半導体層がエピタキシャル成長させた半導体層である、請求項２８に記載の方法。
30. 前記半導体層の表面の少なくとも一部分を非平滑化して、非平滑化領域を形成することが、
    成長基板上にエピタキシャル成長させた半導体層を形成することと、
    前記エピタキシャル成長させた半導体層の表面の少なくとも一部分を非平滑化して、非平滑化領域を形成することと、を更に含む、請求項２９に記載の方法。
31. 前記成長基板を取り除いて前記エピタキシャル成長させた半導体層を露出させることを更に含む、請求項３０に記載の方法。
32. 前記非平滑化領域の反対側上の前記半導体層上に、エピタキシャル成長させた半導体層を形成することを更に含む、請求項２８に記載の方法。
33. 前記ウエハー接合することが、
    前記第１誘電体層上にポリシリコン層を堆積することと、
    前記第１誘電体層と前記第２誘電体層との間で前記ポリシリコン層を接合することと、を更に含む、請求項２８に記載の方法。
34. 前記ポリシリコン層の少なくとも一部分をドーピングすることを更に含む、請求項３３に記載の方法。
35. 前記半導体層の表面の少なくとも一部分を非平滑化して、前記平滑化領域を形成することが、
    前記半導体基板、前記第２誘電体層、及び前記第１誘電体層に開口部を形成して、前記半導体層の一部分を露出することと、
    前記半導体層の前記露出させた部分の少なくとも一部分を非平滑化して、非平滑化領域を形成することと、を更に含む、請求項２８に記載の方法。
36. 前記非平滑化することが、プラズマエッチング、反応性イオンエッチング、多孔質シリコンエッチング、レーザー処理、化学エッチング、ナノインプリント、材料の堆積、選択的エピタキシャル成長、及びこれらの組み合わせを含む、請求項２８に記載の方法。
37. 前記非平滑化することが、レーザー処理を含む、請求項２８に記載の方法。
38. 半導体デバイスの製造中に、非平滑化領域を汚染から守る方法であって、
    半導体層の表面の少なくとも一部分を非平滑化して、非平滑化領域を形成することと、
    前記非平滑化領域が前記半導体層と第１誘電体層との間に配置されるように、前記第１誘電体層を前記半導体層上に堆積することと、
    前記第１誘電体層を、半導体基板上に配置された第２誘電体層にウエハー接合することと、を含み、前記非平滑化領域が前記半導体層及び前記半導体基板により、更なる製造プロセス中の汚染から保護される、方法。

Images