TWI395034B - 薄膜電晶體陣列基板、顯示面板、液晶顯示裝置及其製作方法 - Google Patents

薄膜電晶體陣列基板、顯示面板、液晶顯示裝置及其製作方法 Download PDF

Info

Publication number
TWI395034B
TWI395034B TW098120091A TW98120091A TWI395034B TW I395034 B TWI395034 B TW I395034B TW 098120091 A TW098120091 A TW 098120091A TW 98120091 A TW98120091 A TW 98120091A TW I395034 B TWI395034 B TW I395034B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
doped
substrate
germanium
Prior art date
Application number
TW098120091A
Other languages
English (en)
Other versions
TW201100934A (en
Inventor
An Thung Cho
Chia Tien Peng
Wan Yi Liu
Chun Hsiun Chen
Wei Ming Huang
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW098120091A priority Critical patent/TWI395034B/zh
Priority to US12/571,449 priority patent/US8553186B2/en
Publication of TW201100934A publication Critical patent/TW201100934A/zh
Application granted granted Critical
Publication of TWI395034B publication Critical patent/TWI395034B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13324—Circuits comprising solar cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/36—Micro- or nanomaterials
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

薄膜電晶體陣列基板、顯示面板、液晶顯示裝置及其製作方法
本發明是有關於一種陣列基板、顯示裝置及其製作方法，且特別是有關於一種薄膜電晶體陣列基板、顯示面板、液晶顯示裝置及其製作方法。
一般來說，光電池元件的材料通常是以矽，或是III-V族半導體作為其製作材料。舉例來說，光電池元件是一種照光之後，其材料層會產生自由電子電洞對，並藉而電場效應使得電荷分離，而產生電位差的半導體元件。而其工作原理牽涉到半導體之能帶理論、載子在半導體材料中的傳導及PN二極體的特性等。
圖1為一種習知之光電池元件的結構示意圖。請參考圖1，習知之光電池元件100包括一第一電極110、一P型半導體層120、一N型半導體層130以及一第二電極140。P型半導體層120配置於第一電極110上，N型半導體層130配置於P型半導體層120上，而第二電極140配置於N型半導體層130上。
一般來說，P型半導體層120與N型半導體層130係以矽材料並摻雜摻質(dopant)而形成，如摻雜非晶矽層或是摻雜複晶矽層。在P型半導體層120與N型半導體層130兩膜層之間的接合處將形成所謂的P/N接面(P/N Junction)或空乏區。因此，當光線照射到P型半導體層120與N型半導體層130或空乏區處時，光線的能量會使得空乏區內的正、負電荷分離，亦即產生額外的自由電子-電洞對，其中正電荷(Hole)、負電荷(Electron)會分別往正(P型半導體層120)、負(N型半導體層130)極方向移動並且聚集。如此一來，若在第一電極110與第二電極140接上一負載電路時，將會產生光電流，而此光電流即可對負載電路作功。
然而，上述以矽作為光電池元件的主要材料，例如是單晶矽光電池元件或多晶矽光電池元件，其光電轉換效率平均約在15%左右，因此，如何開發新的膜層材料型態以提升光電池元件的光電轉換效率一直都是眾所矚目的課題。
本發明提供一種顯示面板，其具有一種可雙面受光的光電池元件，以接收來自面板兩側的光線。
本發明另提供一種液晶顯示面板，其同樣具有上述的光電池元件，而具有上述顯示面板的特點。
本發明再提供一種薄膜電晶體陣列基板，其同樣具有上述的光電池元件，而具有上述顯示面板的特點。
本發明更提供一種顯示面板的製作方法，其可製作上述的光電池元件外，並同時可簡化製作光電池元件於顯示面板時的製程步驟。
本發明提出一種顯示面板，其具有一畫素區以及一感測區。此顯示面板包括一第一基板、一第二基板以及一顯示介質層。第一基板上包括配置有多個畫素結構以及至少一光電池元件。這些畫素結構陣列排列於畫素區中，其中每一畫素結構包括一薄膜電晶體以及一畫素電極電性連接薄膜電晶體。薄膜電晶體包括一閘極、一閘絕緣層與一主動層。光電池元件位於感測區中且光電池元件包括一摻雜半導體層、一透明電極層、一第一型摻雜富矽介電層以及一第二型摻雜富矽介電層。第一型摻雜富矽介電層中摻雜有第一型離子。第二型摻雜富矽介電層中摻雜有第二型離子。第一型摻雜富矽介電層與第二型摻雜富矽介電層位於摻雜半導體層與透明電極層之間。第二基板設置於第一基板的對向。顯示介質層位於第一基板與第二基板之間。
本發明另提出一種液晶顯示裝置，其包括一液晶顯示面板以及一背光模組。液晶顯示面板具有一畫素區以及一感測區，且液晶顯示面板包括一第一基板、一第二基板以及一液晶層。第二基板設置於第一基板的對向，而液晶層位於第一基板與第二基板之間。第一基板上包括配置有多個畫素結構以及至少一光電池元件。這些畫素結構陣列排列於畫素區中，且每一畫素結構包括一薄膜電晶體以及一畫素電極電性連接薄膜電晶體。薄膜電晶體包括一閘極、一閘絕緣層與一主動層。光電池元件位於感測區中，且光電池元件包括一摻雜半導體層、一透明電極層、一第一型摻雜富矽介電層以及一第二型摻雜富矽介電層。第一型摻雜富矽介電層中摻雜有一第一型離子。第二型摻雜富矽介電層中摻雜有一第二型離子。第一型摻雜富矽介電層與第二型摻雜富矽介電層位於摻雜半導體層與透明電極層之間。背光模組配置於液晶顯示面板的一側，並靠近第一基板，以提供一光源至液晶顯示面板。
本發明更提出一種薄膜電晶體陣列基板，其包括一基板、多個畫素結構以及至少一光電池元件。基板具有一畫素區與一感測區。畫素結構陣列排列於基板的畫素區中。每一畫素結構包括一薄膜電晶體以及一畫素電極電性連接薄膜電晶體。薄膜電晶體包括一閘極、一閘絕緣層與一主動層。光電池元件位於基板的感測區中。光電池元件包括一摻雜半導體層、一透明電極層、一第一型摻雜富矽介電層以及一第二型摻雜富矽介電層。第一型摻雜富矽介電層中摻雜有一第一型離子。第二型摻雜富矽介電層中摻雜有一第二型離子。第一型摻雜富矽介電層與第二型摻雜富矽介電層位於摻雜半導體層與透明電極層之間。
在本發明之一實施例中，薄膜電晶體包括一低溫複矽薄膜電晶體。
在本發明之一實施例中，主動層包括一源極摻雜區、一汲極摻雜區以及一通道區位於源極摻雜區與汲極摻雜區之間。
在本發明之一實施例中，源極摻雜區或汲極摻雜區的材質相同於摻雜半導體層的材質。
在本發明之一實施例中，主動層與光電池元件的摻雜半導體層是同一膜層。
在本發明之一實施例中，畫素結構的畫素電極與光電池元件的透明電極層是同一膜層。
在本發明之一實施例中，薄膜電晶體陣列基板、顯示面板或液晶顯示裝置更包括一本質層，位於第一型摻雜富矽介電層以及第二型摻雜富矽介電層之間。
在本發明之一實施例中，本質層的材質包括非晶矽、多晶矽、富矽介電層或其組合。
在本發明之一實施例中，富矽介電層包括富矽氧化矽層、富矽氮化矽層、富矽氮氧化矽層、富矽碳化矽層或其組合。
在本發明之一實施例中，第一型摻雜富矽介電層與第二型摻雜富矽介電層中更包含矽奈米顆粒。
在本發明之一實施例中，第一型摻雜富矽介電層包括一N型摻雜富矽介電層，該第二型摻雜富矽介電層包括一P型摻雜富矽介電層。
在本發明之一實施例中，薄膜電晶體陣列基板、顯示面板或液晶顯示裝置更包括一週邊電路區。週邊電路區位於畫素區的一側。第一基板上配置有一週邊電路，位於週邊電路區中。
本發明再提出一種顯示面板的製作方法，其中顯示面板具有一畫素區以及一感測區。顯示面板的製作方法包括下列步驟。首先，提供一第一基板。然後，形成一圖案化半導體層於第一基板上，其中圖案化半導體層包括一位於畫素區內的第一半導體區塊與一位於感測區內的第二半導體區塊。接著，對第一半導體區塊與第二半導體區塊進行一離子摻雜製程，以於第一半導體區塊內形成一源極摻雜區、一汲極摻雜區以及一位於源極摻雜區與汲極摻雜區之間的通道區，並於第二半導體區塊形成一摻雜半導體層。然後，形成一閘絕緣層於第一基板上，並覆蓋第一半導體區塊與摻雜半導體層。接著，形成一第一圖案化金屬層於閘絕緣層上，其中第一圖案化金屬層包括對應於通道區的一閘極。之後，形成一層間介電層於閘絕緣層上，並覆蓋第一圖案化金屬層。接著，形成多個第一介層窗與一第一開孔於層間介電層與閘絕緣層中，其中這些第一介層窗分別暴露出所對應的源極摻雜區及汲極摻雜區，而第一開孔暴露出摻雜半導體層。而後，形成一第二圖案化金屬層於層間介電層上，並且填入這些第一介層窗中，以分別電性連接源極摻雜區及汲極摻雜區。接著，形成第一型摻雜富矽介電層於摻雜半導體層上。然後，形成第二型摻雜富矽介電層於第一型摻雜富矽介電層上。之後，形成一保護層於基板上，以覆蓋層間介電層、第二圖案化金屬層與第二型摻雜富矽介電層。接著，形成多個第二介層窗以及一第二開孔於保護層中，其中這些第二介層窗分別暴露出所對應的第二圖案化金屬層，而第二開孔暴露出第二型摻雜富矽介電層。然後，形成一圖案化透明導電層於保護層上，並填入這些第二介層窗與開孔中，以分別形成多個位於畫素區上的畫素電極與一位於第二型摻雜富矽介電層上的透明電極層。然後，將一第二基板跟上述第一基板組裝，並於第一基板與第二基板之間設置一顯示介質層。
本發明又提出一種顯示面板的製作方法，其中顯示面板具有一畫素區以及一感測區。顯示面板的製作方法包括下列步驟。首先，提供一第一基板。而後，形成多個位於畫素區的畫素結構與至少一位於感測區的光電池元件於第一基板上，其中每一畫素結構包括一薄膜電晶體以及一畫素電極電性連接薄膜電晶體，而光電池元件包括一摻雜半導體層、一透明電極層、一第一型摻雜富矽介電層與一第二型摻雜富矽介電層。其中，形成上述畫素結構與光電池元件的方法包括下列步驟。首先，於第一基板上同時形成每一薄膜電晶體的一主動層與光電池元件的摻雜半導體層。而後，於第一基板上同時形成畫素電極與光電池元件的透明電極層。完成上述步驟後，將一第二基板跟上述第一基板組裝，並於第一基板與第二基板之間設置一顯示介質層。
在本發明之一實施例中，對第二半導體區塊進行離子摻雜包括P型離子摻雜或N型離子摻雜。
在本發明之一實施例中，形成第一型摻雜富矽介電層與第二型摻雜富矽介電層的方法包括進行化學氣相沈積製程。
在本發明之一實施例中，顯示面板的製作方法更包括進行一準分子雷射退火製程，以於第一型摻雜富矽介電層內與第二型摻雜富矽介電層內形成有矽奈米顆粒。
在本發明之一實施例中，對第一半導體區塊進行離子摻雜的步驟是在形成第一圖案化金屬層的步驟之後，以閘極作為罩幕，對其所暴露的源極摻雜區與汲極摻雜區進行離子摻雜。
基於上述，本發明可藉由形成薄膜電晶體的主動層時，同時形成光電池元件的摻雜半導體層，其中摻雜半導體層可視為光電池元件的第一電極。此外，並於進行製作畫素結構的畫素電極的步驟時，再同時形成光電池元件的透明電極層，其中透明電極層可視為光電池元件的第二電極。如此一來，可簡化光電池元件製作於顯示面板時的製程步驟。另外，因光電池元件是以摻雜半導體層作為其第一電極，因此，光線除了可藉由穿透透明電極層而傳遞至光電池元件內部外，亦可穿透摻雜半導體層(或稱第一電極)而傳遞至光電池元件內部的光敏介電層，使光能轉成電能而可供給面板所需的部分電能。換言之，本實施例之顯示面板所具有的光電池元件為一種可雙面照光的太陽能電池結構。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖2A為本發明一實施例之顯示面板的俯視圖，圖2B繪示圖2A之畫素區、感測區及週邊電路區的局部剖示圖，而圖2C為圖2B所繪示的感測區的局部放大圖。請同時參考圖2A、圖2B與圖2C，本實施例之顯示面板200具有一畫素區202以及一感測區204，且顯示面板200包括一第一基板210、一第二基板220及一顯示介質層230。
第一基板210上包括配置有多個畫素結構240以及至少一光電池元件250。這些畫素結構240陣列排列於畫素區202中，且每一畫素結構240包括一薄膜電晶體242以及一畫素電極244電性連接薄膜電晶體242，如圖2B所繪示。薄膜電晶體242包括一閘極242a、一閘絕緣層242b與一主動層242c。在本實施例中，圖2B所繪示的薄膜電晶體242例如是一低溫複矽薄膜電晶體(LTPS TFT)(此結構稱為頂閘極薄膜電晶體)。如此一來，上述的主動層242c則包括一源極摻雜區P1、一汲極摻雜區P2以及一通道區P3，其中通道區P3位於源極摻雜區P1與汲極摻雜區P2之間。在另一未繪示的實施例中，上述的薄膜電晶體242也可以是採用非晶矽薄膜電晶體(α-TFT)(或稱底閘極薄膜電晶體)的膜層結構，本實施例之薄膜電晶體242是以低溫複矽薄膜電晶體為舉例說明，但不限於此。
光電池元件250位於感測區204中，且光電池元件250包括一摻雜半導體層252、一透明電極層254、一第一型摻雜富矽介電層256以及一第二型摻雜富矽介電層258，如圖2B所示。第一型摻雜富矽介電層256中摻雜有一第一型離子，而第二型摻雜富矽介電層258中摻雜有一第二型離子，且第一型摻雜富矽介電層256與第二型摻雜富矽介電層258位於摻雜半導體層252與透明電極層254之間。在本實施例中，第一型摻雜富矽介電層256與第二型摻雜富矽介電層258的材質例如是矽含量超過正當化學比例(Stoichiometry)的氧化矽(silicon rich oxide；SiOx )、氮化矽(silicon rich nitride；SiNy )、氮氧化矽(silicon rich oxynitride；SiOx Ny )、富矽碳化矽層(silicon rich Si-rich carbide；SiCz)、氫化富矽氧化矽層(Si-rich SiHwOx)、氫化富矽氮化矽層(Si-rich SiHwNy)、氫化富矽氮氧化矽層(Si-rich SiHwOxNy)或及其組合，或是其他矽含量超過正當化學比例的介電層，其中0<w<4、0<x<2、0<y<1.34、0<z<1，以上為舉例說明，非限於此。
若對上述富含矽元素的介電層摻雜第一型離子或第二型離子，則可形成上述的第一型摻雜富矽介電層256或第二型摻雜富矽介電層258，其中第一型離子與第二型離子其中之一的元素包含包括氮、磷、砷、銻或鉍等IVA族元素，而另一則包括硼、鋁、鎵、銦或鉈等IIIA族元素。換言之，第一型摻雜富矽介電層256可以是一N型摻雜富矽介電層，而第二型摻雜富矽介電層258可以是一P型摻雜富矽介電層，或者是第一型摻雜富矽介電層256為一P型摻雜富矽介電層，而第二型摻雜富矽介電層258為一N型摻雜富矽介電層，此部分端視摻雜於富含矽的介電層的第一型離子與第二型離子而決定。
在本實施例中，上述富含矽的介電層可視為一種光敏介電層。詳細而言，當光線照射至第一型摻雜富矽介電層256與第二型摻雜富矽介電層258至少其一時，受光照射的第一型摻雜富矽介電層256與第二型摻雜富矽介電層258便適於產生自由電子電洞對，而這些電子電洞會分別往第一型摻雜富矽介電層256與第二型摻雜富矽介電層258之間所形成的內電場移動。此外，由於摻雜半導體層252會與第一型摻雜富矽介電層256的電性連接，而透明電極層254會與第二型摻雜富矽介電層258的電性連接，因此若將摻雜半導體層252與透明電極層254耦接至一負載，將會產生光電流而對此負載作功，其中此光電流會隨著照射至光電池元件250的光強度不同而有所改變。
另外，圖2A所示意的光電池元件250為排列成一L形，其可以是多個光電池元件250所串聯而成，或也可以是直接為一L型大面積的光電池元件250。當然，圖2A所繪示的光電池元件250的排列形狀與位置僅是示意，其也可以是設置於畫素區202的四周，而其數量的多寡與其串聯或並聯端可視顯示面板200所需的電壓或電流而定。
舉例而言，若顯示面板200內部所需的驅動電壓為3V，而每一光電池元件250感光後所提供的電壓值若為0.3V，如此一來，串聯10個光電池元件250便可提供顯示面板200所需的驅動電壓。而光電池元件250串聯的電路連接方式，其原理類似於普通電池串聯的電路形式。因此，本領域之通常知識者據此當可了解各光電池元件250以串聯方式所形成的電壓加乘的效果，相關原理便不再贅述。當然，光電池元件250也可以是採用並聯的方式電性連接，以將每一光電池元件250感光後所提供的光電流疊加而形成較大的電流以驅動顯示面板200。意即顯示面板200內部電路若需電流3A來驅動，而每一光電池元件200感光後所提供的光電流為0.3A，如此一來，可以並聯形式將10個光電池元件250電性連接，如此一來，便可提供顯示面板200所需的電流值，其中光電池元件250並聯的電路連接方式例如類似於普通電池並聯的電路形式。換言之，本領域之通常知識者據此當可了解各光電池元件250以並聯方式所形成的電流加乘的效果，在此便不再贅述。
在本實施例中，顯示面板200更包括一本質層251，其中本質層251位於第一型摻雜富矽介電層256以及第二型摻雜富矽介電層258之間，如圖2B或圖2C所示。詳細而言，本質層251的材質例如是富矽介電層、非晶矽、多晶矽、或其組合，且較佳的是未摻雜的非晶矽、未摻雜的多晶矽、未摻雜的富矽介電層。其中，富矽介電層可以是富矽氧化矽層、富矽氮化矽層、富矽氮氧化矽層、富矽碳化矽層或其組合。
換言之，當光電池元件250受光時，除了第一型摻雜富矽介電層256與第二型摻雜富矽介電層258可產生自由電子電洞對外，本質層251也可產生自由電子電洞對。相同地，這些電子電洞也會受第一型摻雜富矽介電層256與第二型摻雜富矽介電層258之間的內電場效應吸引，而使得摻雜半導體層252與透明電極層254之間具有一電位差。此外，由於本質層251受光後亦可產生自由電子電洞對，因此光電池元件250將可產生更多的自由電子電洞對，而可提升聚集於摻雜半導體層252與透明電極層254的電子電洞的數量，進而提升光電池元件250的光電轉換效率。
在本實施例中，第一型摻雜富矽介電層256與第二型摻雜富矽介電層258內更包含矽奈米顆粒，其中此矽奈米顆粒的粒徑例如是介於0.5至200奈米(nm)。此時，第一型摻雜富矽介電層256與第二型摻雜富矽介電層258可使用較薄的厚度，例如是100至500nm，即可提供足夠的光電轉換效能。換言之，當光線照射至光電池元件250時，其具有較佳的光電轉換效率。需要說明的是，第一型摻雜富矽介電層256與第二型摻雜富矽介電層258若無包含上述矽奈米顆粒時，光電池元件250已可提供甚佳的光電轉換效能。意即第一型摻雜富矽介電層256與第二型摻雜富矽介電層258包含有矽奈米顆粒，可進一步地提升光電池元件250的光電轉換效率。另外，上述的第一型摻雜富矽介電層256與第二型摻雜富矽介電層258，其具有感光能力的矽元素是嵌入在富矽介電層(SiOx,SiNy,SiOxNy,SiCz,or SiOxCz)內，其中0<x<2、0<y<1.34、0<z<1，以上為舉例說明，非限於此，而具有較高的光電穩定性，不會因為長期使用而產生劣化的現象。
請繼續參考圖2B與圖2C，在本實施例中，主動層242c的源極摻雜區P1或汲極摻雜區P2其中之一的材質相同於摻雜半導體層252的材質，意即摻雜半導體層252可與源極摻雜區P1或汲極摻雜區P2同時製作，如此，摻雜半導體層252的材質可為一P型摻雜半導體層或一N型摻雜半導體層。換言之，薄膜電晶體242的主動層242c是與光電池元件250的摻雜半導體層252屬於同一膜層。在另一未繪示的實施例中，當薄膜電晶體242採用非晶矽薄膜電晶體時，亦可於製作非晶矽薄膜電晶體的主動層時，同時製作光電池元件250的摻雜半導體層。
此外，在本實施例中，畫素結構240的畫素電極244與光電池元件250的透明電極層254可以是屬於同一膜層，如圖2B與圖2C所示。意即在形成畫素結構240的畫素電極244的膜層時，也可同時形成光電池元件250的透明導電層254。
另外，第二基板220設置於第一基板210的對向，而顯示介質層230位於第一基板210與第二基板220之間。在本實施例中，第二基板220上及第一基板210上其中一者更可以包括配置一彩色濾光片(未繪示)。舉例來說，當彩色濾光片配置於上述之第一基板210時，依彩色濾光片配置於第一基板210上的膜層設計，其型態可以是彩色濾光片於畫素陣列上(color filter on array)或畫素陣列於彩色濾光片上(array on color filter)，或其他適當的配置方式。本實施例係以彩色濾光片形成於第二基板220上使其為彩色濾光基板為舉例。當然，彩色濾光片形成於第一基板210或第二基板220上端視使用者的需求而定，非限於此。另外，顯示介質層230例如是一液晶層。
在本實施例中，顯示面板200更包括一週邊電路區206，位於畫素區202的一側，其中第一基板210上配置有一週邊電路260，位於週邊電路區206中。詳細而言，週邊電路260例如是由具有多個主動元件266所組成，其中這些主動元件266例如是P型薄膜電晶體、N型薄膜電晶體或CMOS電晶體等元件以驅動顯示面板200，如圖2A與圖2B所示。此外，顯示面板200更包括一蓄電元件(未繪示)，位於週邊電路區中，並電性連接上述的光電池元件250。詳細而言，蓄電元件主要是儲存光電池元件250所轉換的電能，以供光線微弱或無光線照射時而能持續地供給顯示面板200所需的電能。
承上述可知，本實施例之顯示面板200可藉由形成薄膜電晶體242的主動層242c的步驟時，同時形成光電池元件250的摻雜半導體層252，其中摻雜半導體層252可視為光電池元件250的第一電極。並且，於進行製作畫素結構240的畫素電極244的步驟時，再同時形成光電池元件250的透明電極層254，其中透明電極層254可視為光電池元件250的第二電極。如此，可簡化製作光電池元件250於顯示面板200時的製程步驟。此外，因光電池元件250是以摻雜半導體層252作為其第一電極，因此，光線除了穿透透明電極層而傳遞至光電池元件250內部外，亦可穿透第一電極而傳遞至光電池元件250內部的光敏介電層，使光能轉成電能而供電。換言之，本實施例之顯示面板200的光電池元件250可接收來自兩側的光線，而為一種可雙面受光的太陽能電池結構。
另外，本發明亦提供一種製作上述顯示面板200的方法，相關說明如下。其中，為了方便說明，以下圖示與文字說明僅針對形成畫素區202上的畫素結構240與感測區204上的光電池元件250的方法進行說明，而週邊電路區206上的主動元件266則根據本領域之通常知識者當可知其形成方法，故省略此形成部分的描述。
圖3A～圖3L為本發明一實施例之顯示面板的製作流程圖。請先參考圖3A，首先，提供上述的第一基板210，其中第一基板210可以是無機透明材質或有機透明材質，其中無機透明材質例如是玻璃或石英，而有機透明材質則例如是聚烯類、聚酼類、聚醇類、聚酯類、橡膠、熱塑性聚合物、熱固性聚合物、聚芳香烴類、聚甲基丙醯酸甲酯類、聚碳酸酯類、或其它合適材質、或上述之衍生物、或上述之組合。本實施例是以無機透明材質之玻璃為實施範例，但不以此為限。
接著，形成一圖案化半導體層310於第一基板210上，其中圖案化半導體層310包括一位於畫素區202內的第一半導體區塊312與一位於感測區204內的第二半導體區塊314，如圖3B所繪示。在本實施例中，形成圖案化半導體層310的方法例如是利用傳統的微影蝕刻製程(Photolithography and Etching Process,PEP)。舉例而言，可先全面形成一半導體材料層(未繪示)，而後使用微影蝕刻製程圖案化半導體材料層以形成上述圖案化半導體層310。
然後，對第一半導體區塊312與第二半導體區塊314進行一離子摻雜製程，以於第一半導體區塊312內形成一源極摻雜區P1、一汲極摻雜區P2以及一位於源極摻雜區P1與汲極摻雜區P2之間的通道區P3，並同時於第二半導體區塊314形成一摻雜半導體層252，如圖3C所示。在本實施例中，摻雜於第一半導體區塊312與第二半導體區塊314的離子例如是上述的第一型離子或第二型離子所描述的材質，且其摻雜的方式例如是使用離子佈植法(ion implant)，意即對第二半導體區塊314進行離子摻雜包括P型離子摻雜或N型離子摻雜。在一實施例中，更可於畫素區P1的源極摻雜區P1與通道區P3之間以及汲極摻雜區P1與通道區P3之間進行離子摻雜製程以分別形成一源極輕摻雜區P4與一汲極輕摻雜區P5。至此則完成上述薄膜電晶體242的主動層242c的步驟。
接著，形成一閘絕緣層320於第一基板210上，以覆蓋第一半導體區塊312與摻雜半導體層252，如圖3D所示。在本實施例中，形成閘絕緣層320的方法例如是使用化學氣相沈積法，但不限於此，亦可使用其它適合的製程的方式，如：網版印刷、塗佈、噴墨、能量源處理等。此外，閘絕緣層320可為單層或多層結構，且其材質例如是無機材質(如：氧化矽、氮化矽、氮氧化矽、碳化矽、氧化鉿、氧化鋁、或其它合適材質、或上述之組合)、有機材質(如：光阻、苯並環丁烯、環烯類、聚醯亞胺類、聚醯胺類、聚酯類、聚醇類、聚環氧乙烷類、聚苯類、樹脂類、聚醚類、聚酮類、或其它合適材料、或上述之組合)、或上述之組合。本實施例以二氧化矽或是氮化矽為例，但不限於此。
之後，形成一第一圖案化金屬層330於閘絕緣層320上，其中第一圖案化金屬層330包括對應於通道區P3的一閘極242a，如圖3E所示。在本實施例中，形成第一圖案化金屬層330的方式例如是使用上述的微影蝕刻製程。舉例而言，可先於閘絕緣層320上全面形成一金屬材料層，而後使用微影蝕刻製程以圖案化金屬材料層為上述第一圖案化金屬層330，其中形成金屬材料層的方式例如是使用金屬化學氣相沉積法(MOCVD)。
接著，形成一層間介電層340於閘絕緣層320上，並覆蓋第一圖案化金屬層330，如圖3F所示。在本實施例中，層間介電層340的形成方式與形成閘絕緣層320的方式相同，在此不再贅述。
然後，形成多個第一介層窗342與一第一開孔344於層間介電層340與閘絕緣層320中，其中這些第一介層窗342分別暴露出所對應的源極摻雜區P1及汲極摻雜區P2，而第一開孔344暴露出摻雜半導體層252，如圖3G所示。其中，形成第一介層窗342與第一開孔344的方法例如是使用蝕刻製程。
接著，形成一第二圖案化金屬層350於層間介電層340上，並且填入這些第一介層窗342中，以分別電性連接源極摻雜區P1及汲極摻雜區P2，如圖3H。在本實施例中，形成第二圖案化金屬層350的方式相似於形成第一圖案化金屬層330的方式，可參考前述，在此不再贅言。
而後，形成上述的第一型摻雜富矽介電層256於摻雜半導體層252上，以及形成上述的第二型摻雜富矽介電層358於第一型摻雜富矽介電層256上，如圖3I所示。在本實施例中，第一型摻雜富矽介電層256與第二摻雜富矽介電層258的材質可參照如上，在此不再贅述。而形成第一型摻雜富矽介電層256與第二型摻雜富矽介電層258的方法例如是採用化學氣相沉積製程，並利用製程氣體比例控制，而達到過量的矽含量，使矽含量超過正當化學比例(化學當量，Stoichiometry)，進而形成一富矽介電層。其中，在進行化學氣相沉積製程的過程中通入摻質(如前述之第一型離子與第二型離子)，則可形成一N型摻雜富矽介電層或一P型摻雜富矽介電層。
詳細而言，以化學氣相沉積法來製作N型摻雜富矽介電層的製程條件，例如是將壓力控制在800mtor~1500mtor之間以及輸出功率控制在300W~800W之間的情況下，通入矽甲烷(SiH4 )、一氧化二氮(N2 O)、磷化氫(PH3 )、以及氫氣(H2 )等氣體，以沉積形成N型摻雜富矽氧化矽層(silicon rich oxide；SiOx )；另外，若將通入氣體改為矽甲烷、氨氣(NH3 )、磷化氫、以及氫氣等氣體，則可沉積N型摻雜富矽氮化矽層(silicon rich nitride；SiNy )；同樣地，若將通入氣體改為矽甲烷、一氧化二氮、氨氣、磷化氫、以及氫氣等氣體，其中氨氣與一氧化二氮的氣體體積比值例如是100~600之間，本實施例以100為例。如此一來，即可沉積N型摻雜之富含矽之氮氧化矽(silicon rich oxynitride；SiOx Ny )。上述氣體所使用的氣體流量，甲烷例如是100~1500sccm(standard cubic centimeter per minute)，一氧化二氮例如是10~600sccm，氨氣例如是10~600sccm，磷化氫例如是100~2000sccm，氫氣例如是100~4000sccm。以上製程條件僅為舉例說明，依使用者的需求，其通入各氣體的比例亦可適當地調整，本發明並不以此為限。
另外，以化學氣相沉積法來製作P型摻雜富矽介電層的製程條件，例如是將壓力控制在800mtor~1500mtor之間以及輸出功率控制在300W~800W之間的情況下，通入矽甲烷(SiH4 )、一氧化二氮(N2 O)、硼化氫(B2 H6 )、以及氫氣(H2 )等氣體，以沉積形成P型摻雜富矽氧化矽層(silicon rich oxide；SiOx )；另外，若將通入氣體改為矽甲烷、氨氣(NH3 )、硼化氫、以及氫氣等氣體，則可沉積P型摻雜富矽氮化矽層(silicon rich nitride；SiNy )；同樣地，若將通入氣體改為矽甲烷、一氧化二氮、氨氣、硼化氫、以及氫氣等氣體，其中氨氣與一氧化二氮的氣體體積比值例如是100~600之間，本實施例以100為例。如此一來，即可沉積P型摻雜之富含矽之氮氧化矽(silicon rich oxynitride；SiOx Ny )。上述氣體所使用的氣體流量，甲烷例如是100~1500sccm，一氧化二氮例如是10~600sccm，氨氣例如是10~600sccm，硼化氫例如是100~2000sccm，氫氣例如是100~4000sccm。以上製程條件僅為舉例說明，依使用者的需求，其通入各氣體的比例亦可適當地調整，本發明並不以此為限。
值得一提的是，在形成第一型摻雜富矽介電層256與第二型摻雜富矽介電層258的步驟中，更可進行一準分子雷射退火製程，以於第一型摻雜富矽介電層256內與第二型摻雜富矽介電層258內形成有上述的矽奈米顆粒，其中關於此矽奈米顆粒的描述與其所伴隨的優點可參考上述，在此不贅述。
接著，形成一保護層360於第一基板210上，以覆蓋層間介電層340、第二圖案化金屬層350與第二型摻雜富矽介電層258，如圖3J所示。然後，形成多個第二介層窗362以及一第二開孔364於保護層360中，如圖3K所示，其中這些第二介層窗362分別暴露出所對應的第二圖案化金屬層350，而第二開孔364暴露出第二型摻雜富矽介電層258。在本實施例中，形成保護層的方法及其材料相似於前述之閘絕緣層320的形成方法及其材料，在此不再贅述。而形成第二介層窗362與第二開口364例如是使用蝕刻製程。
而後，形成一圖案化透明導電層370於保護層360上，並填入這些第二介層窗362與開孔364中，以分別形成多個位於畫素區202上的畫素電極240與一位於第二型摻雜富矽介電層258上的透明電極層254，如圖3L所示。在本實施例中，形成圖案化透明導電層370的方法相似於形成第一圖案化金屬層330的方式，惟二者材料不同。舉例而言，圖案化透明導電層370的材質例如是銦錫氧化物、銦鋅氧化物、銦錫鋅氧化物、氧化鉿、氧化鋅、氧化鋁、鋁錫氧化物、鋁鋅氧化物、鎘錫氧化物、鎘鋅氧化物、或其它合適材料、或上述之組合。
接著，將完成上述步驟的第一基板210與上述的第二基板220組裝，並於第一基板210與第二基板220之間設置上述的顯示介質層230，如此則可形成圖2B所示的顯示面板200的膜層結構。其中，顯示介質層230以液晶層為例，顯示介質層230以注入方式設置於第一基板210與第二基板220之間，注入的方式可以是採用真空注入法或滴下式注入法(One Drop Filling,ODF)。詳細而言，真空注入法例如是使第一基板210與第二基板220間的壓力小於外部壓力，以藉由外部壓力將液晶分子注入於顯示面板200內部。滴下式注入法則是在組立第一基板210與第二基板220之前，將液晶分子以滴下之方式填入形成有框膠(未繪示)的第一基板210或是第二基板220上。隨後，將第一基板210與第二基板220藉由框膠(未繪示)貼合。至此，大致完成一種上述顯示面板200的製作方法，其中關於圖2A與圖2B所繪示的週邊電路區206的膜層結構為進行畫素區202上的畫素結構240的製作步驟時，即可同時製作，此部分為本領域之通常知識者所熟知的製作方法，於本實施例中不再贅述。
另外，上述的顯示面板200的製作方法更包括於第一型摻雜富矽介電層256與第二型摻雜富矽介電層258之間形成上述的本質層251，如圖2B所示。其中形成本質層251的方式例如採用電漿化學氣相沈積法(Plasma Enhanced Chemical Vapor Deposition,PECVD)或是上述形成第一型摻雜富矽介電層256與第二型摻雜富矽介電層258的方法。
圖4為本發明另一實施例之液晶顯示裝置的剖面示意圖。請參考圖4，液晶顯示裝置400包括一液晶顯示面板410以及一背光模組420。液晶顯示面板410例如是採用上述的顯示面板200，其中顯示面板200內的顯示介質層230為一液晶層。背光模組420配置於液晶顯示面板310的一側，並靠近第一基板210，以提供一光源(未繪示)至液晶顯示面板410。
在本實施例中，由於液晶顯示面板410是採用上述顯示面板200的設計，因此具有上述顯示面板200所提及的優點與特點，意即液晶顯示裝置400除了可接受來自外部的光線401a(如圖4所繪示的太陽401的光線)，以使位於液晶顯示裝置400內部的光電池元件250可將光線401a轉換成電能以提供液晶顯示裝置400所需的部分電能外，同時也可將來自背光模組420所提供的光線422轉換成電能，進而可提升的光線的利用率與能源的再利用率，並同時具有節能減碳與綠能的概念。
綜上所述，本發明之薄膜電晶體陣列基板、顯示面板與液晶顯示裝置至少具有下列優點。首先，可藉由形成薄膜電晶體的主動層於基板時時，同時形成光電池元件的摻雜半導體層於基板上，其中摻雜半導體層可視為光電池元件的第一電極。另外，在形成畫素結構的畫素電極時，並同時形成光電池元件的透明電極層，其中透明電極層可視為光電池元件的第二電極。如此，則可簡化製作光電池元件於薄膜電晶體陣列基板、顯示面板或液晶顯示裝置時的製程步驟。此外，由於光電池元件是以摻雜半導體層作為其第一電極，而以畫素電極的材料作為第二電極，因此，光線便可分別穿透第一電極與第二電極而傳遞至光電池元件內部的光敏介電層，使光能轉成電能而提供薄膜電晶體陣列基板、顯示面板與液晶顯示裝置所需的電能。更進一步來說，光電池元件除了可使用外部光線(如太陽或外在環境的光線)進行供電外，也可同時利用內部的光線(如背光模組所提供的光線)進行供電，進而可提高光電池元件的使用率，以及提升光線的利用率與能源的再利用率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200．．．顯示面板
202．．．畫素區
204．．．感測區
206．．．週邊電路區
210．．．第一基板
220．．．第二基板
230．．．顯示介質層
240．．．畫素結構
242．．．薄膜電晶體
242a．．．閘極
242b．．．閘絕緣層
242c．．．主動層
244．．．畫素電極
250．．．光電池元件
251．．．本質層
252．．．摻雜半導體層
254．．．透明電極層
256．．．第一型摻雜富矽介電層
258．．．第二型摻雜富矽介電層
260．．．週邊電路
310．．．圖案化半導體層
312．．．第一半導體區塊
314．．．第二半導體區塊
320．．．閘絕緣層
330．．．第一圖案化金屬層
340．．．層間介電層
342．．．第一介層窗
344．．．第一開孔
350．．．第二圖案化金屬層
360‧‧‧保護層
362‧‧‧第二介層窗
364‧‧‧第二開孔
370‧‧‧圖案化透明導電層
P1‧‧‧源極摻雜區
P2‧‧‧汲極摻雜區
P3‧‧‧通道區
P4‧‧‧源極輕摻雜區
P5‧‧‧汲極輕摻雜區
圖1為一種習知之光電池元件的結構示意圖。
圖2A為本發明一實施例之顯示面板的俯視圖。
圖2B繪示圖2A之畫素區、感測區及週邊電路區的局部剖示圖。
圖2C為圖2B所繪示的感測區的放大圖。
圖3A～圖3L為本發明一實施例之顯示面板的製作流程圖。
圖4為本發明另一實施例之液晶顯示裝置的剖面示意圖。
200．．．顯示面板
202．．．畫素區
204．．．感測區
206．．．週邊電路區
210．．．第一基板
220．．．第二基板
230．．．顯示介質層
240．．．畫素結構
242．．．薄膜電晶體
242a．．．閘極
242b．．．閘絕緣層
242c．．．主動層
244．．．畫素電極
250．．．光電池元件
251．．．本質層
252．．．摻雜半導體層
254．．．透明電極層
256．．．第一型摻雜富矽介電層
258．．．第二型摻雜富矽介電層
260．．．週邊電路
P1．．．源極摻雜區
P2．．．汲極摻雜區
P3．．．通道區

Claims (20)

  1. 一種顯示面板，其具有一畫素區以及一感測區，包括：一第一基板，該第一基板上包括配置有多個畫素結構以及至少一光電池元件，該些畫素結構陣列排列於該畫素區中，其中每一畫素結構包括一薄膜電晶體以及一畫素電極電性連接該薄膜電晶體，該薄膜電晶體包括一閘極、一閘絕緣層與一主動層，而該光電池元件位於該感測區中且該光電池元件包括：一摻雜半導體層，其中該主動層與該光電池元件的該摻雜半導體層是同一膜層；一透明電極層；一第一型摻雜富矽介電層，其中該第一型摻雜富矽介電層中摻雜有一第一型離子；一第二型摻雜富矽介電層，其中該第二型摻雜富矽介電層中摻雜有一第二型離子，該第一型摻雜富矽介電層與該第二型摻雜富矽介電層位於該摻雜半導體層與該透明電極層之間；一第二基板，設置於該第一基板的對向；以及一顯示介質層，位於該第一基板與該第二基板之間。
  2. 如申請專利範圍第1項所述之顯示面板，其中該薄膜電晶體包括一低溫複矽薄膜電晶體。
  3. 如申請專利範圍第1項所述之顯示面板，其中該主動層包括一源極摻雜區、一汲極摻雜區以及一通道區位於該源極摻雜區與該汲極摻雜區之間。
  4. 如申請專利範圍第3項所述之顯示面板，其中該源極摻雜區或該汲極摻雜區的材質相同於該摻雜半導體層的材質。
  5. 如申請專利範圍第1項所述之顯示面板，其中該畫素結構的該畫素電極與該光電池元件的該透明電極層是同一膜層。
  6. 如申請專利範圍第1項所述之顯示面板，更包括一本質層，位於該第一型摻雜富矽介電層以及該第二型摻雜富矽介電層之間。
  7. 如申請專利範圍第6項所述之顯示面板，其中該本質層的材質包括非晶矽、多晶矽、富矽介電層或其組合。
  8. 如申請專利範圍第7項所述之顯示面板，其中該富矽介電層包括富矽氧化矽層、富矽氮化矽層、富矽氮氧化矽層、富矽碳化矽層或其組合。
  9. 如申請專利範圍第1項所述之顯示面板，其中該第一型摻雜富矽介電層與該第二型摻雜富矽介電層中更包含矽奈米顆粒。
  10. 如申請專利範圍第1項所述之顯示面板，其中該第一型摻雜富矽介電層包括一N型摻雜富矽介電層，該第二型摻雜富矽介電層包括一P型摻雜富矽介電層。
  11. 如申請專利範圍第1項所述之顯示面板，更包括一週邊電路區，位於該畫素區的一側，其中該第一基板上 配置有一週邊電路，位於該週邊電路區中。
  12. 一種液晶顯示裝置，包括：一液晶顯示面板，具有一畫素區以及一感測區，且該液晶顯示面板包括一第一基板、一第二基板以及一液晶層，該第二基板設置於該第一基板的對向，而該液晶層位於該第一基板與該第二基板之間，該第一基板上包括配置有多個畫素結構以及至少一光電池元件，該些畫素結構陣列排列於該畫素區中且每一畫素結構包括一薄膜電晶體以及一畫素電極電性連接該薄膜電晶體，其中該薄膜電晶體包括一閘極、一閘絕緣層與一主動層，而該光電池元件位於該感測區中且該光電池元件包括：一摻雜半導體層，其中該主動層與該光電池元件的該摻雜半導體層是同一膜層；一透明電極層；一第一型摻雜富矽介電層，其中該第一型摻雜富矽介電層中摻雜有一第一型離子；一第二型摻雜富矽介電層，其中該第二型摻雜富矽介電層中摻雜有一第二型離子，其中該第一型摻雜富矽介電層與該第二型摻雜富矽介電層位於該摻雜半導體層與該透明電極層之間；以及一背光模組，配置於該液晶顯示面板的一側，並靠近該第一基板，以提供一光源至該液晶顯示面板。
  13. 如申請專利範圍第12項所述之液晶顯示裝置，更包括一週邊電路區，位於該畫素區的一側，其中該第一基板上配置有一週邊電路，位於該週邊電路區中。
  14. 一種薄膜電晶體陣列基板，包括：一基板，具有一畫素區與一感測區；多個畫素結構，陣列排列於該基板的該畫素區中，其中每一該畫素結構包括一薄膜電晶體以及一畫素電極電性連接該薄膜電晶體，該薄膜電晶體包括一閘極、一閘絕緣層與一主動層；至少一光電池元件，位於該基板的該感測區中，其中該光電池元件包括：一摻雜半導體層，其中該主動層與該光電池元件的該摻雜半導體層是同一膜層；一透明電極層；一第一型摻雜富矽介電層，其中該第一型摻雜富矽介電層中摻雜有一第一型離子；以及一第二型摻雜富矽介電層，其中該第二型摻雜富矽介電層中摻雜有一第二型離子，其中該第一型摻雜富矽介電層與該第二型摻雜富矽介電層位於該摻雜半導體層與該透明電極層之間。
  15. 一種顯示面板的製作方法，其中該顯示面板具有一畫素區以及一感測區，包括：提供一第一基板；形成一圖案化半導體層於該第一基板上，其中該圖案化半導體層包括一位於該畫素區內的第一半導體區塊與一位於該感測區內的第二半導體區塊；對該第一半導體區塊與該第二半導體區塊進行一離子摻雜製程，以於該第一半導體區塊內形成一源極摻雜 區、一汲極摻雜區以及一位於該源極摻雜區與該汲極摻雜區之間的通道區，並於該第二半導體區塊形成一摻雜半導體層；形成一閘絕緣層於該第一基板上，並覆蓋該第一半導體區塊與該摻雜半導體層；形成一第一圖案化金屬層於該閘絕緣層上，其中該第一圖案化金屬層包括對應於該通道區的一閘極；形成一層間介電層於該閘絕緣層上，並覆蓋該第一圖案化金屬層；形成多個第一介層窗與一第一開孔於該層間介電層與該閘絕緣層中，其中該些第一介層窗分別暴露出所對應的該源極摻雜區及該汲極摻雜區，而該第一開孔暴露出該摻雜半導體層；形成一第二圖案化金屬層於該層間介電層上，並且填入該些第一介層窗中，以分別電性連接該源極摻雜區及該汲極摻雜區；形成一第一型摻雜富矽介電層於該摻雜半導體層上；形成一第二型摻雜富矽介電層於該第一型摻雜富矽介電層上；形成一保護層於該基板上，以覆蓋該層間介電層、該第二圖案化金屬層與該第二型摻雜富矽介電層；形成多個第二介層窗以及一第二開孔於該保護層中，其中該些第二介層窗分別暴露出所對應的該第二圖案化金屬層，而該第二開孔暴露出該第二型摻雜富矽介電層；形成一圖案化透明導電層於該保護層上，並填入該些 第二介層窗與該開孔中，以分別形成多個位於該畫素區上的畫素電極與一位於該第二型摻雜富矽介電層上的透明電極層；以及將一第二基板跟該第一基板組裝，並於該第一基板與該第二基板之間設置一顯示介質層。
  16. 如申請專利範圍第15項所述之顯示面板的製作方法，其中對該第二半導體區塊進行離子摻雜包括P型離子摻雜或N型離子摻雜。
  17. 如申請專利範圍第15項所述之顯示面板的製作方法，其中形成該第一型摻雜富矽介電層與該第二型摻雜富矽介電層的方法包括進行化學氣相沈積製程。
  18. 如申請專利範圍第15項所述之顯示面板的製作方法，更包括進行一準分子雷射退火製程，以於該第一型摻雜富矽介電層內與該第二型摻雜富矽介電層內形成有矽奈米顆粒。
  19. 如申請專利範圍第15項所述之顯示面板的製作方法，對該第一半導體區塊進行離子摻雜的步驟是在形成該第一圖案化金屬層的步驟之後，以該閘極作為罩幕，對其所暴露的該源極摻雜區與該汲極摻雜區進行離子摻雜。
  20. 一種顯示面板的製作方法，其中該顯示面板具有一畫素區以及一感測區，包括：提供一第一基板；形成多個位於該畫素區的畫素結構與至少一位於該感測區的光電池元件於該第一基板上，其中每一畫素結構包括一薄膜電晶體以及一畫素電極電性連接該薄膜電晶 體，而該光電池元件包括一摻雜半導體層、一透明電極層、一第一型摻雜富矽介電層與一第二型摻雜富矽介電層，其中形成該些畫素結構與該光電池元件的方法包括：於該第一基板上同時形成每一薄膜電晶體的一主動層與該光電池元件的該摻雜半導體層；於該第一基板上同時形成該畫素電極與該光電池元件的該透明電極層；以及將一第二基板跟該第一基板組裝，並於該第一基板與該第二基板之間設置一顯示介質層。
TW098120091A 2009-06-16 2009-06-16 薄膜電晶體陣列基板、顯示面板、液晶顯示裝置及其製作方法 TWI395034B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098120091A TWI395034B (zh) 2009-06-16 2009-06-16 薄膜電晶體陣列基板、顯示面板、液晶顯示裝置及其製作方法
US12/571,449 US8553186B2 (en) 2009-06-16 2009-10-01 Thin film transistor array substrate, display panel, liquid crystal display apparatus and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098120091A TWI395034B (zh) 2009-06-16 2009-06-16 薄膜電晶體陣列基板、顯示面板、液晶顯示裝置及其製作方法

Publications (2)

Publication Number Publication Date
TW201100934A TW201100934A (en) 2011-01-01
TWI395034B true TWI395034B (zh) 2013-05-01

Family

ID=43306153

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098120091A TWI395034B (zh) 2009-06-16 2009-06-16 薄膜電晶體陣列基板、顯示面板、液晶顯示裝置及其製作方法

Country Status (2)

Country Link
US (1) US8553186B2 (zh)
TW (1) TWI395034B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11637136B2 (en) 2019-11-07 2023-04-25 Au Optronics Corporation Display device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI464887B (zh) * 2008-12-25 2014-12-11 Au Optronics Corp 光電池元件及顯示面板
US8692243B2 (en) * 2010-04-20 2014-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI487120B (zh) * 2011-08-16 2015-06-01 群創光電股份有限公司 薄膜電晶體基板與其所組成之顯示裝置
US9466536B2 (en) 2013-03-27 2016-10-11 Qualcomm Incorporated Semiconductor-on-insulator integrated circuit with back side gate
US8748245B1 (en) * 2013-03-27 2014-06-10 Io Semiconductor, Inc. Semiconductor-on-insulator integrated circuit with interconnect below the insulator
US9478507B2 (en) 2013-03-27 2016-10-25 Qualcomm Incorporated Integrated circuit assembly with faraday cage
CN105070738B (zh) * 2015-08-13 2018-06-29 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置及其控制方法
CN112071872B (zh) * 2020-09-04 2023-09-05 深圳市华星光电半导体显示技术有限公司 一种传感器组件、传感器组件制程方法及显示面板
CN113078171B (zh) 2021-03-26 2022-07-12 武汉华星光电技术有限公司 一种阵列基板、阵列基板制程方法及显示面板
CN114005405A (zh) * 2021-10-19 2022-02-01 惠州华星光电显示有限公司 显示面板及其亮度补偿方法
CN116759426A (zh) * 2022-03-04 2023-09-15 敦泰电子股份有限公司 薄膜晶体管感光电路、显示面板、使用其的行动装置以及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200832516A (en) * 2007-01-25 2008-08-01 Au Optronics Corp Layered structure with silicon nanocrystals, solar cell, nonvolatile memory element, photo sensitive element and fabrications thereof, and method for forming silicon nanocrystals
US20090009675A1 (en) * 2007-01-25 2009-01-08 Au Optronics Corporation Photovoltaic Cells of Si-Nanocrystals with Multi-Band Gap and Applications in a Low Temperature Polycrystalline Silicon Thin Film Transistor Panel

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3838393B2 (ja) * 1997-09-02 2006-10-25 株式会社半導体エネルギー研究所 イメージセンサを内蔵した表示装置
US6794682B2 (en) * 2001-04-04 2004-09-21 Canon Kabushiki Kaisha Semiconductor device, method for manufacturing the same, and radiation detector
KR100779078B1 (ko) * 2005-12-09 2007-11-27 한국전자통신연구원 빛의 방출 효율을 향상시킬 수 있는 실리콘 발광 소자 및그 제조방법
TW200807736A (en) 2006-07-28 2008-02-01 Univ Chang Gung Transparent solar battery system
WO2009052324A2 (en) * 2007-10-19 2009-04-23 Qualcomm Mems Technologies, Inc. Display with integrated photovoltaic device
KR20090079569A (ko) * 2008-01-18 2009-07-22 삼성전자주식회사 박막 트랜지스터 기판과 이의 제조 방법
US20090278121A1 (en) * 2008-05-08 2009-11-12 Tpo Displays Corp. System for displaying images and fabrication method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200832516A (en) * 2007-01-25 2008-08-01 Au Optronics Corp Layered structure with silicon nanocrystals, solar cell, nonvolatile memory element, photo sensitive element and fabrications thereof, and method for forming silicon nanocrystals
US20090009675A1 (en) * 2007-01-25 2009-01-08 Au Optronics Corporation Photovoltaic Cells of Si-Nanocrystals with Multi-Band Gap and Applications in a Low Temperature Polycrystalline Silicon Thin Film Transistor Panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11637136B2 (en) 2019-11-07 2023-04-25 Au Optronics Corporation Display device

Also Published As

Publication number Publication date
US8553186B2 (en) 2013-10-08
TW201100934A (en) 2011-01-01
US20100315580A1 (en) 2010-12-16

Similar Documents

Publication Publication Date Title
TWI395034B (zh) 薄膜電晶體陣列基板、顯示面板、液晶顯示裝置及其製作方法
TWI464887B (zh) 光電池元件及顯示面板
US9577137B2 (en) Photovoltaic cells with multi-band gap and applications in a low temperature polycrystalline silicon thin film transistor panel
US8563854B2 (en) Dye-sensitized photoelectric conversion apparatus and manufacturing method thereof
TWI462307B (zh) 具備多重能隙的矽奈米晶體光電池及其在一低溫多晶矽薄膜電晶體面板內之應用
US9231130B2 (en) Photoelectric conversion element and solar cell
KR20140040121A (ko) 그래핀-기반 다중-접합 가요성 태양 전지
KR101053790B1 (ko) 태양 전지 및 그 제조 방법
JP2011176225A (ja) 光学変換装置及び同装置を含む電子機器
US20120181503A1 (en) Method of Fabricating Silicon Quantum Dot Layer and Device Manufactured Using the Same
CN101614896B (zh) 薄膜晶体管数组基板、显示面板、液晶显示装置及其制作方法
US8269258B2 (en) Method for manufacturing a solar cell
CN101459202B (zh) 光电池元件及显示面板
KR101106480B1 (ko) 광기전력 장치의 제조 방법
US8836070B2 (en) Photo diode, method of manufacturing the photo-diode, and photo sensor including the photo diode
WO2018205320A1 (zh) 显示设备及其主动式阵列开关基板
CN114744053B (zh) 太阳能电池及生产方法、光伏组件
US20120167975A1 (en) Solar Cell And Method For Manufacturing The Same
KR101030322B1 (ko) 태양 전지의 제조방법
US20120132266A1 (en) Photoelectric conversion device using semiconductor nanomaterial
CN111384140B (zh) 一种显示面板及其制作方法和显示装置
US8633375B2 (en) Solar cell and method for Manufacturing the same
US20120280232A1 (en) Photoelectric conversion device
Baik et al. Towards light-trapping free amorphous Si only multi-junction solar cells
KR20130066757A (ko) 태양전지 및 그 제조방법