KR20130066757A - 태양전지 및 그 제조방법 - Google Patents

태양전지 및 그 제조방법 Download PDF

Info

Publication number
KR20130066757A
KR20130066757A KR1020110133386A KR20110133386A KR20130066757A KR 20130066757 A KR20130066757 A KR 20130066757A KR 1020110133386 A KR1020110133386 A KR 1020110133386A KR 20110133386 A KR20110133386 A KR 20110133386A KR 20130066757 A KR20130066757 A KR 20130066757A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
semiconductor
electrode
buffer layer
Prior art date
Application number
KR1020110133386A
Other languages
English (en)
Other versions
KR101854237B1 (ko
Inventor
이정현
김민규
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020110133386A priority Critical patent/KR101854237B1/ko
Publication of KR20130066757A publication Critical patent/KR20130066757A/ko
Application granted granted Critical
Publication of KR101854237B1 publication Critical patent/KR101854237B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은, 소정 극성을 갖는 반도체 웨이퍼: 상기 반도체 웨이퍼의 후면에 형성된 제1 버퍼층; 상기 제1 버퍼층 상에 형성된 제1 반도체층; 상기 제1 반도체층 상에 형성된 제2 버퍼층; 상기 제2 버퍼층 상에서 상기 제1 반도체층과 대향하도록 형성된 제1 전극; 상기 반도체 웨이퍼의 후면에서 상기 반도체 웨이퍼의 내부까지 형성된 제2 반도체층; 및 상기 제1 전극과 교번적으로 형성되며, 상기 제2 버퍼층 및 제1 버퍼층을 뚫고 연장되어 상기 제2 반도체층과 연결되어 있는 제2 전극을 포함하여 이루어진 것을 특징으로 하는 태양전지 및 그 제조방법에 관한 것으로서,
본 발명에 따르면, 제1 전극 및 제2 전극 모두가 태양광이 입사하지 않는 반도체 웨이퍼의 후면에 형성되어 있기 때문에 태양광의 투과율이 증진되고 그에 따라 전지효율이 향상될 수 있고, 또한, 본 발명은 레이저 조사에 의해서 제2 반도체층과 제2 전극을 형성하기 때문에, 포토 공정 및 식각 공정을 이용하는 별도의 분리공정(isolation) 없이도 반도체 웨이퍼와 제2 반도체층/제2 전극의 전기적 연결을 구성할 수 있어 공정이 매우 단순해지고, 비용이 절감되는 효과가 있다.

Description

태양전지 및 그 제조방법{Solar Cell and method of manufacturing the same}
본 발명은 태양전지(Solar Cell)에 관한 것으로서, 보다 구체적으로는 기판형 태양전지와 박막형 태양전지가 조합된 태양전지에 관한 것이다.
태양전지는 반도체의 성질을 이용하여 빛 에너지를 전기 에너지로 변환시키는 장치이다.
태양전지는 P(positive)형 반도체와 N(negative)형 반도체를 접합시킨 PN접합 구조를 하고 있으며, 이러한 구조의 태양전지에 태양광이 입사되면, 입사된 태양광이 가지고 있는 에너지에 의해 상기 반도체 내에서 정공(hole) 및 전자(electron)가 발생하고, 이때, PN접합에서 발생한 전기장에 의해서 상기 정공(+)는 P형 반도체쪽으로 이동하고 상기 전자(-)는 N형 반도체쪽으로 이동하게 되어 전위가 발생하게 됨으로써 전력을 생산할 수 있게 된다.
이와 같은 태양전지는 일반적으로 기판형 태양전지와 박막형 태양전지로 구분할 수 있다.
상기 기판형 태양전지는 실리콘과 같은 반도체물질 자체를 기판으로 이용하여 태양전지를 제조한 것이고, 상기 박막형 태양전지는 유리 등과 같은 기판 상에 박막의 형태로 반도체를 형성하여 태양전지를 제조한 것이다.
상기 기판형 태양전지는 상기 박막형 태양전지에 비하여 효율이 다소 우수한 장점이 있고, 상기 박막형 태양전지는 상기 기판형 태양전지에 비하여 제조비용이 감소되는 장점이 있다.
이에, 상기 기판형 태양전지와 박막형 태양전지를 조합한 태양전지가 제안된 바 있다. 이하 도면을 참조로 종래의 태양전지에 대해서 설명하기로 한다.
도 1은 종래의 태양전지의 개략적인 단면도이다.
도 1에서 알 수 있듯이, 종래의 태양전지는, 반도체 웨이퍼(10), 제1 반도체층(20), 제1 전극(30), 제2 반도체층(40), 및 제2 전극(50)을 포함하여 이루어진다.
상기 제1 반도체층(20)은 상기 반도체 웨이퍼(10)의 상면에 박막 형태로 형성되고, 상기 제2 반도체층(40)은 상기 반도체 웨이퍼(10)의 하면에 박막 형태로 형성되며, 이와 같은 상기 반도체 웨이퍼(10), 제1 반도체층(20), 및 제2 반도체층(40)의 조합에 의해 PN접합구조가 이루어지게 된다.
상기 제1 전극(30)은 상기 제1 반도체층(20) 상에 형성되고, 상기 제2 전극(50)은 상기 제2 반도체층(40) 상에 형성되어, 각각 태양전지의 (+)전극 또는 (-)전극을 이루게 된다.
이와 같은 종래의 태양전지에 태양광이 입사되면 상기 반도체 웨이퍼(10)에서 정공(hole) 또는 전자(electron)와 같은 캐리어(carrier)가 생성되고, 이와 같은 캐리어는 상기 제1 반도체층(20)을 경유하여 상기 제1 전극(30)으로 이동함과 더불어 상기 제2 반도체층(40)을 경유하여 상기 제2 전극(50)으로 이동하게 된다.
그러나, 이와 같은 종래의 태양전지는 태양광이 입사하는 전면(前面)에 제1 전극(30)이 형성되어 있기 때문에, 상기 제1 전극(30)으로 인해서 태양광의 투과율이 저하되고, 그에 따라 태양전지의 효율이 떨어지는 문제점이 있다.
본 발명은 전술한 종래의 태양전지의 문제점을 극복하기 위해 고안된 것으로서, 본 발명은 태양광이 입사하는 전면(前面)에 전극을 형성하지 않음으로써 태양광의 투과율을 증진시키고 그에 따라 전지효율이 증진될 수 있는 태양전지 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 상기 목적을 달성하기 위해서, 소정 극성을 갖는 반도체 웨이퍼: 상기 반도체 웨이퍼의 후면에 형성된 제1 버퍼층; 상기 제1 버퍼층 상에 형성된 제1 반도체층; 상기 제1 반도체층 상에 형성된 제2 버퍼층; 상기 제2 버퍼층 상에서 상기 제1 반도체층과 대향하도록 형성된 제1 전극; 상기 반도체 웨이퍼의 후면에서 상기 반도체 웨이퍼의 내부까지 형성된 제2 반도체층; 및 상기 제1 전극과 교번적으로 형성되며, 상기 제2 버퍼층 및 제1 버퍼층을 뚫고 연장되어 상기 제2 반도체층과 연결되어 있는 제2 전극을 포함하여 이루어진 것을 특징으로 하는 태양전지를 제공한다.
상기 제2 버퍼층은 상기 제1 반도체층과 상기 제2 전극 사이에 형성되어 상기 제1 반도체층과 상기 제2 전극 사이의 물리적 접촉을 차단할 수 있다.
상기 제2 버퍼층은 상기 제1 버퍼층과 연결될 수 있다.
상기 제1 반도체층은 상기 반도체 웨이퍼와 동일한 극성을 가지고, 상기 제2 반도체층은 상기 반도체 웨이퍼와 상이한 극성을 가질 수 있다.
상기 제1 버퍼층은 도펀트가 도핑되지 않은 진성 반도체층으로 이루어지거나 또는 상기 제1 반도체층과 동일한 극성을 가지면서 상기 제1 반도체층보다 저농도로 도핑된 반도체층으로 이루어질 수 있다.
상기 제2 버퍼층은 도펀트가 도핑되지 않은 진성 반도체층으로 이루어질 수 있다.
상기 제2 전극은 상기 제2 반도체층을 구성하는 도펀트를 제공하는 소스(source) 물질로 이루어질 수 있다.
상기 반도체 웨이퍼의 전면에 페시베이션층이 추가로 형성될 수 있다.
본 발명은 또한, 소정 극성을 갖는 반도체 웨이퍼의 후면에 제1 버퍼층을 형성하는 공정; 상기 제1 버퍼층 상에 제1 반도체층을 형성하는 공정; 상기 제1 반도체층 상에 제2 버퍼층을 형성하는 공정; 상기 제2 버퍼층 상에 제2 전극물질을 패턴 형성하는 공정; 상기 제2 전극물질에 레이저를 조사하여, 상기 제2 전극물질이 상기 제2 버퍼층, 제1 반도체층 및 제1 버퍼층을 차례로 뚫고 상기 반도체 웨이퍼까지 침투하게 함으로써, 상기 반도체 웨이퍼의 후면에서 그 내부 영역까지 제2 반도체층을 형성함과 더불어 상기 제2 반도체층과 연결되는 제2 전극을 형성하는 공정을 포함하여 이루어진 태양전지의 제조방법을 제공한다.
상기 레이저를 조사하는 공정은 상기 제2 버퍼층을 상기 제2 전극과 제1 반도체층 사이로 침투시켜 상기 제2 전극과 제1 반도체층 사이의 물리적 접촉을 차단하는 공정을 포함할 수 있다.
상기 제1 반도체층과 대향하도록 상기 제2 버퍼층 상에 제1 전극을 형성하는 공정을 추가로 포함할 수 있다.
상기 제1 반도체층은 상기 반도체 웨이퍼와 동일한 극성을 가지고, 상기 제2 반도체층은 상기 반도체 웨이퍼와 상이한 극성을 가질 수 있다.
상기 제1 버퍼층은 도펀트가 도핑되지 않은 진성 반도체층으로 이루어지거나 또는 상기 제1 반도체층과 동일한 극성을 가지면서 상기 제1 반도체층보다 저농도로 도핑된 반도체층으로 이루어질 수 있다.
상기 제2 버퍼층은 도펀트가 도핑되지 않은 진성 반도체층으로 이루어질 수 있다.
상기 제2 전극은 상기 제2 반도체층을 구성하는 도펀트를 제공하는 소스(source) 물질로 이루어질 수 있다.
상기 반도체 웨이퍼의 전면에 페시베이션층을 형성하는 공정을 추가로 포함할 수 있다.
상기 구성에 의한 본 발명에 따르면 다음과 같은 효과가 있다.
본 발명에 따르면, 제1 전극 및 제2 전극 모두가 태양광이 입사하지 않는 반도체 웨이퍼의 후면에 형성되어 있기 때문에 태양광의 투과율이 증진되고 그에 따라 전지효율이 향상될 수 있다.
특히, 본 발명은 레이저 조사에 의해서 제2 반도체층과 제2 전극을 형성하기 때문에, 포토 공정 및 식각 공정을 이용하는 별도의 분리공정(isolation) 없이도 반도체 웨이퍼와 제2 반도체층/제2 전극의 전기적 연결을 구성할 수 있어 공정이 매우 단순해지고, 비용이 절감되는 효과가 있다.
도 1은 종래의 태양전지의 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 태양전지의 개략적인 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 태양전지의 개략적인 단면도이다.
도 4a 내지 도 4g는 본 발명의 일 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도이다.
도 5a 내지 도 5h는 본 발명의 다른 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도이다.
이하, 도면을 참조로 본 발명에 따른 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 태양전지의 개략적인 단면도이다.
도 2에서 알 수 있듯이, 본 발명의 일 실시예에 따른 태양전지는, 반도체 웨이퍼(100), 제1 버퍼층(210), 제1 반도체층(300), 제2 버퍼층(220), 제2 반도체층(400), 제1 전극(500), 및 제2 전극(600)을 포함하여 이루어진다.
상기 반도체 웨이퍼(100)는 결정질 실리콘(c-Si) 웨이퍼로 이루어질 수 있으며, 예를 들어, N형 실리콘 웨이퍼로 이루어질 수 있다.
상기 반도체 웨이퍼(100)의 전면(前面) 및 후면(後面)은 요철구조로 형성될 수 있지만, 반드시 그에 한정되는 것은 아니다. 본 명세서에서, 반도체 웨이퍼(100)의 전면(前面)은 태양광이 직접 입사되는 면을 의미하고, 반도체 웨이퍼(100)의 후면(後面)은 태양광이 직접 입사되지 않는 면을 의미한다.
상기 제1 버퍼층(210)은 상기 반도체 웨이퍼(100)의 후면에 형성되어 있다.
상기 제1 버퍼층(210)은 상기 반도체 웨이퍼(100)의 후면에 결함(Defect)이 발생하는 것을 방지하는 역할을 한다. 즉, 상기 제1 버퍼층(210)을 형성하지 않고 상기 반도체 웨이퍼(100)의 후면에 고농도의 도펀트 가스를 이용하여 제1 반도체층(300)을 형성하게 되면, 상기 고농도의 도펀트 가스에 의해서 상기 반도체 웨이퍼(100)의 후면에 결함(Defect)이 발생할 수 있다. 따라서, 상기 반도체 웨이퍼(100)의 후면에 제1 버퍼층(210)을 형성하고 그 후 상기 제1 버퍼층(210) 상에 제1 반도체층(300)을 형성함으로써, 즉, 상기 반도체 웨이퍼(100)와 제1 반도체층(300) 사이에 제1 버퍼층(210)을 형성함으로써 상기 반도체 웨이퍼(100)의 후면에 결함 발생을 방지하도록 한 것이다.
이와 같은 기능을 하는 제1 버퍼층(210)은 도펀트가 도핑되지 않은 진성(Intrinsic) 반도체층으로 이루어질 수도 있지만, 반드시 그에 한정되는 것은 아니고, 미량의 도펀트가 도핑된 반도체층으로 이루어질 수도 있다.
상기 제1 버퍼층(210)이 미량의 도펀트가 도핑된 반도체층으로 이루어진 경우, 상기 제1 버퍼층(210)은 상기 제1 반도체층(300)과 동일한 극성을 가지면서 상기 제1 반도체층(300) 보다 저농도로 도핑된 반도체층으로 이루어진다.
상기 제1 버퍼층(210)으로서 진성 반도체층을 이용할 경우에는 제1 버퍼층(210)과 제1 반도체층(300)을 동일한 증착 장비에서 형성하는 것이 어려운 반면에, 상기 제1 버퍼층(210)으로서 저농도로 도핑된 반도체층을 이용할 경우에는 제1 버퍼층(210)과 제1 반도체층(300)을 동일한 증착 장비에서 형성하는 것이 가능할 수 있다.
즉, 상기 제1 버퍼층(210)으로서 진성 반도체층을 이용할 경우에는 하나의 증착 챔버에서 제1 버퍼층(210)을 증착하고 그 후 다른 증착 챔버에서 제1 반도체층(300)을 증착해야 하므로 상대적으로 증착 챔버가 추가되고 공정시간이 증가될 수 있다. 그에 반하여, 상기 제1 버퍼층(210)으로서 저농도로 도핑된 반도체층을 이용할 경우에는 하나의 증착 챔버에서 도펀트의 농도만을 조절하면서 제1 버퍼층(210)과 제1 반도체층(300)을 연속하여 증착할 수 있기 때문에 상대적으로 증착 챔버가 줄어들고 공정시간이 단축될 수 있다.
상기 제1 반도체층(300)은 상기 제1 버퍼층(210) 상에, 보다 구체적으로는, 상기 제1 버퍼층(210)의 후면에 박막의 형태로 형성된다.
상기 제1 반도체층(300)은 상기 반도체 웨이퍼(100)와 동일한 극성을 갖도록 형성할 수 있으며, 따라서, 상기 반도체 웨이퍼(100)가 N형 실리콘 웨이퍼로 이루어진 경우 상기 제1 반도체층(300)은 N형 반도체층, 예로서 N형 비정질 실리콘층으로 이루어질 수 있다.
상기 제1 반도체층(300)은 상기 제1 전극(500), 보다 구체적으로는, 상기 제1 전극(500)과 제2 버퍼층(220)을 사이에 두고 소정 간격으로 이격되어 있다.
상기 제2 버퍼층(220)은 상기 제1 반도체층(300) 상에, 보다 구체적으로는, 상기 제1 반도체층(300)의 후면에 박막의 형태로 형성된다.
상기 제2 버퍼층(220)은 상기 제1 반도체층(300)과 제2 전극(600) 사이의 물리적 접촉을 차단함으로써, 전자(electron) 및 정공(hole)이 원활히 이동할 수 있도록 한다. 즉, 전자(electron)는 상기 제1 반도체층(300)을 경유하여 상기 제1 전극(500)으로 수집되고, 정공(hole)은 상기 제2 반도체층(400)을 경유하여 상기 제2 전극(600)으로 수집될 수 있는데, 만약, 상기 제1 반도체층(300)과 제2 전극(600)이 물리적으로 접촉하고 있다면, 전자와 정공의 원활한 이동이 이루어질 수 없다.
따라서, 상기 제2 버퍼층(220)은 상기 제1 반도체층(300)과 제2 전극(600) 사이 영역에 형성됨으로써, 상기 제1 반도체층(300)과 제2 전극(600)이 물리적으로 접촉하는 것을 차단하고, 그에 따라 전자와 정공의 원활한 이동이 이루어질 수 있도록 한다. 이에 의해서, 도시된 바와 같이, 상기 제2 버퍼층(220)은 상기 제1 버퍼층(210)과 연결되어 있다.
이와 같은 기능을 하는 제2 버퍼층(220)은 진성 반도체층으로 이루어질 수 있다.
상기 제2 반도체층(400)은 상기 반도체 웨이퍼(100)와 상이한 극성을 가지도록 형성됨으로써, PN접합구조가 이루어질 수 있도록 한다.
상기 제2 반도체층(400)은 상기 반도체 웨이퍼(100)의 후면에서 상기 반도체 웨이퍼(100)의 내부까지 형성되어 있으며, 따라서, 상기 제2 반도체층(400)은 실리콘 웨이퍼로 이루어질 수 있다. 예를 들어, 반도체 웨이퍼(100)가 N형 실리콘 웨이퍼로 이루어진 경우, 상기 N형 실리콘 웨이퍼의 소정 영역에 P형 도펀트를 도핑함으로써 상기와 같은 제2 반도체층(400)을 얻을 수 있다.
상기 제1 전극(500)은 상기 제2 버퍼층(220) 상에, 보다 구체적으로는, 상기 제2 버퍼층(220)의 후면에 형성되어 있다. 특히, 상기 제1 전극(500)은 상기 제1 반도체층(300)과 대향하도록 형성됨으로써, 실리콘 웨이퍼에서 생성된 후 PN접합구조를 통해서 분리된 전자가 상기 제1 반도체층(300)을 경유하여 제1 전극(500)으로 용이하게 수집될 수 있게 된다.
상기 제1 전극(500)은 Ag, Al, Ti, Mo, Ni, Cu, 이들의 2 이상의 혼합물, 또는 이들의 2 이상의 합금으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 제1 전극(500)은 단일층으로 이루어질 수도 있고 복수층으로 이루어질 수도 있다.
상기 제2 전극(600)은 상기 제2 버퍼층(220) 상에, 보다 구체적으로는, 상기 제2 버퍼층(220)의 후면에 형성되어 있다. 특히, 상기 제2 전극(600)은 상기 제1 전극(500)과 교번적으로 형성되어 있다.
상기 제2 전극(600)은 그 전면에 형성된 제2 버퍼층(220) 및 제1 버퍼층(210)을 뚫고 연장되어 상기 제2 반도체층(400)과 연결되어 있다.
후술하는 제조 공정을 참조하면 용이하게 이해할 수 있듯이, 상기 제2 전극(600)은 상기 제2 반도체층(400)을 구성하는 소정 극성의 도펀트를 제공하는 소스(source) 물질로 이루어진다.
즉, 상기 제2 반도체층(400)이 P형일 경우, 상기 제2 전극(600)은 3가 원소인 Al과 같은 금속으로 이루어질 수 있다.
도 3은 본 발명의 다른 실시예에 따른 태양전지의 개략적인 단면도로서, 이는 반도체 웨이퍼(100)의 전면에 페시베이션(Passivation)층(700)이 추가로 형성된 것을 제외하고, 전술한 도 2에 도시한 태양전지와 동일하다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 동일한 구성에 대한 반복 설명은 생략하기로 한다.
도 3에 도시한 본 발명의 다른 실시예에 따르면, 반도체 웨이퍼(100)의 전면에 페시베이션층(700)이 형성되어 있어, 상기 반도체 웨이퍼(100)의 전면이 외부로부터 보호될 수 있다.
상기 페시베이션층(700)은 SiNx등과 같은 무기절연층으로 이루어질 수도 있고, 비정질 실리콘층(a-Si)으로 이루어질 수도 있다. 특히, 비정질 실리콘층이 페시베이션 기능이 우수하기 때문에, 상기 반도체 웨이퍼(100)의 전면에 비정질 실리콘층을 형성하고, 그 전면에 SiNx와 같은 무기절연층을 형성함으로써, 이중층 구조로 페시베이션층(700)을 형성하는 것도 가능하다.
도 4a 내지 도 4g는 본 발명의 일 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도로서, 이는 전술한 도 2에 도시한 태양전지의 제조방법에 관한 것이다.
우선, 도 4a에서 알 수 있듯이, 반도체 웨이퍼(100)를 준비한다.
상기 반도체 웨이퍼(100)는 N형 실리콘 웨이퍼로 이루어질 수 있다.
상기 반도체 웨이퍼(100)를 준비하는 공정은, 상기 반도체 웨이퍼(100)의 전면 및 후면에 요철구조를 형성하기 위한 텍스쳐 가공공정을 포함할 수 있다.
상기 텍스쳐 가공공정은 반응성 이온 에칭법(Reactive Ion etching: RIE)으로 이루어질 수도 있고, 습식 에칭법으로 이루어질 수도 있다.
다음, 도 4b 및 도 4c에서 알 수 있듯이, 상기 반도체 웨이퍼(100)의 후면에 제1 버퍼층(210)을 형성하고, 상기 제1 버퍼층(210) 상에 제1 반도체층(300)을 형성한다.
상기 제1 버퍼층(210)은 도펀트가 도핑되지 않은 진성(Intrinsic) 반도체층으로 이루어질 수 있다. 이 경우, 상기 제1 버퍼층(210) 및 제1 반도체층(300)은 각각 별도의 공정 챔버에서 형성할 수 있다. 즉, 하나의 공정 챔버에서 PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 이용하여 진성 반도체층으로 이루어진 제1 버퍼층(210)을 형성하고, 그 후 다른 공정 챔버에서 PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 이용하여 N형 반도체층, 예로서 N형 비정질 실리콘층으로 이루어진 제1 반도체층(300)을 형성할 수 있다.
상기 제1 버퍼층(210)은 상기 제1 반도체층(300)과 동일한 극성을 갖는 도펀트를 미량 포함한 저농도로 도핑된 반도체층으로 이루어질 수도 있다. 이 경우, 상기 제1 버퍼층(210) 및 제1 반도체층(300)은 하나의 공정 챔버에서 연속 공정으로 형성할 수 있다. 즉, 하나의 공정 챔버에서 인(P)과 같은 5족 원소의 도펀트 가스의 투입량을 조절하면서, PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 이용하여 저농도 도핑된 반도체층으로 이루어진 제1 버퍼층(210)을 형성하고 이어서 고농도로 도핑된 반도체층으로 이루어진 제1 반도체층(300)을 형성할 수 있다.
다음, 도 4d에서 알 수 있듯이, 상기 제1 반도체층(300) 상에 제2 버퍼층(220)을 형성한다.
상기 제2 버퍼층(220)은 도펀트가 도핑되지 않은 진성(Intrinsic) 반도체층으로 이루어질 수 있고, 이 경우, 상기 제2 버퍼층(220)은 PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 이용하여 형성할 수 있다.
다음, 도 4e에서 알 수 있듯이, 상기 제2 버퍼층(220) 상에 제2 전극물질(600a)을 패턴 형성하고, 상기 제2 전극물질(600a)에 레이저(laser)를 조사한다.
상기 제2 전극물질(600a)은 스퍼터링(Sputtering)법, MOCVD(Metal Organic Chemical Vapor Deposition)법, 또는 프린팅(Printing)법과 같은 당업계에 공지된 방법을 이용하여 패턴형성할 수 있다.
상기 제2 전극물질(600a)은 소정의 도펀트, 예를 들어 3가의 도펀트를 제공할 수 있는 소스(source)물질, 예를 들어 Al으로 이루어질 수 있다.
상기와 같이 제2 전극물질(600a)에 레이저를 조사하게 되면, 도 4f에 도시된 바와 같이, 제2 전극물질(600a)이 제2 버퍼층(220), 제1 반도체층(300) 및 제1 버퍼층(210)을 차례로 뚫고 상기 반도체 웨이퍼(100)까지 침투하게 된다.
따라서, 상기 반도체 웨이퍼(100)의 후면에서 그 내부 영역까지 제2 반도체층(400)이 형성되고, 상기 제2 반도체층(400)과 연결되는 제2 전극(600)이 완성된다.
특히, 상기 레이저 조사에 의해서 상기 제2 전극물질(600a)이 상기 제2 버퍼층(220), 제1 반도체층(300) 및 제1 버퍼층(210)을 차례로 뚫고 지나갈 때, 상기 제2 버퍼층(220)이 상기 제2 전극물질(600a)의 측면을 따라 함께 이동하게 되고, 그에 따라, 제2 전극(600)과 제1 반도체층(300) 사이에 제2 버퍼층(220)이 형성되어 상기 제2 전극(600)과 제1 반도체층(300) 사이의 물리적 접촉이 차단될 수 있다.
다음, 도 4g에서 알 수 있듯이, 상기 제2 버퍼층(220) 상에 제1 전극(500)을 형성한다.
상기 제1 전극(500)은 상기 제1 반도체층(300)과 대향하도록 패턴 형성한다.
상기 제1 전극(500)은 Ag, Al, Ti, Mo, Ni, Cu, 이들의 2 이상의 혼합물, 또는 이들의 2 이상의 합금으로 이루어질 수 있으며, 프린팅(Printing)법과 같은 당업계에 공지된 방법을 이용하여 패턴형성할 수 있다.
한편, 도 4e 공정에서 제2 전극물질(600a)을 패턴 형성할 때, 상기 제2 전극물질(600a)과 교번적으로 제1 전극(500)을 함께 패턴 형성하고, 그 후에, 상기 제2 전극물질(600a)에만 레이저를 조사함으로써, 도 2에 도시된 본 발명의 일 실시예에 따른 태양전지를 제조하는 것도 가능하다.
도 5a 내지 도 5h는 본 발명의 다른 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도로서, 이는 전술한 도 3에 도시한 태양전지의 제조방법에 관한 것이다. 전술한 실시예와 동일한 구성에 대한 반복 설명은 생략하기로 하다.
우선, 도 5a에서 알 수 있듯이, 반도체 웨이퍼(100)를 준비한다.
다음, 도 5b에서 알 수 있듯이, 상기 반도체 웨이퍼(100)의 전면에 페시베이션층(700)을 형성한다.
상기 페시베이션층(700)은 PECVD법을 이용하여 SiNx등과 같은 무기절연층으로 형성할 수도 있고, 비정질 실리콘층(a-Si)으로 형성할 수도 있고, 비정절 실리콘층과 무기절연층의 이중층으로 형성할 수도 있다.
다음, 도 5c에서 알 수 있듯이, 상기 반도체 웨이퍼(100)의 후면에 제1 버퍼층(210)을 형성한다.
다음, 도 5d에서 알 수 있듯이, 상기 제1 버퍼층(210) 상에 제1 반도체층(300)을 형성한다.
다음, 도 5e에서 알 수 있듯이, 상기 제1 반도체층(300) 상에 제2 버퍼층(220)을 형성한다.
다음, 도 5f 및 도 5g에서 알 수 있듯이, 상기 제2 버퍼층(220) 상에 제2 전극물질(600a)을 패턴 형성하고, 상기 제2 전극물질(600a)에 레이저(laser)를 조사함으로써, 상기 반도체 웨이퍼(100)의 후면에서 그 내부 영역까지 제2 반도체층(400)을 형성함과 더불어 상기 제2 반도체층(400)과 연결되는 제2 전극(600)을 형성하고, 또한, 상기 제2 버퍼층(220)을 상기 제2 전극(600)과 제1 반도체층(300) 사이로 침투시켜 상기 제2 전극(600)과 제1 반도체층(300) 사이의 물리적 접촉을 차단한다.
다음, 도 5h에서 알 수 있듯이, 상기 제2 버퍼층(220) 상에 제1 전극(500)을 형성한다.
이상은, 상기 반도체 웨이퍼(100)로서 N형 반도체 웨이퍼를 이용한 경우에 대해서 주로 설명하였지만, 본 발명이 반드시 그에 한정되는 것은 아니고, 본 발명은 상기 반도체 웨이퍼(100)로서 P형 반도체 웨이퍼를 이용할 수도 있다.
100: 반도체 웨이퍼 210: 제1 버퍼층
220: 제2 버퍼층 300: 제1 반도체층
400: 제2 반도체층 500: 제1 전극
600: 제2 전극

Claims (16)

  1. 소정 극성을 갖는 반도체 웨이퍼:
    상기 반도체 웨이퍼의 후면에 형성된 제1 버퍼층;
    상기 제1 버퍼층 상에 형성된 제1 반도체층;
    상기 제1 반도체층 상에 형성된 제2 버퍼층;
    상기 제2 버퍼층 상에서 상기 제1 반도체층과 대향하도록 형성된 제1 전극;
    상기 반도체 웨이퍼의 후면에서 상기 반도체 웨이퍼의 내부까지 형성된 제2 반도체층; 및
    상기 제1 전극과 교번적으로 형성되며, 상기 제2 버퍼층 및 제1 버퍼층을 뚫고 연장되어 상기 제2 반도체층과 연결되어 있는 제2 전극을 포함하여 이루어진 것을 특징으로 하는 태양전지.
  2. 제1항에 있어서,
    상기 제2 버퍼층은 상기 제1 반도체층과 상기 제2 전극 사이에 형성되어 상기 제1 반도체층과 상기 제2 전극 사이의 물리적 접촉을 차단하는 것을 특징으로 하는 태양전지.
  3. 제1항에 있어서,
    상기 제2 버퍼층은 상기 제1 버퍼층과 연결되어 있는 것을 특징으로 하는 태양전지.
  4. 제1항에 있어서,
    상기 제1 반도체층은 상기 반도체 웨이퍼와 동일한 극성을 가지고, 상기 제2 반도체층은 상기 반도체 웨이퍼와 상이한 극성을 가지는 것을 특징으로 하는 태양전지.
  5. 제1항에 있어서,
    상기 제1 버퍼층은 도펀트가 도핑되지 않은 진성 반도체층으로 이루어지거나 또는 상기 제1 반도체층과 동일한 극성을 가지면서 상기 제1 반도체층보다 저농도로 도핑된 반도체층으로 이루어진 것을 특징으로 하는 태양전지.
  6. 제1항에 있어서,
    상기 제2 버퍼층은 도펀트가 도핑되지 않은 진성 반도체층으로 이루어진 것을 특징으로 하는 태양전지.
  7. 제1항에 있어서,
    상기 제2 전극은 상기 제2 반도체층을 구성하는 도펀트를 제공하는 소스(source) 물질로 이루어진 것을 특징으로 하는 태양전지.
  8. 제1항에 있어서,
    상기 반도체 웨이퍼의 전면에 페시베이션층이 추가로 형성되어 있는 것을 특징으로 하는 태양전지.
  9. 소정 극성을 갖는 반도체 웨이퍼의 후면에 제1 버퍼층을 형성하는 공정;
    상기 제1 버퍼층 상에 제1 반도체층을 형성하는 공정;
    상기 제1 반도체층 상에 제2 버퍼층을 형성하는 공정;
    상기 제2 버퍼층 상에 제2 전극물질을 패턴 형성하는 공정;
    상기 제2 전극물질에 레이저를 조사하여, 상기 제2 전극물질이 상기 제2 버퍼층, 제1 반도체층 및 제1 버퍼층을 차례로 뚫고 상기 반도체 웨이퍼까지 침투하게 함으로써, 상기 반도체 웨이퍼의 후면에서 그 내부 영역까지 제2 반도체층을 형성함과 더불어 상기 제2 반도체층과 연결되는 제2 전극을 형성하는 공정을 포함하여 이루어진 태양전지의 제조방법.
  10. 제9항에 있어서,
    상기 레이저를 조사하는 공정은 상기 제2 버퍼층을 상기 제2 전극과 제1 반도체층 사이로 침투시켜 상기 제2 전극과 제1 반도체층 사이의 물리적 접촉을 차단하는 것을 특징으로 하는 태양전지의 제조방법.
  11. 제9항에 있어서,
    상기 제1 반도체층과 대향하도록 상기 제2 버퍼층 상에 제1 전극을 형성하는 공정을 추가로 포함하는 것을 특징으로 하는 태양전지의 제조방법.
  12. 제9항에 있어서,
    상기 제1 반도체층은 상기 반도체 웨이퍼와 동일한 극성을 가지고, 상기 제2 반도체층은 상기 반도체 웨이퍼와 상이한 극성을 가지는 것을 특징으로 하는 태양전지의 제조방법.
  13. 제9항에 있어서,
    상기 제1 버퍼층은 도펀트가 도핑되지 않은 진성 반도체층으로 이루어지거나 또는 상기 제1 반도체층과 동일한 극성을 가지면서 상기 제1 반도체층보다 저농도로 도핑된 반도체층으로 이루어진 것을 특징으로 하는 태양전지의 제조방법.
  14. 제9항에 있어서,
    상기 제2 버퍼층은 도펀트가 도핑되지 않은 진성 반도체층으로 이루어진 것을 특징으로 하는 태양전지의 제조방법.
  15. 제9항에 있어서,
    상기 제2 전극은 상기 제2 반도체층을 구성하는 도펀트를 제공하는 소스(source) 물질로 이루어진 것을 특징으로 하는 태양전지의 제조방법.
  16. 제9항에 있어서,
    상기 반도체 웨이퍼의 전면에 페시베이션층을 형성하는 공정을 추가로 포함하는 것을 특징으로 하는 태양전지의 제조방법.
KR1020110133386A 2011-12-13 2011-12-13 태양전지 및 그 제조방법 KR101854237B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110133386A KR101854237B1 (ko) 2011-12-13 2011-12-13 태양전지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110133386A KR101854237B1 (ko) 2011-12-13 2011-12-13 태양전지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130066757A true KR20130066757A (ko) 2013-06-21
KR101854237B1 KR101854237B1 (ko) 2018-05-04

Family

ID=48862813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110133386A KR101854237B1 (ko) 2011-12-13 2011-12-13 태양전지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101854237B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152222A (ja) * 2006-10-27 2009-07-09 Kyocera Corp 太陽電池素子の製造方法
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon

Also Published As

Publication number Publication date
KR101854237B1 (ko) 2018-05-04

Similar Documents

Publication Publication Date Title
US11616160B2 (en) Tandem solar cell
KR20100118864A (ko) 함몰전극형 태양전지의 제조방법
JP2014072530A (ja) 太陽電池及びその製造方法
JP6538009B2 (ja) 太陽電池及びその製造方法
KR101768907B1 (ko) 태양 전지 제조 방법
KR101686663B1 (ko) 후면 전극형 박막 솔라셀과 그의 제조방법
KR102148427B1 (ko) 광전소자 및 그 제조방법
KR20160084261A (ko) 태양 전지 및 이의 제조 방법
TWI424582B (zh) 太陽能電池的製造方法
KR20090028883A (ko) 태양전지 및 그 제조방법
WO2015098426A1 (ja) 太陽電池及びその製造方法
KR20120104846A (ko) 태양전지 및 그 제조방법
KR20180018895A (ko) 양면 수광형 실리콘 태양전지
KR20100090015A (ko) 태양전지 및 그 제조방법
KR20150090607A (ko) 태양 전지 및 이의 제조 방법
JP2017038060A (ja) 太陽電池及び太陽電池の製造方法
KR101863068B1 (ko) 태양전지 및 그 제조방법
JP5645734B2 (ja) 太陽電池素子
KR20110071374A (ko) 후면전계형 이종접합 태양전지 및 그 제조방법
KR101854237B1 (ko) 태양전지 및 그 제조방법
KR20120062432A (ko) 태양전지 및 그 제조방법
KR101854236B1 (ko) 태양전지 및 그 제조방법
KR20130022097A (ko) 태양전지 및 그 제조방법
KR101779057B1 (ko) 기판형 태양전지 및 그 제조방법
KR20180064265A (ko) 태양 전지 제조 방법 및 태양 전지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant