CN101231944B - 包括硅纳米晶体的多层结构及其制作方法 - Google Patents

包括硅纳米晶体的多层结构及其制作方法 Download PDF

Info

Publication number
CN101231944B
CN101231944B CN2008100085574A CN200810008557A CN101231944B CN 101231944 B CN101231944 B CN 101231944B CN 2008100085574 A CN2008100085574 A CN 2008100085574A CN 200810008557 A CN200810008557 A CN 200810008557A CN 101231944 B CN101231944 B CN 101231944B
Authority
CN
China
Prior art keywords
layer
dielectric layer
silicon
silicic dielectric
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100085574A
Other languages
English (en)
Other versions
CN101231944A (zh
Inventor
卓恩宗
赵志伟
彭佳添
刘婉懿
孙铭伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/876,516 external-priority patent/US20080179762A1/en
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN101231944A publication Critical patent/CN101231944A/zh
Application granted granted Critical
Publication of CN101231944B publication Critical patent/CN101231944B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/778—Nanostructure within specified host or matrix material, e.g. nanocomposite films
    • Y10S977/784—Electrically conducting, semi-conducting, or semi-insulating host material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/788—Of specified organic or carbon-based composition
    • Y10S977/809—Organic film on silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/813—Of specified inorganic semiconductor composition, e.g. periodic table group IV-VI compositions
    • Y10S977/814—Group IV based elements and compounds, e.g. CxSiyGez, porous silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/842—Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes
    • Y10S977/844—Growth by vaporization or dissociation of carbon source using a high-energy heat source, e.g. electric arc, laser, plasma, e-beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
    • Y10S977/891—Vapor phase deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明公开了包括硅纳米管芯的多层结构及其制造方法、太阳能电池及形成其的方法、非易失性存储器单元及其制造方法、以及光感测单元及其制造方法。在一实施例中，包括硅纳米管芯的多层结构的制造方法包括步骤：于基底上形成第一导电层，于第一导电层上形成富硅介电层，至少对富硅介电层进行激光退火步骤，使富硅激发产生聚集，以于富硅介电层中形成多个硅纳米管芯。富硅介电层折射系数大体上为1.47～2.5的富硅氧化层，或折射系数约为1.7～2.5的富硅氮化层，包括硅纳米管芯的多层结构可用于太阳能电池、光侦测器、触控显示器、非易失性存储器元件的储存节点或液晶显示器。

Description

包括硅纳米晶体的多层结构及其制作方法
技术领域
本发明涉及一种工艺方法，特别涉及一种以激光退火于富硅介电薄膜形成纳米晶体的方法。
背景技术
光电(或光伏打)元件(Photo-Voltaic Device，PV)广泛的应用于各种区域，例如太阳能电池、触控显示器、紫外光蓝光(UV-blue)侦测器、全色域光侦测器和高分辨率薄膜晶体管显示器。光伏打元件一般形成有纳米晶体(nanocrystal)，且一般采用例如硅、锗的半导体材料，依据材料的能带和量子点的量子限制效应quantum confinement effect)制作纳米晶体。美国专利公开号第20060189014号揭示光伏打元件的实施范例，本发明在此列出该项专利用以补充说明本发明的先前技术，硅纳米团簇(silicon nanocluster)的制作一般于SiOx(x＜2)凝聚出硅纳米束，使用化学气相沉积法、射频溅射或硅注入工艺形成薄膜，此薄膜一般称为富硅的氧化硅(silicon-rich silicon oxide，SRSO)或富硅氧化物(silicon-rich oxide，SRO)。当使用化学气相沉积法或射频溅射，以高温进行退火，通常可于富硅的氧化硅中在波长590nm～750nm的范围内，得到光激发荧光(PL)的尖峰，然而，富硅氧化物(SRO)的量子效率较低，因而减少光激发荧光的强度，且降低其于光伏打元件的应用。
注入铒(Er)用以产生掺杂铒硅纳米晶体的技术亦使用于硅为基础的光源，然而，已知的注入工艺技术无法均匀的分布掺杂物，因而降低发光效率且增加成本。此外，现今界面工程的技术仍不足以使用此种注入工艺。使用Si/SiO2超晶格结构以控制晶体尺寸会导致较慢且高温的沉积工艺，而无法兼顾硅晶体尺寸与硅纳米晶体和二氧化硅界面的控制。此元件的效能非常低，限制元件的应用，为了改进元件效率，必须在硅纳米晶体和二氧化硅界面间产生大界面区。
另外，非易失性存储器市场主要使用浮置栅极元件，根据国际半导体技术2001年发展蓝图(international technology roadmap for semiconductors2001)，浮置栅极元件遂穿氧化层的厚度在更进一步的代(generation)约只剩9nm的厚度，而缩小遂穿氧化层的厚度会由于氧化层中一个或两个缺陷，导致异常的漏电流，造成储存在非易失性存储器单元中的数据流失。缩小遂穿氧化层的厚度亦需要高的操作电压，不连续的电荷储存(discrete chargestorage)可略过上述问题，因此可针对遂穿氧化层和编程/抹除电压进行微缩。对于镶嵌技术而言，一般需要降低整合成本，其减少低电压产生的电荷泵浦(Charge pump)且避免使用浮置栅极元件的双多晶硅工艺，因此，使用分离类陷阱储存节点的非易失性存储器单元重新受到瞩目。
图16显示已知的浮置栅极非易失性存储器单元1600，其包括源极电极1602、漏极电极1606和栅极1604，反转层1612形成于p型半导体基底的源极电极1602和漏极电极1606间，绝缘层1608形成于浮置栅极1610和栅极1604间，浮置栅极1610被绝缘层1608围绕，因此储存电荷位于浮置栅极1610中。
图17显示已知的硅-氧化物-氮化物-氧化物-硅(SONOS)型非易失性存储器单元1700剖面图，其包括堆叠结构，源极电极和漏极电极(未绘示)形成于半导体基底(未标示)上，且分别接触半导体基底中的源极区1710和漏极区1720。堆叠结构包括第一氧化硅层1730作为隧穿氧化层、多晶硅层1740、第二氧化硅层1750、氮化硅层1760、第三氧化硅层1770和导电层1780作为栅极，此硅-氧化物-氮化物-氧化物-硅(SONOS)型非易失性存储器单元的工艺非常复杂，且微缩隧穿氧化层会导致异常漏电流的问题。
一般来说，富硅氮化物和富硅氧化物用作电荷能陷(charge trapping)介质，以增加于非易失性存储器单元中数据的储存时间和可靠度。然而，由于上述工艺所遇到的问题，富硅氮化物和富硅氧化物不容易和一般的工艺整合，整合硅的简单和高效率发光元件工艺中，不需要高温的预退火步骤，其工艺和传统的工艺整合的低温多晶硅薄膜晶体管(LTPS TFT)工艺对于光元件(发光元件和光侦测元件)而言是必须的。
因此，需要一技术解决上述的缺陷和问题。
发明内容
根据上述问题，本发明提出一种包括硅纳米晶体的多层结构的制造方法，包括：形成第一导电层于基底上，形成富硅介电层于第一导电层上，其中该富硅介电层具有多个硅纳米晶体。
一种形成硅纳米晶体的方法，包括：对富硅介电层进行激光退火步骤，以于富硅介电层中形成多个硅纳米晶体。
本发明提出一种太阳能电池，包括：基底；下电极层，形成于基底上；第一半导体层，形成于下电极上，其中第一半导体层掺杂n+或p+掺杂物，以形成第一N掺杂或P掺杂半导体层；包括多个激光诱发聚集硅纳米点的富硅介电层，形成于第一N掺杂或P掺杂半导体层上；第二半导体层，位于富硅介电层上，其中第二半导体层掺杂p+或n+掺杂物，以形成第二P掺杂或N掺杂半导体层；上电极层，形成于第二P掺杂或N掺杂半导体层上。
本发明提出一种形成太阳能电池的方法，包括：提供基底，形成下电极层于基底上，形成第一半导体层于下电极上，掺杂第一半导体层，以形成第一N掺杂或P掺杂半导体层，形成富硅介电层于第一N掺杂或P掺杂半导体层上，以激光光束照射富硅介电层，形成多个激光诱发聚集硅纳米点，形成第二半导体层于包括激光诱发聚集硅纳米点于富硅介电层上，及掺杂第二半导体层，以形成第二N掺杂或P掺杂半导体层。
本发明提出一种形成太阳能电池的方法，包括：提供基底，形成至少包括两层的多层结构于基底上，其中多层结构的每一层具有第一型态和第二型态，及以激光光束照射多层结构，使多层结构的至少一层从第一型态转换成第二型态。
本发明提出一种非易失性存储器单元，包括：基底；半导体层，包括源极区和漏极区，其中源极区为n+型态或p+型态，漏极区为n+型态或p+型态；富硅介电层，作为电荷储存层，形成于半导体层上，富硅介电层包括多个激光诱发聚集硅纳米点；导电层，形成于富硅介电层上，作为控制栅极。
本发明提出一种非易失性存储器单元的制造方法，包括：提供基底，提供半导体层于基底上，包括源极区、本征沟道区和漏极区，其中源极区为n+型态或p+型态，漏极区为n+型态或p+型态，本征沟道区为n沟道或p沟道，形成富硅介电层于基底上方，以激光光束照射富硅介电层，以形成多个激光诱发聚集硅纳米点，及形成导电层于包括激光诱发聚集硅纳米点于富硅介电层上，作为控制栅极。
本发明提出一种光感测单元，包括：第一导电层；第二导电层；富硅介电层，形成于第一导电层和第二导电层间，且包括多个激光诱发聚集硅纳米点。
本发明提出一种光感测单元的制造方法，包括：提供第一导电层，形成富硅介电层于第一导电层上，对富硅介电层进行激光诱发聚集工艺，以使富硅介电层形成多个激光诱发聚集硅纳米点，及形成第二导电层于富硅介电层上。
本发明提出一种包括硅纳米晶体的多层结构，包括：基底；第一导电层形成于基底上；及富硅介电层形成于第一导电层上，其中富硅介电层包括多个激光诱发聚集硅纳米点。
附图说明
图1显示本发明一实施例于富硅介电层中包括硅纳米晶体的多层结构的剖面图。
图2A～2D显示本发明一实施例于富硅介电层中包括硅纳米晶体的多层结构的制作方法。
图3A显示本发明一实施例于富硅介电层中包括硅纳米晶体的多层结构工艺的流程图。
图3B揭示本发明一实施例富硅介电层400中硅纳米晶体的直径分布。
图3C显示光激发荧光密度和从包括硅纳米晶体富硅介电层的多层结构发射出光的波长的关系。
图4A显示本发明一实施例于富硅介电层中包括激光诱发聚集硅纳米点的太阳能电池的剖面图。
图4B显示本发明另一实施例于富硅介电层中包括激光诱发聚集硅纳米点的太阳能电池的剖面图。
图4C显示本发明另一实施例于富硅介电层中包括激光诱发聚集硅纳米点的太阳能电池的剖面图。
图4D显示本发明另一实施例于富硅介电层中包括激光诱发聚集硅纳米点的太阳能电池的剖面图。
图5A～5I显示本发明一实施例于富硅介电层中包括激光诱发聚集硅纳米点的太阳能电池的制作方法。
图6将显示本发明一实施例的太阳能电池多重能带光谱。
图7A显示本发明一实施例于富硅介电层中包括激光诱发聚集硅纳米点的非易失性存储器单元。
图7B显示本发明另一实施例于富硅介电层中包括激光诱发聚集硅纳米点的非易失性存储器单元。
图7C显示本发明另一实施例于富硅介电层中包括激光诱发聚集硅纳米点的非易失性存储器单元。
图8A～8F显示本发明一实施例于富硅介电层中包括激光诱发聚集硅纳米点的非易失性存储器单元的制作方法。
图9A显示本发明一实施例非易失性存储器单元进行写入的能带图。
图9B显示本发明一实施例非易失性存储器单元进行读取的能带图。
图9C显示本发明一实施例非易失性存储器单元进行擦拭的能带图。
图10显示本发明一实施例于富硅介电层中包括激光诱发聚集硅纳米点的光感测单元的示意图。
图11显示本发明一实施例光感测单元应用示意图。
图12显示本发明一实施例包括多重光感测单元的共用电路。
图13显示本发明一实施例读取薄膜晶体管和光感测单元的剖面图。
图14显示本发明一实施例将光感测单元整合至低温多晶硅薄膜晶体管的剖面图。
图15A揭示本发明一实施例的显示面板。
图15B显示本发明一实施例图15A显示区多个像素的像素。
图16显示已知的浮置栅极非易失性存储器单元。
图17显示已知的硅-氧化物-氮化物-氧化物-硅型非易失性存储器单元剖面图。
附图标记说明
10基底                  20第一导电层
30富硅介电层            40硅纳米晶体/硅纳米点
45富硅介电层            50第二导电层
62激光光束              64激光光束
100多层结构             300流程图
310步骤                 320步骤
330步骤                 340步骤
400太阳能电池                402太阳能电池
404太阳能电池                406太阳能电池
410基底                      415第一导电层
420第一半导体层              425第一N掺杂或P掺杂半导体层
430富硅介电层                435硅纳米点
440第二半导体层              445第二N掺杂或P掺杂半导体层
450第二导电层                510曲线/基底
510基底                      515第一导电层
520第一半导体层/曲线         525第一N掺杂或N掺杂半导体层
530富硅介电层/曲线           535硅纳米点
540第二半导体层/曲线         545第二N掺杂或P掺杂半导体层
550第二导电层                700非易失性存储器单元
702非易失性存储器单元        704非易失性存储器单元
705基底                      710导电层
720沟道区/半导体层           722漏极区
724源极区                    730富硅介电层
736隧穿介电层                740硅纳米点
750半导体层/基底/缓冲介电层  810基底
820缓冲介电层                830源极区
840漏极区                    850沟道区
860隧穿介电层                870富硅介电层
875硅纳米点                  880导电层
1000光感测单元               1002可见光
1004可见光                   1010第一导电层
1020硅纳米点                 1030富硅介电层
1040第二导电层               1040A连接导线
1050电池                     1060电流计
1110高掺杂N型硅源极区        1120高掺杂N型硅漏极区
1130栅极                     1140连接导线
1150连接导线                 1300低温多晶硅面板
1310基底                     1312第一导电层
1314富硅介电层            1316第二导电层
1322源极区                1324漏极区
1326栅极                  1330窗
1340第一部分              1350第二部分
1410基底                  1412第一导电层
1414富硅介电层            1416第二导电层
1422源极区                1424漏极区
1426栅极                  1430环境光
1440背光                  1500显示面板
1510显示数据的显示区      1520输入信号的显示区
1530光侦测器              1540太阳能电池
1550环境光感测器          1560显示区
1570扫描线                1572扫描线
1580数据线                1582数据线
1600浮置栅极非易失性存储器单元
1602源极电极              1604栅极
1606漏极电极              1608绝缘层
1610浮置栅极              1612反转层
1700(SONOS)型非易失性存储器单元
1710源极区                1720漏极区
1730第一氧化硅层          1740多晶硅层
1750第二氧化硅层          1760氮化硅层
1770第三氧化硅层          1780导电层
具体实施方式
以下配合图1至图5描述本发明制作于富硅介电层中包括硅纳米晶体的多层结构实施例。
请参照图1～图2D，其描述本发明一实施例于富硅介电层30中包括硅纳米晶体40的多层结构100，图1显示富硅介电层30中包括硅纳米晶体40的多层结构100的剖面图，此多层结构100包括基底10、第一导电层20、富硅介电层30和位于富硅介电层30中的多个硅纳米晶体40。如图2D所示，另一导电层50形成于具有硅纳米晶体40的富硅介电层45上，图3A显示图2A～2D工艺的流程图300，其揭示富硅介电层30中包括硅纳米晶体40的多层结构100如何形成。
在图3A的实施例中，富硅介电层30中包括硅纳米晶体40的多层结构100的制造方法包括：
(a)形成第一导电层20于基底10上(图3A的步骤310)。
(b)形成富硅介电层30于第一导电层20上(图3A的步骤320)。
(c)至少对富硅介电层30进行激光退火，使富硅介电层30中的富硅聚集，以于富硅介电层30中形成多个硅纳米晶体40(图3A的步骤330)。
(d)另形成第二导电层50于富硅介电层45上(图3A的步骤340)。
上述的工艺步骤可不需是连续的，且以上的工艺不是本发明的唯一方法，举例来说，本发明于另一实施例可使用激光退火工艺，于富硅介电层中形成多个纳米晶体。
在一实施例中，基底10为玻璃基底，在另一实施例中，基底10为塑胶薄膜。
第一导电层20和第二导电层50可以是金属、金属氧化物或上述的组合，金属可以是铝、铜、银、金、钛、钼、锂、上述的合金或组合，金属氧化物可以是铟锡氧化物(indium tin oxide，ITO)、铟锌氧化物(indium zinc oxide，IZO)或上述的组合。
在一实施例中，富硅介电层30是富硅氧化薄膜，在另一实施例中，富硅介电层30是富硅氮化薄膜。富硅介电层30是以等离子体辅助化学气相沉积法(PECVD)形成，其工艺条件可如下：压力为1Torr的低压，温度低于400℃。在一实施例中，形成富硅介电层30的温度为200～400℃，或350～400℃，但以370℃较佳。形成富硅介电层的有效工艺时间约为13秒～250秒，以25秒～125秒较佳，富硅介电层的厚度以100～500nm较佳。在形成富硅介电层30的工艺中，其通过调整硅含量比(SiH4/N2O)控制富硅介电层30的折射系数。在一实施例中，硅含量比(SiH4/N2O)在1∶10～2∶1的范围中调整，制作出的富硅介电层的折射系数约为1.4～2.3或是1.47～2.5，硅含量比(SiH4/N2O)是在1∶5～2∶1的范围中调整较佳，制作出的富硅介电层的折射系数约为1.5～2.3或是1.5～2.5，或者是该硅含量比(SiH4/N2O)的范围大体上为1∶10～2∶1，以使该富硅介电层的折射系数至少在1.47～2.5的范围中。富硅介电层亦可采用其它方法或工艺制作。
为了制作出有效率的光激发荧光元件，富硅介电层30的折射系数在特定范围较佳，在一实施例中，富硅介电层的折射系数约为1.47～2.5，在另一实施例中，富硅介电层的折射系数约为1.7～2.5。
激光退火步骤包括在400℃的温度下，以可调整的频率和激光能量密度的分子束激光对富硅介电层30进行退火。在一实施例中，分子束激光的工艺条件如下：压力约为1大气压(760torr)或1×10-3Pa，温度低于400℃。在另一实施例中，分子束激光的温度为室温(约20～25℃或68～77°F)，本发明可使用其它型态和工艺条件的激光退火工艺。
本实施例可调整激光波长和激光能量，以得到所需直径的硅纳米晶体，硅纳米晶体的直径范围约为3～10nm(以3～6nm较佳)。在一实施例中，对富硅介电层30进行退火的分子激光的波长为308nm，其激光能量密度约为70～300mJ/cm2，以70～200mJ/cm2较佳，然而，当激光能量密度超过200mJ/cm2，可能会造成富硅介电层30下的金属层损坏或剥落。为了使富硅介电层30中能制作出较大直径(4～10nm)的硅纳米晶体，分子激光的激光能量密度以为200～300mJ/cm2较佳。另外，为了使富硅介电层30中能制作出较小直径(3～6nm)的硅纳米晶体，分子激光的激光能量密度以为70～200mJ/cm2较佳。图3B揭示本发明一实施例富硅介电层400中硅纳米晶体的直径分布。
在激光退火步骤后，富硅介电层30转换成具有多个硅纳米晶体40的富硅介电层30，在图2C和图2D中，具有多个硅纳米晶体的富硅介电层以标号45标示。富硅介电层30中硅纳米晶体40的密度以1×1011/cm2～1×1012/cm2较佳，富硅介电层另可掺杂N型硅或P型硅。
如图2D和图3A的步骤340所示，在富硅介电层30以分子激光退火后，可于具有多个硅纳米晶体40的富硅介电层45上形成第二导电层50。此具有第二导电层的多层结构可用于非易失性存储器单元，其中硅纳米晶体40可用作储存节点。在另一实施例中，第二导电层50可以是透明的铟锡氧化物(ITO)层，此具有透明的铟锡氧化物层50的多层结构可用于液晶显示器。然而，本发明不限于此，第二导电层50可以是金属层，第一导电层20可以是透明导电层，例如铟锡氧化物(ITO)层或铟锌锡氧化物(IZO)层。另外，第二导电层50可以是透明导电层，例如铟锡氧化物(ITO)层或铟锌锡氧化物(IZO)层，第一导电层20可以是金属层。第一导电层20和第二导电层50皆可以是透明导电层或薄的金属层，以使光能穿透。
图3C显示光激发荧光的量测，显示光激发荧光密度和从包括硅纳米晶体的富硅介电层的多层结构发射出光的波长的关系，其中富硅介电层的厚度约为100nm，且在本发明一实施例中，富硅介电层以四种不同能量程度的分子激光退火。
本实施例量测包括硅纳米晶体40的富硅介电层45的多层结构100的光激发荧光元件的光激发荧光密度，光激发荧光密度是对照nm为单位的波长进行量测，光激发荧光密度是对照四个不同实施例，各实施例进行不同能量密度的分子激光工艺。曲线510的激光能量密度为100mJ/cm2，曲线520的激光能量密度为200mJ/cm2，曲线530的激光能量密度为300mJ/cm2，曲线540的激光能量密度为400mJ/cm2。如图所示，各实施例的富硅介电层在光激发荧光光谱350nm～550nm的范围有尖峰，显示硅纳米晶体存在。
本发明所揭示的方法可用于以高效率激光退火工艺在低温下，制造发光元件的光激发荧光层，和/或光侦测元件的感光层。本发明实施例制作的介电层中的硅纳米晶体具有高密度、非常均匀、分布一致且具有一致的直径，且本发明实施例使用低温的分子激光进行退火。本发明的工艺不需高温预退火工艺，且可和传统的工艺整合，以制作低温多晶硅薄膜晶体管(LTPS TFT)。本发明实施例制作的包括硅纳米晶体的富硅介电层可用于太阳能电池、触控显示器、环境光侦测器(ambient light sensor)、光侦测器，且可和全色域高分辨率薄膜晶体管显示器整合。本发明实施例制作的硅纳米晶体量子点，亦可用于非易失性存储器单元的储存节点，提供较高的储存时间、可靠度和操作速度。
以下以图1至图3A的类似结构，描述本发明另一实施例于富硅介电层30中，以激光诱发(laser induced)聚集硅纳米点40的多层结构100和其制造方法。请注意，本实施例和上述实施例类似的单元采用相同的标号，且结构相同，但制作方法和上述实施例不同。图1显示于富硅介电层30中，以激光诱发聚集硅纳米点40的多层结构100的剖面图，此多层结构100包括基底10、导电层20、富硅介电层30和位于富硅介电层30中的多个激光诱发聚集硅纳米点40，具有多个激光诱发聚集硅纳米点的富硅介电层以标号45标示。如图2A～2D所示，另一导电层50形成于富硅介电层30上，图3A显示图2A～2D工艺的流程图300，其揭示富硅介电层30中包括激光诱发聚集硅纳米点40的多层结构100如何形成。
在图2A～2D和图3A的实施例中，制作富硅介电层30中包括激光诱发聚集硅纳米点40的多层结构100的方法包括以下步骤：
(a)形成第一导电层20于基底10上(图3A的步骤310)。
(b)形成富硅介电层30于第一导电层20上(图3A的步骤320)。
(c)对富硅介电层30进行激光退火，使富硅介电层30中的富硅聚集，以于富硅介电层30中形成多个激光诱发聚集硅纳米点40(图3A的步骤330)。
(d)另形成第二导电层50于富硅介电层30上，其现在变成包括多个激光诱发聚集硅纳米点40的富硅介电层45(图3A的步骤340)。
上述的工艺步骤可不需是连续的，且以上的工艺不是本发明的唯一方法。
在一实施例中，基底10为透明基底、弹性基底或上述的组合，透明基底例如为玻璃、石英或其它材料，弹性基底例如为薄玻璃、聚醚胺(polyethylene tetraphthalate，PET)、苯并环丁烯(benzocyclobutane，BCB)、聚硅氧烷(polysiloxane)、聚苯胺(polyaniline)、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、塑胶、橡胶或上述的组合。在另一实施例中，基底10为刚性基底，例如硅晶片、陶瓷材料或其它适合的材料，基底10以非半导体材料较佳，例如玻璃、石英、陶瓷材料、薄玻璃、聚醚胺(PET)、苯并环丁烯(BCB)、聚硅氧烷、聚苯胺、聚甲基丙烯酸甲酯(PMMA)、塑胶、橡胶或上述的组合。本实施例的基底10采用玻璃基底，但本发明不限于此。
如图2C所示，在一实施例中，激光退火工艺以激光光束62从多层结构的顶部照射富硅介电层30。在另一实施例中，基底10和第一导电层20为透明材料组成，因此激光退火工艺可从多层结构的底部进行，使激光光束64穿过基底10和导电层20，照射富硅介电层30。在又另一实施例中，如图2C的激光光束62和激光光束64所示，激光退火工艺从多层结构的顶部和底部进行使激光光束62、64照射富硅介电层30。
在一实施例中，激光退火产生多个激光诱发聚集硅纳米点，在另一实施例中，激光退火不产生激光诱发聚集硅纳米点。第一导电层20和第二导电层50可以是金属、金属氧化物或上述任何材料的组合，金属可以是具反射性的材料，例如铝、铜、银、金、钛、钼、锂、钽、钕、钨、上述的合金、上述的组合或其它适合的材料。金属氧化物可以是透明的材料，例如铟锡氧化物(ITO)、铟锌氧化物(IZO)、铝锌氧化物(AZO)或铪氧化物(HfO)或上述的组合。金属可以是反射材料或透明材料的组合，在本发明的实施例中，第一导电层20和/或第二导电层50可以是单一层或复合层，且单一层或复合层中的一层的组成材料使用到上述的材料。
在一实施例中，富硅介电层30是富硅氧化薄膜，在另一实施例中，富硅介电层30是富硅氮化薄膜，在又另一实施例中，富硅介电层30是富硅氮氧化薄膜。富硅介电层30可以是单一层或多层结构，或者，富硅介电层至少包括富硅氧化薄膜、富硅氮化薄膜和富硅氮氧化薄膜之一。
本实施例富硅介电层30是以等离子体辅助化学气相沉积法(PECVD)形成，其工艺条件可如下：压力为1Torr的低压，温度低于400℃。在一实施例中，形成富硅介电层的温度为200～400℃，或350～400℃，但以370℃较佳。形成富硅介电层的有效工艺时间约为13秒～250秒，以25秒～125秒较佳，以形成50～1000nm厚度的富硅介电层30。在形成富硅介电层30的工艺中，其通过调整硅含量比(SiH4/N2O)控制富硅介电层30的折射系数。在一实施例中，硅含量比(SiH4/N2O)在1∶10～2∶1(或1∶10～1∶1)的范围中调整，制作出的富硅介电层的折射系数约为1.47～2.5(或1.47～2.3)，硅含量比(SiH4/N2O)在1∶5～2∶1(或1∶5～1∶1)的范围中调整较佳，制作出的富硅介电层的折射系数约为1.7～2.5(或1.7～2.3)，富硅介电层亦可采用其它方法或工艺制作。
为了制作出有效率的光激发荧光元件，富硅介电层30的折射系数在一特定范围较佳，在一实施例中，富硅介电层的折射系数约为1.47～2.5，在另一实施例中，富硅介电层的折射系数约为1.7～2.5。
本实施例可使用例如分子束激光对富硅介电层30进行激光退火，本实施例激光退火的工艺条件如下：在400℃的温度下，以可调整的频率和激光能量密度的分子束激光对富硅介电层进行退火，压力约为1大气压(760torr)或1×10-3Pa。在另一实施例中，分子束激光的温度为室温(约20～25℃或68～77°F)，本发明可使用其它型态和工艺条件的激光退火工艺。
本实施例可调整激光波长和激光能量，以得到所需直径的硅纳米晶体，激光波长的范围约为266～1024nm，且可采用任何型态的激光，例如分子激光退火(excimer laser annealing，ELA)、连续激光波结晶(continuous-wave lasercrystalization，CLC)、固态CW绿光激光或其它的激光。激光诱发聚集硅纳米点的直径范围约为2～10nm，以3～6nm较佳。在一实施例中，对富硅介电层30进行分子激光退火(ELA)的分子激光的波长为266～532nm(以308nm较佳)，其激光能量密度约为70～300mJ/cm2(以70～200mJ/cm2较佳，且在此范围内，激光不会造成富硅介电层下的金属层损坏或剥落)。在另一实施例中，对富硅介电层30进行连续激光波结晶(CLC)的激光波长约为532～1024nm，在又另一实施例中，对富硅介电层30进行固态CW绿光激光的激光波长约为532nm，然而，当激光能量密度超过200mJ/cm2，可能会造成富硅介电层下的金属层损坏或剥落。
为了使富硅介电层中能制作出较大直径(4～10nm)的激光诱发聚集硅纳米点，对富硅介电层30进行退火的分子激光的激光能量密度以为200～300mJ/cm2较佳。另外，为了使富硅介电层30中能制作出较小直径(2～6nm)的激光诱发聚集硅纳米点，分子激光的激光能量密度以为70～200mJ/cm2较佳。
在激光退火步骤后，富硅介电层30转换成具有多个激光诱发聚集硅纳米点40的富硅介电层30，在图2C和图2D中，具有多个激光诱发聚集硅纳米点的富硅介电层以标号45标示。富硅介电层30中激光诱发聚集硅纳米点40的密度以1×1011/cm2～1×1012/cm2较佳，富硅介电层另可掺杂N型硅或P型硅。
如图2D和图3A的步骤340所示，在富硅介电层30激光退火后，可于具有多个激光诱发聚集硅纳米点40的富硅介电层30上形成第二导电层50。此硅纳米点可用于非易失性存储器单元，其中激光诱发聚集硅纳米点40可用作储存节点，以供数据储存。在另一实施例中，第二导电层50可以是透明层或反射层，透明层例如为铟锡氧化物(ITO)、铟锌氧化物(IZO)、铝锌氧化物(AZO)或铪氧化物(HfO)或上述的组合，反射层例如为铝、铜、银、金、钛、钼、锂、钽、钕、钨、上述的合金、上述的组合或其它适合的材料。在本发明的实施例中，第一导电层20和/或第二导电层50可以是单一层或复合层，且单一层或复合层中的一层的组成材料使用到上述的材料。此包括例如铟锡氧化物(ITO)透明材料的第二导电层50的多层结构可用于显示器，例如液晶显示器、电激发光显示器或上述的结合，然而，第二导电层50可以是金属层，第一导电层20可以是透明导电层，例如为铟锡氧化物(ITO)、铟锌氧化物(IZO)、铝锌氧化物(AZO)或铪氧化物(HfO)或上述的组合。在另一实施例中，第二导电层50可以是透明导电层，例如为铟锡氧化物(ITO)、铟锌氧化物(IZO)、铝锌氧化物(AZO)或铪氧化物(HfO)或上述的组合，第一导电层20可以是金属层。第一导电层20和第二导电层50其中一层可以是透明导电层或薄的金属层，以使光能穿透，或第一导电层20和第二导电层50皆为透明导电层或薄的金属层，以使光能穿透。
当本实施例使用透明导电层时，可在形成第二导电层之前或之后进行激光退火，且可由多层结构的顶部进行退火，或由多层结构的底部、多层结构的顶部和底部进行退火。
以下描述本发明实施范例的方法、元件和相关的应用，值得注意的是，以下描述的论述、标题、副标题或条件仅用来辅助说明本发明，并非用来限定本发明。
【实施范例1】太阳能电池
请参照图4A，显示本发明一实施例于富硅介电层430中包括激光诱发聚集硅纳米点435的太阳能电池400的剖面图，在一实施例中，太阳能电池400包括：
(a)基底410；
(b)例如非晶硅的第一半导体层420形成于基底410上，其中例如非晶硅的第一半导体层420是在后续步骤掺杂N+或P+的掺杂物，以形成第一N掺杂或P掺杂半导体层425；
(c)富硅介电层430，形成第一N掺杂或P掺杂半导体层425上，富硅介电层430具有以激光诱发聚集工艺形成的多个激光诱发聚集硅纳米点435；
(d)例如非晶硅的第二半导体层440形成于富硅介电层430上，其中例如非晶硅的第二半导体层440是在后续步骤掺杂N+或P+的掺杂物，以形成第二N掺杂或P掺杂半导体层445；
在一实施例中，如图4B所示，太阳能电池402还包括第一导电层415(或称为底部导电层)，形成于基底410和第一半导体层420间。在另一实施例中，如图4C所示，太阳能电池404还包括第二导电层450(或称为顶部导电层)，形成于第二N掺杂或P掺杂半导体层445上。在又一实施例中，如图4D所示，太阳能电池406还包括第一导电层415，形成于基底410和第一半导体层420间，和第二导电层450，形成于第二N掺杂或P掺杂半导体层445上。
举例而言，第二导电层450较佳为透明材料层，例如包括以下透明导电材料，铟锡氧化物(ITO)、铟锌氧化物(IZO)、铝锌氧化物(AZO)或铪氧化物(HfO)或上述的组合。第二导电层亦可以为反射材料所组成，例如金、银、铜、铁、锡、铅、镉、钛、钽、钨、钼、铪、钕、上述的合金、组合、上述的氮化物或上述的氧化物。在一实施例中，第二导电层450亦可以为透明材料或反射材料的结合。
在一实施例中，富硅介电层430包括富硅氧化物、富硅氮化物、富硅氮氧化物、富硅碳化物或上述的组合。
在一实施例中，第一半导体层420和第二半导体层440至少其一为N型半导体层，在另一实施例中，第一半导体层420和第二半导体层440至少其一为P型半导体层，在又一实施例中，第一半导体层420和第二半导体层440至少其一为N型半导体层和P型半导体层的结合。
在一实施例中，第一半导体层420和第二半导体层440两者之一由非晶硅、多晶硅、微晶硅(micro-crystallized silicon)、单晶硅(mono-crystallizedsilicon)或上述的组合所形成。激光结晶N型半导体层和激光结晶P型半导体层由激光结晶工艺形成。
请参照图5A～5I，在一实施例中，于富硅介电层中包括多个激光诱发聚集硅纳米点的太阳能电池以下列工艺步骤形成：
(a)提供基底510；
(b)形成第一半导体层520于基底510上；
(c)形成第一N掺杂或P掺杂半导体层525；
(d)形成富硅介电层530于第一N掺杂或N掺杂半导体层525上；
(e)进行激光诱发聚集工艺，形成多个激光诱发聚集硅纳米点535于富硅介电层530中；
(f)形成第二半导体层540于包括多个激光诱发聚集硅纳米点535的富硅介电层530上；以及
(g)形成第二N掺杂或P掺杂半导体层545；
本实施例的工艺步骤可采用上述的顺序或其它顺序。
在一实施例中，上述的工艺还包括形成第一导电层515于基底510和第一半导体层520间。在一实施例中，形成第一N掺杂或P掺杂半导体层525的步骤包括对第一半导体层520进行离子注入。在另一实施例中，形成第一N掺杂或P掺杂半导体层525的步骤，包括于第一导电层515上进行同环境(in-situ)等离子体化学气相沉积掺杂工艺，以形成第一N掺杂或P掺杂半导体层525。
在一实施例中，第二N掺杂或P掺杂半导体层545是通过对第二半导体层540进行离子注入工艺形成，在另一实施例中，在等离子体辅助化学气相沉积法(PECVD)制作第二半导体层540时，对其进行同环境(in-situ)工艺，以在包括激光诱发聚集硅纳米点535的富硅介电层530上形成第二N掺杂或P掺杂半导体层545。
在一实施例中，激光诱发聚集工艺从富硅介电层530的顶部进行，在另一实施例中，若基底510和第一N掺杂或P掺杂半导体层525是透明的，激光诱发聚集工艺可从基底510和第一N掺杂或P掺杂半导体层525的底部进行。在又一实施例中，激光诱发聚集工艺从富硅介电层530的顶部进行，且从基底510和第一N掺杂或P掺杂半导体层525的底部进行。本实施例可调整激光的能量，使其穿过基底510和第一N掺杂或P掺杂半导体层525，到达富硅介电层530。若第二N掺杂或P掺杂半导体层545是透明，可允许激光光束或光线穿过，本实施例的激光工艺可在于富硅介电层530上形成第二N掺杂或P掺杂半导体层545(以上的第g步骤)后进行。
在一实施例中，此工艺还包括于第二半导体层540上形成第二导电层550的步骤，第二导电层550以透明的材料组成较佳，例如铟锡氧化物(ITO)、铟锌氧化物(IZO)、铝锌氧化物(AZO)、铪氧化物(HfO)、上述的组合或其它适合的材料，此外，第二导电层550亦可以为反射材料组成，例如金、银、铜、铁、锡、铅、镉、钛、钽、钨、钼、铪、钕、上述的合金、组合、上述的氮化物或上述的氧化物，第二导电层550亦可由透明材料和反射材料结合组成。
在一实施例中，太阳能电池的富硅介电层530的组成材料是富硅氧化物、富硅氮化物、富硅氮氧化物、富硅碳化物或上述的组合。在一实施例中，下电极515是形成在基底510上。在一实施例中，基底510是例如玻璃的透明基底，在另一实施例中，基底510具有弹性，例如塑胶基底。
在一实施例中，第一半导体层520和第二半导体层540至少其一是非晶硅、多晶硅、微晶硅、单晶硅或上述的组合。此外，第一半导体层520和第二半导体层540至少其一是由N型半导体、P型半导体、激光结晶(lasercrystallized)N型半导体、激光结晶P型半导体或上述的组合所组成，激光结晶N型半导体和激光结晶P型半导体可通过激光结晶工艺形成。
在一实施例中，基底510、第一半导体层520和第二半导体层540至少其一是由透明材料、不透明材料、反射材料或上述的组合所组成。本实施例在激光结晶工艺中，将激光沿任何恰当的方向，穿过一层或是多层透明层，传递至第一半导体层520和第二半导体层540两者的至少一层。在一实施例的激光诱发聚集工艺中，激光沿任何恰当的方向，穿过一层或是多层透明层，传递且照射富硅介电层530。
本发明另可应用于制作太阳能电池，在一实施例中，此方法包括：
(a)提供基底510；
(b)于基底510上形成至少包括两层的多层结构，其中多层结构的每一层具有第一型态和第二型态；以及
(c)以激光光束照射此多层结构，使此多层结构的至少一层从第一型态转换成第二型态。
多层结构的层的第一型态为非晶态，多层结构的至少一层具有多个激光诱发聚集硅纳米点，且其具有大体上非晶态的第二型态。多层结构的层的第二型态可以为大体上的结晶态、大体上的微晶态或非晶态，大体上的结晶态、大体上的微晶态是由激光结晶工艺形成。
在一实施例中，上述的方法还包括于基底和多层结构间形成第一导电层的步骤，在另一实施例中，上述的方法还包括于多层结构上形成第二导电层的步骤。基底510、多层结构的结构层、第一导电层或第二导电层中至少一个是由透明材料、不透明材料、反射材料或上述的组合所组成。激光光束沿任何恰当的方向，穿过一层或是多层透明层，传递至多层结构。
本发明一实施例具有多重能带间隙(multiple-bandgap)的硅纳米晶体太阳能电池(具有单一结)可取代多重结元件，其中多重结元件为个别具有单一结的晶胞依能带间隙递减的堆叠。在多重结晶胞元件中，顶部的晶胞截取高能量的光子，且将其余的光子传递给较低能带(lower-bandgap)的晶胞吸收。由于不同的半导体材料具有不同的熔点和能量吸收效率，激光诱发聚集硅纳米点亦可通过对多晶硅或非晶硅薄膜，进行激光结晶工艺形成。因此，激光结晶工艺制作出一多能带光吸收结构，此多能带光吸收结构可和高效率太阳能电池整合。图6将本发明实施例的太阳能电池多重能带光谱分成多个窄区域，在此实施例中，与每个区域协调的光子转换形成高效率太阳能电池。
【实施范例2】非易失性存储器单元
请参照图7A，其揭示本发明一实施例于富硅介电层中，包括激光诱发聚集硅纳米点的非易失性存储器单元700，在一实施例中，非易失性存储器单元700包括：
(a)导电层710；
(b)一半导体层750；
(c)包括激光诱发聚集硅纳米点740的富硅介电层730，位于导电层710和半导体层750间；
(d)漏极区722，形成于半导体层750中；
(e)源极区724，形成于半导体层750中；
(f)沟道区720，形成于漏极区722和源极区724间，沟道区720举例而言直接接触富硅介电层730。
如上所述，激光诱发聚集硅纳米点740是通过对富硅介电层730进行激光退火工艺形成。在一实施例中，源极电极形成于源极区724上，漏极电极形成于漏极区722上。
在一实施例中，作为非易失性存储器单元700的栅电极的导电层710是由透明材料、不透明材料、反射材料或上述的结合形成。导电层710可以为透明层，其可由透明材料形成，例如铟锡氧化物(ITO)、铟锌氧化物(IZO)、铝锌氧化物(AZO)、铪氧化物(HfO)或上述的组合。在一实施例中，富硅介电层730的厚度约为30～50nm，但本发明不限于此。激光诱发聚集硅纳米点740形成且分布于富硅介电层730中，激光诱发聚集硅纳米点740所在的区域大体上为距离富硅介电层730底部表面2～5nm的区域，或距离富硅介电层730顶部表面6～10nm的区域。激光诱发聚集硅纳米点740的直径以2～6nm较佳。
在一实施例中，半导体层720形成在基底750上，且其是由非晶硅、多晶硅、微晶硅、单晶硅或上述的组合所组成。半导体层720包括N型半导体层、P型半导体层、激光结晶N型半导体层、激光结晶P型半导体层或上述的组合，激光结晶N型半导体层和激光结晶P型半导体层由激光结晶工艺形成。
在另一实施例中，富硅介电层730是由富硅氧化物、富硅氮化物、富硅氮氧化物、富硅碳化物或上述的组合所组成。基底750、半导体层720和导电层710至少其一为透明材料、不透明材料、反射材料或上述的组合所组成。
在一实施例中，非易失性存储器单元700的半导体层720是激光结晶N型硅层，在另一实施例中，非易失性存储器单元700的半导体层720是激光结晶P型硅层。在一实施例中，源极电极(未绘示)形成于源极区724上，漏极电极(未绘示)形成于漏极区722上，且两者可连接其它单元，例如信号线、电容器、开关、能量线等。
请参照图7B，其显示本发明一实施例于富硅介电层730中包括激光诱发聚集硅纳米点740的非易失性存储器单元702，在一实施例中，非易失性存储器单元702包括：
(a)导电层710；
(b)半导体层750；
(c)包括激光诱发聚集硅纳米点740的富硅介电层730，位于导电层710和半导体层750间；
(d)漏极区722，形成于半导体层750中；
(e)源极区724，形成于半导体层750中；
(f)沟道区720，形成于漏极区722和源极区724间；及
(g)隧穿介电层736，形成于沟道区720和富硅介电层730间。
如上所述，激光诱发聚集硅纳米点740是通过对富硅介电层730进行激光退火工艺形成。在一实施例中，源极电极(未绘示)形成于源极区724上，漏极电极(未绘示)形成于漏极区722上，且两者可连接其它单元，例如信号线、电容器、开关、能量线等。
在一实施例中，半导体层720形成在基底750上，且其是由非晶硅、多晶硅、微晶硅、单晶硅或上述的组合所组成。半导体层720包括N型半导体层、P型半导体层、激光结晶N型半导体层、激光结晶P型半导体层或上述的组合，激光结晶N型半导体层和激光结晶P型半导体层由激光结晶工艺形成。
富硅介电层730是由富硅氧化物、富硅氮化物、富硅氮氧化物、富硅碳化物或上述的组合所组成。基底、半导体层和导电层至少其一为透明材料、不透明材料、反射材料或上述的组合所组成。
在一实施例中，非易失性存储器单元702的半导体层720是激光结晶N型硅层，在另一实施例中，非易失性存储器单元702的半导体层720是激光结晶P型硅层。在一实施例中，源极电极(未绘示)形成于源极区724上，漏极电极(未绘示)形成于漏极区722上，且两者可连接其它单元，例如信号线、电容器、开关、能量线等。
请参照图7C，其显示本发明又另一实施例包括激光诱发聚集硅纳米点的非易失性存储器单元704，在此实施例中，非易失性存储器单元704包括：
(a)导电层710；
(b)缓冲介电层750，位于基底705上；
(c)半导体层720，形成于缓冲介电层750上；
(d)包括激光诱发聚集硅纳米点740的富硅介电层730，位于导电层710和半导体层720间；
(e)漏极区722，形成于半导体层720中；
(f)源极区724，形成于半导体层720中；及
(g)沟道区720，形成于漏极区722和源极区724间，沟道区720直接接触富硅介电层730。
缓冲介电层750可由非有机材料、有机材料或上述的组合所组成，非有机材料例如为氧化硅、氮化硅、氮氧化硅、碳化硅或上述的组合，有机材料例如为聚醚胺(polyethylene terephthalate，PET)、苯并环丁烯(benzocyclobutane，BCB)、聚硅氧烷(polysiloxane)、聚苯胺(polyaniline)、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、塑胶、橡胶或上述的组合。在本发明的实施例中，缓冲介电层750可以是单一层或复合层，且单一层或复合层的至少一层是由上述材料所组成。在本实施例中，缓冲介电层750是非有机材料，例如为氧化硅或氮化硅，在另一非易失性存储器单元704的实施例中，可不于基底705上形成缓冲介电层750。如上所述，激光诱发聚集硅纳米点740是通过对富硅介电层730进行激光退火工艺形成。在一实施例中，源极电极(未绘示)形成于源极区724上，漏极电极(未绘示)形成于漏极区722上。
在一实施例中，源极电极(未绘示)形成于源极区724上，漏极电极(未绘示)形成于漏极区722上，且两者可连接其它单元，例如信号线、电容器、开关、能量线等。
存储器单元704的结构和非易失性存储器单元702的结构相类似，但存储器单元704的结构可不包括隧穿介电层736且基底为一玻璃基底。
另外，在图7A～7C中，上述的实施例使用上栅极型态结构(top-gate typestructure)，但本发明不限于此，本发明可使用下栅极型态结构(bottom-gatetype structure)。
此外，本发明有关于非易失性存储器单元的制造方法，在一实施例中，此方法包括：
(a)提供半导体层720，具有源极区724和漏极区722；
(b)形成富硅介电层730于半导体层720上；
(c)对富硅介电层730进行激光诱发聚集工艺，以于富硅介电层730中形成多个激光诱发聚集硅纳米点740；及
(d)形成导电层710于富硅介电层730上。
此方法更可包括以下一个或多个步骤：
(a)提供源极电极和漏极电极，分别电性连接至源极区724和漏极区722；和/或
(b)形成隧穿介电层736于半导体层720和富硅介电层730间，
(c)提供缓冲介电层750于玻璃基底705上，以使半导体层720形成在缓冲介电层750上。
导电层710是由透明材料、不透明材料、反射材料或上述的组合所组成，半导体层720是由非晶硅、多晶硅、微晶硅、单晶硅或上述的组合所组成。半导体层720包括N型半导体层、P型半导体层、激光结晶N型半导体层、激光结晶P型半导体层或上述的组合，激光结晶N型半导体层和激光结晶P型半导体层由激光结晶工艺形成。
在一实施例中，基底750、半导体层720和导电层710至少其一为透明材料、不透明材料、反射材料或上述的组合所组成，本实施例在激光结晶工艺中，将激光沿任何恰当的方向传递至半导体层720。在另一实施例激光结晶工艺中，将激光沿任何恰当的方向，穿过一层或是多层透明层，传递至富硅介电层730。
又另外，如图8A～8F所示，本发明有关于包括以下步骤的非易失性存储器单元的制造方法：
(a)提供缓冲介电层820于基底810上；
(b)提供多晶硅半导体层于缓冲介电层820上，其中源极区830(n+或p+)、例如n沟道或p沟道的本征沟道区850(intrinsic channel)和漏极区840(n+或p+)，分别形成于半导体层中；
(c)提供隧穿介电层860于多晶硅半导体层上；
(d)形成富硅介电层870于隧穿介电层860上；
(e)对富硅介电层870进行激光诱发聚集工艺，以于富硅介电层870中形成多个激光诱发聚集硅纳米点875；及
(f)形成导电层880于包括激光诱发聚集硅纳米点875的富硅介电层870上，作为控制栅极。
在一实施例，于步骤(e)中，激光诱发聚集工艺以激光光束从富硅介电层870的顶部进行，在另一实施例中，若导电层880是透明材料组成，激光诱发聚集工艺亦可在步骤(f)之后，于富硅介电层870上形成导电层880之后进行。
缓冲介电层820和隧穿介电层860至少其一可由非有机材料、有机材料或上述的组合所组成，非有机材料例如为氧化硅、氮化硅、氮氧化硅、碳化硅或上述的组合，有机材料例如为聚醚胺(polyethylene terephthalate，PET)、苯并环丁烯(benzocyclobutane，BCB)、聚硅氧烷(polysiloxane)、聚苯胺(polyaniline)、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、塑胶、橡胶或上述的组合。在本发明的实施例中，缓冲介电层820和隧穿介电层860至少其一可以是单一层或复合层，且单一层或复合层的至少一层是由上述材料所组成。在本实施例中，缓冲介电层820例如为氧化硅或氮化硅，且隧穿介电层860例如为氧化硅。
本发明在一实施例中至少可不提供缓冲介电层820和隧穿介电层860两者之一。
在一实施例中，非易失性存储器单元的导电层880为透明层，例如铟锡氧化物(ITO)、铟锌氧化物(IZO)、铝锌氧化物(AZO)或铪氧化物(HfO)或上述的组合，或其它适合的材料，且在一实施例中，栅极和导电层880连接。
在一实施例中，富硅介电层870包括富硅氧化物、富硅氮化物、富硅氮氧化物、富硅碳化物或上述的组合。在一实施例中，基底810是例如玻璃的透明基底，在另一实施例中，基底810是具有弹性的基底，例如塑胶基底。
在一实施例中，半导体层是由非晶硅、多晶硅、微晶硅、单晶硅或上述的组合所组成。
图9A～图9C分别显示能带图，比较当电子穿过量子点至激光诱发聚集硅纳米点的深能量带，于图9A的实施例进行写入，于图9B的实施例进行读取，于图9C的实施例擦拭非易失性存储器单元的数据。
【实施范例3】光感测单元
请参照图10，其显示本发明一实施例光感测单元1000，于富硅介电层中包括多个激光诱发聚集硅纳米点，光感测单元1000具有：
(a)第一导电层1010；
(b)第二导电层1040；及
(c)富硅介电层1030位于第一导电层1010和第二导电层1040间，包括多个激光诱发聚集硅纳米点1020。
如上所述，光感测单元1000的激光诱发聚集硅纳米点1020是通过对富硅介电层1030进行激光退火工艺形成。第二导电层1040是透明的，以使例如激光光束的可见光到达光感测单元1000的富硅介电层1030。在一实施例中，光感测单元1000的第一导电层1010是反射材料所组成，例如金、银、铜、铁、锡、铅、镉、钛、钽、钨、钼、铪、钕、上述的合金、组合、上述的氮化物或上述的氧化物，在一实施例中，光感测单元1000的第二导电层1040是透明层，例如由以下透明材料所组成，铟锡氧化物(ITO)、铟锌氧化物(IZO)、铝锌氧化物(AZO)、铪氧化物(HfO)、上述的组合或其它适合的材料，但光感测单元1000的第二导电1040亦可由反射材料所组成，例如金、银、铜、铁、锡、铅、镉、钛、钽、钨、钼、铪、钕、上述的合金、组合、上述的氮化物或上述的氧化物。
富硅介电层1030包括多个激光诱发聚集硅纳米点1020，富硅介电层1030组成材料是富硅氧化物、富硅氮化物、富硅氮氧化物、富硅碳化物或上述的组合。
在一实施例中，第一导电层1010是形成在基底上，第一导电层1010、第二导电层1040和基底至少其一是由透明材料、不透明材料、反射材料或上述的组合所组成。
本实施例可使用一个或多个上述光感测单元形成光侦测器，光感测单元亦可以用作光感测器、光侦测器、指纹感测器(fingerprint sensor)、环境光感测器、例如用于触控显示器的显示面板。
如图10所示，在一实施例中，电池1050储存将光感测单元1000暴露至可见光1002、1004所产生的电位能，且电流计1060用来量测光感测单元1000所产生的对应单元。在一实施例中，光感测单元1000的富硅介电层1030是富硅氧化物、富硅氮化物、富硅氮氧化物、富硅碳化物或上述的组合所形成。
另外，本发明形成光感测器1000的方法包括以下步骤：
(a)提供第一导电层1010；
(b)形成富硅介电层1030于第一导电层1010上；
(c)对富硅介电层1030进行激光诱发聚集工艺，以于富硅介电层1030中形成多个激光诱发聚集硅纳米点1020；及
(d)形成第二导电层1040于包括激光诱发聚集硅纳米点1020的富硅介电层1030上。
在一实施例中，上述的方法还包括提供基底，以使第一导电层可形成在基底上的步骤。第一导电层1010、第二导电层1040和基底至少其一是由透明材料、不透明材料、反射材料或上述的组合所组成。在一实施例中，富硅介电层是由富硅氧化物、富硅氮化物、富硅氮氧化物、富硅碳化物或上述的组合所组成。本实施例在激光结晶工艺中，将激光沿任何恰当的方向，穿过一层或是多层透明层，传递至富硅介电层。
本发明非必要一定要采取上述步骤的顺序，且此工艺也非实行本发明的必要手段，换言之，上述的工艺步骤可以不同的顺序进行。在一实施例中，光感测单元的第一导电层是金属层，在另一实施例中，光感测单元1000的第一导电层1010和第二导电层1040均是透明层，例如包括以下透明材料为铟锡氧化物(ITO)、铟锌氧化物(IZO)、铝锌氧化物(AZO)或铪氧化物(HfO)或上述的组合，然而，光感测单元1000的第一导电层1010和第二导电层1040可以由其它材料组成。
在一实施例中，光感测单元1000的富硅介电层1030是由富硅氧化物、富硅氮化物、富硅氮氧化物、富硅碳化物或上述的组合所组成。
图11显示本发明一实施例光感测单元1000的应用，此光感测单元于富硅介电层1030包括激光诱发聚集硅纳米点1020且连结一读取薄膜晶体管(TFT)。如图10所示，光感测单元包括基底上的第一导电层1010、包括激光诱发聚集硅纳米点1020的富硅介电层1030和第二导电层1040。读取薄膜晶体管包括高掺杂N型硅源极区1110、高掺杂N型硅漏极区1120、栅极1130、位于栅极、高掺杂N型硅源极区1110和高掺杂N型硅漏极区1120间的介电层(未绘示)。光感测单元1000用作一光二极管，其第二导电层1040经由连接导线1040A，电性连接至一电路(未绘示)的接地，且其第一导电层1010电性连接读取薄膜晶体管的源极区1110。栅极1130经由连接导线1140耦接电路(未绘示)的一部分，且漏极区1120经由连接导线1150耦接电路(未绘示)的另一部分，栅极1130和漏极区1120分别经由连接导线1140、1150耦接电路的其它部分。
图12显示本发明一实施例包括多重光感测单元的共用电路，其多重光感测单元于富硅介电层包括激光诱发聚集硅纳米点，图12仅显示4个光感测单元。光感测单元一般以N×M阵列的方式构成光感测器或光侦测器，其中N和M非零的整数。在此示范的电路中，电源供应VDD、接地GND和重置输入RESET由所有的光感测单元共用，每一行和每一列分别将其本身的输入和对应的行(ROW1、ROW2…ROWN)和(COL1、COL2…COLM)列共用。
图13显示本发明一实施例读取薄膜晶体管和光感测单元的剖面图，其光感测单元于富硅介电层中包括多个激光诱发聚集硅纳米点，且整合至低温多晶硅(LTPS)面板1300。在光感测单元的第一部分1340中，光感测单元形成有第一导电层1312、包括激光诱发聚集硅纳米点的富硅介电层1314和第二导电层1316，在光感测单元的第二部分1350中，读取薄膜晶体管(TFT)形成在基底上，基底1310包括源极区1322、漏极区1324和栅极1326。
在本实施例中，第一导电层1312是一金属层，其用以电性耦接读取薄膜晶体管的源极区1322，第二导电层1316是透明导电层，以使其能被可见光穿过，以使光线传递至包括激光诱发聚集硅纳米点的富硅介电层1314。栅极1326和漏极区1324电性耦接电路的其它部分。本实施例于光感测单元的顶部定义窗1330，以供光线穿过，其在此技术领域中称为填充因子(fillfactor)。
图14显示本发明另一实施例将光感测单元整合至低温多晶硅薄膜晶体管(LTPS)，其具有较宽的填充因子，在图14中，光感测单元于读取薄膜晶体管上具有三层堆叠结构，光感测单元形成有第一导电层1412、包括激光诱发聚集硅纳米点的富硅介电层1414和第二导电层1416。本实施例通过此光感测单元三层结构层增大光感测单元的填充因子，以覆盖更广的区域。读取薄膜晶体管具有源极区1422、漏极区1424和栅极1426，源极区电性耦接光感测单元的第一导电层1412，读取薄膜晶体管形成于基底1410上。在一实施例中，基底1410为例如玻璃的透明基底，在另一实施例中，基底1410为例如塑胶的弹性基底。当将光感测单元运用于显示面板时，将光感测单元设置面向环境光1430，另外，背光1440通常用来于显示面板显现信息，为了避免背光干扰光感测单元，通常利用第一导电层1412有效的遮挡背光。
本发明另有关一于富硅介电层包括激光诱发聚集硅纳米点的多层结构，在一实施例中，此多层结构包括：
(a)基底；
(b)第一导电层位于基底上；及
(c)富硅介电层位于第一导电层上，其富硅介电层包括多个激光诱发聚集硅纳米点。
在一实施例中，富硅介电层是富硅氧化薄膜、富硅氮化薄膜、富硅氮氧化薄膜、富硅碳化薄膜或上述的组合，富硅氧化层的折射系数约为1.47～2.3，以约为1.47～2.5较佳，富硅氮化层的折射系数约为1.7～2.3，以约为1.7～2.5较佳，至少部分的激光诱发聚集硅纳米点的直径范围约为2～10nm。
在此多层结构中，富硅介电层的厚度大体上为50～1000nm，激光诱发聚集硅纳米点的密度以1×1011/cm2～1×1012/cm2较佳。在一实施例中，多层结构亦包括第二导电层，第一导电层和第二导电层至少其一是由透明材料、不透明材料、反射材料或上述的组合所组成。
此多层结构亦可运用于太阳能电池、光感测单元和显示面板，显示面板更可为一触控面板，更甚者，此多层结构可用于非易失性存储器单元，其中至少部分的硅纳米晶体可用作储存节点。
本实施例一个或多个光感测单元可用于形成光感测器、光侦测器、触控显示器和/或可触控的显示器。图15A揭示本发明一实施例的显示面板1500，此显示面板1500包括(a)显示数据的显示区1510、(b)传输数据和用户输入信号的显示区1520、(c)侦测光的光侦测器1530、(d)将太阳能转换成电力的太阳能电池1540、(e)侦测环境光的环境光感测器1550，上述的单元均包括至少一具有多个激光诱发聚集硅纳米点的富硅介电层。在本发明的一范例中，显示面板1500为矩形，其宽度约为38mm，高度约为54mm。
在第一实施例中，显示面板1500包括显示数据的显示区1510，在非显示区中，显示面板包括侦测光的光侦测器1530、将太阳能转换成电力的太阳能电池1540、和侦测环境光的环境光感测器1550。光侦测器1530和环境光感测器1550可设置于任何角落区，以侦测环境光或其它光线。太阳能电池1540可设置于显示区1510的周围，将太阳能转换成电力，以节省显示面板1500消耗的能量。
在第二实施例中，显示面板1500包括显示数据和接收用户控制信号的显示区1510，显示面板本身为触控面板。
在第三实施例中，显示面板1500包括显示数据和接收用户控制信号的显示区1510，与非显示区，非显示区中包括侦测光的光侦测器1530、将太阳能转换成电力的太阳能电池1540、和侦测环境光的环境光感测器1550至少其一。光侦测器1530和环境光感测器1550可设置于任何角落区，以侦测环境光或其它光线。太阳能电池1540可设置于显示区1510的任何角落区，将所接收的光线转换成电力，以节省显示面板1500消耗的能量。
在第四实施例中，显示面板1500包括显示数据的显示区，且包括显示数据和接收用户控制信号的显示区，与非显示区。显示面板1500亦包括侦测光的光侦测器1530、将太阳能转换成电力的太阳能电池1540、和侦测环境光的环境光感测器1550。光侦测器1530和环境光感测器1550可设置于显示区1510的任何区域，以侦测环境光或其它光线。太阳能电池1540可设置于显示区1510的任何区域，将显示面板1500表面所接收的光线转换成电力，以节省显示面板1500消耗的能量。
本发明可在不违背本发明上述教示，将显示面板的元件作其它结合。
具有阵列排列光感测单元的显示区1510可用来侦测用户于显示面板1500表面的控制信号，此显示面板1500仅为本发明揭示技术的范例，不用以限定本发明。
图15B显示本发明一实施例图15A显示区1510多个像素的像素，每个显示区1510多个像素均包括至少一显示区1560、扫描线1570和数据线1580，扫描线1572是供邻近像素使用的，数据线1582亦是供邻近像素使用的。每个像素包括至少一显示像素、触控面板像素、光侦测器1530、太阳能电池1540和环境光感测器1550。多个像素可以N×M的阵列排列，以形成大显示面板或触控面板，其具有光侦测器1530、太阳能电池1540和环境光感测器1550的任何或所有功能。
本发明提供的方法可用来制作太阳能元件的光电转换(photovoltaic)层或光侦测元件的光感测层，其以高效率激光退火工艺在低温下制作。本发明一实施例的介电层中的激光诱发聚集硅纳米点具有高密度、高均匀度、平均分布和均匀直径的特性。本发明实施例中使用分子激光进行低温退火工艺，此工艺不需要高温预退火，且可和已知的工艺整合，以制作低温多晶硅薄膜晶体管(LTPS TFT)。本发明实施例的包括激光诱发聚集硅纳米点的富硅介电层可用于太阳能电池、触控显示器、环境光感测器、光侦测器，且可和全色域高分辨率薄膜晶体管显示器整合。本发明实施例制作的硅纳米晶体量子点亦可用于非易失性存储器单元的储存节点，提供较高的储存时间、可靠度和操作速度。
以上提供的实施例用以描述本发明不同的技术特征，但根据本发明的概念，其可包括或运用于更广泛的技术范围，或本发明技术可进行调整，例如当本发明使用铟锡氧化物(ITO)层，本发明另可使用铟锌氧化物(IZO)层，须注意的是，实施例仅用以揭示本发明工艺、装置、组成、制造和使用的特定方法，并不用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰。因此，本发明的保护范围，当视后附的权利要求所界定的为准。

Claims (5)

1.一种太阳能电池，包括：
基底；
下电极层，形成于该基底上，其中该下电极层为金属或金属氧化物；
第一半导体层，形成于该下电极上，其中该第一半导体层掺杂n+或p+掺杂物，以形成第一N掺杂或P掺杂半导体层；
包括多个激光诱发聚集硅纳米点的富硅介电层，形成于该第一N掺杂或P掺杂半导体层上，其中该富硅介电层包括富硅氧化物、富硅氮化物、富硅氮氧化物、富硅碳化物或上述的组合；
第二半导体层，位于该富硅介电层上，其中该第二半导体层掺杂p+或n+掺杂物，以形成第二P掺杂或N掺杂半导体层；及
上电极层，形成于该第二P掺杂或N掺杂半导体层上。
2.一种形成太阳能电池的方法，包括：
提供基底；
形成下电极层于该基底上，其中该下电极层为金属或金属氧化物；
形成第一半导体层于该下电极上；
掺杂该第一半导体层，以形成第一N掺杂或P掺杂半导体层；
形成富硅介电层于该第一N掺杂或P掺杂半导体层上，其中该富硅介电层具有多个激光诱发聚集硅纳米点；
形成第二半导体层于具有该激光诱发聚集硅纳米点于该富硅介电层上；
掺杂该第二半导体层，以形成第二N掺杂或P掺杂半导体层；及
形成上导电层于该第二半导体层上。
3.如权利要求2所述的形成太阳能电池的方法，其中形成具有该激光诱发聚集硅纳米点的该富硅介电层的步骤包括以激光光束照射该富硅介电层。
4.一种形成太阳能电池的方法，包括：
提供基底；
形成至少包括两层的多层结构于该基底上，其中该多层结构的每一层至少具有第一型态；
于该基底和该多层结构间形成第一导电层，其中该第一导电层为金属或金属氧化物；
形成第二导电层于该多层结构上；及
以激光光束照射该多层结构，使该多层结构的至少一层从该第一型态转换成第二型态，其中该多层结构的至少一层包括多个激光诱发聚集硅纳米点，该第二型态包括结晶态、微晶态或非晶态。
5.如权利要求4所述的形成太阳能电池的方法，其中该多层结构的每一层的第一型态为非晶态。
CN2008100085574A 2007-01-25 2008-01-23 包括硅纳米晶体的多层结构及其制作方法 Active CN101231944B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11/698,261 2007-01-25
US11/698,261 US7857907B2 (en) 2007-01-25 2007-01-25 Methods of forming silicon nanocrystals by laser annealing
US11/876,516 2007-10-22
US11/876,516 US20080179762A1 (en) 2007-01-25 2007-10-22 Layered structure with laser-induced aggregation silicon nano-dots in a silicon-rich dielectric layer, and applications of the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2011102255393A Division CN102280365A (zh) 2007-01-25 2008-01-23 包括硅纳米晶体的多层结构及光感测单元的制作方法

Publications (2)

Publication Number Publication Date
CN101231944A CN101231944A (zh) 2008-07-30
CN101231944B true CN101231944B (zh) 2012-01-18

Family

ID=39666507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100085574A Active CN101231944B (zh) 2007-01-25 2008-01-23 包括硅纳米晶体的多层结构及其制作方法

Country Status (2)

Country Link
US (1) US7857907B2 (zh)
CN (1) CN101231944B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9222169B2 (en) * 2004-03-15 2015-12-29 Sharp Laboratories Of America, Inc. Silicon oxide-nitride-carbide thin-film with embedded nanocrystalline semiconductor particles
US8637340B2 (en) 2004-11-30 2014-01-28 Solexel, Inc. Patterning of silicon oxide layers using pulsed laser ablation
US9508886B2 (en) 2007-10-06 2016-11-29 Solexel, Inc. Method for making a crystalline silicon solar cell substrate utilizing flat top laser beam
US8399331B2 (en) 2007-10-06 2013-03-19 Solexel Laser processing for high-efficiency thin crystalline silicon solar cell fabrication
US20080179762A1 (en) * 2007-01-25 2008-07-31 Au Optronics Corporation Layered structure with laser-induced aggregation silicon nano-dots in a silicon-rich dielectric layer, and applications of the same
US9577137B2 (en) * 2007-01-25 2017-02-21 Au Optronics Corporation Photovoltaic cells with multi-band gap and applications in a low temperature polycrystalline silicon thin film transistor panel
US7857907B2 (en) * 2007-01-25 2010-12-28 Au Optronics Corporation Methods of forming silicon nanocrystals by laser annealing
US7749838B2 (en) * 2007-07-06 2010-07-06 Macronix International Co., Ltd. Fabricating method of non-volatile memory cell
US9455362B2 (en) 2007-10-06 2016-09-27 Solexel, Inc. Laser irradiation aluminum doping for monocrystalline silicon substrates
TWI330893B (en) * 2008-05-16 2010-09-21 Au Optronics Corp Optical sensor and method of making the same
KR101475524B1 (ko) * 2008-08-05 2014-12-23 삼성전자주식회사 실리콘 풍부산화물을 포함하는 나노와이어 및 그의제조방법
TWI462307B (zh) * 2008-09-02 2014-11-21 Au Optronics Corp 具備多重能隙的矽奈米晶體光電池及其在一低溫多晶矽薄膜電晶體面板內之應用
TWI381534B (zh) * 2009-03-24 2013-01-01 Au Optronics Corp 光學感測器與其製作方法以及具有光學感測器之顯示面板
CN101520584B (zh) * 2009-03-30 2012-06-27 昆山龙腾光电有限公司 液晶显示面板、液晶显示装置及其制造方法
US9318644B2 (en) 2009-05-05 2016-04-19 Solexel, Inc. Ion implantation and annealing for thin film crystalline solar cells
TWI389329B (zh) 2009-06-29 2013-03-11 Au Optronics Corp 平面顯示面板、紫外光感測器及其製造方法
KR101801960B1 (ko) 2010-07-01 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
KR101532721B1 (ko) * 2011-05-20 2015-07-01 솔렉셀, 인크. 고효율 태양 전지의 공간 선택적 레이저 어닐링 적용
WO2012166749A2 (en) * 2011-05-27 2012-12-06 Solexel, Inc. Ion implantation and annealing for high efficiency back-contact back-junction solar cells
JP6096195B2 (ja) * 2011-09-07 2017-03-15 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ タッチパネルで使用される透明体を製造するための方法およびシステム
CN102412121B (zh) * 2011-10-25 2013-08-14 上海华力微电子有限公司 硅纳米管的制作方法
DE102011089759B4 (de) * 2011-12-23 2014-08-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
WO2013101846A1 (en) 2011-12-26 2013-07-04 Solexel, Inc. Systems and methods for enhanced light trapping in solar cells
CN102969366B (zh) * 2012-11-05 2015-10-28 江苏万丰光伏有限公司 一种具有光学减反射和波长转换功能的复合薄膜材料
US9892800B2 (en) 2015-09-30 2018-02-13 Sunrise Memory Corporation Multi-gate NOR flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates
US10121553B2 (en) 2015-09-30 2018-11-06 Sunrise Memory Corporation Capacitive-coupled non-volatile thin-film transistor NOR strings in three-dimensional arrays
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US9842651B2 (en) 2015-11-25 2017-12-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin film transistor strings
CN105511125B (zh) * 2015-12-30 2018-11-09 豪威半导体（上海）有限责任公司 一种lcos显示装置及制造方法
CN107918756A (zh) * 2016-10-11 2018-04-17 群创光电股份有限公司 指纹感测装置以及显示器
US10608011B2 (en) 2017-06-20 2020-03-31 Sunrise Memory Corporation 3-dimensional NOR memory array architecture and methods for fabrication thereof
US10692874B2 (en) 2017-06-20 2020-06-23 Sunrise Memory Corporation 3-dimensional NOR string arrays in segmented stacks
US10608008B2 (en) 2017-06-20 2020-03-31 Sunrise Memory Corporation 3-dimensional nor strings with segmented shared source regions
US10475812B2 (en) 2018-02-02 2019-11-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin-film transistor strings
EP3891780A4 (en) 2018-12-07 2022-12-21 Sunrise Memory Corporation METHODS OF FORMING NETWORKS OF MULTILAYER VERTICAL NOR TYPE MEMORY CHAINS
CN110197829B (zh) * 2019-05-28 2021-06-11 华中科技大学 3d nand闪存器件及其包覆型硅纳米管的制备方法
US11114606B2 (en) 2019-09-23 2021-09-07 International Business Machines Corporation MRAM devices containing a harden gap fill dielectric material
US11515309B2 (en) 2019-12-19 2022-11-29 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor in a 3-dimensional thin-film transistor array
US11675500B2 (en) 2020-02-07 2023-06-13 Sunrise Memory Corporation High capacity memory circuit with low effective latency
WO2021207050A1 (en) * 2020-04-08 2021-10-14 Sunrise Memory Corporation Charge-trapping layer with optimized number of charge-trapping sites for fast program and erase of a memory cell in a 3-dimensional nor memory string array
WO2022108848A1 (en) 2020-11-17 2022-05-27 Sunrise Memory Corporation Methods for reducing disturb errors by refreshing data alongside programming or erase operations
US11848056B2 (en) 2020-12-08 2023-12-19 Sunrise Memory Corporation Quasi-volatile memory with enhanced sense amplifier operation
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410412B1 (en) * 1999-09-16 2002-06-25 Sony Corporation Methods for fabricating memory devices

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184158B1 (en) * 1996-12-23 2001-02-06 Lam Research Corporation Inductively coupled plasma CVD
US5994157A (en) 1998-01-22 1999-11-30 Ois Optical Imaging Systems, Inc. Method of making a large area imager with UV Blocking layer, and corresponding imager
JP3854731B2 (ja) 1998-03-30 2006-12-06 シャープ株式会社 微細構造の製造方法
US6164958A (en) 1999-09-20 2000-12-26 Huang; Tai-Tung Safety system for gas range
US6597496B1 (en) 1999-10-25 2003-07-22 The Board Of Trustees Of The University Of Illinois Silicon nanoparticle stimulated emission devices
US6585947B1 (en) 1999-10-22 2003-07-01 The Board Of Trustess Of The University Of Illinois Method for producing silicon nanoparticles
US6984842B1 (en) 1999-10-25 2006-01-10 The Board Of Trustees Of The University Of Illinois Silicon nanoparticle field effect transistor and transistor memory device
DE10104193A1 (de) * 2001-01-31 2002-08-01 Max Planck Gesellschaft Verfahren zur Herstellung einer Halbleiterstruktur mit Siliziumclustern und/oder -nanokristallen und eine Halbleiterstruktur dieser Art
KR100411613B1 (ko) * 2001-02-26 2003-12-18 한국표준과학연구원 광전자 소자용 실리콘 박막 구조체 및 그 제조방법
US6544870B2 (en) * 2001-04-18 2003-04-08 Kwangju Institute Of Science And Technology Silicon nitride film comprising amorphous silicon quantum dots embedded therein, its fabrication method and light-emitting device using the same
US6710366B1 (en) * 2001-08-02 2004-03-23 Ultradots, Inc. Nanocomposite materials with engineered properties
US6992298B2 (en) 2001-11-21 2006-01-31 The Board Of Trustees Of The University Of Illinois Coated spherical silicon nanoparticle thin film UV detector with UV response and method of making
US6888200B2 (en) * 2002-08-30 2005-05-03 Micron Technology Inc. One transistor SOI non-volatile random access memory cell
US7381595B2 (en) * 2004-03-15 2008-06-03 Sharp Laboratories Of America, Inc. High-density plasma oxidation for enhanced gate oxide performance
US7087537B2 (en) * 2004-03-15 2006-08-08 Sharp Laboratories Of America, Inc. Method for fabricating oxide thin films
US7446023B2 (en) * 2004-03-15 2008-11-04 Sharp Laboratories Of America, Inc. High-density plasma hydrogenation
US7544625B2 (en) * 2003-01-31 2009-06-09 Sharp Laboratories Of America, Inc. Silicon oxide thin-films with embedded nanocrystalline silicon
US7916986B2 (en) * 2004-03-15 2011-03-29 Sharp Laboratories Of America, Inc. Erbium-doped silicon nanocrystalline embedded silicon oxide waveguide
US7521292B2 (en) * 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US7115427B2 (en) 2004-08-25 2006-10-03 Atomic Energy Council - Institute Of Nuclear Energy Research Red light-emitting device and method for preparing the same
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
US7259055B2 (en) * 2005-02-24 2007-08-21 Sharp Laboratories Of America, Inc. Method of forming high-luminescence silicon electroluminescence device
US8021991B2 (en) 2005-02-28 2011-09-20 The United States Of America As Represented By The Secretary Of The Navy Technique to radiation-harden trench refill oxides
US7709307B2 (en) * 2006-08-24 2010-05-04 Kovio, Inc. Printed non-volatile memory
US9577137B2 (en) * 2007-01-25 2017-02-21 Au Optronics Corporation Photovoltaic cells with multi-band gap and applications in a low temperature polycrystalline silicon thin film transistor panel
US20080179762A1 (en) * 2007-01-25 2008-07-31 Au Optronics Corporation Layered structure with laser-induced aggregation silicon nano-dots in a silicon-rich dielectric layer, and applications of the same
US7857907B2 (en) * 2007-01-25 2010-12-28 Au Optronics Corporation Methods of forming silicon nanocrystals by laser annealing
US20090090913A1 (en) * 2007-10-03 2009-04-09 Walker Andrew J Dual-gate memory device with channel crystallization for multiple levels per cell (mlc)
TWI333275B (en) * 2008-05-09 2010-11-11 Au Optronics Corp Method for fabricating light sensor
US20090294028A1 (en) * 2008-06-03 2009-12-03 Nanochip, Inc. Process for fabricating high density storage device with high-temperature media

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410412B1 (en) * 1999-09-16 2002-06-25 Sony Corporation Methods for fabricating memory devices

Also Published As

Publication number Publication date
CN101231944A (zh) 2008-07-30
US7857907B2 (en) 2010-12-28
US20080178794A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
CN101231944B (zh) 包括硅纳米晶体的多层结构及其制作方法
CN102280365A (zh) 包括硅纳米晶体的多层结构及光感测单元的制作方法
JP6767550B2 (ja) トランジスタの作製方法
JP6262838B2 (ja) 半導体装置の作製方法
JP6181109B2 (ja) 液晶表示装置
TWI581431B (zh) 半導體裝置及半導體裝置的製造方法
US8097927B2 (en) Highly sensitive photo-sensing element and photo-sensing device using the same
CN101765917B (zh) 显示器件及具有该显示器件的电子设备及其制造方法
CN102969361B (zh) 光照稳定性非晶态金属氧化物tft器件以及显示器件
CN101515608B (zh) 硅纳米晶体光电池及其在薄膜晶体管面板内的应用
JP2008153427A (ja) 高感度光センサ素子及びそれを用いた光センサ装置
TW201135941A (en) Semiconductor device and manufacturing method thereof
CN102664196A (zh) 阵列基板及多晶硅层的制作方法
JP2005208582A (ja) 光センサおよびディスプレイ
TWI336508B (en) Memory cell, pixel structure and manufacturing process of memory cell for display
CN100369270C (zh) 光传感器及显示装置
JP4811397B2 (ja) 受光素子および表示装置
JP2009200104A (ja) 光電変換装置及び電気光学装置
CN101471391B (zh) 光接收元件和显示装置
CN102157444B (zh) 有机电激发光元件的制造方法及影像显示系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant