CN110197829B - 3d nand闪存器件及其包覆型硅纳米管的制备方法 - Google Patents

3d nand闪存器件及其包覆型硅纳米管的制备方法 Download PDF

Info

Publication number
CN110197829B
CN110197829B CN201910453807.3A CN201910453807A CN110197829B CN 110197829 B CN110197829 B CN 110197829B CN 201910453807 A CN201910453807 A CN 201910453807A CN 110197829 B CN110197829 B CN 110197829B
Authority
CN
China
Prior art keywords
layer
nanotube
alumina template
common source
pass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910453807.3A
Other languages
English (en)
Other versions
CN110197829A (zh
Inventor
缪向水
王升
童浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201910453807.3A priority Critical patent/CN110197829B/zh
Publication of CN110197829A publication Critical patent/CN110197829A/zh
Application granted granted Critical
Publication of CN110197829B publication Critical patent/CN110197829B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Abstract

本发明公开了一种3D NAND闪存器件及其包覆型硅纳米管的制备方法，属于3D NAND闪存领域。该包覆型硅纳米管的制备方法该存储器件以碳纳米管为模板，在所述碳纳米管内腔沉积Ni层，然后煅烧去除碳纳米管同时将Ni层氧化得到NiO纳米线，再利用化学气相沉积在NiO纳米线外部沉积Si层，最后去除NiO纳米线即得到包覆型硅纳米管。该3D NAND闪存器件由包覆型纳米管作为NAND串组成，可以有效简化器件结构，也减少了原有器件制作过程中复杂的制造工艺步骤，简化了制备过程，对降低制造成本有积极作用。同时多步模板复制法的使用使制备的纳米管管径和管壁更加均匀，管壁厚度更加可控。

Description

3D NAND闪存器件及其包覆型硅纳米管的制备方法
技术领域
本发明属于3D NAND闪存领域，更具体地，涉及一种3D NAND闪存器件及其包覆型硅纳米管的制备方法。
背景技术
虽然20nm(或者更小)多晶硅浮栅非易失性存储阵列有着完善的制造技术，但为了进一步提高集成度、增大存储密度，往往需要继续减小平面存储阵列的特征尺寸(即浮栅晶体管栅极长度)，这对制备工艺(如光刻、沉积技术等)提出了更高的要求，现有的制作工艺难以支持平面存储阵列特征尺寸的继续减小。另一方面，进一步减小的特征尺寸也会使得存储器件中出现临近单元的相互串扰、浮栅存储电子数目过少等问题，影响存储器件的实际应用。三维垂直堆叠存储器件被视为是继续提高存储器件存储密度的有利途径之一。
3D NAND(即与非型)存储串在2001年被首次公开(“Novel Ultra High DensityMemory with a Stacked-Surrounding Gate Transistor(S-SGT)Structured Cell”,IEDMProc.(2001)33-36)，但是这种三维NAND存储串的有源区是通过包括重复形成侧墙隔离层和刻蚀衬底等工艺来制备的，对操作的要求严格、耗时且生长难度大，成本高。
垂直型3D NAND的有源区的核心组件为包覆型纳米管，由于现有的重复沉积及刻蚀工艺制备的包覆型纳米管工艺复杂，可控性差，亦成为制约3D NAND制造成本的重要因素。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种3D NAND闪存器件及其包覆型硅纳米管的制备方法，其目的在于，通过多步模板复制法，先以碳纳米管为模板沉积镍，去除碳纳米管并氧化后以氧化镍为模板沉积硅，最后去除氧化镍得到硅纳米管，由此减少光刻步骤，简化制造工艺。
为实现上述目的，按照本发明的一个方面，提供了一种制备包覆型硅纳米管的方法，该方法以碳纳米管为模板，在所述碳纳米管内腔沉积Ni层，然后煅烧去除碳纳米管同时将Ni层氧化得到NiO纳米线，再利用化学气相沉积在NiO纳米线外部沉积Si层，最后去除NiO纳米线即得到包覆型硅纳米管。
进一步地，所述碳纳米管是在附着于衬底上的双通多孔氧化铝模板的通孔内由热分解乙炔沉积得到，热分解乙炔的温度为650℃～750℃；沉积的镍层一端与衬底结合固定；煅烧温度为400℃～600℃。
进一步地，利用化学气相沉积在NiO纳米线与双通多孔氧化铝模板的通孔内壁之间沉积Si层，反应气体压力小于1个大气压，硅烷浓度0.625％±0.005％，温度600℃～650℃。
进一步地，利用电化学沉积法在所述碳纳米管内腔沉积Ni层，沉积方法如下：以恒电位在电镀溶液中进行直流电电化学沉积预定时间，然后用去离子水冲洗，并在90℃～110℃温度下保温不低于30min。
进一步地，每50mL所述电镀溶液中含有硫酸镍15.00g，氯化镍2.00g，硼酸2.00g，十二烷基硫酸钠0.05g，糖精钠0.02g。
为了实现上述目的，按照本发明的另一个方面，提供了一种制备包覆型硅纳米管3D NAND闪存器件的方法，包括如下步骤：
①在半导体衬底上表面沉积共源平面；
②在共源平面上表面制备双通多孔氧化铝模板；
③按照如权利要求1～5任意一项所述的制备包覆型硅纳米管的方法，在双通多孔氧化铝模板的通孔内制备包覆型硅纳米管；
④在硅纳米管上方通过光刻溅射剥离沉积一层漏极电极；
⑤用氢氧化钠溶液除掉双通多孔氧化铝模板，得到由包覆型硅纳米管阵列形成的垂直于共源平面的存储串阵列；
⑥在各硅纳米管外表面沿径向由内向外依次沉积沟道绝缘层、电荷存储层和栅极绝缘层，得到NAND串阵列；
⑦各个NAND串之间沿NAND串轴向，在共源平面上依次交替沉积字线电极层和字线绝缘层，直至达到预设层数；
⑧在漏极电极顶端沉积一层位线。
进一步地，步骤②是将制备完成的双通多孔氧化铝模板转移至共源平面上，方法如下：
使制备完成的双通氧化铝模板漂浮在易挥发有机溶剂中，溶剂优选为酒精或丙酮，将带共源平面的半导体衬底进行亲水处理，然后令共源平面朝向双通氧化铝模板的一个端面，以使用带共源平面的半导体衬底将双通氧化铝模板从溶剂中捞出，待易挥发有机溶剂蒸发后，利用分子间的范德瓦尔兹力使得双通氧化铝模板和半导体衬底上的共源平面紧密接触；
其中，制备完成的双通氧化铝模板中的通孔轴线垂直于通孔两端的端面。
进一步地，步骤②是采用阳极氧化法直接在共源平面上制备一层双通多孔氧化铝模板，该双通多孔氧化铝模板的通孔垂直于共源平面；然后对该层双通多孔氧化铝模板的裸露端面进行抛光，抛光后沉积一层铝模，再使用相同的工艺参数，利用阳极氧化法在该层铝模上氧化制备第二层双通多孔氧化铝模板，重复上述抛光、沉积铝模、在铝模上氧化制备双通多孔氧化铝模板的步骤，直至双通多孔氧化铝模板的总高度达到预设高度。
为了实现上述目的，按照本发明的另一个方面，提供了一种按照如前所述的方法制备得到的3D NAND闪存器件。
总体而言，本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
1、本发明采用多步模板复制的方法，先以碳纳米管为模板沉积镍，去除碳纳米管并氧化后以氧化镍为模板沉积硅，最后去除氧化镍得到硅纳米管，制备硅纳米管的过程无需光刻，大大减少了制备和光刻掩膜的步骤，因此工艺简单；
2、多步模板复制法的使用使制备的纳米管管径和管壁更加均匀，管壁厚度更加可控；
3、本发明先基于多步模板复制的方法制备硅纳米管阵列，再在硅纳米管外表面依次形成沟道绝缘层、电荷存储层和栅极绝缘层，得到NAND串阵列，最后直接在NAND串阵列周围沉积字线绝缘层和字线电极，大大减少了字线沉积过程中制备和光刻掩膜的步骤，从而简化制备工艺、降低成本；
4、本发明的直接转移法，使得双通多孔氧化铝模板与有源衬底(即带有共源平面的衬底)的结合简单，且垂直度高，可控性好；
5、传统的刻蚀工艺随着刻蚀层数、高度的增加，用于沉积纳米管的沟道的直径、垂直度都将难以保证，这是制约现有3D NAND的堆叠层数的主要因素；而本发明的多次生长法制备双通多孔氧化铝模板，得到的通孔的垂直度不受堆叠层高的影响，适用于生产大长径比的纳米管，有助于提高3D NAND的堆叠层数。
附图说明
图1是本发明优选实施例的多步模板复制法生长纳米管的工艺流程示意图；
图2是本发明优选实施例的包覆型纳米管三维NAND闪存器件的结构示意图；
图3是图2的包覆型纳米管三维NAND闪存器件的第一种制备工艺流程框图；
图4是图2的包覆型纳米管三维NAND闪存器件的第一种制备工艺流程示意图；
图5是图2的包覆型纳米管三维NAND闪存器件的第二种制备工艺流程框图；
图6是图2的包覆型纳米管三维NAND闪存器件的第二种制备工艺流程示意图。
在所有附图中，相同的附图标记用来表示相同的元件或结构，其中：
100-衬底，101-共源平面，102-字线绝缘层，103-字线电极层，104-包覆部分，105-NAND串，106-漏极电极，201-位线。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
如图1所示，本发明优选的制备包覆型硅纳米管的方法，包括如下步骤：
(1)在衬底100上沉积共源平面101，并在共源平面101上制备双通多孔氧化铝模板；所述碳纳米管是在附着于衬底上的双通多孔氧化铝模板的通孔内由热分解乙炔沉积得到，热分解乙炔的温度为650℃～750℃。
(2)以碳纳米管为模板，在所述碳纳米管内腔沉积Ni层，优选地，利用电化学沉积法在所述碳纳米管内腔沉积Ni层，沉积方法如下：以恒电位在电镀溶液中进行直流电电化学沉积预定时间，然后用去离子水冲洗，并在90℃～110℃温度下保温不低于30min。优选地，每50mL所述电镀溶液中含有硫酸镍15.00g，氯化镍2.00g，硼酸2.00g，十二烷基硫酸钠0.05g，糖精钠0.02g。优选保温温度为100℃，时间为30min。
(3)然后煅烧去除碳纳米管同时将Ni层氧化得到NiO纳米线，煅烧温度为400℃～600℃。
(4)利用化学气相沉积在NiO纳米线与双通多孔氧化铝模板的通孔内壁之间沉积Si层，反应气体压力小于1个大气压，硅烷浓度0.625％±0.005％，温度600℃～650℃，沉积的镍层一端与衬底100上的共源平面101结合固定。优选反应气压为100kPa，硅烷浓度0.625％，温度620℃。
(5)最后去除NiO纳米线即得到包覆型硅纳米管。优选地，利用氢氟酸溶液浸泡化学腐蚀NiO纳米线，氢氟酸浓度为化学纯或分析纯。
下面结合附图2～4，以一种包覆型硅纳米管3D NAND闪存器件的具体结构为例，介绍本发明的方法。该包覆型硅纳米管3D NAND闪存器件，自下而上包括半导体衬底100、共源平面101、多个NAND串105、与多个NAND串105一一对应的多个漏极电极106、位线201；其中多个NAND串105垂直地延伸至共源平面101；多个NAND串105通过字线电极连接，由同一字线电极连接起来的多个NAND串105形成一个存储层；所述各漏极电极106连接NAND串105与位线201；多个不同的存储层通过位于漏极电极106上部的位线201连接。字线电极是由字线电极层103和字线绝缘层102交替堆叠构成的多层膜结构。源/漏电极分别对应于由位于NAND串105下方的下电极共源平面101和位于漏极电极106上方的位线201，源/漏电极的位置可互换。
NAND串105是一种多层的包覆型纳米管结构。NAND串105的最内层是半导体沟道1，构成包覆型纳米管的内芯，其包覆部分104由内向外依次是沟道绝缘层2、电荷存储层3和栅极绝缘层4。半导体沟道1可以通过一切合适的方法制备，例如电化学沉积法、化学气相沉积等；半导体沟道1可以用任何合适的半导体材料制成，例如碳、硅、锗、锗化硅，或者其它化合物半导体材料，譬如III-V、II-VI半导体，或者导体或者半导体氧化物等材料，这些半导体材料可以是非晶、多晶或者单晶。沟道绝缘层采用氧化硅或者其他high-k(即高介电)材料。电荷存储层采用氮化硅或其他电荷在其中不能自由移动的材料。栅极绝缘层采用氧化硅或者其他high-k材料。沟道绝缘层、电荷存储层和栅极绝缘层可以采用一切合适的方法在半导体沟道1表面沉积，例如PECVD等。
漏极电极106位于NAND串105上方，由惰性金属沉积而成，例如钽，钛钨合金，金等，并直接与NAND串105中的半导体沟道1接触。漏极电极106可以采用采用一切合适的方法在半导体沟道1上方沉积，例如剥离工艺。
衬底100可以是任何半导体衬底，例如单晶硅、IV-IV族化合物(例如锗化硅或者硅锗碳化合物)、III-V族化合物、II-VI族化合物或其他的半导体材料，或者是外延有上述半导体材料的非半导体衬底(如氧化硅、玻璃、塑料、金属或者陶瓷衬底)。衬底100还可以包括在衬底上预先制备的集成电路层(例如存储器件的驱动电路等)。
共源平面101可以采用一种或多种合适的导体或半导体材料，例如掺杂的多晶硅(如N型或P型多晶硅)、钨、铜、铝、钽、钛、钴、氮化钛或者它们的合金。例如，在一些实施例中，多晶硅因为容易制备而被采用。
字线电极由字线绝缘层102和字线电极层103交替沉积而成。字线电极层103的材料可以包括一种或多种任何合适的导体或半导体材料，譬如掺杂多晶硅(如N型或P型多晶硅)、钨、铜、铝、钽、钛、钴、氮化钛或者它们的合金。字线绝缘层102的材料可以包括任何电学绝缘材料，譬如氧化硅、氮化硅、氮氧化硅，或者其它high-k绝缘材料。
位线201位于漏极电极106的上方，与漏极电极106直接接触，位线材料可以包括一种或多种任何合适的导体或半导体材料，譬如掺杂多晶硅(如N型或P型多晶硅)、钨、铜、铝、钽、钛、钴、氮化钛或者它们的合金。
优选地，如图3、图4所示，该包覆型硅纳米管3D NAND闪存器件的制备方法，包括如下步骤：
①在半导体衬底上沉积一层共源平面；
②将制备完成的双通多孔氧化铝模板转移至共源平面上，方法如下：
使制备完成的双通氧化铝模板漂浮在易挥发有机溶剂中，例如酒精或丙酮中，将带共源平面的半导体衬底进行亲水处理，然后令共源平面朝向双通氧化铝模板的一个端面(此处应选择完全浸泡在溶剂中的带孔端面)，以使用带共源平面的半导体衬底将双通氧化铝模板从溶剂中捞出，待易挥发有机溶剂蒸发后，利用分子间的范德瓦尔兹力使得双通氧化铝模板和半导体衬底上的共源平面紧密接触。
亲水处理可以采用等离子体清洗处理，或采用紫外光表面处理，或piranha(食人鱼)溶液处理。优选地，本实施例的亲水处理可以采用小功率氧气(或空气)等离子体清洗处理。
由于本步骤为转移步骤，使用的双通多孔氧化铝模板可以按照现有方法自制，也可以直接按照所需尺寸购买成品，只要抛光使双通氧化铝模板的通孔垂直于轴向的两端面即可。
③在所述多孔氧化铝模板的通孔内由热分解乙炔(650℃～750℃)沉积碳纳米管，然后利用电化学沉积在所述碳纳米管内腔沉积金属镍，在400℃～600℃进行煅烧以去除外层碳纳米管并同时氧化Ni得到NiO纳米线，进一步利用化学气相沉积在NiO纳米线和AAO模板的间隙沉积Si，最后化学腐蚀去除NiO纳米线即得到硅纳米管。
优选地，本实施例中以碳纳米管为模板利用电化学沉积，以恒电位2.05V在电镀溶液中进行直流电电化学沉积5min，然后用去离子水冲洗，并在100℃下保温30min，在所述碳纳米管内腔沉积金属镍，在400℃～600℃进行煅烧以去除外层碳纳米管并同时氧化Ni得到NiO纳米线，进一步以NiO纳米线和氧化铝为模板利用化学气相沉积，在NiO纳米线和AAO模板的间隙沉积Si，最后利用纯的氢氟酸溶液浸泡化学腐蚀NiO纳米线。
其中，每50mL电镀溶液中含有硫酸镍15.00g，氯化镍2.00g，硼酸2.00g，十二烷基硫酸钠0.05g。糖精钠0.02g。低压化学气相沉积的反应气体压力100kPa，硅烷浓度0.625％，温度620℃。
④在所述沟道纳米管上方通过光刻溅射剥离沉积一层漏极电极106(即，在电子显微镜下对氧化铝模板表面进行拍照，并对表面上孔的位置进行定位，制作相应的掩膜板；在氧化铝模板表面涂上光刻胶后采用上述掩膜板利用电子束光刻机曝光，再用显影液显影得到相应掩膜；然后溅射相应的漏极电极材料，并用丙酮剥离多余掩膜，最终得到漏极电极)；
⑤用氢氧化钠溶液除掉多孔氧化铝模板，得到一个个垂直于共源平面101的存储串105；
⑥在沟道纳米管表面沉积包覆层，即在所述纳米管外表面依次形成沟道绝缘层、电荷存储层和栅极绝缘层；在沟道纳米管表面利用热氧化等一切合适的方法形成沟道绝缘层2(如二氧化硅)；接下来在沟道绝缘层2上沉积一层电荷存储层3(如氮化硅)，然后再在电荷存储层3上沉积一层栅极绝缘层4(如二氧化硅)，形成的包覆型纳米管结构即NAND串105；
⑦在包覆型纳米管周围交替沉积字线电极层103和字线绝缘层102，可以用任何合适的沉积方法，例如溅射、CVD、MBE等；
⑧在漏极电极106上方沉积一层位线201，可以用任何合适的沉积方法，例如溅射、CVD、MBE等。
在其他实施例中，如图5、图6所示，步骤②还可以按照如下方法进行处理：
在所述共源平面上通过溅射镀膜沉积一层铝；
然后用两步阳极氧化法制备多孔氧化铝模板，得到多孔结构，孔的轴向垂直于共源平面101，具体步骤如下：
1)将带有铝层的整个衬底浸泡在丙酮中超声清洗15分钟去油；
2)在1mol/L的NaOH溶液浸泡5分钟去掉铝表面氧化层，之后用去离子水冲洗干净；
3)以整个衬底为阳极、石墨为阴极，在高氯酸与无水乙醇以体积比为1:4混合的混合溶液里进行电化学抛光3分钟，电压为20V，然后用去离子水冲洗干净；
4)第一步氧化：以整个衬底为阳极、石墨为阴极，在浓度为0.3mol/L的草酸溶液里对铝层进行第一次阳极氧化10小时，电压为40V，得到第一次氧化层；
5)在质量百分比为6％的磷酸和质量百分比为1.5％的铬酸的混合溶液中浸泡(12小时，20℃)，以去除第一次氧化层；
6)第二步氧化：以整个衬底为阳极、石墨为阴极，在0.3mol/L的草酸溶液里进行第二次阳极氧化4小时，电压为40V，然后用去离子水冲洗干净；用一切合适的方法(例如阶降电流法等，所谓阶降电流法是指在第二次阳极氧化完成以后，将电流减半；电压随之下降,并发生波动，待电压变化波动量小于0.1V时，再次将电流减半，重复上述操作，直到电压和电流都接近0为止)除掉多孔结构中孔底的阻挡层，得到直接与共源平面101连通的通孔结构；
按照步骤1)～6)直接在共源平面上生长一层双通多孔氧化铝模板。如果预设的高度较大，则可以采用多次生长法制备双通多孔氧化铝模板，具体地，在步骤6)得到的双通多孔氧化铝模板的裸露端面上进行抛光，注意抛光面垂直于通孔轴线，然后在抛光面上继续沉积一层铝，由于下端的上一层双通多孔氧化铝模板通孔的存在，沉积的铝膜顶端会有凹陷且凹陷正对着下端的上一层双通多孔氧化铝模板的通孔，再按照步骤1)～6)制备第二层双通多孔氧化铝模板，第二层双通多孔氧化铝模板的通孔会沿着凹陷处垂直于共源平面形成。如此重复，直至双通多孔氧化铝模板堆叠到指定高度。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种制备包覆型硅纳米管的方法，其特征在于，以碳纳米管为模板，在所述碳纳米管内腔沉积Ni层，然后煅烧去除碳纳米管同时将Ni层氧化得到NiO纳米线，再利用化学气相沉积在NiO纳米线外部沉积Si层，最后去除NiO纳米线即得到包覆型硅纳米管；所述碳纳米管是在附着于衬底上的双通多孔氧化铝模板的通孔内由热分解乙炔沉积得到；沉积的镍层一端与衬底结合固定。
2.如权利要求1所述的一种制备包覆型硅纳米管的方法，其特征在于，热分解乙炔的温度为650 ℃~750 ℃；煅烧温度为400 ℃~600 ℃。
3.如权利要求2所述的一种制备包覆型硅纳米管的方法，其特征在于，利用化学气相沉积在NiO纳米线与双通多孔氧化铝模板的通孔内壁之间沉积Si层，反应气体压力小于1个大气压，硅烷浓度0.625%±0.005% ，温度600℃~650℃。
4.如权利要求1~3任意一项所述的一种制备包覆型硅纳米管的方法，其特征在于，利用电化学沉积法在所述碳纳米管内腔沉积Ni层，沉积方法如下：以恒电位在电镀溶液中进行直流电电化学沉积预定时间，然后用去离子水冲洗，并在90 ℃~110 ℃温度下保温不低于30min。
5.如权利要求4所述的一种制备包覆型硅纳米管的方法，其特征在于，每50mL所述电镀溶液中含有硫酸镍15.00g，氯化镍2.00g，硼酸2.00g，十二烷基硫酸钠0.05g，糖精钠0.02g。
6.一种制备包覆型硅纳米管3D NAND闪存器件的方法，其特征在于，包括如下步骤：
①在半导体衬底上表面沉积共源平面；
②在共源平面上表面制备双通多孔氧化铝模板；
③按照如权利要求1~5任意一项所述的制备包覆型硅纳米管的方法，在双通多孔氧化铝模板的通孔内制备包覆型硅纳米管；
④在硅纳米管上方依次通过光刻、溅射、剥离，沉积一层漏极电极；
⑤用氢氧化钠溶液除掉双通多孔氧化铝模板，得到由包覆型硅纳米管阵列形成的垂直于共源平面的存储串阵列；
⑥在各硅纳米管外表面沿径向由内向外依次沉积沟道绝缘层、电荷存储层和栅极绝缘层，得到NAND串阵列；
⑦各个NAND串之间沿NAND串轴向，在共源平面上依次交替沉积字线电极层和字线绝缘层，直至达到预设层数；
⑧在漏极电极顶端沉积一层位线。
7.如权利要求6所述的一种制备包覆型硅纳米管3D NAND闪存器件的方法，其特征在于，步骤②是将制备完成的双通多孔氧化铝模板转移至共源平面上，方法如下：
使制备完成的双通氧化铝模板漂浮在易挥发有机溶剂中，溶剂优选为酒精或丙酮，将带共源平面的半导体衬底进行亲水处理，然后令共源平面朝向双通氧化铝模板的一个端面，以使用带共源平面的半导体衬底将双通氧化铝模板从溶剂中捞出，待易挥发有机溶剂蒸发后，利用分子间的范德瓦尔兹力使得双通氧化铝模板和半导体衬底上的共源平面紧密接触；
其中，制备完成的双通氧化铝模板中的通孔轴线垂直于通孔两端的端面。
8.如权利要求6所述的一种制备包覆型硅纳米管3D NAND闪存器件的方法，其特征在于，步骤②是采用阳极氧化法直接在共源平面上制备一层双通多孔氧化铝模板，该双通多孔氧化铝模板的通孔垂直于共源平面；然后对该层双通多孔氧化铝模板的裸露端面进行抛光，抛光后沉积一层铝模，再使用相同的工艺参数，利用阳极氧化法在该层铝模上氧化制备第二层双通多孔氧化铝模板，重复上述抛光、沉积铝模、在铝模上氧化制备双通多孔氧化铝模板的步骤，直至双通多孔氧化铝模板的总高度达到预设高度。
9.按照权利要求6~8任意一项所述的方法制备得到的3D NAND闪存器件。
CN201910453807.3A 2019-05-28 2019-05-28 3d nand闪存器件及其包覆型硅纳米管的制备方法 Active CN110197829B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910453807.3A CN110197829B (zh) 2019-05-28 2019-05-28 3d nand闪存器件及其包覆型硅纳米管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910453807.3A CN110197829B (zh) 2019-05-28 2019-05-28 3d nand闪存器件及其包覆型硅纳米管的制备方法

Publications (2)

Publication Number Publication Date
CN110197829A CN110197829A (zh) 2019-09-03
CN110197829B true CN110197829B (zh) 2021-06-11

Family

ID=67753291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910453807.3A Active CN110197829B (zh) 2019-05-28 2019-05-28 3d nand闪存器件及其包覆型硅纳米管的制备方法

Country Status (1)

Country Link
CN (1) CN110197829B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111115562B (zh) * 2019-12-13 2023-03-10 华东师范大学 一种原位加工空心纳米腔的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005048296A2 (en) * 2003-08-13 2005-05-26 Nantero, Inc. Nanotube-based switching elements with multiple controls and circuits made from same
US7857907B2 (en) * 2007-01-25 2010-12-28 Au Optronics Corporation Methods of forming silicon nanocrystals by laser annealing
CN100515942C (zh) * 2007-05-23 2009-07-22 上海应用技术学院 制备高比表面碳化硅纳米管的方法
CN101182194A (zh) * 2007-11-02 2008-05-21 郑州金阳光陶瓷有限公司 纳米硅铝管材料的生产方法

Also Published As

Publication number Publication date
CN110197829A (zh) 2019-09-03

Similar Documents

Publication Publication Date Title
US9991277B1 (en) Three-dimensional memory device with discrete self-aligned charge storage elements and method of making thereof
CN110211961B (zh) 一种长纳米管3d nand存储器及其制备方法
US20170162597A1 (en) Differential etch of metal oxide blocking dielectric layer for three-dimensional memory devices
US8637849B2 (en) Vertical nanowire FET devices
KR100677771B1 (ko) 무촉매층으로 성장시킨 나노튜브를 갖는 캐패시터 및 그의제조 방법
WO2018128712A1 (en) A three-dimensional memory device with enhanced mechanical stability semiconductor pedestal and method of making thereof
CN105810750B (zh) 一种碳纳米管神经元器件及其制作方法
CN104269406B (zh) 一种芯壳型纳米线三维nand闪存器件及其制备方法
CN110767804B (zh) 一种碳纳米管器件及其制造方法
TW451303B (en) Quantum thin line producing method and semiconductor device
US7799633B2 (en) Semiconductor device and method of manufacturing the same
KR100666187B1 (ko) 나노선을 이용한 수직형 반도체 소자 및 이의 제조 방법
CN110197829B (zh) 3d nand闪存器件及其包覆型硅纳米管的制备方法
CN113285020A (zh) 一种单通道忆阻器及其制备方法
CN101870453A (zh) 半导体纳米柱阵列结构的制作方法
CN101692463B (zh) 一种混合纳米晶存储器的电容结构及其制备方法
KR20100030161A (ko) 반도체 소자의 커패시터 제조 방법
CN107768381B (zh) 一种纳米管存储器结构及其制备方法
CN101388397A (zh) 一种低压可擦写的纳米晶存储电容结构及其制备方法
CN101494225B (zh) 存储器及其制作方法
CN204130532U (zh) 一种芯壳型纳米线三维nand闪存器件
CN110120434B (zh) 电池片及其制备方法
CN110400875B (zh) 基于TiO2纳米管的钙钛矿电池电极的制备方法
CN210040232U (zh) 电池片
CN105810734B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant