JPH0766380A

JPH0766380A - 固体撮像装置

Info

Publication number: JPH0766380A
Application number: JP5162490A
Authority: JP
Inventors: Hidetoshi Nozaki; 秀俊野崎; Hideo Ichinose; 秀夫市之瀬; Tetsuya Yamaguchi; 鉄也山口; Hisanori Ihara; 久典井原; 貴子 ▲もたい▼; Takako Motai; Yoshiki Ishizuka; 芳樹石塚; Akihiko Furukawa; 章彦古川; Yoshinori Iida; 義典飯田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1993-06-30
Filing date: 1993-06-30
Publication date: 1995-03-10

Abstract

(57)【要約】【目的】局所的なリーク電流パスが減少した高性能か
つ製造歩留りの高い固体撮像装置を提供すること。【構成】半導体基板に蓄積ダイオード１１，読出しゲ
ート部１４ａ及びＣＣＤ転送部１２を形成し、かつ最上
層に蓄積ダイオード１１に電気的に接続される画素電極
１９を形成した固体撮像素子チップ２０と、この固体撮
像素子チップ２０上に形成された光導電膜３０と、この
光導電膜３０上に形成された透明電極４０とを備えた光
導電膜積層型の固体撮像装置において、光導電膜３０は
ａ−Ｓｉ：Ｈ系膜であり、局所的なリーク電流経路の数
を減少させるために、熱及び光ビームを用いてアニール
されていることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光電変換膜として非晶
質シリコンを用いた光導電膜積層型の固体撮像装置に関
する。

【０００２】

【従来の技術】非晶質シリコン（ａ−Ｓｉ）は、水素原
子と合金化すると膜中のＳｉ未結合手が水素原子で補償
されるため良質な半導体の性質を示し、また任意の基板
上に成膜できると共に高い光導電性があることが知られ
ている。そしてこの特徴を生かし、太陽電池，積層型固
体撮像装置，薄膜トランジスタ（ＴＦＴ）を用いた液晶
ディスプレイ、さらに密着センサなどの半導体装置に広
く用いられている。

【０００３】しかしながら、基板上に急峻な段差やダス
トなどの異物が存在する場合には、その上に成長するａ
−Ｓｉ系膜（例えばａ−Ｓｉ：Ｈ，ａ−ＳｉＣ：Ｈ，ａ
−ＳｉＮ：Ｈ，ａ−ＳｉＧｅ：Ｈや微結晶を含んだａ−
Ｓｉ（μｃ−Ｓｉ）膜）などの均質な成長が阻害され、
その部分のＳｉネットワークに歪みが加わる。その結
果、その部分のＳｉ−Ｓｉ結合長が通常の０．２３５ｎ
ｍより引き伸ばされた状態となり、ａ−Ｓｉ層の禁制帯
中に多数が欠陥準位が発生することになる。

【０００４】ａ−Ｓｉ内に欠陥が多数存在すると、その
局所的な部分ではホッピング伝導などの機構によりリー
ク電流が流れやすくなってしまう。即ち、基板に急峻な
段差部や異物が存在すると、その近傍のａ−Ｓｉ系膜部
には容易にリーク電流パスが形成されてしまい、半導体
装置の性能を低下させる他歩留まりを低下させる原因に
なっていた。

【０００５】一方、光電膜積層型固体撮像装置は、従来
の固体撮像素子を基本チップとして用い、この上に光導
電膜及び透明電極を積層したものであり、光電変換部の
開口率を大きくできる特徴を有する。光導電膜としてａ
−Ｓｉを用いた光電変換部の形成においては、透明電極
からのキャリアの注入を阻止し、且つ変換効率を劣化さ
せない目的で、ａ−Ｓｉとａ−Ｓｉより大きなバンドギ
ャップを有する材料、例えばアモルファス炭化シリコン
（ａ−ＳｉＣ）等の材料との接合が形成されている。ａ
−Ｓｉとａ−ＳｉＣの材料の組み合わせからなる光電変
換部の構成としては、a-SiC(n)/a-Si(i)/a-SiC(p) 、a-
SiC(i)/a-Si(i)/a-SiC(p) 、a-Si(i)/a-SiC(p)等が報告
されている。なおこの表記において、（ｉ），（ｎ），
（ｐ）はそれぞれｉタイプ，ｎタイプ，ｐタイプを表し
ている。ｎタイプ，ｐタイプの形成には、それぞれ例え
ばリン（Ｐ），ボロン（Ｂ）のドーピングが行われる。

【０００６】これらの構造におけるａ−ＳｉＣ（ｐ）層
の役割は、入射光を透過するための窓材としての役割
と、透明電極からのキャリアの注入を阻止する役割とが
ある。実際の素子動作においては、透明電極側を負にバ
イアスするため、後者の目的のためには、電子の注入を
阻止する性能を与えなければならない。実際、電子の注
入阻止のためにｐタイプとしているわけであるが、その
性能を高めるためにはＢドーピング濃度を高くする必要
があると考えられる。

【０００７】従来、ａ−ＳｉＣ（ｐ）層の形成には水銀
増感光ＣＶＤ法及びプラズマＣＶＤ法が適用されてき
た。水銀増感光ＣＶＤ法を用いた場合、ｐタイプとする
ためのＢドーピング濃度は、ＳｉとＣの原子数の和に対
して０．２５％程度が用いられてきた。しかし、水銀増
感光ＣＶＤ法を用いてａ−ＳｉＣ層を形成する場合、反
応室内において有機水銀が生成される可能性が指摘さ
れ、同方法による形成は好ましくないと考えられてき
た。そこで、ａ−ＳｉＣ（ｐ）層の形成に際してはプラ
ズマＣＶＤ法が望まれる。しかし、ａ−ＳｉＣ（ｐ）層
をプラズマＣＶＤ法にて形成した場合、Ｂのドーピング
濃度を前記した０．２５％程度とするとリーク暗電流が
大きくなってしまい、素子動作させた場合の微小白傷が
生じてしまうという新たな問題を招いた。

【０００８】また、光導電膜積層型固体撮像装置におい
ては、ａ−Ｓｉ層で光電変換される信号電荷を収集し、
かつ蓄積ダイオードへ伝達する役割を果たす画素電極材
料として、ＴｉやＭｏなどの高融点単体金属が用いられ
てきた。その理由は、一般に２００〜３００℃の基板温
度でａ−Ｓｉ層を堆積させるが、画素電極に高融点材料
を用いる方が拡散した金属原子によるａ−Ｓｉ層の汚染
を防止できるからである。

【０００９】しかしながら、ＴｉやＭｏなどの高融点単
体金属を画素電極に用いると、デバイス動作時における
リーク暗電流が十分低減されないという問題が生じてい
た。リーク暗電流が十分小さくないと、固体撮像装置か
ら出力される画像の暗電流ムラ、つまり固定パターン雑
音が発生することになる。その原因は、デバイス動作時
ではａ−Ｓｉ層のダイオードに逆バイアスが印加される
が、その場合に画素電極からａ−Ｓｉ層への正孔注入が
効果的にブロックされていない点にあることが電流−電
圧特性の解析の結果判明した。

【００１０】

【発明が解決しようとする課題】このように従来、基板
上に急峻段差部や異物が存在する場合、その基板上にａ
−Ｓｉ層を成長させるだけの従来の方法では、ａ−Ｓｉ
層中にリーク電流パスが形成されるのを防止することの
が困難であるため、固体撮像装置の性能低下や製造歩留
り低下などの問題があった。

【００１１】また、積層型固体撮像装置において、光電
変換部に用いられているａ−ＳｉＣ（ｐ）層は、透明電
極からの電子の注入を阻止する役割を担っているが、そ
の性能を高めるためにＢドーピング濃度を０．２５％、
或いはそれ以上とするハイドープの条件が用いられてき
た。このような条件下では、水銀汚染のないプラズマＣ
ＶＤ法によりａ−ＳｉＣ（ｐ）層を形成すると、リーク
暗電流が大きく、素子動作時の微小白傷が発生してしま
うという問題があった。

【００１２】さらに、積層型固体撮像装置の画素電極に
ＴｉやＭｏなどの単体高融点金属を用いた場合、動作時
において画素電極からａ−Ｓｉ層ダイオードへの正孔注
入を効果的にブロックできないため、リーク暗電流が十
分低減されず固定パターン雑音（暗電流ムラ）が生じる
という問題があった。

【００１３】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、ａ−Ｓｉ層における局
所的なリーク電流パスが減少した高性能かつ製造歩留り
の高い固体撮像装置を提供することにある。

【００１４】また、本発明の他の目的は、ａ−ＳｉＣ
（ｐ）層のドーピング条件を最適化することにより、透
明電極からの電子の注入を阻止することができ、かつリ
ーク暗電流の低減をはかり得る固体撮像装置を提供する
ことにある。

【００１５】さらに、本発明の他の目的は、デバイス動
作時でのリーク暗電流を十分低減させることができ、固
定パターン雑音特性が改善された固体撮像装置を提供す
ることにある。

【００１６】

【課題を解決するための手段】上記課題を解決するため
に本発明は、次のような構成を採用している。即ち、本
発明（請求項１）は、半導体基板に信号電荷蓄積部，信
号電荷読み出し部及び信号電荷転送部を形成し、かつ最
上層に信号電荷蓄積部に電気的に接続される画素電極を
形成した固体撮像素子チップと、この固体撮像素子チッ
プ上に形成された光導電膜と、この光導電膜上に形成さ
れた透明電極とを備えた光導電膜積層型の固体撮像装置
において、光導電膜を非晶質シリコン系膜で形成し、か
つ局所的なリーク電流経路の数を減少させるために、非
晶質シリコン系膜に熱及びエネルギービームを用いてア
ニール処理を施すことを特徴とする。

【００１７】ここで、エネルギービームとしては、非晶
質シリコン系膜の禁制帯幅以上のエネルギーを有する波
長成分を含む光を用いるのが望ましい。また、本発明
（請求項２）は、半導体基板に信号電荷蓄積部，信号電
荷読み出し部及び信号電荷転送部を形成し、かつ最上層
に信号電荷蓄積部に電気的に接続される画素電極を形成
した固体撮像素子チップと、この固体撮像素子チップ上
に形成された光導電膜と、この光導電膜上に形成された
透明電極とを備えた光導電膜積層型の固体撮像装置にお
いて、光導電膜を、固体撮像素子チップ側のアモルファ
スシリコンと透明電極側のｐ型アモルファス炭化シリコ
ンとの接合を有する少なくとも２層に形成し、アモルフ
ァス炭化シリコンへのボロンのドーピング濃度をシリコ
ンと炭素の原子数の和に対し０．１％以下に設定したこ
とを特徴とする。

【００１８】ここで、ｐ型アモルファス炭化シリコン層
は、水銀汚染のないプラズマＣＶＤ法で成長するのが望
ましい。また、ｐ型ドーパントは必ずしもボロンに限る
ものではなく、他の不純物を用いることも可能である。

【００１９】また、本発明（請求項３）は、半導体基板
に信号電荷蓄積部，信号電荷読み出し部及び信号電荷転
送部を形成し、かつ最上層に信号電荷蓄積部に電気的に
接続される画素電極を形成した固体撮像素子チップと、
この固体撮像素子チップ上に形成された光導電膜と、こ
の光導電膜上に形成された透明電極とを備えた光導電膜
積層型の固体撮像装置において、画素電極の少なくとも
光導電膜と接する表面層を、ＴａＣ，ＴａＮ，ＺｒＣ又
はＺｒＮから形成したことを特徴とする。

【００２０】

【作用】本発明（請求項１）において、下地基板の急峻
な段差や異物、即ち凹凸上に成膜されたａ−Ｓｉ系膜中
にはその段差や異物近傍に通常のＳｉ−Ｓｉ結合長より
引き伸ばされたＳｉ−Ｓｉ結合が多数発生する。そし
て、その引き伸ばされたＳｉ−Ｓｉ結合は、ａ−Ｓｉ系
膜の禁制帯中の価電子帯端及び伝導帯端のアーバックテ
イル部などに多数の欠陥準位を発生することになる。こ
れらの引き伸ばされたＳｉ−Ｓｉ結合（弱いＳｉ−Ｓｉ
結合）は結合エネルギーが約１．６〜１．７ｅＶと小さ
いため、通常のａ−Ｓｉ系膜の禁制帯幅（１．５〜２．
３ｅＶ）以上のエネルギー成分を含むエネルギービーム
照射によって夫々伝導帯端及び価電子帯端に励起された
電子−正孔の再結合エネルギーの解放によって容易に切
断される。

【００２１】本発明では、以上のメカニズムを利用して
ａ−Ｓｉ系膜にエネルギービームを照射することによ
り、積極的に引き伸ばされた弱いＳｉ−Ｓｉ結合を切断
すると共にエネルギービーム照射中に熱アニール処理を
施こすことにより、切断されたＳｉネットワークを通常
の結合エネルギーの大きい強いＳｉ−Ｓｉ結合に再構築
することが特徴である。これにより、下地基板の凹凸部
近傍に生じたａ−Ｓｉ系膜中の多数の欠陥に起因する局
所的なリーク電流パスが減少し固体撮像装置の性能向上
や歩留り向上を実現することができる。

【００２２】また、本発明（請求項２）によれば、ａ−
ＳｉＣ（ｐ）におけるＢのドーピング濃度を０．０１％
以下に抑えることにより、従来と比較してａ−ＳｉＣ
（ｐ）／ａ−Ｓｉ（ｉ）界面でのＺｅｎｅｒ降伏の抑制
が効率良く行えることにより、リーク暗電流を小さく抑
えることが可能となり、素子動作時の微小白傷の発生を
抑制することができる。

【００２３】また、本発明（請求項３）において、Ｔａ
Ｃ，ＴａＮ，ＺｒＣ及びＺｒＮのような金属炭化物や金
属窒化物層は、スパッタリング法やＣＶＤ法、又はＣ，
Ｎ原子を含んだガス雰囲気での熱処理法などから形成さ
れるが、成膜条件をコントロールすることにより、夫々
炭素含有量や窒素含有量を０〜８０％程度の範囲に再現
性良く制御できる特徴を有する。

【００２４】これらの金属炭化物や金属窒化物を画素電
極の少くとも表面に用いてａ−Ｓｉ層を積層させると、
含有される炭素や窒素原子がａ−Ｓｉ層へ僅かながらも
拡散する。その結果、画素電極近傍のａ−Ｓｉ層である
水素化アモルファスシリコン膜（ａ−Ｓｉ：Ｈ）は、夫
々炭素や窒素がドープされたａ−Ｓｉ：Ｃ：Ｈやａ−Ｓ
ｉ：Ｎ：Ｈに変化すると考えられる。その場合、ａ−Ｓ
ｉ：Ｃ：Ｈやａ−Ｓｉ：Ｎ：Ｈはａ−Ｓｉ：Ｈ（通常光
学的バンドギャップ＝１．７〜１．８ｅＶ）よりワイド
ギャップ化されるため、画素電極からの正孔注入がブロ
ックされることになる。この効果により、リーク暗電流
の低減、ひいては固定パターン雑音（暗電流ムラ）の低
減につながると予想される。

【００２５】本発明者らの実験では、種々ある金属炭化
物や金属窒化物のうちで、特にＴａＣ，ＴａＮ，ＺｒＣ
及びＺｒＮを画素電極材料に用いた場合に顕著な効果が
見られた。この理由として、上記の４種の材料において
最も炭素原子や窒素原子がａ−Ｓｉ膜中に拡散しやすい
機構が存在すると予想される。また、上記の４種の材料
は、電気抵抗率がいずれも２００［μΩ・ｍ］未満と非
常に小さいため、電極材料に用いるに際し、実用上の問
題は全くない。

【００２６】

【実施例】以下、図面を参照して本発明の実施例を説明
する。（実施例１）図１は、本発明の第１の実施例に係わる光
導電膜積層型固体撮像装置の素子構造を示す断面図であ
る。図中１０はｐ型Ｓｉ基板であり、この基板１０の表
面層には蓄積ダイオード（信号電荷蓄積部）を構成する
ｎ型層１１，垂直ＣＣＤチャネル（信号電荷転送部）を
構成するｎ型層１２，素子分離のためのｐ型層１３が形
成されている。ｎ型層１２の上には、ゲート絶縁膜を介
して転送電極１４，１５が形成されている。転送電極１
４の一部は蓄積ダイオード１１まで延長されており、こ
の部分が読出しゲート（信号電荷読出し部）となってい
る。

【００２７】これらを形成した基板１０上には層間絶縁
膜１６が形成されている。この絶縁膜１６上には、該絶
縁膜１６に設けたコンタクトホールでｎ型層１１と接す
るように引出し電極１７が形成されている。さらにその
上には平坦化用絶縁膜１８が形成され、この絶縁膜１８
の上には該絶縁膜１８に設けたコンタクトホールで引出
し電極１７に接するように画素電極１９が形成されてい
る。

【００２８】このように構成された固体撮像素子チップ
２０の上には、光導電膜３０が堆積され、その上にＩＴ
Ｏ等の透明電極４０が形成されている。光導電膜３０
は、光電変換層として機能するもので、水素化非晶質シ
リコン薄膜系から構成されている。具体的には固体撮像
素子チップ２０側から、正孔ブロックキング層である水
素化非晶質カーバイド層（ａ−ＳｉＣ：Ｈ）３１、主た
る光導電層である水素化非晶質シリコン層（ａ−Ｓｉ：
Ｈ）３２、電子ブロッキンク層であるｐ型の非晶質シリ
コンカーバイド層（ａ−ＳｉＣ：Ｈ）３３が順次積層さ
れている。光導電膜２０の膜厚は総合して１〜２μｍ程
度である。

【００２９】本実施例装置の基本的な構成は従来装置と
同様であるが、本実施例では後述するように、光導電膜
に対して熱及びエネルギービームを用いてアニール処理
を施している点が従来とは異なっている。

【００３０】光導電膜３０の形成方法としては、従来か
ら良く知られているシランガスをプラズマにより分解す
るプラズマＣＶＤ法や光エネルギーにより分解する光Ｃ
ＶＤ法を用いればよい。なお本実施例では、光導電膜３
０を形成する際の基板温度は２３０℃とした。また、光
導電膜３０のアニール処理を施す前の固体撮像装置を断
面透過電子顕微鏡（ＴＥＭ）で観察したところ、図２
（ａ）中に３５で示すような線状欠陥が観察された。こ
の線状欠陥は、画素電極１９の段差（１００〜３００ｎ
ｍ）によって生じると考えられる。この線状欠陥をエネ
ルギー分散型Ｘ線分折法（ＥＤＸ法）で評価したとこ
ろ、明らかにＳｉ密度の低下が認められた。即ち、結合
が引き伸ばされた弱いＳｉ−Ｓｉ結合が形成されている
箇所が３５の線状欠陥と考えてよい。

【００３１】本実施例では図１のように積層型固体撮像
装置を形成した後、光導電膜３０を熱及びエネルギービ
ームを用いてアニールした。また、エネルギービームと
して光を用いた例を示す。

【００３２】まず、図２（ａ）に示すように、図１の装
置を１３０℃〜成膜温度（本実施例では２３０℃）の適
切な範囲に温度設定した熱板５０上に設置する。温度設
定の上限を成膜温度としたのは、成膜温度をこえてアニ
ールすると膜中の水素が多く脱離しやすくなり新たな欠
陥が生じる恐れがあるからである。上記の熱板５０に設
置後、５００Ｗ出力のキセノンランプから出た白色光を
レンズで集光して熱＋光のアニールを施した。

【００３３】ここで、固体撮像装置面上の光強度は約５
Ｗ／ｃｍ² であった。熱＋光の同時アニール時間は１０
分〜３００分の範囲の適切な時間で行った。その後、必
要に応じて熱のみで１５分〜６０分の範囲の時間でアニ
ール処理を行った。なお、本実施例ではアニール中は光
を連続的に照射したが、チョッパなどを利用して光をパ
ルス光で照射してもよい。

【００３４】このように、熱＋光のアニールを施した固
体撮像装置を断面ＴＥＭで観察したところ、図２（ｂ）
に示すように、３５の線状欠陥がほぼ消滅に近くなって
いることが分った。

【００３５】次に、本実施例の効果を調べるため、実際
に透明電極４０に負電位、即ち光導電膜３０に逆方向電
界を加えてデバイスを動作させ、ディスプレイ上の微小
白傷欠陥の発生の様子を調べた。微小白傷欠陥は光電変
換層の局所的なリーク電流が大きいときに発生するもの
である。

【００３６】図３に、微小白傷欠陥の測定結果を従来例
と比較して示す。図３の横軸は光電変換層に加える電界
の大きさ、縦軸はディスプレイ上の微小白傷の数であ
る。図に示されるように明らかに、本実施例の方が熱＋
光アニールを施さない従来例よりは同一電界で比べると
微小白傷の数が極度に少ない。即ち、局所的なリーク電
流の発生部位が著しく本実施例の装置では減少したこと
になる。

【００３７】本実施例の固体撮像装置では、ａ−Ｓｉ層
に起因する光導電性残像を低減するため光電変換層に加
える逆方向電界は大きい方が望ましい。しかしながら、
図３の従来例に示す通り、電界が大きくなると微小白傷
が発生するため通常は、３×１０⁴ Ｖ／ｃｍ以下の電界
が用いられてきた。本実施例の装置構成にすれば、以上
述べたように電界を大きくしても微小白傷の発生が少く
なるので、さらに低残像化が図られるなど高性能化が実
現する。

【００３８】以上では、下地基板に段差がある場合につ
いて述べてきたが、ダストなど異物が下地基板に付着し
ている場合も同様である。要は、凹凸がある下地基板上
にａ−Ｓｉ層を形成しても本発明の構成をとれば、局所
的なリーク電流経路、即ち局所的リーク電流の発生箇所
の数が少なくなることが本発明のポイントである。

【００３９】また、本発明は固体撮像装置に限るもので
はなく、ａ−Ｓｉ層を用いた半導体装置に適用すること
ができ、例えばａ−ＳｉのＴＦＴを用いた液晶ディスプ
レイやａ−Ｓｉ光導電層を感光部に用いた密着センサに
も適用できる。いずれも局所的なリーク電流欠陥の少い
高性能かつ高歩留りの半導体装置を実現できる。

【００４０】また、実施例ではＳｉ−Ｓｉ結合に主に着
目して述べてきたが、異種の原子結合、例えばＳｉ−Ｇ
ｅ結合，Ｓｉ−Ｃ結合，Ｓｉ−Ｎ結合や同種の原子結
合、例えばＣ−Ｃ結合よりなるネットワークを有する薄
膜を含む半導体装置にも応用することができる。

【００４１】また、非晶質薄膜を含んだ半導体装置に限
定されるものでなく、微結晶を含んだ非晶質薄膜或いは
多結晶膜（例えば多結晶Ｓｉ膜）を用いた半導体装置に
も本発明が応用できることは言うまでもない。（実施例２）次に、本発明の第２の実施例について説明
する。この実施例は、光導電膜として用いたａ−ＳｉＣ
（ｐ）層のドーピング濃度を最適化したものである。素
子構造は前記図１に示したものと同様であり、光導電膜
３０の構成としては、ａ−ＳｉＣ（ｉ）／ａ−Ｓｉ：Ｈ
（ｉ）／ａ−ＳｉＣ：Ｈ（ｐ）を採用した。

【００４２】この構成において、各層の膜厚はそれぞれ
２０ｎｍ，１．８μｍ，２０ｎｍとした。また、各層の
形成方法としては、ａ−ＳｉＣ：Ｈ（ｉ），ａ−Ｓｉ
Ｃ：Ｈ（ｐ）層にはプラズマＣＶＤ法を、またａ−Ｓ
ｉ：Ｈ層には水銀増感光ＣＶＤ法を用いた。

【００４３】ａ−Ｓｉ層ダイオードに逆バイアスを印加
したときの電流密度−電圧特性を、図４に示す。同図に
示した曲線Ａはａ−ＳｉＣ：Ｈ（ｐ）層のＢドーピング
濃度が０．２５％の場合を、一方、曲線ＢにはＢドーピ
ング濃度が０．１％の場合を示した。この図から明らか
なように、Ｂドーピング濃度を０．１％とすることによ
り、逆バイアス時の電流、即ちリーク暗電流の発生が抑
制されていることが分かる。

【００４４】また、ａ−ＳｉＣ：Ｈ（ｐ）層のＢドーピ
ング濃度が逆バイアス時のリーク電流に与える影響をよ
り明確にするために、Ｂドーピング濃度を縦軸に、逆バ
イアス１０Ｖ印加時のリーク暗電流を縦軸に示したもの
が図５である。同図から分かるように、Ｂドーピング濃
度が０．１％より大きい場合、また０．０１％より小さ
い場合にリーク暗電流が増加している。Ｂドーピング濃
度が０．０１％より小さい場合にリーク暗電流が増大す
る原因としては、電子の注入阻止性能が劣化したためと
考えられる。

【００４５】なお、本実施例においては、光導電膜３０
をａ−ＳｉＣ（ｉ）／ａ−Ｓｉ：Ｈ（ｉ）／ａ−Ｓｉ
Ｃ：Ｈ（ｐ）の３層構造としたが、正孔ブロッキング層
３１としてのａ−ＳｉＣ：Ｈ（ｉ）層はａ−ＳｉＣ：Ｈ
（ｎ）層としてもよく、さらにこれを省略することもで
きる。（実施例３）次に、本発明の第３の実施例について説明
する。

【００４６】図６は、同実施例に係わる光導電膜積層型
固体撮像装置の素子構造を示す断面図である。なお、図
１と同一部分には同一符号を付して、その詳しい説明は
省略する。

【００４７】基本的な構成は図１と同様であるが本実施
例は、第１の実施例とは画素電極の材料が異なってお
り、さらに光導電膜の積層構造が異なっている。即ち、
画素電極６９は、Ｍｏ，Ｔｉなどの高融点金属膜ではな
く、金属炭化物，金属窒化物のＴａＣ，ＴａＮ，ＺｒＣ
又はＺｒＮで形成されている。また、光導電膜７０は、
主たる光導電膜であるａ−Ｓｉ：Ｈ（ｉ）層７２と、電
子ブロッキング層としてのａ−ＳｉＣ：Ｈ（ｐ）層７３
で構成されている。なお、図６では基板１０としてｐ⁺
型基板の上にｐウェルを形成したものを用いているが、
図１のようにｐ型基板をそのまま用いてもよい。

【００４８】以下、画素電極の形成方法について詳細に
説明する。ＴａＣ，ＴａＮ，ＺｒＣ及びＺｒＮ膜の製造
方法として最も広く用いられているのはスパッタリング
法である。スパッタリング法の一つとしては、一般によ
く知られているように単体金属ターゲットＴａ，Ｚｒを
Ｎ₂ 又はＣＨ₄ の雰囲気中で直流又は交流スパッタする
方法である。もう一つの方法は、化合物ターゲットＴａ
Ｃ，ＺｒＣ及びＺｒＮから直接スパッタリング成膜する
やり方である。この場合もスパッタリング雰囲気にＮ₂
又はＣＨ₄ を導入する方法も広く用いられる。

【００４９】これらの他に予め、ＴａやＺｒ薄膜を形成
しておいた後、Ｎ₂ 又はＣＨ₄ 雰囲気中で急熱，急冷処
理（Rapid Themal Anmeal ）することにより化合物化す
る方法がある。急熱する温度は個々の材料で異なるが、
大体５００〜１３００℃の範囲が広く用いられる。

【００５０】また、気相成長（ＣＶＤ）法も広く用いら
れ、この場合は熱ＣＶＤやプラズマＣＶＤ法があるが、
原料ガスとしてＴａＣｌ₄ やＺｒＣｌ₄ ガスとＮ₂ やＣ
Ｈ₄ガスの混合ガスを用いればよい。勿論、窒化物形成
のときはＮ₂ ガス、炭化物形成のときはＣＨ₄ ガスを用
いればよい。

【００５１】以上、ＴａＣ，ＴａＮ，ＺｒＣ及びＺｒＮ
の成膜法を概説したが、本発明の固体撮像装置の場合は
画素電極６９の膜厚は、５０〜５００ｎｍの範囲にあれ
ばよい。要は、透明電極４０を介して入射した光が画素
電極６９で遮断され、固体撮像素子チップ６０のＣＣＤ
チャネル１２へ光が漏れこまないようにする、つまりス
ミア防止に役立つ程度の膜厚であればよい。なお、画素
電極６９の分離形成法は通常のエッチング法、例えばフ
ォトレジスト工程を用いたウェットエッチング法やドラ
イエッチング法を用いればよい。

【００５２】画素電極６９を分離形成した後に、ａ−Ｓ
ｉ膜７０が形成される。ａ−Ｓｉ膜７０は、良く知られ
ているようにプラズマＣＶＤ法や光ＣＶＤ法などで形成
される。基板温度は５０〜５００℃、ガス圧力は２０ｍ
Torr〜１０Torr、ＳｉＨ₄ やＣＨ₄ などの炭化水素ガ
ス、そしてＨ₂ ガスやＨｅガスなどのガス流量は５sccm
〜５SLM の範囲が一般に用いられ、分解エネルギー源は
プラズマＣＶＤ法の場合は通常ＲＦ（１３．５６ＭＨ
ｚ）の高周波電力が用いられるが、電力の範囲は５００
〜１ｋＷの範囲、光ＣＶＤ法の場合はＳｉＨ₄ ガスが分
解されるような紫外光源、例えば低圧水銀ランプや重水
素ランプが用いられる。また、ａ−Ｓｉ膜７０の膜厚は
通常１μｍ〜３μｍ程度が用いられる。透明電極４０に
は通常ＩＴＯが用いられる。

【００５３】以上のように形成した固体撮像装置の暗電
流ムラ特性、即ち固定パターン雑音特性は次の通りであ
った。即ち、画素電極としてＴａＣを用いた本実施例の
固定パターン雑音は３０el.rmsであり、Ｔｉを用いた従
来例は１００el.rmsであった。本実施例では、画素電極
にＴａＣを用いた例を示したが、ＴａＮ，ＺｒＣ，Ｚｒ
Ｎのいずれを用いた場合も固定パターン雑音は４０el.r
ms以下であり、従来よりも明らかに効果が認められた。

【００５４】このように本実施例によれば、画素電極６
９としてＴａＣ，ＴａＮ，ＺｒＣ又はＺｒＮを用いてい
るので、画素電極６９からａ−Ｓｉ：Ｈ層７２へ炭素や
窒素が僅かに拡散し、これが正孔ブロック層の機能を果
たすことになる。このため、画素電極６９からの光導電
膜７０への正孔注入を確実にブロックすることができ、
リーク暗電流の低減、ひいては固定パターン雑音（暗電
流ムラ）の低減をはかることができる。また、図１に示
した正孔ブロッキング層を設ける必要がなくなることか
ら、光導電膜７０の製造工程が簡略化される利点もあ
る。

【００５５】なお本実施例では、画素電極６９の全体
が、ＴａＣ，ＴａＮ，ＺｒＣ，ＺｒＮのうちいずれか一
つの材料で形成された例を示したが、本発明はそれに限
定されるわけではなく、少くともａ−Ｓｉ膜と接する画
素電極表面層がＴａＣ，ＴａＮ，ＺｒＣ，ＺｒＮのうち
いずれか一つの材料で形成されていればよい。また、本
実施例ではａ−Ｓｉ膜がｉ型ａ−Ｓｉ：Ｈとｐ型ａ−Ｓ
ｉＣ：Ｈが順次積層された例を示したが、勿論、この他
の積層構造でも有用なことは言うまでもない。

【００５６】

【発明の効果】以上詳述したように本発明（請求項１）
によれば、ａ−Ｓｉ膜に熱＋エネルギービームのアニー
ルを施すことにより、局所的なリーク電流経路の数が大
きく減少するため、高性能化すると共に製造歩留まりが
向上する効果がある。

【００５７】また、本発明（請求項２）によれば、ａ−
ＳｉＣ（ｐ）層による透明電極からの電子の注入の阻止
と、ａ−ＳｉＣ（ｐ）／ａ−Ｓｉ（ｉ）界面でのＺｅｎ
ｅｒ降伏の抑制とが両立されることにより、リーク暗電
流が抑制されるため、素子動作時の微小白傷の発生が抑
えられる。

【００５８】また、本発明（請求項３）によれば、画素
電極のａ−Ｓｉ膜と接する表面層をＴａＣ，ＴａＮ，Ｚ
ｒＣ及びＺｒＮのうちいずれかの材料から形成すること
により、光導電膜積層型固体撮像装置の暗電流ムラ、即
ち固定パターン雑音を大きく低減することができる。

【図面の簡単な説明】

【図１】第１の実施例に係わる固体撮像装置の素子構造
を示す断面図。

【図２】第１の実施例における光導電膜のアニール前後
の様子を示す模式図。

【図３】光電変換層に加わる電界強度と微小白傷数との
関係を示す特性図。

【図４】第２の実施例を説明するためのもので、ａ−Ｓ
ｉ膜に逆バイアスを印加したときの電流密度−電圧特性
を示す図。

【図５】ａ−ＳｉＣ：Ｈ（ｐ）層のＢドーピング濃度と
逆バイアス印加時のリーク暗電流との関係を示す特性
図。

【図６】第３の実施例に係わる固体撮像装置の素子構造
を示す断面図。

【符号の説明】

１０…ｐ型Ｓｉ基板１１…ｎ型層（信号電荷蓄積部）１２…ｎ型層（信号電荷転送部）１３…ｐ型層（素子分離層）１４，１５…転送電極１４ａ…読出しゲート部（信号電荷読出し部）１６…層間絶縁膜１７…引き出し電極１８…平坦化用絶縁膜１９，６９…画素電極、２０，６０…固体撮像素子チップ３０，７０…光導電膜３１…ａ−ＳｉＣ：Ｈ（ｉ）層３２，７２…ａ−Ｓｉ：Ｈ（ｉ）層３３，７３…ａ−ＳｉＣ：Ｈ（ｐ）層４０…ＩＴＯ膜（透明電極）

───────────────────────────────────────────────────── フロントページの続き (72)発明者井原久典神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者 ▲もたい▼ 貴子神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者石塚芳樹神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者古川章彦神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者飯田義典神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内

Claims

【特許請求の範囲】

【請求項１】半導体基板に信号電荷蓄積部，信号電荷読
み出し部及び信号電荷転送部を形成し、かつ最上層に信
号電荷蓄積部に電気的に接続される画素電極を形成した
固体撮像素子チップと、この固体撮像素子チップ上に形
成された光導電膜と、この光導電膜上に形成された透明
電極とを備えた光導電膜積層型の固体撮像装置におい
て、前記光導電膜は非晶質シリコン系膜であり、局所的なリ
ーク電流経路の数を減少させるために、熱及びエネルギ
ービームを用いてアニールされてなることを特徴とする
固体撮像装置。
【請求項２】半導体基板に信号電荷蓄積部，信号電荷読
み出し部及び信号電荷転送部を形成し、かつ最上層に信
号電荷蓄積部に電気的に接続される画素電極を形成した
固体撮像素子チップと、この固体撮像素子チップ上に形
成された光導電膜と、この光導電膜上に形成された透明
電極とを備えた光導電膜積層型の固体撮像装置におい
て、前記光導電膜は、固体撮像素子チップ側のアモルファス
シリコンと透明電極側のｐ型アモルファス炭化シリコン
との接合を有するものであり、アモルファス炭化シリコ
ンへのボロンのドーピング濃度を、シリコンと炭素の原
子数の和に対し０．１％以下に設定してなることを特徴
とする固体撮像装置。
【請求項３】半導体基板に信号電荷蓄積部，信号電荷読
み出し部及び信号電荷転送部を形成し、かつ最上層に信
号電荷蓄積部に電気的に接続される画素電極を形成した
固体撮像素子チップと、この固体撮像素子チップ上に形
成された光導電膜と、この光導電膜上に形成された透明
電極とを備えた光導電膜積層型の固体撮像装置におい
て、前記画素電極は、少なくとも前記光導電膜と接する表面
層がＴａＣ，ＴａＮ，ＺｒＣ又はＺｒＮから形成されて
なることを特徴とする固体撮像装置。