JPH0456468B2 - - Google Patents
Info
- Publication number
- JPH0456468B2 JPH0456468B2 JP57000672A JP67282A JPH0456468B2 JP H0456468 B2 JPH0456468 B2 JP H0456468B2 JP 57000672 A JP57000672 A JP 57000672A JP 67282 A JP67282 A JP 67282A JP H0456468 B2 JPH0456468 B2 JP H0456468B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- diode
- electrode
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 79
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 17
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 74
- 239000013078 crystal Substances 0.000 description 15
- 239000000758 substrate Substances 0.000 description 13
- 239000012212 insulator Substances 0.000 description 10
- 238000002955 isolation Methods 0.000 description 10
- 239000012535 impurity Substances 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000001241 arc-discharge method Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- GALOTNBSUVEISR-UHFFFAOYSA-N molybdenum;silicon Chemical compound [Mo]#[Si] GALOTNBSUVEISR-UHFFFAOYSA-N 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はイメージセンサなどに応用されるダイ
オードアレイなどの半導体装置の構造に関する。
オードアレイなどの半導体装置の構造に関する。
第１図にダイオードアレーの配線回路図の一例
を示す。図面は４×４のマトリツクスを示してい
る。入力側２１において、論理式AA、Ｂ、Ｂを
与え、また出力側にAB、AB、AB、AB、を与
える場合のダイオードアレーの回路図である。
を示す。図面は４×４のマトリツクスを示してい
る。入力側２１において、論理式AA、Ｂ、Ｂを
与え、また出力側にAB、AB、AB、AB、を与
える場合のダイオードアレーの回路図である。
図面より明らかな如く、入力側と出力側とをオ
ン状態にて連絡する部分にダイオード１７が挿入
されている。かくすることにより、例えば入力側
の４種類の信号を基にして、出力側にその組合せ
信号を得ることができる。
ン状態にて連絡する部分にダイオード１７が挿入
されている。かくすることにより、例えば入力側
の４種類の信号を基にして、出力側にその組合せ
信号を得ることができる。
これは２値理論より10進法の論理を得る場合
で、多くの応用がある。もちろんこのダイオード
アレーと同様にこの入力側または出力側に
IGFET（絶縁ゲイト型電界効果半導体装置）ダイ
オード、トランジスタ等を設けてもよい。この第
１図はダイオードアレーの一例であつて、電気回
路は例えば電子回路ハンドブツク（丸善株式会
社）等に基づき、任意に設計することができる。
で、多くの応用がある。もちろんこのダイオード
アレーと同様にこの入力側または出力側に
IGFET（絶縁ゲイト型電界効果半導体装置）ダイ
オード、トランジスタ等を設けてもよい。この第
１図はダイオードアレーの一例であつて、電気回
路は例えば電子回路ハンドブツク（丸善株式会
社）等に基づき、任意に設計することができる。
本発明はこのダイオードアレーを作るための半
導体装置に関するものである。
導体装置に関するものである。
第２図は従来より知られた集積型のダイオード
アレーを構成するための断面図を示す。
アレーを構成するための断面図を示す。
図面において半導体基板１代表的には単結晶シ
リコン例えばＮ型（100）１〜5Ωに対しＰ型不純
物であるホウ素を拡散し、Ｐウエル３を１〜3μ
の深さに形成する。さらにこの中にＮの半導体領
域５を0.2〜1μの深さに1000〜1150℃の温度にて
熱拡散をして作製した。この後これら半導体上の
拡散に用いたマスクの酸化珪素膜１４に電極用穴
あけを行ない、第１の配線層２を設け、さらに層
間絶縁物２４を作製した後、第２の配線層６，
６′を作製してダイオードアレーを作製した。
リコン例えばＮ型（100）１〜5Ωに対しＰ型不純
物であるホウ素を拡散し、Ｐウエル３を１〜3μ
の深さに形成する。さらにこの中にＮの半導体領
域５を0.2〜1μの深さに1000〜1150℃の温度にて
熱拡散をして作製した。この後これら半導体上の
拡散に用いたマスクの酸化珪素膜１４に電極用穴
あけを行ない、第１の配線層２を設け、さらに層
間絶縁物２４を作製した後、第２の配線層６，
６′を作製してダイオードアレーを作製した。
従来技術においては第２図の図面より明らかな
如く、ダイオードを集積化してマトリツクス構成
せしめたいわゆるダイオードアレーにおいて、そ
の電気的配線層がいわゆるアイソレイシヨンを必
要とするため、単結晶珪素半導体の一主面に二層
配線をして設けていた。フオトマスクはダイオー
ドを構成させるために２枚、電極配線層を作るた
めに４枚を必要としている。しかもこのフオトマ
スクはそれぞれを合せこみを必要とするため、精
度のよいマスク合せ作業をしなくてはならない。
このため価格も高くなり、また同一主面上のみ２
層配線を作る必要があり、工程が単にダイオード
のアレーを作るのみであるにもかかわらず、複雑
で高価になつてしまうという問題があつた。
如く、ダイオードを集積化してマトリツクス構成
せしめたいわゆるダイオードアレーにおいて、そ
の電気的配線層がいわゆるアイソレイシヨンを必
要とするため、単結晶珪素半導体の一主面に二層
配線をして設けていた。フオトマスクはダイオー
ドを構成させるために２枚、電極配線層を作るた
めに４枚を必要としている。しかもこのフオトマ
スクはそれぞれを合せこみを必要とするため、精
度のよいマスク合せ作業をしなくてはならない。
このため価格も高くなり、また同一主面上のみ２
層配線を作る必要があり、工程が単にダイオード
のアレーを作るのみであるにもかかわらず、複雑
で高価になつてしまうという問題があつた。
本発明は従来のダイオードアレイにおいて問題
であつた作製工程の複雑さを解決し、簡素な構造
でありながら高性能なダイオードアレイの構造を
発明するとともに、より一般的な信頼性の高いア
レイ構造を持つ半導体装置を発明することを発明
の目的とする。
であつた作製工程の複雑さを解決し、簡素な構造
でありながら高性能なダイオードアレイの構造を
発明するとともに、より一般的な信頼性の高いア
レイ構造を持つ半導体装置を発明することを発明
の目的とする。
本発明は、複数個の第１の電極を覆つて複数の
積層された非単結晶珪素半導体層が設けられ、さ
らに該非単結晶珪素半導体層上には、前記第１の
電極に対応する位置に第２の電極が設けられてお
り、前記複数の積層された非単結晶珪素半導体層
の第１の電極に接する半導体層には、炭素が添加
された非単結晶珪素半導体層が設けられているこ
とを特徴とする半導体装置である。
積層された非単結晶珪素半導体層が設けられ、さ
らに該非単結晶珪素半導体層上には、前記第１の
電極に対応する位置に第２の電極が設けられてお
り、前記複数の積層された非単結晶珪素半導体層
の第１の電極に接する半導体層には、炭素が添加
された非単結晶珪素半導体層が設けられているこ
とを特徴とする半導体装置である。
複数個の第１の電極を覆つて複数の積層された
非単結晶珪素半導体層を設けた構造をとることに
よつて、非単結晶珪素半導体層を電極ごとにパタ
ーニングする工程を省略できものである。
非単結晶珪素半導体層を設けた構造をとることに
よつて、非単結晶珪素半導体層を電極ごとにパタ
ーニングする工程を省略できものである。
また、積層された非単結晶珪素半導体層の第１
の電極に接する半導体層に炭素が添加された非単
結晶珪素半導体層が設けられているのは、炭素を
添加することにより横方向（隣あつた第１の電極
同志の方向）への電気抵抗を高くするのと、第１
の電極に接する非単結晶珪素半導体層から他の半
導体層に不純物が混入しないようにするためであ
る。
の電極に接する半導体層に炭素が添加された非単
結晶珪素半導体層が設けられているのは、炭素を
添加することにより横方向（隣あつた第１の電極
同志の方向）への電気抵抗を高くするのと、第１
の電極に接する非単結晶珪素半導体層から他の半
導体層に不純物が混入しないようにするためであ
る。
本実施例は、本発明をダイオードアレイ構造を
有する半導体装置に応用した例である。
有する半導体装置に応用した例である。
本実施例は、従来より知られていたシリコン単
結晶を用いたダイオードアレーの如く、各ダイオ
ードごとを互いに電気的にアイソレイシヨンを行
なうため、熱拡散法等により1000℃以上の高温で
不純物を基板に拡散して作るいわゆるPN接合層
を作る必要がなく、逆に200〜300℃の低温で半導
体層を積層するのみで作製可能なきわめて簡単な
構造を有するダイオードアレーに関するものであ
る。本実施例は非単結晶半導体特にアモルフアス
（非晶質）または半非晶質（５〜100Åの微結晶性
を有するセミアモルフアス）構造の半導体に水素
またはハロゲン元素（例えばフツ素または塩素）
を添加させ。こうした半導体材料を用い、この半
導体の電子・ホールの拡散度が単結晶半導体に比
べて1/10〜1/104であること、すなわち単結晶半
導体におけるアイソレイシヨンが不要であるとい
うダイオードアレーに関する。
結晶を用いたダイオードアレーの如く、各ダイオ
ードごとを互いに電気的にアイソレイシヨンを行
なうため、熱拡散法等により1000℃以上の高温で
不純物を基板に拡散して作るいわゆるPN接合層
を作る必要がなく、逆に200〜300℃の低温で半導
体層を積層するのみで作製可能なきわめて簡単な
構造を有するダイオードアレーに関するものであ
る。本実施例は非単結晶半導体特にアモルフアス
（非晶質）または半非晶質（５〜100Åの微結晶性
を有するセミアモルフアス）構造の半導体に水素
またはハロゲン元素（例えばフツ素または塩素）
を添加させ。こうした半導体材料を用い、この半
導体の電子・ホールの拡散度が単結晶半導体に比
べて1/10〜1/104であること、すなわち単結晶半
導体におけるアイソレイシヨンが不要であるとい
うダイオードアレーに関する。
以下に図面に従い本実施例を示す。
第３図に本実施例の縦断面図を示す。
第３図Ａは本実施例のダイオードアレーを示す
ための半導体装置のたて断面図である。
ための半導体装置のたて断面図である。
図面において基板１特にアルミナ、ガラスまた
はグレイズドセラミツク等の絶縁基板上に印刷法
により第１の電極２およびこの電極に連結する配
線層２を示している。この電極、配線層はニツケ
ル、クローム、モリブデン、珪素モリブデン等の
耐熱性金属材料を0.1〜2μの厚さに形成したもの
を用いた。さらにこの上面特に電極および電極間
の絶縁基板上に非単結晶半導体層よりなる半導体
層１０を作製した。この半導体層は真性または実
質的に真性（装置のバツクグラウンドレベルでの
不純物の混入しかない真性の導電型を有する）
（以下これらを合わせて単にＩ層という）を中心
とし、その上方および下方に接してＮ型導電層お
よびＰ型導電層を作つている。実際はプラズマ
CVD法特にグローまたはアーク放電法を用いて
100〜500℃代表的には200〜300℃とし、半導体材
料用気体例えばシランまたはフツ素を分解し、そ
の際Ｐ型半導体層としてはホウ素を、またＮ型半
導体層としてはリンを0.1〜２モル％添加した物
である。
はグレイズドセラミツク等の絶縁基板上に印刷法
により第１の電極２およびこの電極に連結する配
線層２を示している。この電極、配線層はニツケ
ル、クローム、モリブデン、珪素モリブデン等の
耐熱性金属材料を0.1〜2μの厚さに形成したもの
を用いた。さらにこの上面特に電極および電極間
の絶縁基板上に非単結晶半導体層よりなる半導体
層１０を作製した。この半導体層は真性または実
質的に真性（装置のバツクグラウンドレベルでの
不純物の混入しかない真性の導電型を有する）
（以下これらを合わせて単にＩ層という）を中心
とし、その上方および下方に接してＮ型導電層お
よびＰ型導電層を作つている。実際はプラズマ
CVD法特にグローまたはアーク放電法を用いて
100〜500℃代表的には200〜300℃とし、半導体材
料用気体例えばシランまたはフツ素を分解し、そ
の際Ｐ型半導体層としてはホウ素を、またＮ型半
導体層としてはリンを0.1〜２モル％添加した物
である。
かくすることにより、非単結晶半導体層はＰ型
半導体層３を100〜2000Åの厚さに、Ｉ層４を
2000Å〜1μの厚さに、さらにＮ型半導体層５を
100〜2000Åの厚さに積層して形成した。特にこ
の際Ｉ層への不純物の混入を防ぐため、Ｐ層３中
に炭素を５〜50モル％添加してもよい。これらの
被膜を基板上に形成する際、領域２５はマスクで
覆つて作製すればよい。
半導体層３を100〜2000Åの厚さに、Ｉ層４を
2000Å〜1μの厚さに、さらにＮ型半導体層５を
100〜2000Åの厚さに積層して形成した。特にこ
の際Ｉ層への不純物の混入を防ぐため、Ｐ層３中
に炭素を５〜50モル％添加してもよい。これらの
被膜を基板上に形成する際、領域２５はマスクで
覆つて作製すればよい。
この非単結晶半導体はその材料として珪素が中
心であるが、ゲルマニユーム炭化珪素またはこれ
らの混合体SixC1-x（０≦ｘ≦１）、SixGe1-x（０＜
ｘ＜１）を用いてもよい。またこの非単結晶半導
体はアモルフアスまたは５〜100Åのシヨートレ
ンジオーダーでの微結晶性を有するセミアモルフ
アス構造を有し、これらに再結合中心中和用材料
としての水素またはハロゲン元素が0.1〜20モル
％添加され、その電気伝導度が珪素にあつてはσd
＝１×10-9〜２×10-4（Ωcm）-1、σPh＝１×10-5〜
３×10-2（Ωcm）-1がAM1（100ｍＷ／cm2）の条件
下にて得られるものを用いた。特にセミアモルフ
アス構造の場合はσd＝１×10-6〜２×10-4（Ωcm）
-1、σPh＝１×10-3〜３×10-2（Ωcm）-1が得られ
る。
心であるが、ゲルマニユーム炭化珪素またはこれ
らの混合体SixC1-x（０≦ｘ≦１）、SixGe1-x（０＜
ｘ＜１）を用いてもよい。またこの非単結晶半導
体はアモルフアスまたは５〜100Åのシヨートレ
ンジオーダーでの微結晶性を有するセミアモルフ
アス構造を有し、これらに再結合中心中和用材料
としての水素またはハロゲン元素が0.1〜20モル
％添加され、その電気伝導度が珪素にあつてはσd
＝１×10-9〜２×10-4（Ωcm）-1、σPh＝１×10-5〜
３×10-2（Ωcm）-1がAM1（100ｍＷ／cm2）の条件
下にて得られるものを用いた。特にセミアモルフ
アス構造の場合はσd＝１×10-6〜２×10-4（Ωcm）
-1、σPh＝１×10-3〜３×10-2（Ωcm）-1が得られ
る。
このためにはバツクグラウンドレベルに混入す
る不純物特に酸素、窒素等の半導体材料と混合す
ると絶縁性になり、かつアモルフアス化を促す不
純物の混入を1PPM以下好ましくは0.01PPM以下
にすることがきわめて重要であつた。
る不純物特に酸素、窒素等の半導体材料と混合す
ると絶縁性になり、かつアモルフアス化を促す不
純物の混入を1PPM以下好ましくは0.01PPM以下
にすることがきわめて重要であつた。
さらにこの上面に印刷法、スパツタ法または蒸
着法を用いて第２の電極および金属配線層６を公
知技術により設けた。このの半導体層１０および
それに接する電極２，６に関しては、本出願人の
出願になる特許願「半導体装置」昭和52年７月８
日（53−83467、83468号）米国特許4254429
（1981.3.3公告）に示されている。さらにこのダ
イオードを光電変換装置に応用したものとして、
本発明人の特許願「光電変換装置」昭和53年７月
17日（53−86867、86868号）米国特許4239554
（1980.12.16公告）に示されている。
着法を用いて第２の電極および金属配線層６を公
知技術により設けた。このの半導体層１０および
それに接する電極２，６に関しては、本出願人の
出願になる特許願「半導体装置」昭和52年７月８
日（53−83467、83468号）米国特許4254429
（1981.3.3公告）に示されている。さらにこのダ
イオードを光電変換装置に応用したものとして、
本発明人の特許願「光電変換装置」昭和53年７月
17日（53−86867、86868号）米国特許4239554
（1980.12.16公告）に示されている。
第３図Ａにおいて、第１の電極２とその上方の
第２の電極とによりダイオード７が設けられ半導
体層１０がPIN接合を有する場合には１７の記号
で示されるダイオードが積層している。また領域
９は第１図におけるマトリツクス構造での交差部
でダイオードが設けられていない部分を示す。特
にこの２つの領域７，９の中間にてダイオードと
同一半導体が連結したアイソレイシヨン領域が設
けられている。しかしこのアイソレイシヨン領域
は第２図におけるアイソレイシヨン用接合２７を
有しておらず、非単結晶半導体の故に初めて可能
になつている。図面において領域２５においては
下側の第１の配線層の外部取り出し電極を、また
１９は第２の配線層の外部取り出し電極を示す。
第２の電極とによりダイオード７が設けられ半導
体層１０がPIN接合を有する場合には１７の記号
で示されるダイオードが積層している。また領域
９は第１図におけるマトリツクス構造での交差部
でダイオードが設けられていない部分を示す。特
にこの２つの領域７，９の中間にてダイオードと
同一半導体が連結したアイソレイシヨン領域が設
けられている。しかしこのアイソレイシヨン領域
は第２図におけるアイソレイシヨン用接合２７を
有しておらず、非単結晶半導体の故に初めて可能
になつている。図面において領域２５においては
下側の第１の配線層の外部取り出し電極を、また
１９は第２の配線層の外部取り出し電極を示す。
以上の図面において明らかな如く、精密なマス
ク合わせを全く必要としていない点がきわめて大
きな特徴であり、かつフオトエツチングも第１、
第２の配線の作製の際必要なだけであり、その製
造工程はきわめて簡単である。
ク合わせを全く必要としていない点がきわめて大
きな特徴であり、かつフオトエツチングも第１、
第２の配線の作製の際必要なだけであり、その製
造工程はきわめて簡単である。
また、アイソレーシヨン領域の幅は非単結晶半
導体の厚みの10倍以上およそ50倍までの幅でよく
非単結晶半導体層をエツチングせずに素子間隔を
せまくすることができる。また、非単結晶半導体
層の一部に炭素を添加してあるので、横方向（隣
あつた第１の電極同志の方向）への電気抵抗が高
くなり、隣あつた素子間隔をより狭くつめること
ができる。
導体の厚みの10倍以上およそ50倍までの幅でよく
非単結晶半導体層をエツチングせずに素子間隔を
せまくすることができる。また、非単結晶半導体
層の一部に炭素を添加してあるので、横方向（隣
あつた第１の電極同志の方向）への電気抵抗が高
くなり、隣あつた素子間隔をより狭くつめること
ができる。
第３図Ｂは他のダイオードアレーのたて断面図
を示す。
を示す。
第３図Ｂにおいて第３図Ａと同様に絶縁基板１
上に複数個の第１の電極およびこの電極に連続し
た配線層２が印刷法またはフオトエツチング法に
より設けられている。さらにこの上面に選択的に
層間絶縁物１５，１４を設けた。この実施例にお
いては、第１のマトリツクスの交点に対応する部
分のすべてに下側の第１図の電極２，２およびそ
れらに対応して上方に上側の第２の電極６が設け
られている。そしてこれらの電極を連続する配線
層は互いに直立してＸ、Ｙ方向に設けられた２層
配線構造を有している。かかる構造において、交
点にダイオードを設けずオフ状態を作ろうとする
時、第３図Ａにおける領域９とするものではな
く、半導体と電極との間に絶縁物１５を設けて領
域９を構成せしめたものである。
上に複数個の第１の電極およびこの電極に連続し
た配線層２が印刷法またはフオトエツチング法に
より設けられている。さらにこの上面に選択的に
層間絶縁物１５，１４を設けた。この実施例にお
いては、第１のマトリツクスの交点に対応する部
分のすべてに下側の第１図の電極２，２およびそ
れらに対応して上方に上側の第２の電極６が設け
られている。そしてこれらの電極を連続する配線
層は互いに直立してＸ、Ｙ方向に設けられた２層
配線構造を有している。かかる構造において、交
点にダイオードを設けずオフ状態を作ろうとする
時、第３図Ａにおける領域９とするものではな
く、半導体と電極との間に絶縁物１５を設けて領
域９を構成せしめたものである。
第３図Ｂにおいてはこの第１の電極２、絶縁物
１５、さらにこれらが設けられていない基板表面
上に第３図Ａと同様の非単結晶半導体１０をＰ型
半導体層５として設けてPIN構造を作つた。さら
にこの上面に第２の電極および配線層６を設ける
ことにより、ダイオード７、信号１７及びダイオ
ードのない領域９さらに隣りあつたダイオード間
のアイソレイシヨン領域８が設けられている。
１５、さらにこれらが設けられていない基板表面
上に第３図Ａと同様の非単結晶半導体１０をＰ型
半導体層５として設けてPIN構造を作つた。さら
にこの上面に第２の電極および配線層６を設ける
ことにより、ダイオード７、信号１７及びダイオ
ードのない領域９さらに隣りあつたダイオード間
のアイソレイシヨン領域８が設けられている。
図面においては外部取り出し電極１８，１９が
さらに半導体接着ペーストで作られた。さらにこ
の上面全体を覆つてエポキシまたはポリイミド樹
脂でオーバーコート２９して信頼性の向上に務め
た。このオーバーコートは湿気の侵入の防止、機
械強度の増強に有効であつた。
さらに半導体接着ペーストで作られた。さらにこ
の上面全体を覆つてエポキシまたはポリイミド樹
脂でオーバーコート２９して信頼性の向上に務め
た。このオーバーコートは湿気の侵入の防止、機
械強度の増強に有効であつた。
その他の製造工程方法は第３図Ａと同様に行な
つた。
つた。
第３図Ｃにさらに他の構造を示す。
図面において基板１上に電極２、半導体層１０
が設けられている。この半導体層はＰ型３、Ｉ型
４、Ｎ型５よりなり、第３図Ａとその製造は同様
に行なつた。さらにこの非単結晶半導体１０上に
選択的に絶縁物１４，１５を設けた。この絶縁物
１５においては、ダイオードマトリツクスの交点
をオフ状態に構成せしめ、また１４として第１ま
たは第２の電極、配線層２，６と半導体１０間の
絶縁に用いた。さらにこの後外部引出し電極１
８，１９を設けた。最後にこれら全体をエポキシ
またはポリイミド樹脂等の有機物または酸化珪素
等の無機物によりオーバーコート２９を0.1〜15μ
の厚さに単層または多層に作製した。第３図Ａと
同様に半導体ダイオード１７の領域７、ダイオー
ドのない領域９、アイソレイシヨン領域８が設け
られている。以上の如く基板上にマトリツクス構
造を有して設けられたダイオードがアレーを構成
していても、互いに電気的にリークすることな
く、ダイオードアレーを構成させることができ、
本発明はきわめて低価格で多量生産性に優れた半
導体装置とすることができるようになつた。
が設けられている。この半導体層はＰ型３、Ｉ型
４、Ｎ型５よりなり、第３図Ａとその製造は同様
に行なつた。さらにこの非単結晶半導体１０上に
選択的に絶縁物１４，１５を設けた。この絶縁物
１５においては、ダイオードマトリツクスの交点
をオフ状態に構成せしめ、また１４として第１ま
たは第２の電極、配線層２，６と半導体１０間の
絶縁に用いた。さらにこの後外部引出し電極１
８，１９を設けた。最後にこれら全体をエポキシ
またはポリイミド樹脂等の有機物または酸化珪素
等の無機物によりオーバーコート２９を0.1〜15μ
の厚さに単層または多層に作製した。第３図Ａと
同様に半導体ダイオード１７の領域７、ダイオー
ドのない領域９、アイソレイシヨン領域８が設け
られている。以上の如く基板上にマトリツクス構
造を有して設けられたダイオードがアレーを構成
していても、互いに電気的にリークすることな
く、ダイオードアレーを構成させることができ、
本発明はきわめて低価格で多量生産性に優れた半
導体装置とすることができるようになつた。
第４図は本実施例の第３図Ａ，Ｂ，Ｃにおいて
作られたダイオードの特性例である。すなわちい
わゆるPIN接合を有するダイオード７においては
曲線が１２が作られ、またダイオードのない領域
８、または隣り合つたダイオード間においても電
流のリークがなく、非単結晶半導体を用いたため
キヤリアのライフタイムが半導体の厚さ方向に比
べて十分大きいため、実質的にアイソレイシヨン
がなされ曲線１１が作られる。この隣りあつた交
点間隔は、その半導体の厚さが0.2〜2μを有する
場合２〜20μ以上と10倍以上を必要とし、25〜50
倍もあれば全く実用上問題にならず、簡単にアイ
ソレイシヨンをすることができた。
作られたダイオードの特性例である。すなわちい
わゆるPIN接合を有するダイオード７においては
曲線が１２が作られ、またダイオードのない領域
８、または隣り合つたダイオード間においても電
流のリークがなく、非単結晶半導体を用いたため
キヤリアのライフタイムが半導体の厚さ方向に比
べて十分大きいため、実質的にアイソレイシヨン
がなされ曲線１１が作られる。この隣りあつた交
点間隔は、その半導体の厚さが0.2〜2μを有する
場合２〜20μ以上と10倍以上を必要とし、25〜50
倍もあれば全く実用上問題にならず、簡単にアイ
ソレイシヨンをすることができた。
さらに本実施例においては、PIN接合を半導体
１０において設けた。しかしこれをPN接合とす
る曲線１３のシヨート状態のオーム特性を作るこ
とができる。このため逆方向特性を利用するなら
ば曲線１３をオン状態の番地、曲線１２′をオフ
状態のそれとすることができる。
１０において設けた。しかしこれをPN接合とす
る曲線１３のシヨート状態のオーム特性を作るこ
とができる。このため逆方向特性を利用するなら
ば曲線１３をオン状態の番地、曲線１２′をオフ
状態のそれとすることができる。
またPIN接合を有していても、その所定の番地
に対し20〜40Vの高い電圧、５×104〜２×
105V／cmの電界強度のパルス（１〜500ｍ秒）を
加えると同様に曲線１２を曲線１３とすることが
できる。
に対し20〜40Vの高い電圧、５×104〜２×
105V／cmの電界強度のパルス（１〜500ｍ秒）を
加えると同様に曲線１２を曲線１３とすることが
できる。
このためすべての番地をPIN接合で設け半導体
装置が作られてしまつた後、特定の番地のみをプ
ログラムを行ない、曲線１２，１２′より曲線１
３，１３′を設けてプログラム可能なダイオード
アレーとすることができる。これは小規模の量の
ダイオードアレーを作る場合に有効である。
装置が作られてしまつた後、特定の番地のみをプ
ログラムを行ない、曲線１２，１２′より曲線１
３，１３′を設けてプログラム可能なダイオード
アレーとすることができる。これは小規模の量の
ダイオードアレーを作る場合に有効である。
以上の説明について半導体はPIN接合を重点に
行ない、この半導体層をプラズマCVD法で作る
場合、下側よりＰ層、Ｉ層、Ｎ層と順次積層して
いつた。しかしこれは単に現在作られた特性で、
順方向、逆方向に整流性がみられたからであつ
て、これをNIN接合としても、また第１または
第２の電極を用いたシヨツトキまたはMIS接合を
有せしめるダイオードとしてもよい。
行ない、この半導体層をプラズマCVD法で作る
場合、下側よりＰ層、Ｉ層、Ｎ層と順次積層して
いつた。しかしこれは単に現在作られた特性で、
順方向、逆方向に整流性がみられたからであつ
て、これをNIN接合としても、また第１または
第２の電極を用いたシヨツトキまたはMIS接合を
有せしめるダイオードとしてもよい。
また本実施例はダイオードとIGFETとを組合
させ、同一基板上に集積化してもよい。この
IGFETに関しては本発明人の出願になる「絶縁
ゲイト型電界効果半導体装置およびその作製方
法」「56−001717、001768（S56.1.9出願）等があ
り、その詳細は前記した特許出願に準ずる。
させ、同一基板上に集積化してもよい。この
IGFETに関しては本発明人の出願になる「絶縁
ゲイト型電界効果半導体装置およびその作製方
法」「56−001717、001768（S56.1.9出願）等があ
り、その詳細は前記した特許出願に準ずる。
本実施例のダイオードアレーは単に二進法−10
進法の変換用層ではなく、このそれぞれをダイオ
ード構造を有するフオトセンサとし、いわゆるフ
オトセンサアレーとして構成をさせることができ
る。かかる構造においては、その構造例えば第３
図Ｂにおいて、絶縁物１５を除去し、基板１を透
光性絶縁物例えばガラスとし、さらにこの上面の
第１の電極２はITO、酸化スズまたはITO（2000
〜2500Å）およびこの上面に酸化スズ（100〜500
Å）の積層構造を有する第１の透明電極を設け、
さらにこの上面にＰ層３を50〜300Åの厚さとし、
加えてその光学的Egを1.7〜2.5eVとＩ層の1.5〜
2.5eVに比べて0.2〜0.5eV大きくした。かくする
ことにより信号用の光のＩ層４への透過を助長せ
しめた。この光照射により光起電力を発生せし
め、Ｎ層５Ｐ層３に電子・ホールをそれぞれ分離
させてつくればよい。その他は第３図Ａの実施例
に基づく。
進法の変換用層ではなく、このそれぞれをダイオ
ード構造を有するフオトセンサとし、いわゆるフ
オトセンサアレーとして構成をさせることができ
る。かかる構造においては、その構造例えば第３
図Ｂにおいて、絶縁物１５を除去し、基板１を透
光性絶縁物例えばガラスとし、さらにこの上面の
第１の電極２はITO、酸化スズまたはITO（2000
〜2500Å）およびこの上面に酸化スズ（100〜500
Å）の積層構造を有する第１の透明電極を設け、
さらにこの上面にＰ層３を50〜300Åの厚さとし、
加えてその光学的Egを1.7〜2.5eVとＩ層の1.5〜
2.5eVに比べて0.2〜0.5eV大きくした。かくする
ことにより信号用の光のＩ層４への透過を助長せ
しめた。この光照射により光起電力を発生せし
め、Ｎ層５Ｐ層３に電子・ホールをそれぞれ分離
させてつくればよい。その他は第３図Ａの実施例
に基づく。
かくすることにより、一次元のアレーにおいて
はカードリーダーまたは二次元のアレーにおいて
はイメージセンサーを作ることができる。
はカードリーダーまたは二次元のアレーにおいて
はイメージセンサーを作ることができる。
本実施例においては、半導体層を基板上に100
〜500℃代表的には200〜300℃でプラズマCVD法
により積層する方法を用いるため、この半導体層
の下層にＸまたはＹ方向の配線層を、またこの半
導体の上側にＹまたはＸ方向の配線層を設けるこ
とができる。このため、この配線層間にリード線
間の絶縁用の層間絶縁物を必要とせず、きわめて
簡単に２層配線を実施することができた。
〜500℃代表的には200〜300℃でプラズマCVD法
により積層する方法を用いるため、この半導体層
の下層にＸまたはＹ方向の配線層を、またこの半
導体の上側にＹまたはＸ方向の配線層を設けるこ
とができる。このため、この配線層間にリード線
間の絶縁用の層間絶縁物を必要とせず、きわめて
簡単に２層配線を実施することができた。
また、光のコントラストを向上させるため、電
極２の電構間は光しやへい材でおおい、ゴースト
の防止に努めることはさらにその特性の向上に有
効であつた。
極２の電構間は光しやへい材でおおい、ゴースト
の防止に努めることはさらにその特性の向上に有
効であつた。
本発明の構成をとることによつて、従来のダイ
オードアレイにおいて問題であつた作製工程の複
雑さを解決することができ、しかも簡素な構造で
ありながら信頼性が高く高性能なダイオードアレ
イを得ることができた。
オードアレイにおいて問題であつた作製工程の複
雑さを解決することができ、しかも簡素な構造で
ありながら信頼性が高く高性能なダイオードアレ
イを得ることができた。
第１図は本発明の実施例である半導体装置を用
いたダイオードアレーマトリツクスの一例の回路
図を示す。第２図は従来のダイオードアレーのた
て断面図を示す。第３図は本発明の実施例である
ダイオードアレーのたて断面図を示す。第４図は
本発明の実施例であるダイオードの特性を示す。
いたダイオードアレーマトリツクスの一例の回路
図を示す。第２図は従来のダイオードアレーのた
て断面図を示す。第３図は本発明の実施例である
ダイオードアレーのたて断面図を示す。第４図は
本発明の実施例であるダイオードの特性を示す。
Claims (1)
- １ 複数個の第１の電極を覆つて複数の積層され
た非単結晶珪素半導体層が設けられ、さらに該非
単結晶珪素半導体層上には、前記第１の電極に対
応する位置に第２の電極が設けられており、前記
複数の積層された非単結晶珪素半導体層の第１の
電極に接する非単結晶珪素半導体層には、炭素が
添加された非単結晶珪素半導体層が設けられてい
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57000672A JPS58118143A (ja) | 1982-01-06 | 1982-01-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57000672A JPS58118143A (ja) | 1982-01-06 | 1982-01-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58118143A JPS58118143A (ja) | 1983-07-14 |
| JPH0456468B2 true JPH0456468B2 (ja) | 1992-09-08 |
Family
ID=11480228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57000672A Granted JPS58118143A (ja) | 1982-01-06 | 1982-01-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58118143A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6167263A (ja) * | 1984-09-10 | 1986-04-07 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
| JPS6167262A (ja) * | 1984-09-10 | 1986-04-07 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JPS6167261A (ja) * | 1984-09-10 | 1986-04-07 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JPS6171665A (ja) * | 1984-09-17 | 1986-04-12 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
| JPH07112013B2 (ja) * | 1985-10-25 | 1995-11-29 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPS63176789U (ja) * | 1986-10-08 | 1988-11-16 | ||
| JPS62169379A (ja) * | 1987-01-05 | 1987-07-25 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JPS62174979A (ja) * | 1987-01-05 | 1987-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JPS62169378A (ja) * | 1987-01-05 | 1987-07-25 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
| JPS62169380A (ja) * | 1987-01-05 | 1987-07-25 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JPS62169382A (ja) * | 1987-01-05 | 1987-07-25 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JPS62169381A (ja) * | 1987-01-05 | 1987-07-25 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP5731344B2 (ja) * | 2011-09-28 | 2015-06-10 | 浜松ホトニクス株式会社 | 放射線検出器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54139342A (en) * | 1978-04-20 | 1979-10-29 | Canon Inc | Information processing unit |
| JPS55127083A (en) * | 1979-03-26 | 1980-10-01 | Matsushita Electric Ind Co Ltd | Semiconductor element |
| JPS56135981A (en) * | 1980-03-28 | 1981-10-23 | Canon Inc | Photoelectric conversion element |
| JPS56135982A (en) * | 1980-03-28 | 1981-10-23 | Canon Inc | Array of photoelectric conversion element |
-
1982
- 1982-01-06 JP JP57000672A patent/JPS58118143A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54139342A (en) * | 1978-04-20 | 1979-10-29 | Canon Inc | Information processing unit |
| JPS55127083A (en) * | 1979-03-26 | 1980-10-01 | Matsushita Electric Ind Co Ltd | Semiconductor element |
| JPS56135981A (en) * | 1980-03-28 | 1981-10-23 | Canon Inc | Photoelectric conversion element |
| JPS56135982A (en) * | 1980-03-28 | 1981-10-23 | Canon Inc | Array of photoelectric conversion element |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58118143A (ja) | 1983-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200634A (en) | Thin film phototransistor and photosensor array using the same | |
| US10726237B2 (en) | Fingerprint identification sensor, method for manufacturing the same and fingerprint identification apparatus | |
| JPH0456468B2 (ja) | ||
| JPS6351681A (ja) | 半導体装置 | |
| US20100193848A1 (en) | Image sensor of stacked layer structure and manufacturing method thereof | |
| GB2188482A (en) | Optical sensor | |
| CN109427836A (zh) | 阵列基板、x射线检测器、及用于制造该阵列基板的方法 | |
| EP0361515B1 (en) | Thin film phototransistor and photosensor array using the same | |
| US5633526A (en) | Photodiode array and method for manufacturing the same | |
| US3760240A (en) | Light-sensitive semiconductor device | |
| US5523610A (en) | Photodiode array and method for manufacturing the same | |
| JPH0783098B2 (ja) | 光イメ−ジ検出器の製造方法及びこの製造方法により製造される２次元マトリクス検出器 | |
| US4364973A (en) | Method for fabricating a solid-state imaging device using photoconductive film | |
| US4738513A (en) | Liquid crystal display including a non-linear resistance element | |
| JPS58118142A (ja) | 半導体装置 | |
| JPH0746721B2 (ja) | イメ−ジセンサおよびその製造方法 | |
| JPS6313358B2 (ja) | ||
| JPS6132571A (ja) | 光電変換装置 | |
| JPS61148870A (ja) | 固体撮像装置 | |
| JPS6141156B2 (ja) | ||
| JP3146509B2 (ja) | ２次元密着型イメージセンサ | |
| KR840001604B1 (ko) | 고체촬상소자의 제조방법 | |
| JPH02111068A (ja) | 密着形イメージセンサ | |
| GB2222722A (en) | Light detecting element and light detecting array | |
| JP3608410B2 (ja) | 光起電力装置 |